JP2006071585A - バーンインテストボード - Google Patents
バーンインテストボード Download PDFInfo
- Publication number
- JP2006071585A JP2006071585A JP2004258312A JP2004258312A JP2006071585A JP 2006071585 A JP2006071585 A JP 2006071585A JP 2004258312 A JP2004258312 A JP 2004258312A JP 2004258312 A JP2004258312 A JP 2004258312A JP 2006071585 A JP2006071585 A JP 2006071585A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- voltage
- semiconductor integrated
- test
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
電圧が供給できなくなり、適正なバーンインテストができない。
【解決手段】 本発明になるバーンインテストボードは、複数の被検査半導体集
積回路を実装するICソケットと電子部品を搭載する多層プリント配線板でなる
バーンインテストボードにおいて、前記被検査半導体集積回路の所要の電源電圧
より高い電圧の供給を受けて、この所要の電源電圧に変換する電圧変換部を有し
、この電圧変換部は前記被検査半導体集積回路ごとに設けることを特徴とするも
のである。
【選択図】 図1
Description
加し、この半導体集積回路の初期不良や製造工程での不具合を取り除くバーンイ
ンテストに使用されるボードに係り、特に低電圧で使用される半導体製品のバー
ンインテストに用いられるバーンインテストボードに関するものである。
そこで半導体集積回路のバーンインテストは特にこの初期故障に注目して、これ
を除去しようとするテスト方法である。
一般的に半導体集積回路の初期故障、初期不良は0.1パーセントから5パー
セントの割合で発生し、25°C程度の常温で、通常の動作状態における最初の
数時間から1000時間ぐらいで発生することが判明している。
間位で故障するものもあれば、その10倍の1000時間位まで故障しないもの
もある。そこで、出荷試験で初期故障の発生するものを除去する必要が生じるが
、使用状態を想定した環境下で1時間程度の短時間、半導体集積回路を動作させ
て出荷試験を行っても、全数合格する可能性が高く、また、そうであるからとい
って、初期故障が発生する可能性のある1000時間程度も出荷試験をし続ける
のは経済的でないばかりか、半導体集積回路の生産だけでなく、それを使用する
最終製品の生産に大きな影響を及ぼす。
せることで、故障を加速させることができるということが考え出された。例えば
、50°Cにおける1000時間の試験は125°Cにおける約30時間の試験
に相当する。この考え方に基づき故障を加速試験し、できる限り効率的に試験を
実施し、初期故障を起こす半導体集積回路を使用前に除去しようとして考え出さ
れたものがバーンインテストである。
図4に模式的にバーンイン装置を示し、この図を参照しながらバーンイン装置
について説明する。
回路に入力するための検査信号を生成するパターンジェネレータ121を備えて
いる。また、図示しないが半導体集積回路に所要の電圧を印加する電源供給部も
備えている。
れぞれコネクタ103に接続されて保持されている。ここでは、2枚のバーンイ
ンテストボード102を示したが、バーンインテストボード102同士の間には
上下方向に互いに間隔をおいて、さらに複数のバーンインテストボードが収納さ
れる。各バーンインテストボード102には多数の半導体集積回路104が検査
信号、電源電圧が入力可能に載置されている。
れた信号線122とバーンインテストボード102との間にこのバーンインテス
トボード102とそれぞれ対応するドライバボード123がコネクタ103の外
側部分に接続され保持されている。同時に図示しない電源供給部からの電源線も
ドライバボード123を介して接続されている。
駆動するドライバおよびバーンインテストボード102上の各半導体集積回路1
04に対する期待値信号とその出力信号とを比較して比較結果をパターンジェネ
レータ121に出力するコンパレータ等の、複数の能動素子124が載置されて
いる。
行され、初期故障を起こす可能性のある半導体集積回路を市場に出荷されるのを
回避している。
ところで、最近の電子機器は、携帯電話、ノートパソコン、デジタルムービー
などに代表されるモバイル機器のように、機能や性能を高めながら小型化、低消
費電力化、軽量化が図られている。そのため、これらの電子機器に使用される半
導体集積回路も従来の半導体集積回路より低電圧で動作するものが製造されるよ
うになってきている。例えば、従来6V程度の電源電圧で動作していたものが3
.3Vとか1.8Vの電圧しか必要としなくなってきている。
る必要がある。本願出願人の知る限りにおいては、低電圧の半導体集積回路に対
応するバーンイン装置は印加する電圧を半導体集積回路が必要とする電圧に調整
するものであり、特に半導体集積回路の電源電圧が低電圧化されたからといって
バーンイン装置に工夫が施されているものではない。
インテストを実行するために、バーンインテストボードは高多層化と基板サイズ
の大型化が進んでいる。
このような中で、半導体集積回路のバーンインテストは従来のバーンイン装置
を用い、かつ従来のバーンテストボードを大型化したものを使用して実施されて
いた。
図3において、20はバーンインテストボード、21はバーンインテストに必
要な電源やテスト信号を入出力するコネクタ部、22はバーンインテストボード
に多数搭載される被検査半導体集積回路実装部である。そして、図3におけるバ
ーンテストボード20および被検査半導体集積回路実装部22がそれぞれ図4の
バーンインテストボード102および各半導体集積回路104に相当する。また
、図3のコネクタ部21が図4の符号を付していないコネクタ部に相当する。
に収納され、コネクタ103と勘合される。そしてこのコネクタ103を介して
パターンジェネレータ121や図示しない電源供給部からのテスト信号や電源電
圧をバーンインテストボード20に印加される。
使用し、かつ従来のバーンインテストボードを大型化したものを使用して実施さ
れており、低電圧の半導体集積回路への対応はバーンインテストボードに供給す
る電圧を所要の低電圧に低下させることで実現してした。
しかしながら、バーンインテストボードが大型化することと半導体集積回路の
電源電圧が低電圧化することにより次のような問題点が生じている。
ーンインテストボード上での電圧降下により、電圧供給端子から遠い部分では所
定の電圧を割り込み半導体集積回路に適正な電圧が印加されず、適正なバーンイ
ンテストができない。
ロ.これも従来から存在したが、所要の電圧が高かったために問題とならなか
ったテストに必要な信号線間のクロストークノイズや被検査半導体集積回路自体
がテスト動作時に発生する半導体集積回路のセルの書き込み/読み出しに伴うス
イッチングノイズが電源に重畳され、電圧が低下したのに伴い、無視できないレ
ベルとなりバーンインテストに供される半導体集積回路の動作に影響を与え、最
悪はこの半導体集積回路を破壊することがある。
ハ.また、このようにして電源に重畳されたノイズは、電源パターンとグラン
ドパターンがベタパターンで形成され、その間にテストに必要な信号パターンが
形成されているため、テスト信号パターンにも重畳され、そのためテスト信号に
乱れが生じ、適正なバーンインテストができない。
ごとに電圧変換部を設けることで電圧供給端子から遠い位置でも所要の電圧を印
加できるようにすることで適正なバーンインテストが実行可能なバーンインテス
トボードを提供することを目的とする。
するICソケットと電子部品を搭載する多層プリント配線板でなるバーンインテ
ストボードにおいて、前記被検査半導体集積回路の所要の電源電圧より高い電圧
の供給を受けて、この所要の電源電圧に変換する電圧変換部を有することを特徴
とするものである。
体集積回路ごとに設けることを特徴とするものである。
換には3端子レギュレータを用いることを特徴とするものである。
そして、この電圧変換部を構成する電圧変換回路が二重化されていることを特徴
とするものである。
構成を採用することとしたので、バーンインテストボードが大型化した場合でも
、バーンインテストボード上の搭載位置にかかわらず、被検査半導体集積回路に
所要の電圧を印加することが可能になる。
を採用することとしたので、バーンインテストボードに供給される電源にノイズ
が重畳されていても、電圧変換部でこのノイズを低減することが可能になる。ま
た、電圧変換素子である3端子レギュレータには過電流保護回路が内蔵されてい
るので、バーンインテスト中に被検査半導体集積回路が故障して過電流時のバー
ンインテストボード焼損を防止することが可能となる。
を採用することとしたので、バーンインテスト中に2系統ある電圧変換回路のう
ち一方が故障した場合でも、バーンインテストを続行することが可能となる。
これらのことから、長寿命で信頼性の高いバーンインテストボードを提供でき
る。
図1は、本発明になるバーンインボードを模式的に示す図、図2は、本発明に
なるバーンインテストボードに実装される電圧変換部の概略回路図である。
の電源電圧のもとになる電圧やテスト信号を入出力するコネクタ部、12はバー
ンインテストボードに多数搭載される被検査半導体集積回路実装部、13は前記
被検査半導体集積回路の所要の電源電圧より高い電圧の供給を受けて、この所要
の電源電圧に変換する電圧変換部である。そして、1つの被検査半導体集積回路
実装部12には対応する1つの電圧変換部13が割り当てられるようになってい
る。なお、コネクタ部11および被検査半導体集積回路実装部12はそれぞれコ
ネクタ部21および被検査半導体集積回路実装部22と同様なものである。
バーンインテストの信頼性向上のために電圧変換回路を二重化している。この電
圧変換部は被検査半導体集積回路の所要電圧より高い電圧が供給されるとこの所
要の電圧に変換する機能を有するものであり、その構成は次のとおりである。
する電圧変換素子である3端子レギュレータ、C1〜C3は電圧変換過程におけ
るノイズおよび発振を防止するコンデンサ、R1およびR2は所定の電圧を得る
ためにばらつきを調整する抵抗器、D1は保護用のダイオード、D2は二重化し
たときの逆流防止用ダイオードであり、これらで1系統の電圧変換回路を構成す
る。
6、出力電圧ばらつき調整用抵抗器R3およびR4、保護用のダイオードD3、
逆流防止用ダイオードD4で、他の1系統の電圧変換回路する。
そして、所定の電圧より高い電圧の供給線と所定の電圧供給線がそれぞれ接続
され、電圧変換回路が二重化されている。この所定の電圧供給線が対応する被検
査半導体集積回路の電源端子に接続され、こうしてバーンインテストボード10
には所定の電圧より高い電圧を供給しているにもかかわらず、被検査半導体集積
回路には所定の電源が供給可能となっている。
ュレータには次のような特徴があり、使い勝手がよいからである。
すなわち、所定の電圧を供給することで、予め設定された定電圧出力が簡単に
得られる集積回路であること;シンプルな構造であり、簡単に目的の性能を引き
出せること;制御方式がリニア直列制御であるから電圧変換時にノイズが発生し
ないこと;低価格であり、得られる出力電圧の種類も豊富で、しかも入手しやす
いこと;過熱保護や過電流保護回路が内蔵されているので安心して使用できるこ
と、である。
バーンインテストボード10は、図4に示すようなバーンインチャンバ101
に収納され、コネクタ103と勘合される。そしてこのコネクタ103を介して
パターンジェネレータ121や図示しない電源供給部からのテスト信号や電源電
圧をバーンインテストボード10に印加する。そしてバーンインチャンバ101
を125°Cまたは150°Cに保持しつつ、電圧とテスト信号をバーンインテ
ストボード10に供給し、バーンインテストを実行する。
トをする場合を例にとり、本発明の特徴とするところの電圧変換動作により、所
要の電圧より高い電圧をバーンインテストボードに入力しても被検査半導体集積
回路には所要の電圧が供給されることについて説明する。
電圧変換部13は前述のように電圧変換回路を二重化して構成されているので
、それぞれの動作は同様なものであるから、1系統の電圧変換動作について説明
する。
ここでは、3端子レギュレータとして、3V〜5.5Vの範囲の電圧を入力す
ることで、1.8Vの出力電圧が得られるものを使用することとする。
るものとする。ここで、5Vとしたのは、これより低い場合は、電圧変換前後の
電位差が少なすぎると電圧変換素子である3端子レギュレータの定電圧出力の安
定性が低下するので、この問題点を考慮したためであり、またこれより高い場合
は、この3端子レギュレータの入力電圧と出力電圧との差が大きくなり、この差
に応じて熱が発生するので、この発熱を可能な限り小さくするためである。発熱
は放熱フィンによって3端子レギュレータから逃がすことは可能であるが、発熱
量に応じて大きな放熱フィンが必要となり、実装上不利になるばかりでなく、3
端子レギュレータの寿命を低下させ、最終的にはバーンインテストボードの寿命
を低下させる原因となるからである。
特に最近ロードロップアウト仕様の3端子レギュレータが入手可能となり、入
力電圧と出力電圧差を更に少なくできるので3端子レギュレータの発熱を更に少
なくできるようになっている。
1の一方に接続される。コンデンサC1の他の一方はグランドに接続されており
、コンデンサC1により、5Vの電源線に重畳されているノイズを除去すると共
に発振を防止する。3端子レギュレータQ1はADJ端子が抵抗器R1を介して
グランドに接続されているので、所定の電圧が入力されると出力端子から所要の
電圧である1.8Vの電圧を出力する。このとき3端子レギュレータQ1の出力
端子とグランド間に直列接続された抵抗器R1とR2はこの出力電圧のばらつき
を調整し、1.8Vの電圧が出力されるようにする。
はノイズの除去と発振の防止の役割を果たす。また3端子レギュレータQ1の出
力端子にカソード側が、抵抗器R1とR2の接続点にアノード側が接続されたダ
イオードD1はこの電圧変換回路の保護の役割を果たす。また、3端子レギュレ
ータQ1の出力端子とグランド間にはコンデンサC3が接続され、このコンデン
サC3によって、出力電圧1.8Vの電源上に重畳されるノイズを除去すると共
に電圧変換回路の発振を防止する。こうして5Vの供給電圧から安定したノイズ
の少ない所要の1.8Vの電圧が出力される。
ければならないが、そのまま接続したのでは、それぞれの電圧変換回路に少しで
も電位差があると、電位の高い方の電圧変換回路の出力が低い方の電圧変換回路
の出力端子に流れ込み、二重化電源としての機能を果たせなくなるという欠陥が
生じる。そのため、周知のようにそれぞれの電圧変換回路の出力端子間に逆流防
止用のダイドードを接続し、そのダイオードの出力端子を接続し、そこから所要
の出力電圧を得るようにしている。つまり、3端子レギュレータQ1およびQ2
の出力端子にそれぞれダイオードD2とD4のアノード側を接続し、この2つの
ダイオードD2とD4のカソード側を接続し、所要の電圧を出力し、所定の被検
査半導体集積回路実装部に供給する。
このようにして被検査半導体集積回路の所要の電源電圧が得られる。
部13が設けられ、それぞれ所要の電源電圧が生成されるようになっている。
このため、それぞれの被検査半導体集積回路実装部12の近傍までは、バーン
インテストボード10のコネクタ部11の端子に供給された電圧である5Vが供
給されることになる。したがって、コネクタ部11から遠い位置にある被検査半
導体集積回路実装部12に対応する電圧変換部12へ供給される電圧は従来どお
り、一定の電圧降下が生じ、おおよそ4.7V程度の電圧に低下する。
しかしながら、前述したように、電圧変換回路12で使用する3端子レギュレ
ータQ1、Q2は3V〜5.5Vの入力電圧のもとで安定した1.8Vの電圧を出
力するものであるから、電圧変換部13に供給される電圧が4.7V程度に低下
したとしても、被検査半導体集積回路実装部12に実装される半導体集積回路に
は所要の電圧である1.8Vが供給されることになる。そして、3端子レギュレ
ータの特徴である制御方式がリニア直列制御であるから電圧変換時にノイズが発
生しない。
11 コネクタ部
12 被検査半導体集積回路実装部
13 電圧変換部
Claims (4)
- 複数の被検査半導体集積回路を実装するICソケットと電子部品を搭載する多
層プリント配線板でなるバーンインテストボードにおいて、
前記被検査半導体集積回路の所要の電源電圧より高い電圧の供給を受けて、こ
の所要の電源電圧に変換する電圧変換部を有することを特徴とするバーンインテ
ストボード。 - 前記電圧変換部は前記被検査半導体集積回路ごとに設けることを特徴とする請
求項1記載のバーンインテストボード。 - 前記電圧変換部の電圧変換には3端子レギュレータを用いることを特徴とする
請求項1または2記載のバーンインテストボード。 - 前記電圧変換部は所要の電圧変換回路が二重化されていることを特徴とする請
求項1または2記載のバーンインテストボード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004258312A JP2006071585A (ja) | 2004-09-06 | 2004-09-06 | バーンインテストボード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004258312A JP2006071585A (ja) | 2004-09-06 | 2004-09-06 | バーンインテストボード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006071585A true JP2006071585A (ja) | 2006-03-16 |
Family
ID=36152361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004258312A Pending JP2006071585A (ja) | 2004-09-06 | 2004-09-06 | バーンインテストボード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006071585A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009168484A (ja) * | 2008-01-11 | 2009-07-30 | Renesas Technology Corp | バーンイン電源供給方法、バーンインボード及び半導体装置 |
KR101279524B1 (ko) * | 2006-05-09 | 2013-06-28 | 오끼 덴끼 고오교 가부시끼가이샤 | 반도체 집적회로와 그 테스트 방법 |
CN111474455A (zh) * | 2019-01-23 | 2020-07-31 | 新贺科技股份有限公司 | 具有独立大电流供应层的预烧板机构 |
-
2004
- 2004-09-06 JP JP2004258312A patent/JP2006071585A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101279524B1 (ko) * | 2006-05-09 | 2013-06-28 | 오끼 덴끼 고오교 가부시끼가이샤 | 반도체 집적회로와 그 테스트 방법 |
JP2009168484A (ja) * | 2008-01-11 | 2009-07-30 | Renesas Technology Corp | バーンイン電源供給方法、バーンインボード及び半導体装置 |
CN111474455A (zh) * | 2019-01-23 | 2020-07-31 | 新贺科技股份有限公司 | 具有独立大电流供应层的预烧板机构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5158076B2 (ja) | 半導体装置およびバイアス生成回路 | |
CN108768381B (zh) | Gpio电路及芯片 | |
US8996943B2 (en) | Voltage regulator with by-pass capability for test purposes | |
JP2008547366A (ja) | 電源レベルを監視するためのシステムと方法 | |
US20170300077A1 (en) | Power management circuit and associated power management method | |
CN109656293B (zh) | 电源电路 | |
US10394298B1 (en) | Electronic device and hot-plug protection circuit | |
JP2010147979A (ja) | 半導体装置およびパワーオンリセット回路の調整方法 | |
JP2001258240A (ja) | 直流電源回路及びこれを用いた電子装置 | |
US20070210773A1 (en) | Automatic configuration for linear mode of switching power supply | |
KR20090080035A (ko) | 검출 회로 및 이 검출 회로를 이용한 전자 기기 | |
US8217660B2 (en) | Open terminal detection device and semiconductor device | |
JP2006071585A (ja) | バーンインテストボード | |
KR100218621B1 (ko) | 저소비 전력형의 반도체 기억장치 및 저소비 전력화를 실현하기 위해 반도체 기억장치에 이용하는 박막 트랜지스터 | |
US20070297261A1 (en) | Apparatus and method of generating power up signal of semiconductor integrated circuit | |
JP2006129073A (ja) | ヒステリシスコンパレータ及びそれを用いたリセット信号発生回路 | |
CN101178613A (zh) | 电压输出装置 | |
US9312691B2 (en) | ESD protection circuit and ESD protection method thereof | |
US7890785B2 (en) | Apparatus and method of generating power-up signal of semiconductor memory apparatus | |
US20110156769A1 (en) | Power-up signal generation circuit in semiconductor integrated circuit | |
JP5000536B2 (ja) | バーンイン電源供給方法とバーンインボード | |
JP2006014590A (ja) | 電圧レギュレータフィードバック保護方法及び装置 | |
US20110304380A1 (en) | Semiconductor device | |
JP3848265B2 (ja) | 電子装置 | |
KR20070079111A (ko) | 반도체 메모리 장치의 기준 전압 생성 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080408 |