KR101265675B1

KR101265675B1 - 고개구율 액정표시장치 및 그 제조방법

Info

Publication number: KR101265675B1
Application number: KR1020060105674A
Authority: KR
Inventors: 정우남
Original assignee: 엘지디스플레이 주식회사
Priority date: 2006-10-30
Filing date: 2006-10-30
Publication date: 2013-05-22
Anticipated expiration: 2026-10-30
Also published as: KR20080038599A

Abstract

본 발명은 고개구율 액정표시장치에 관한 것으로, 특히 배선부 단차가 없는 평탄화 패널 제작을 통해 고화질의 평판 표시장치를 제작하는 것에 관한 것이다.

이를 위해, 게이트 배선이 하부 구조로 구성되는 바텀 게이트 방식(bottom -gate type)의 액정표시장치용 어레이 기판에서, 상기 기판 상부에 게이트 배선 및 전극을 형성하는 단계에 앞서 투명 유기막층을 미리 형성하고, 상기 유기막층의 일부를 제거하여 골을 형성한다. 그 다음, 상기 유기막층의 골을 따라 게이트 전극 및 배선을 형성하면, 배선에 의한 단차가 발생하지 않게 된다.

또한, 이와 같은 구성은 배선을 형성하는 단계에서, 상기 배선의 폭을 줄일 수 있어 개구율을 극대화할 수 있고, 상기 감소된 폭에 대응하여 배선의 매몰높이(buried altitude)를 충분히 확보하면, 대면적 액정표시장치에서의 신호지연과 같은 문제를 해결할 수 있다.

Description

고개구율 액정표시장치 및 그 제조방법{High aperture ratio Liquid Crystal Display Device and the method for fabricating thereof}

도 1은 종래의 액정표시장치에 대한 단위 화소를 나타낸 평면도.

도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절단한 단면도.

도 3은 도 1의 Ⅲ-Ⅲ선을 따라 절단한 개략적인 단면도.

도 4는 본 발명의 제 1 실시예에 따른 액정표시장치에 대한 단위 화소를 나타낸 평면도.

도 5a 내지 도 5h는 도 4의 Ⅴ-Ⅴ선을 따라 절단한 공정 단면도.

도 6은 도 4의 Ⅵ-Ⅵ선을 따라 절단한 개략적인 단면도.

도 7은 본 발명의 제 2 실시예에 따른 액정표시장치에 대한 단위 화소를 나타낸 평면도.

도 8은 도 7의 Ⅷ-Ⅷ선을 따라 절단한 단면도.

* 도면의 주요부분에 대한 부호의 설명*

100 : 기판 115 : 투명 유기막층

120 : 게이트 배선 125 : 게이트 절연막

132 : 소스 전극 134 : 드레인 전극

136 : 게이트 전극 145, 146 : 순수 및 불순물 비정질 실리콘층

150 : 화소 전극 155 : 보호막

160 : 스토리지 전극 CH2 : 드레인 콘택홀

CH3 : 스토리지 콘택홀

일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 지니고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.

또한, 액정표시장치는 공통 전극이 형성된 컬러필터 기판과 화소 전극이 형성된 어레이 기판과, 두 기판 사이에 충진된 액정으로 이루어지며, 이러한 액정표시장치는 공통 전극과 화소 전극 간의 상하로 걸리는 수직전기장에 의해 구동시키 는 방식이며 투과율과 개구율 등의 특성이 우수하다.

이하, 종래의 액정표시장치에 대해 첨부한 도면을 참조하여 설명한다.

도 1은 종래의 액정표시장치에 대한 단위 화소를 나타낸 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절단한 단면도로, 도 1 및 도 2를 연계하여 설명한다.

도시한 바와 같이, 기판(10) 상에 일 방향으로 게이트 배선(20)과, 상기 게이트 배선(20)에서 연장한 게이트 전극(36)이 구성된다.

상기 게이트 배선 및 전극(20, 36)이 형성된 기판(10) 상부 전면에 게이트 절연막(25)이 구성되고, 상기 게이트 절연막(25) 상부에 순수 비정질 실리콘층(45)과 불순물 비정질 실리콘층(46)이 적층된 형태로 구성된다.

상기 순수 및 불순물 비정질 실리콘층(45, 46) 상부에는 게이트 배선(20)과 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(30)과, 상기 데이터 배선(30)에서 연장한 소스 전극(32)과, 이와는 이격된 드레인 전극(34)이 구성된다.

여기서, 상기 소스 및 드레인 전극(32, 34)을 이격한 사이 구간에 위치한 불순물 비정질 실리콘층(46)이 제거되어 순수 비정질 실리콘층(45)이 노출되도록 한다.

그리고, 상기 소스 및 드레인 전극(32, 34)이 형성된 기판(10) 상부 전면에 보호막(55)이 구성되고, 상기 드레인 전극(34)의 일부를 노출하는 드레인 콘택홀(CH1)을 통해 상기 드레인 전극(34)과 화소 전극(50)이 접촉된다.

그러나, 종래의 액정표시장치에서는 어레이 배선을 형성하는 과정에서 배선의 단차에 의한 액정배향 불균일 영역이 발생하게 되었으며, 이를 도 3을 참조하여 상세히 설명한다.

도 3은 도 1의 Ⅲ-Ⅲ선을 따라 절단한 개략적인 단면도로, 어레이 기판과 컬러필터 기판을 동시에 나타내고 있다.

도시한 바와 같이, 상부 기판(60)인 컬러 필터 기판과 하부 기판(65)인 어레이 기판이 대향하고 있으며, 상기 상부 및 하부 기판(60, 65) 사이에는 액정층(80)이 개재된다.

이때, 상기 어레이 기판(65)의 투명 기판(62) 일면에는 게이트 배선(90)과, 상기 게이트 배선(90) 상부 전면에 투명한 재질의 게이트 절연막 및 보호막(95)이 차례로 구성되고, 상기 게이트 절연막 및 보호막(95) 상부에서 상기 게이트 배선(90)을 경계부로 하여 인접한 양측의 화소 전극(83)이 각각 구성된다.

그리고, 상기 컬러필터 기판(60)의 투명 기판(61) 일면에는 비표시 영역을 차단하기 위한 블랙 매트릭스(70)가 컬러별 경계 영역에 대응하여 구성되고, 표시 영역에 적, 녹, 청 컬러필터(75)가 순차적으로 구성된다.

그리고, 상기 컬러필터(75) 상부 전면에 투명한 도전성 금속으로 이루어진 공통 전극(93)이 구성되어 있어, 상기 공통 전극(93)과 어레이 기판(65)에 구성된 화소 전극(83) 간의 상하로 걸리는 수직 전기장에 의해 액정(85)을 구동시키게 되며, 상기 화소 전극(83)을 제외한 비화소 영역은 블랙 매트릭스(70)에 의해 차폐된다.

그러나, 종래의 액정표시장치에서는 상기 게이트 배선(90)을 투명한 유리 기판(62)의 표면 상부에 형성하다 보면, 상기 게이트 배선(90)의 두께로 인해 측면 단차가 불가피하게 발생하였다.

따라서, 상기 게이트 배선(90)의 양측에서 액정배향 불균일 영역이 발생하게 되었으며, 이로 인해 빛샘 영역이 발생하였다.

전술한 빛샘 영역을 차폐하기 위해 블랙 매트릭스(70)의 폭을 충분히 확보하여 빛샘 영역을 차단하는 방법을 주로 이용하였으나, 이러한 구성은 블랙 매트릭스(70)의 폭을 증가시켰으며, 이러한 증가분에 대비하여 개구 영역이 감소되는 결과를 초래하였다.

특히, 40~50inch 대의 대형 TV 제품에서는 패널 크기가 커짐으로써 신호 지연 등의 문제에 대한 대응 설계로 배선 폭이 40~50μm 수준까지 넓어지게 되었다.

이때, 배선의 두께를 증가시켜 배선 폭을 감소시키는 방식으로 고 개구율화하는 구조로 대응할 수 있으나, 두께에 의한 단차의 영향으로 배향 취약부가 더욱 심화되어 빛샘에 의한 블랙 특성 등 표시화질 특성이 저하되는 문제점을 야기하였다.

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로, 배선의 단차가 발생하지 않는 평탄화 패널의 제작을 통한 고개구율 액정표시장치를 제작하는 것을 목적으로 한다.

이를 위해, 기판 상부에 전극 및 배선을 형성하기에 앞서 투명 유기막층을 미리 형성하고, 상기 유기막층에 골을 형성한 후, 이 골에 전극 및 배선을 형성하 는 것을 특징으로 한다.

전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법은 기판을 준비하는 단계와, 상기 기판 상에 스위칭 영역, 게이트 영역, 데이터 영역과 화소 영역을 정의하는 단계와, 상기 기판 상부 전면에 투명 유기막층을 형성하는 단계와, 상기 게이트 영역에 대응하는 상기 투명 유기막층에 일정 깊이의 골을 형성하는 단계와;

상기 유기막층에 형성한 골을 따라 도전성 금속을 도포하는 단계와, 상기 도전성 금속을 식각하여, 일 방향으로 게이트 배선과 게이트 전극을 형성하는 단계와, 상기 게이트 전극과 게이트 배선이 형성된 기판 상부 전면에 게이트 절연막을 형성하는 단계와;

상기 게이트 절연막 상부에 순수 및 불순물 비정질 실리콘층을 차례로 형성하는 단계와, 상기 순수 및 불순물 비정질 실리콘층 상부에서 상기 데이터 영역에 대응하여 데이터 배선과, 상기 데이터 배선에서 연장한 소스 전극과, 상기 소스 전극과 이격된 드레인 전극을 형성하는 단계와;

상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판 상부 전면에 보호막을 형성하는 단계와, 상기 드레인 전극의 일부를 노출하는 드레인 콘택홀을 통해 상기 화소 영역에 대응하여 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

이때, 상기 게이트 배선의 폭(width)은 1~10μm 범위이고, 그 매몰높이(buried altitude)는 1~50μm 범위인 것을 특징으로 한다.

상기 도전성 금속은 구리 페이스트(Cu paste) 또는 은 페이스트(Ag paste)인 것을 특징으로 하고, 상기 게이트 전극과, 순수 및 불순물 비정질 실리콘층과, 소스 및 드레인 전극을 포함하여 박막트랜지스터를 구성한다.

상기 데이터 배선과 동일 물질로 형성되며, 상기 게이트 배선과 일부 중첩된 위치에서, 상기 화소 전극과 접촉하는 스토리지 전극을 포함한다.

그리고, 상기 게이트 배선의 일부를 제 1 전극으로 하고, 상기 스토리지 전극을 제 2 전극으로 하는 스토리지 커패시터(storage capacitor)가 형성된다.

전술한 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 액정표시장치의 제조방법은 기판을 준비하는 단계와, 상기 기판 상에 스위칭 영역, 게이트 영역, 데이터 영역과 화소 영역을 정의하는 단계와, 상기 기판 상부 전면에 투명 유기막층을 형성하는 단계와;

상기 게이트 영역에 대응하는 상기 투명 유기막층에 일정 깊이의 골을 형성하는 단계와, 상기 유기막층에 형성된 골을 따라 도전성 금속을 도포하는 단계와, 상기 도전성 금속을 식각하여, 일 방향으로 게이트 배선과 게이트 전극을 형성하는 단계와;

상기 게이트 전극과 게이트 배선이 형성된 기판 상부 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상부에 순수 및 불순물 비정질 실리콘층을 차례로 형성하는 단계와, 상기 순수 및 불순물 비정질 실리콘층 상부에서 상기 데이터 영역에 대응하는 상기 게이트 절연막과, 그 하부의 상기 유기막층의 일부를 제거하여 골을 형성하는 단계와;

상기 데이터 영역에 대응되는 상기 골을 따라 데이터 배선과, 상기 데이터 배선에서 연장한 소스 전극과, 상기 소스 전극과 이격된 드레인 전극을 형성하는 단계와, 상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판 상부 전면에 보호막을 형성하는 단계와, 상기 드레인 전극의 일부를 노출하는 드레인 콘택홀을 통해 상기 화소 영역에 대응하여 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

이때, 상기 데이터 배선과 동시에 매몰구조로 형성되며, 상기 게이트 배선과 중첩된 위치에서, 상기 화소 전극과 접촉하는 스토리지 전극을 포함한다.

상기 게이트 배선의 일부를 제 1 전극으로 하고, 상기 스토리지 전극을 제 2 전극으로 하는 스토리지 커패시터(storage capacitor)가 형성되고, 상기 제 1 전극과 상기 제 2 전극은 상기 기판에 대향하여 수직 형상인 것을 특징으로 한다.

전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 기판과, 상기 기판 상부에 구성된 투명 유기막층과, 상기 유기막층에 매몰구조로 형성된 게이트 배선과, 상기 게이트 배선과 연결된 게이트 전극과;

상기 게이트 전극과 게이트 배선의 상부에 구성된 게이트 절연막과, 상기 게이트 절연막 상부에서 아일랜드 형태로 구성된 순수 및 불순물 비정질 실리콘층과, 상기 순수 및 불순물 비정질 실리콘층 상부에서 상기 게이트 배선과 수직하게 교차하는 데이터 배선과, 상기 데이터 배선에서 연장된 소스 전극과, 상기 소스 전극과 이격하여 구성된 드레인 전극과;

상기 소스 및 드레인 전극과 데이터 배선 상부에 구성된 보호막과, 상기 드레인 전극의 일부를 노출하는 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하도록 구성된 화소 전극을 포함하는 것을 특징으로 한다.

상기 게이트 전극과 게이트 배선은 구리 페이스트(Cu paste) 또는 은 페이스트(Ag paste) 중 선택된 하나로 구성되는 것을 특징으로 하고, 상기 게이트 전극과, 순수 및 불순물 비정질 실리콘층과, 소스 및 드레인 전극을 포함하여 박막트랜지스터를 구성한다.

상기 데이터 배선과 동일 물질로 구성되며, 상기 게이트 배선과 일부 중첩된 위치에서, 상기 화소 전극과 접촉하도록 구성된 스토리지 전극을 포함한다.

상기 게이트 배선의 일부를 제 1 전극으로 하고, 상기 스토리지 전극을 제 2 전극으로 하는 스토리지 커패시터(storage capacitor)가 구성되고, 상기 데이터 배선과 상기 스토리지 전극은 매몰구조이고, 상기 제 1 전극과 상기 제 2 전극은 상기 기판에 대향하여 수직 형상인 것을 특징으로 한다.

이하, 본 발명에 따른 액정표시장치에 대해 첨부한 도면을 참조하여 설명한다.

--- 제 1 실시예 ---

도 4는 본 발명의 제 1 실시예에 따른 액정표시장치에 대한 단위 화소를 나타낸 평면도이고, 도 5a 내지 도 5h는 도 4의 Ⅴ-Ⅴ선을 따라 절단한 공정 단면도로, 도 4와 도 5h를 참조하여 설명한다.

도시한 바와 같이, 투명 기판(100) 상부 전면에 투명 유기막층(115)을 구성하고, 상기 투명 유기막층(115)의 일부를 제거하여 매몰구조의 골(미도시)을 구성한다. 다음으로, 상기 골(미도시)을 따라 일 방향으로 게이트 배선(120)과, 상기 게이트 배선(120)에서 연장한 게이트 전극(136)을 구성한다.

상기 게이트 전극(136) 등이 형성된 기판(100) 상부 전면에 게이트 절연막(125)을 구성하고, 상기 게이트 절연막(125) 상부에서, 상기 게이트 전극(136)의 일부와 중첩하며 아일랜드 형상으로 순수 비정질 실리콘층(145)과 불순물 비정질 실리콘층(146)을 적층한 형태로 구성한다.

상기 순수 및 불순물 비정질 실리콘층(145, 146) 상부에서, 상기 게이트 배선(120)과 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(130)과, 상기 데이터 배선(130)에서 연장된 소스 전극(132)과, 이와는 이격된 드레인 전극(134)을 구성한다.

상기 소스 및 드레인 전극(132, 134) 상부 전면에 이를 보호하기 위한 보호막(155)을 구성한 후, 상기 드레인 전극(134)의 일부를 노출하는 드레인 콘택홀(CH2)을 통해 상기 드레인 전극(134)과 접촉하는 화소 전극(150)을 화소 영역(P)에 대응하여 구성한다.

또한, 상기 화소 영역(P) 중 상측에 위치한 화소 전극(150)은 그 하부의 스토리지 전극(160)과 연결되어 있으며, 상기 스토리지 전극(160)과 이와 인접한 전단 게이트 배선(120) 및 그 사이에 개재된 게이트 절연막(125)을 포함하여 스토리지 커패시터(storage capacitor: Cst)를 구성할 수 있다.

전술한 구성에서 특징적인 것은 기판 상부에 게이트 전극 및 배선을 형성하기에 앞서 투명 유기막층을 미리 구성하고, 상기 유기막층에서 게이트 영역에 대응되는 부분에 골을 형성한 후, 상기 유기막층의 골을 따라 게이트 전극 및 배선을 형성하는 것이다. 이와 같이 하면, 배선 및 전극이 매몰구조로 형성되므로 어레이 배선에 의한 단차가 발생하지 않는 무단차 구조를 실현할 수 있다.

또한, 이러한 구성은 배선의 단차에 의한 빛샘 영역을 없앨 수 있어 개구 영역 확대를 통한 고표시 품위의 액정표시장치를 제작할 수 있다.

이하, 본 발명에 따른 액정표시장치의 제조방법에 대해 첨부한 도면을 참조하여 상세히 설명한다.

도 5a 내지 도 5h는 도 4의 Ⅴ-Ⅴ선을 따라 절단한 공정 단면도로, 이를 참조하여 설명한다.

도 5a에 도시한 바와 같이, 기판(100) 상에 스위칭 영역(S), 게이트 영역(G), 데이터 영역(D) 및 화소 영역(P)을 정의하는 단계를 진행한다. 다음으로, 상기 기판(100) 상부 전면에 투명 유기막층(115)을 형성한다.

도 5b에 도시한 바와 같이, 상기 투명 유기막층(115)이 형성된 기판(100) 상부 전면에 네거티브 타입(negative type)의 감광층(170)을 도포한 후, 상기 기판(100)과 이격된 상부로 게이트 영역(G)에 대응하여 차단부(TB)를 구성하고, 이를 제외한 영역(S, D, P)에는 투과부(TB)로 구성한 마스크(M)를 정렬시킨다.

도 5c에 도시한 바와 같이, 상기 마스크(M) 상부에서 상기 감광층(170)에 빛을 조사하는 노광 공정 및 현상액을 이용하여 이를 제거하는 현상 공정을 진행하 면, 상기 투과부(TA)에 대응하는 감광층(170)은 그대로 존재하게 되고, 상기 차단부(TB)에 대응하는 감광층(170)은 완전히 제거되어, 그 하부에 대응하는 투명 유기막층(115)이 노출된다.

다음으로, 상기 투과부(TA)에 대응하여 남겨진 감광층(170)을 식각 마스크로 이용하여 차단부(TB)로 노출된 투명 유기막층(115)을 식각한다.

도 5d에 도시한 바와 같이, 전술한 식각 공정을 진행하면, 게이트 영역(G)에 대응하는 유기막층(115)의 일부가 제거된 골(165)이 형성된다. 다음으로, 상기 투과부(TA)에 대응하여 남겨진 감광층(도 5c의 170)을 스트립 공정을 통해 제거한다.

다음으로, 도 5e에 도시한 바와 같이, 상기 골(도 5d의 165)을 따라 솔루블(soluble) 공정이 가능한 도전성 금속 그룹 중 선택된 하나로 상기 게이트 영역(G)에 대응하여 게이트 배선(120)과 게이트 전극(136)을 형성한다.

이때, 상기 게이트 배선 및 전극(120, 136)은 일 예로, 상기 골(도 5d의 165)이 형성된 기판(100) 상부에서 잉크젯 프린팅법(ink-jet printing type) 또는 스핀 코팅법(spin coating type)으로 솔루블 공정이 가능한 도전성 금속을 기판(100) 전면에 도포한 후, 도전성 금속을 건식 식각(dry etching)에 의해 제거하면, 상기 골(도 5d의 165)의 형상을 따라 매몰구조의 게이트 배선 및 전극(120, 136)을 형성할 수 있다.

여기서, 상기 도전성 금속으로 사용되는 물질은 구리 페이스트(Cu paste) 또는 은 페이스트(Ag paste) 등을 일예로 들 수 있으며, 이때 상기 게이트 배선(120)의 일부를 스토리지 커패시터(Cst)의 제 1 전극으로 활용할 수 있다.

따라서, 본 발명에서와 같이, 상기 유기막층(도 5d의 115)의 일부를 제거하여 골(도 5d의 165)을 형성한 후, 이 골을 따라 게이트 배선 및 전극(120, 136)을 형성하게 되면, 이후 형성되는 배선과의 단차가 발생하지 않는 평탄화 구조를 실현할 수 있으며, 이를 통해 빛샘 영역의 발생을 최소화할 수 있게 된다.

또한, 상기 게이트 배선 및 전극(120, 136)의 폭(W)을 설계할 때, 상기 폭(W)을 감소시켜 개구율을 확보하고, 이러한 폭(W)의 감소에 따른 신호지연을 방지하기 위해 상기 게이트 배선 및 전극(120, 136)의 매몰높이(buried altitude, D)를 더욱 증가시키면, 충분한 면적을 확보할 수 있어 대면적 액정표시패널에서 신호지연 등의 문제를 개선할 수 있게 된다.

도 5f에 도시한 바와 같이, 상기 게이트 배선 및 전극(120, 136)이 형성된 기판(100) 상부 전면에 질화 실리콘(SiNx) 또는 산화 실리콘(SiO₂) 등과 같은 무기 절연물질 그룹 중에서 선택된 하나로 게이트 절연막(125)을 형성한 후, 상기 게이트 절연막(125) 상부에 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 차례로 형성하고, 이를 패턴하여 아일랜드 형상의 순수 및 불순물 비정질 실리콘층(145, 146)을 형성한다.

도 5g에 도시한 바와 같이, 상기 순수 및 불순물 비정질 실리콘층(145, 146)이 형성된 기판(100) 상부에 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 텅스텐(W) 중 선택된 하나 또는 그 이상을 적층한 형태로 증착하고, 이를 패턴하여 상기 데이터 영역(D)에 대응하여 데이터 배선(도 4의 130)과, 소스 및 드레인 전 극(132, 134)을 형성하고, 이와 동시에 상기 게이트 배선(120)의 일부와 중첩하는 아일랜드 형상의 스토리지 전극(160)을 형성한다.

이때, 상기 소스 전극(132)은 데이터 배선(도 4의 130)에서 연장된 형태로 구성하고, 상기 소스 전극(132)과 이격하여 드레인 전극(134)을 구성하며, 상기 소스 전극(132)과 드레인 전극(134)을 이격한 사이 구간에 위치한 불순물 비정질 실리콘층(146)을 제거하여 순수 비정질 실리콘층(145)이 노출되도록 한다.

따라서, 전술한 바와 같이, 상기 게이트 배선(120)을 제 1 전극으로 하고, 상기 스토리지 전극(160)을 제 2 전극으로 하는 스토리지 커패시터(storage capacitor: Cst)를 구성할 수 있다.

다음으로, 상기 소스 및 드레인 전극(132, 134) 등이 형성된 기판(100) 상부 전면에 질화 실리콘(SiNx) 또는 산화 실리콘(SiO₂) 등과 같은 무기 절연물질 그룹 중 선택된 하나로 보호막(155)을 형성한다.

도 5h에 도시한 바와 같이, 상기 보호막(155)이 형성된 기판(100)에서 상기 드레인 전극(134)의 일부를 노출하는 드레인 콘택홀(CH2)과 스토리지 전극(160)의 일부를 노출하는 스토리지 콘택홀(CH3)을 형성한 후, 상기 드레인 콘택홀(CH2)과 스토리지 콘택홀(CH3)을 통해 상기 드레인 전극(134)과 스토리지 전극(160)에 각각 접촉하는 화소 전극(150)을 화소 영역(P)에 대응하여 형성한다.

여기서, 상기 화소 전극(150)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 금속 그룹 중에서 선택된 하나로 형성할 수 있다.

이상으로, 전술한 공정을 통해 본 발명에 따른 액정표시장치를 제작할 수 있다.

도 6은 도 4의 Ⅵ-Ⅵ선을 따라 절단한 개략적인 단면도로, 이를 참조하여 상세히 설명한다.

도시한 바와 같이, 상부 기판(210)인 컬러 필터 기판과 하부 기판(220)인 어레이 기판이 대향하고 있으며, 상기 상부 및 하부 기판(210, 220) 사이에는 액정층(230)이 개재된다.

상기 어레이 기판(220)의 투명 기판(201) 일면에는 투명 유기막층(265)이 구성되고, 상기 투명 유기막층(265)의 일부를 제거한 유기막 패턴(미도시)의 골을 따라 게이트 배선(260)이 구성된다. 그리고, 상기 게이트 배선(260) 상부 전면에 게이트 절연막 및 보호막(270)이 차례로 구성되고, 상기 게이트 절연막 및 보호막(270) 상부에서 상기 게이트 배선(260)을 경계부로 하여 인접한 양측의 화소 전극(290)이 각각 구성된다.

본 발명에서와 같이, 상기 게이트 배선(260)을 매몰구조로 구성하면, 이후 구성되는 배선과의 단차가 발생하지 않게 되어, 평탄화 효과를 극대화할 수 있다.

상기 컬러필터 기판(210)의 투명 기판(200) 일면에는 비표시 영역을 차단하기 위한 블랙 매트릭스(240)가 컬러별 경계 영역에 대응하여 구성되며, 표시영역에 대응하여 적, 녹, 청 컬러필터(250)가 순차적으로 구성된다.

그리고, 상기 컬러필터(250) 상부 전면에 투명한 도전성 금속으로 이루어진 공통 전극(280)이 구성되어 있어, 상기 공통 전극(280)과 화소 전극(290) 간의 상 하로 걸리는 수직 전기장에 의해 액정(255)을 구동하게 된다. 이때, 상기 화소 전극(290)을 제외한 비화소 영역에 대응하는 부분은 블랙 매트릭스(240)에 의해 가려지게 된다.

본 발명에서 같이, 상기 게이트 배선(260)을 매몰구조로 구성하면, 게이트 배선(260)에 의한 단차가 발생하지 않아 단차에 의한 빛샘 영역이 발생하지 않고, 게이트 배선(260)의 폭(W)을 줄여 설계할 수 있다.

따라서, 배선에 대응하여 구성하는 블랙 매트릭스(240)의 폭을 대폭 줄일수 있으며, 블랙 매트릭스(240)의 감소 폭 만큼 개구율은 증가하게 된다.

또한, 상기 게이트 배선(260)을 형성하는 단계에서, 상기 게이트 배선(260)의 폭(W)을 감소하여 개구율을 증가시키고, 감소된 폭(W)에 대응하여 게이트 배선(260)의 매몰높이(D)를 충분히 확보하면, 대면적 액정표시장치에서의 신호지연과 같은 문제를 해결할 수 있다.

--- 제 2 실시예 ---

이하, 본 발명의 제 2 실시예에 따른 액정표시장치에 대해 첨부한 도면을 참조하여 설명한다.

본 발명의 제 2 실시예는 제 1 실시예의 구성을 일부 변형한 것으로, 중복된 내용은 생략하기로 한다.

본 발명의 제 2 실시예는 게이트 전극 및 배선 뿐만 아니라, 데이터 배선과 스토리지 전극 또한 매몰구조로 형성하여 개구율을 더욱 향상시키는 것을 특징으로 한다.

또한, 상기 스토리지 전극을 매몰 구조로 형성하게 되면, 단차에 의한 빛샘 영역을 제거할 수 있고, 스토리지 전극의 폭을 최소화할 수 있으므로 개구율을 개선할 수 있다.

도 7은 본 발명의 제 2 실시예에 따른 액정표시장치의 단위 화소를 나타낸 평면도이고, 도 8은 도 7의 Ⅷ-Ⅷ선을 따라 절단한 단면도로, 도 7과 도 8을 참조하여 이를 상세히 설명한다.

도시한 바와 같이, 기판(300) 상에 스위칭 영역(S), 게이트 영역(G), 데이터 영역(D), 스토리지 영역(C) 및 화소 영역(P)을 정의하는 단계를 진행한다. 다음으로, 상기 기판(300) 상부 전면에 투명 유기막층(315)을 형성한다.

상기 게이트 영역(G)에 대응하는 유기막층(315)의 일부를 제거한 골(미도시)을 따라 게이트 배선 및 전극(320, 336)을 매몰구조로 형성하고, 상기 게이트 배선 및 전극(320, 336) 상부 전면에 게이트 절연막(325)을 형성한 후, 상기 게이트 전극(336) 상부에 순수 및 불순물 비정질 실리콘층(345, 346)을 적층된 형태로 형성한다.

상기 데이터 영역(D)과 스토리지 영역(C)에 대응하여 게이트 배선 및 전극(320, 336)과 동일한 방식으로 게이트 절연막(325)과 그 하부의 유기막층(315)에 각각의 골(미도시)을 형성한 후, 상기 골을 따라 데이터 배선(330)과, 상기 데이터 배선(330)에서 연장한 소스 전극(332)과, 이와 이격된 드레인 전극(334)을 형성하고, 상기 스토리지 영역(C)에 스토리지 전극(360)을 형성한다.

전술한 바와 같이, 상기 데이터 배선(330) 및 스토리지 전극(360)을 매몰구 조로 형성하게 되면, 단차에 의한 빛샘 영역을 제거할 수 있고, 데이터 배선(360)의 폭 및 스토리지 전극(360)의 폭을 최소화할 수 있으므로 개구율을 개선할 수 있다.

그리고, 상기 게이트 배선(320)을 제 1 전극으로 하고, 스토리지 전극(360)을 제 2 전극으로 하는 스토리지 커패시터(storage capacitor, Cst)를 구성할 수 있다.

다음으로, 상기 소스 및 드레인 전극(332, 334) 등을 형성한 기판(300) 상부에 전면에 보호막(355)을 형성하고, 상기 드레인 전극(334)의 일부와 스토리지 전극(360)의 일부를 각각 노출하는 드레인 콘택홀(CH4)과 스토리지 콘택홀(CH5)을 형성한다.

상기 드레인 및 스토리지 콘택홀(CH4, CH5)이 형성된 보호막(355) 상부에 투명한 도전성 금속을 증착하고, 이를 패턴하여 일 측은 드레인 전극(334)과 접촉하고, 타 측은 스토리지 전극(360)과 접촉하는 화소 전극(350)을 화소 영역(P)에 형성한다.

이상으로, 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판을 제작할 수 있다.

따라서, 본 발명에 따른 액정표시장치에서는 게이트 배선을 형성하기 전 단계에 유기막층을 미리 형성하고, 상기 유기막층의 일부를 제거하여 골을 형성한 후, 이 골을 따라 게이트 배선을 형성하게 되면, 이후 형성되는 배선과의 무단차 구조를 통해 블랙 매트릭스의 폭이 감소되어 개구부 극대화를 통한 고효율의 휘도 를 얻을 수 있다.

그러나, 본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.

일예로, 본 발명에 따른 액정표시장치는 유기 박막트랜지스터 액정표시장치에도 적용 가능하다.

본 발명에 따른 액정표시장치는 게이트 전극 및 배선을 형성하기에 앞서 투명 유기막층을 형성하고, 상기 유기막층에 골을 형성한 후, 이 골을 따라 게이트 전극 및 배선을 형성하게 되면, 이후 형성되는 배선에 단차가 발생하지 않는 무단차 구조의 액정패널을 적용한 고개구율 액정표시장치를 제작할 수 있다.

또한, 상기 게이트 배선의 폭(W)을 감소하여 개구율을 증가시키고, 감소된 폭(W)에 대응하여 게이트 배선의 매몰높이(D)를 충분히 확보하면, 대면적 액정표시장치에서의 신호지연과 같은 문제를 해결할 수 있는 효과가 있다.

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
기판을 준비하는 단계와;

상기 기판 상에 스위칭 영역, 게이트 영역, 데이터 영역과 화소 영역을 정의하는 단계와;

상기 기판 상부 전면에 투명 유기막층을 형성하는 단계와;

상기 게이트 영역에 대응하는 상기 투명 유기막층에 일정 깊이의 골을 형성하는 단계와;

상기 유기막층에 형성된 골을 따라 도전성 금속을 도포하는 단계와;

상기 도전성 금속을 식각하여, 일 방향으로 게이트 배선과 게이트 전극을 형성하는 단계와;

상기 게이트 전극과 게이트 배선이 형성된 기판 상부 전면에 게이트 절연막을 형성하는 단계와;

상기 게이트 절연막 상부에 순수 및 불순물 비정질 실리콘층을 차례로 형성하는 단계와;

상기 순수 및 불순물 비정질 실리콘층 상부에서 상기 데이터 영역에 대응하는 상기 게이트 절연막과, 그 하부의 상기 유기막층의 일부를 제거하여 골을 형성하는 단계와;

상기 데이터 영역에 대응되는 상기 골을 따라 데이터 배선과, 상기 데이터 배선에서 연장한 소스 전극과, 상기 소스 전극과 이격된 드레인 전극을 형성하는 단계와;

상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판 상부 전면에 보호막을 형성하는 단계와;

상기 드레인 전극의 일부를 노출하는 드레인 콘택홀을 통해 상기 화소 영역에 대응하여 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계

를 포함하는 액정표시장치 제조방법.
제 10 항에 있어서,

상기 데이터 배선과 동시에 매몰구조로 형성되며, 상기 게이트 배선과 중첩된 위치에서, 상기 화소 전극과 접촉하는 스토리지 전극을 포함하는 액정표시장치 제조방법.
제 11 항에 있어서,

상기 게이트 배선의 일부를 제 1 전극으로 하고, 상기 스토리지 전극을 제 2 전극으로 하는 스토리지 커패시터(storage capacitor)가 형성되는 액정표시장치 제조방법.
제 12 항에 있어서,

상기 제 1 전극과 상기 제 2 전극은 상기 기판에 대향하여 수직 형상인 것을 특징으로 하는 액정표시장치 제조방법.
기판과;

상기 기판 상부에 구성된 투명 유기막층과;

상기 유기막층에 매몰구조로 형성된 게이트 배선과, 상기 게이트 배선과 연결된 게이트 전극과;

상기 게이트 전극과 게이트 배선의 상부에 구성된 게이트 절연막과;

상기 게이트 절연막 상부에서 아일랜드 형태로 구성된 순수 및 불순물 비정질 실리콘층과;

상기 순수 및 불순물 비정질 실리콘층 상부에서 상기 게이트 배선과 수직하게 교차하는 데이터 배선과, 상기 데이터 배선에서 연장된 소스 전극과, 상기 소스 전극과 이격하여 구성된 드레인 전극과;

상기 유기막층과 상기 게이트 절연막에 매몰구조로 형성된 스토리지 전극과;

상기 소스 및 드레인 전극과 데이터 배선 상부에 구성된 보호막과;

상기 드레인 전극의 일부를 노출하는 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하도록 구성된 화소 전극을 포함하고,

상기 스토리지 전극은 상기 게이트 배선과 일부 중첩하며 상기 화소전극과 접촉하도록 구성되고, 상기 게이트 배선의 일부를 제 1 전극으로 하고, 상기 스토리지 전극을 제 2 전극으로 하는 스토리지 커패시터(storage capacitor)가 구성되는 액정표시장치.
제 14 항에 있어서,

상기 게이트 전극과 게이트 배선은 구리 페이스트(Cu paste) 또는 은 페이스트(Ag paste) 중 선택된 하나로 구성되는 것을 특징으로 하는 액정표시장치.
청구항 16은(는) 설정등록료 납부시 포기되었습니다.

제 14 항에 있어서,

상기 게이트 전극과, 순수 및 불순물 비정질 실리콘층과, 소스 및 드레인 전극을 포함하여 박막트랜지스터를 구성하는 것을 특징으로 하는 액정표시장치.
제 14 항에 있어서,

상기 스토리지 전극은 상기 데이터 배선과 동일물질로 구성되는 액정표시장치.
삭제
제 14 항에 있어서,

상기 데이터 배선은 매몰구조인 것을 특징으로 하는 액정표시장치.
제 14 항에 있어서,

상기 제 1 전극과 상기 제 2 전극은 상기 기판에 대향하여 수직 형상인 것을 특징으로 하는 액정표시장치.