[go: up one dir, main page]

KR20120130983A - 액정표시장치용 어레이 기판 및 그 제조 방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20120130983A
KR20120130983A KR1020110049119A KR20110049119A KR20120130983A KR 20120130983 A KR20120130983 A KR 20120130983A KR 1020110049119 A KR1020110049119 A KR 1020110049119A KR 20110049119 A KR20110049119 A KR 20110049119A KR 20120130983 A KR20120130983 A KR 20120130983A
Authority
KR
South Korea
Prior art keywords
layer
electrode
storage electrode
gate
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020110049119A
Other languages
English (en)
Other versions
KR101855389B1 (ko
Inventor
김동국
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110049119A priority Critical patent/KR101855389B1/ko
Publication of KR20120130983A publication Critical patent/KR20120130983A/ko
Application granted granted Critical
Publication of KR101855389B1 publication Critical patent/KR101855389B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은, 기판과; 상기 기판 상에 게이트 절연막을 개재하여 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과; 상기 화소영역에 상기 게이트 및 데이터 배선과 이격하여 제 1 폭의 투명 도전성 물질로 이루어진 하부층과 상기 제 1 폭보다 작은 제 2 폭의 저저항 금속물질로 이루어진 상부층으로 구성된 제 1 스토리지 전극과; 상기 화소영역에 구비된 박막트랜지스터와; 상기 박막트랜지스터의 드레인 전극을 노출시키며 형성된 보호층과; 상기 보호층 위로 상기 화소영역에 상기 드레인 전극과 접촉하며 그 측단이 상기 제 1 스토리지 전극의 상부층과 중첩하도록 형성된 화소전극을 포함하며, 상기 화소전극은 상기 제 1 스토리지 전극과 중첩하는 부분이 제 2 스토리지 전극을 이룸으로써 이와 중첩하는 상기 제 1 스토리지 전극과 더불어 스토리지 커패시터를 이루는 것이 특징인 액정표시장치용 어레이 기판 및 이의 제조 방법을 제공한다.

Description

액정표시장치용 어레이 기판 및 그 제조 방법{Array substrate for Liquid Crystal Display Device and method of fabricating the same}
본 발명은 액정표시장치에 관한 것으로, 개구율 저하없이 스토리지 커패시터의 용량을 향상시킬 수 있는 수직 전계 모드 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도 각 화소(pixel)별로 전압의 온(on),오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이 두 기판 사이에 액정을 개재하는 액정 셀 공정을 거쳐 완성된다.
도 1은 일반적인 액정표시장치의 분해사시도이다.
도시한 바와 같이, 일반적인 액정표시장치는 액정층(70)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(80)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 투명한 제 1 절연기판(11) 및 이의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(15)과 데이터 배선(40)을 포함하며, 이들 두 배선(15, 40)의 교차지점에는 스위칭 소자인 박막트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(65)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(80)은 투명한 제 2 절연기판(81) 및 이의 배면으로 상기 게이트 배선(15)과 데이터 배선(40) 그리고 박막트랜지스터(Tr) 등의 비표시영역을 가리도록 각 화소영역(P)을 두르는 격자 형상의 블랙매트릭스(85)가 형성되어 있다.
그리고, 상기 블랙매트릭스(85)의 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터 패턴(89a, 89b, 89c)을 포함하는 컬러필터층(89)이 형성되어 있으며, 상기 블랙매트릭스(85)와 컬러필터층(89) 하부로 전면에 걸쳐 투명한 공통전극(92)이 마련되어 있다.
그리고, 상기 어레이 기판(10)과 컬러필터 기판(80)의 각 외부면에는 편광축과 평행한 빛만을 투과시키는 제 1, 2 편광판(미도시)이 위치하고, 상기 제 1 편광판(미도시) 하부에는 별도의 광원인 백라이트(back light)(미도시)가 배치되어 있다.
도 2는 일반적인 액정표시장치용 어레이 기판에 있어, 하나의 화소영역에 대한 평면도이며, 도 3은 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 단면도이다.
도시한 바와 같이, 기판(11)에 있어 가로 방향으로 게이트 배선(15(n-1), 15(n))이 형성되어 있으며, 상기 게이트 배선(15(n-1), 15(n))과 교차하여 데이터 배선(40)이 형성됨으로써 상기 게이트 배선(15(n-1), 15(n))과 데이터 배선(40)에 의해 둘러싸인 영역인 화소영역(P)이 정의되고 있다.
또한, 상기 게이트 배선(15(n-1), 15(n))과 데이터 배선(40)이 교차하는 영역에는 최하부에 상기 게이트 배선(15(n-1), 15(n))과 연결된 게이트 전극(18)과, 그 상부로 게이트 절연막(30)과, 상기 게이트 절연막(30) 상부로 연결된 상태의 액티브층(35a)과 서로 이격하는 오믹콘택층(35b)으로 이루어진 반도체층(35)과, 상기 반도체층(35) 위로 서로 이격하는 소스 및 드레인 전극(43, 46)으로 구성된 스위칭 소자로서 박막트랜지스터(Tr)가 형성되어 있다.
그리고, 상기 박막트랜지스터(Tr)의 드레인 전극(46)과 접촉하며 상기 화소영역(P)별로 독립된 형태로 화소전극(65)이 형성되어 있다. 이때, 상기 게이트 배선(15(n-1), 15(n)) 더욱 정확히는 상기 화소전극(65)이 형성된 화소영역(P) 이를 n번째 게이트 배선(15(n))으로 구동되는 것을 특징으로 하는 n번째 화소영역(P)이라 할 때, 상기 화소전극(65)은 상기 n번째 화소영역(P) 상측에 위치하는 (n-1)번째 화소영역(미도시)을 정의하는 (n-1)번째 게이트 배선(15(n-1))과 중첩되어 형성된다. 그 결과 됨으로써 상기 n번째 화소영역(P)내에서 상기 (n-1)번째 게이트 배선(15(n-1))을 제 1 스토리지 전극(20)으로 하고, 상기 (n-1)번째 게이트 배선(15(n-1))과 중첩되는 화소전극을 제 2 스토리지 전극(66)으로 하여, 상기 제 1 및 제 2 스토리지 전극(20, 66) 사이에 구성된 게이트 절연막(30) 및 보호층(55)을 유전체층으로 하는 스토리지 커패시터(StgC)를 형성하고 있다.
이렇게 액정표시장치용 어레이 기판(10) 내의 각 화소영역(P)에 스토리지 커패시터(StgC)를 형성해야 하는 이유는 각 화소영역(P)에 있어, 한 번의 신호에 의해 액정에 인가된 전압을 다음 신호가 인가되기 전까지 일정한 전압상태를 유지시키기 위함이다.
이때, 스토리지 커패시터(StgC)의 축전용량 C는 다음과 같은 식으로 표현된다.
C = ε* A/d -----①, (ε는 유전율, A는 전극의 면적, d는 두 전극간 거리)
①식에 의하면 스토리지 커패시터(StgC)의 축전용량(C)은 서로 마주하는 스토리지 전극의 면적(A)과 상기 전극 내부의 유전체의 유전율(ε)에 비례하며, 상기 두 전극간의 거리(d)에 반비례함을 알 수 있다. 즉, 전극의 면적(A)이 넓을수록, 상기 두 전극 사이에 위치하는 유전체의 유전율(ε)이 높을수록, 또는 두 전극간 거리(d)가 가까울수록 더 큰 축전용량(C)을 갖게 된다.
따라서, 그 전극의 면적(A)이 클수록 큰 축전용량을 갖게 되는 바, 하나의 화소전극(65)을 소정의 시간동안 인가된 신호전압을 유지시키기 위해 충분한 축전용량(C)을 갖도록 하기 위해서는 상기 게이트 배선이 어느 정도 두꺼운 폭을 유지하여야 한다.
최근에는 하나의 화상을 표시하는 프레임 시간이 매우 짧은 액정표시장치가 제안되고 있으며, 이러한 액정표시장치의 경우, 스토리지 커패시터의 충전 시간이 매우 짧게되며, 따라서 상대적으로 더 큰 용량을 갖는 스토리지 커패시터가 필요로 되고 있다.
전술한 문제를 해결하기 위해 본 발명은 안출된 것으로, 스토리지 커패시터의 용량을 향상시키면서도 화소영역의 개구율까지 향상시킬 수 있는 액정표시장치용 어레이 기판 및 이의 제조 방법을 제공하는 것을 그 목적으로 하고 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판은, 기판과; 상기 기판 상에 게이트 절연막을 개재하여 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과; 상기 화소영역에 상기 게이트 및 데이터 배선과 이격하여 제 1 폭의 투명 도전성 물질로 이루어진 하부층과 상기 제 1 폭보다 작은 제 2 폭의 저저항 금속물질로 이루어진 상부층으로 구성된 제 1 스토리지 전극과; 상기 화소영역에 구비된 박막트랜지스터와; 상기 박막트랜지스터의 드레인 전극을 노출시키며 형성된 보호층과; 상기 보호층 위로 상기 화소영역에 상기 드레인 전극과 접촉하며 그 측단이 상기 제 1 스토리지 전극의 상부층과 중첩하도록 형성된 화소전극을 포함하며, 상기 화소전극은 상기 제 1 스토리지 전극과 중첩하는 부분이 제 2 스토리지 전극을 이룸으로써 이와 중첩하는 상기 제 1 스토리지 전극과 더불어 스토리지 커패시터를 이루는 것이 특징이다.
상기 하부층은 단일층 구조를 이루며, 상기 상부층은 단일층 또는 다중층 구조를 이루는 것이 특징이다.
또한, 상기 게이트 배선 및 게이트 전극은 상기 제 1 스토리지 전극과 동일하게 투명 도전성 물질로 이루어진 상기 하부층과 상기 저저항 금속물질로 이루어진 상부층의 구조를 갖는 것이 특징이다.
상기 제 1 스토리지 전극은 상기 화소영역 내에서 평면적으로'ㅁ' 또는 'U' 형태를 이루는 것이 특징이다.
상기 제 1 스토리지 전극은 상기 각 게이트 배선과 데이터 배선과 인접한 측단에서 상기 상부층과 하부층이 일치하며, 상기 데이터 배선과 중첩하도록 형성되는 것이 특징이다.
또한, 상기 박막트랜지스터는, 최하부에 상기 게이트 배선으로부터 분기한 게이트 전극과; 상기 게이트 전극 위로 형성되는 상기 게이트 절연막과; 상기 게이트 절연막 위로 순수 비정질 실리콘의 액티브층과; 상기 액티브층 위로 불순물 비정질 실리콘으로써 이루어지며 서로 이격하는 오믹콘택층과; 상기 서로 이격한 오믹콘택층 위로 형성되는 서로 이격한 소스 전극 및 상기 드레인 전극을 포함한다.
본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법은, 서로 교차하여 화소영역을 정의하는 게이트 및 데이터 배선과 상기 화소영역에 박막트랜지스터가 형성되는 액정표시장치용 어레이 기판의 제조 방법에 있어서, 상기 기판 상에 상기 게이트 배선을 형성하고, 상기 화소영역에 상기 게이트 및 데이터 배선과 이격하며 제 1 폭의 투명 도전성 물질로 이루어진 하부층과 상기 제 1 폭보다 작은 제 2 폭의 저저항 금속물질로 이루어진 상부층으로 구성된 제 1 스토리지 전극을 형성하는 단계와; 상기 화소영역에 상기 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터의 드레인 전극을 노출시키는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 화소영역에 상기 드레인 전극과 접촉하며 그 측단이 상기 제 1 스토리지 전극의 상부층과 중첩하도록 화소전극을 형성하는 단계를 포함하며, 상기 화소전극은 상기 제 1 스토리지 전극과 중첩하는 부분이 제 2 스토리지 전극을 이룸으로써 이와 중첩하는 상기 제 1 스토리지 전극과 더불어 스토리지 커패시터를 이루는 것이 특징이다.
상기 기판 상에 상기 게이트 배선을 형성하고, 상기 화소영역에 상기 게이트 및 데이터 배선과 이격하며 제 1 폭의 투명 도전성 물질로 이루어진 하부층과 상기 제 1 폭보다 작은 제 2 폭의 저저항 금속물질로 이루어진 상부층으로 구성된 제 1 스토리지 전극을 형성하는 단계는, 상기 기판상에 투명 도전성 물질층과 저저항 금속물질층을 형성하는 단계와; 상기 저저항 금속물질층 위로 전면에 포토레지스트층을 형성하는 단계와; 상기 포토레지스트층을 투과영역, 차단영역 및 반투과영역을 갖는 노과 마스크를 통해 노광을 실시함으로써 상기 게이트 배선과 상기 제 1 스토리지 배선의 상부층에 대응해서는 제 1 두께의 제 1 포토레지스트 패턴을 형성하고, 상기 제 1 스토리지 배선의 상기 하부층만이 형성된 부분에 대응하여 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 저저항 금속층과 그 하부의 투명 도전성 물질층을 패터닝하여 투명 도전성 물질로 이루어진 부분과 저저항 금속물질로 이루어진 부분이 동일한 폭을 갖는 형태의 게이트 배선과 제 1 스토리지 전극을 형성하는 단계와; 애싱을 진행하여 상기 제 2 포토레지스트 패턴을 제거함으로써 상기 제 1 스토리지 패턴의 저저항 금속물질로 이루어진 부분 일부를 노출시키는 단계와; 상기 제 1 포토레지스트 패턴 외부로 노출된 상기 제 1 스토리지 전극의 상기 저저항 금속물질로 이루어진 부분을 제거하는 단계와; 상기 제 1 포토레지스트 패턴을 제거하는 단계를 포함한다.
상기 제 1 스토리지 전극은 상기 화소영역 내에서 평면적으로'ㅁ' 또는 'U' 형태를 이루도록 형성하며, 상기 각 게이트 배선과 데이터 배선과 인접한 측단에서 상기 상부층과 하부층이 일치하도록 형성하며, 나아가 상기 제 1 스토리지 전극은 상기 데이터 배선과 중첩하도록 형성하는 것이 특징이다.
상기 하부층은 단일층 구조를 이루며, 상기 상부층은 단일층 또는 다중층 구조를 이루도록 형성하는 것이 특징이다.
상기 박막트랜지스터를 형성하는 단계는, 상기 기판 상에 상기 게이트 배선에서 분기하는 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 전면에 상기 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 순수 비정질 실리콘의 액티브층과, 상기 액티브층 위로 불순물 비정질 실리콘으로써 이루어지며 서로 이격하는 오믹콘택층과, 상기 오믹콘택층 위로 서로 이격하는 소스 및 드레인 전극을 형성하는 단계를 포함한다.
이와 같이, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판은 화소영역 내에 형성되는 스토리지 커패시터가 화소영역의 테두리를 따라 형성됨으로써 빛샘이 발생되는 부분을 가리고 형성되고 있음으로써 종래의 게이트 배선의 일부를 스토리지 커패시터의 구성요소로 하는 것에 비하여 스토리지 용량을 향상시키며, 동시에 빛샘을 차단함으로써 이러한 구성을 갖는 어레이 기판을 포함하는 액정표시장치의 블랙매트릭스 폭을 줄일 수 있으므로 개구율을 향상시키는 효과가 있다.
나아가 스토리지 배선과 연결되는 제 1 스토리지 전극을 투명 도전물질의 하부층과 단일층 또는 다중층 구조의 저저항 금속물질의 상부층의 구조를 이루도록 형성하며, 이때 상기 투명 도전물질로 이루어진 하부층의 폭을 상기 저저항 금속물질로 이루어진 상부층의 폭보다 넓게 함으로써 개구율 저감없이 더욱더 스토리지 용량을 향상시키는 효과가 있다.
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 일반적인 액정표시장치용 어레이 기판에 있어, 하나의 화소영역에 대한 평면도.
도 3은 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 단면도.
도 4는 본 발명의 제 1 실시예에 의한 액정표시장치용 어레이 기판의 하나의 화소영역을 도시한 평면도.
도 5는 도 4를 절단선 V-V를 따라 절단한 부분에 대한 단면도.
도 6은 도 4를 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 단면도.
도 7은 본 발명의 제 2 실시예에 의한 액정표시장치용 어레이 기판의 하나의 화소영역을 도시한 평면도.
도 8은 도 7을 절단선 Ⅷ-Ⅷ을 따라 절단한 부분에 대한 단면도.
도 9a 내지 도 9g는 도 4를 절단선 V-V를 따라 절단한 부분에 대한 제조 단계별 공정 단면도,
도 10a 내지 도 10g는 도 4를 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
이하, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판 및 그 제조 방법을 도면을 참조하여 설명한다.
도 4는 본 발명의 제 1 실시예에 의한 액정표시장치용 어레이 기판의 하나의 화소영역을 도시한 평면도이며, 도 5는 도 4를 절단선 V-V를 따라 절단한 부분에 대한 단면도이며, 도 6은 도 4를 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 단면도이다. 이때, 설명의 편의를 위해 각 화소영역(P) 내에서 스위칭 소자인 박막 트랜지스터(Tr)가 형성될 영역을 스위칭 영역(TrA), 스토리지 커패시터(StgC)가 형성될 영역을 스토리지 영역(StgA)이라 정의하였으며, 도 6에 있어서는 컬러필터 기판에 구비되는 블랙매트릭스(BM)를 함께 도시하였다.
우선, 도 4를 참조하면, 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판(101)을 살펴보면, 가로방향과 세로방향으로 서로 교차하여 화소영역(P)을 정의하며 다수의 게이트 배선(103)과 데이터 배선(130)이 형성되어 있다.
이때, 상기 각 화소영역(P)에는 그 내측으로 각 화소영역(P)을 두르는 형태를 가지며 상기 게이트 배선(103)이 형성된 동일한 층에 제 1 스토리지 전극(111)이 형성되고 있는 것이 특징이다. 이때, 상기 게이트 배선(103)이 연장하는 가로방향으로 이웃한 각 제 1 스토리지 전극(111)은 동일한 층 동일한 물질로 이루어진 연결패턴에 의해 서로 전기적으로 연결되고 있는 것이 특징이다.
이러한 제 1 스토리지 전극(111)에는 통상적으로 공통전압(Vcom)이 인가된다.
또한, 각 화소영역(P) 내의 스위칭 영역(TrA)에는 게이트 전극(105)과 게이트 절연막(115)과 반도체층(120)과 소스 및 드레인 전극(133, 136)으로 구성된 스위칭 소자인 박막트랜지스터(Tr)가 상기 게이트 배선(103) 및 데이터 배선(130)과 연결되며 형성되어 있다.
그리고, 상기 박막트랜지스터(Tr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 갖는 보호층(140)이 표시영역에 형성되고 있으며, 상기 보호층(140) 위로 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(136)과 접촉하며 각 화소영역(P)별로 판 형태의 화소전극(150)이 형성되고 있다.
이때, 상기 화소전극(150)은 상기 각 화소영역(P)의 내측으로 각 화소영역(P)을 두르는 형태로 이루어진 제 1 스토리지 전극(111)과 중첩하며 형성되고 있으며, 이렇게 서로 중첩하는 제 1 스토리지 전극(111)과 상기 화소전극(150)은 스토리지 커패시터(StgC)를 이룬다.
이렇게 각 화소영역(P)의 내측에서 상기 화소영역(P)을 두르는 형태 즉 'ㅁ'자 형태를 갖는 스토리지 커패시터(StgC)는 종래의 게이트 배선(도 2의 20)과 중첩하여 형성되는 'ㅡ'자 형태의 스토리지 커패시터(도 2의 StgC) 대비 상대적으로 각 화소영역(P) 내에서 큰 면적을 가지므로 용량이 커지는 것이 특징이다.
나아가 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판(101)에 있어 가장 특징적인 구성은, 상기 제 1 스토리지 전극(111)은 투명 도전성 물질로 이루어진 하부층(109)과 저저항 금속물질로 이루어진 상부층(110)의 이중층 또는 그 이상의 다중층 구조를 이루고 있다는 것과, 상기 투명 도전성 물질로 이루어진 하부층(109)의 제 1 폭(w1)이 상기 저저항 금속물질로 이루어진 상부층(110)의 제 2 폭(w2)보다 큰 값을 가지며, 상기 하부층(109)이 상기 각 화소영역(P) 내부에서 상기 상부층(110)의 외측으로 노출되도록 형성되고 있다는 것이다.
이때, 상기 제 1 스토리지 전극(111)은 상기 게이트 배선(103)과 데이터 배선에 인접하는 측면에서 상기 투명 도전성 물질로 이루어진 하부층(109)의 끝단과 상기 저저항 금속 물질로 이루어진 상부층(110)의 끝단이 일치하도록 형성되고 있는 것이 특징이다.
이렇게 이중층 구조로서 그 폭을 달리하여(w1 > w2) 다중층 구조로 형성되는 제 1 스토리지 전극(111)은 상기 투명 도전성 물질로 이루어진 하부층(109)의 제 1 폭(w1)이 증가되더라도 투명한 특성이 유지됨으로써 개구율의 저하를 억제하며, 동시에 제 1 폭(w1) 증가에 의해 각 화소영역(P) 내에서 화소전극(150)과 중첩하게 되는 면적이 증가하게 됨으로써 스토리지 커패시터(StgC) 자체의 용량을 증가시키게 된다.
또한, 이러한 각 화소영역(P)을 두르는 형태의 스토리지 커패시터(StgC)의 구성요소인 제 1 스토리지 전극(111)은 실질적으로 블랙매트릭스의 역할을 하게 되므로 이러한 구성을 갖는 어레이 기판(101)과 합착되어 액정표시장치를 완성하게 되는 컬러필터 기판(미도시)에 구비되는 블랙매트릭스(BM)의 폭을 줄일 수 있으므로 개구율을 향상시키는 효과를 구현하게 되는 것이 특징이다.
전술한 바와같은 평면 구성을 갖는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판(101)의 단면 구성에 대해 도 5 및 도 6을 참조하여 설명한다.
도시한 바와같이, 투명한 절연기판(102) 예를들면 유리기판 또는 플라스틱 기판 상에 일방향으로 연장하는 게이트 배선(도 4의 103)이 형성되고 있으며, 상기 스위칭 영역(TrA)에는 상기 게이트 배선(103)과 연결된 게이트 전극(105)이 형성되고 있다.
또한, 상기 투명한 절연기판(102) 상에는 상기 게이트 배선(103)과 이격하며 각 화소영역(P)에 대응하여 각 화소영역(P)의 내측으로 가장자리를 두르는 형태 즉, 'ㅁ'형태를 가지며 제 1 스토리지 전극(111)이 형성되어 있다.
이때, 상기 제 1 스토리지 전극(111)은 상기 게이트 배선(103)의 연장 방향으로 이웃한 것 간에는 연결패턴을 개재하여 전기적으로 연결되고 있다.
한편, 상기 제 1 스토리지 전극(111)과 게이트 배선(103) 및 게이트 전극(105)은 모두 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 단일층 구조의 하부층(109)과 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴, 몰리 티타늄 중 어느 하나 또는 둘 이상의 물질로 이루어진 단일층 또는 다중층 구조의 상부층(110)으로 구성되고 있는 것이 특징이다.
이렇게 상기 투명한 절연기판(102) 상에 형성되는 구성요소 중 상기 제 1 스토리지 전극(111)은 상기 하부층(109)의 제 1 폭(w1)과 상부층(110)의 제 2 폭(w2)을 달리하고 있는 것이 또 다른 특징이다. 이때, 상기 제 1 스토리지 전극(111)은 상기 게이트 배선(도 4의 103) 및 데이터 배선(130)과 인접하는 측면은 상기 상부층(110)과 하부층(109)의 끝단이 일치하고, 각 화소영역(P)의 내측에 위치하는 측면은 그 끝단이 일치하지 않고 상기 투명 도전성 물질로 이루어진 하부층(109)의 제 1 폭(w1)이 상기 상부층(110)의 제 2 폭(w2)보다 더 큰 값을 가져 상기 하부층(109)이 상기 상부층(110) 외측으로 노출된 구조를 이루는 것이 특징이다.
상기 제 1 스토리지 전극(111)은 전술한 바와같은 구조를 이룸으로써 각 화소영역(P)을 두르는 형태를 가지며 투명 도전물질로 이루어지 상기 하부층(109)의 제 1 폭(w1)이 증가된다 하더라도 각 화소영역(P)의 개구율에는 전혀 영향을 주지 않으며 스토리지 커패시터(StgC)의 용량을 향상시킬 수 있는 것이다.
다음, 상기 게이트 배선(도 4의 103)과 게이트 전극(105) 및 제 1 스토리지 전극(111) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 게이트 절연막(115)이 구비되고 있다.
또한, 상기 게이트 절연막(115) 위로 상기 게이트 배선(도 4의 103)과 교차하여 화소영역(P)을 정의하며 데이터 배선(130)이 형성되어 있다.
상기 스위칭 영역(TrA)에는 상기 게이트 전극(105)에 대응하여 순수 비정질 실리콘으로 이루어진 액티브층(120a)과, 그 상부로 상기 게이트 전극(105)을 사이에 두고 이격하는 불순물 비정질 실리콘으로 이루어진 오믹콘택층(120b)으로 구성된 반도체층(120)이 형성되어 있다.
그리고, 상기 반도체층(120) 위로 상기 오믹콘택층(120b)과 접촉하며 서로 이격하며 소스 전극(133) 및 드레인 전극(136)이 형성되어 있다. 이때, 상기 소스 전극(133)은 상기 데이터 배선(130)과 전기적으로 연결되고 있다.
이때, 상기 스위칭 영역(TrA)에 순차 적층된 게이트 전극(105)과 게이트 절연막(115)과 반도체층(120)과 서로 이격하는 소스 및 드레인 전극(133, 136)은 박막트랜지스터(Tr)를 이룬다.
한편, 상기 데이터 배선(130)과 상기 게이트 절연막(115) 사이에는 제조 방법상의 특성에 의해 반도체 물질로 이루어진 제 1 패턴(121a)과 제 2 패턴(121b)이 구비되고 있는 것을 도시하였지만, 상기 제 1 및 제 2 패턴(121a, 121b)은 생략될 수도 있다.
다음, 상기 박막트랜지스터(Tr) 위로 전면에 상기 박막트랜지스터(Tr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 갖는 보호층(140)이 형성되고 있다. 이때, 상기 보호층(140)은 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)로 이루어지거나, 또는 유기절연물질 예를들면 포토아크릴(photo acryl) 또는 벤조사이클로분텐(BCB)으로 이루어지고 있다.
도면에서는 상기 보호층(140)이 무기절연물질로 이루어진 것으로 일례도 도시하였다.
다음, 상기 보호층(140) 위로는 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지며, 각 화소영역(P)별로 독립된 형태로써 상기 드레인 콘택홀(143)을 통해 드레인 전극(136)과 접촉하며 상기 제 1 스토리지 전극(111)의 상부층(110)과 중첩하며 상기 제 1 스토리지 전극(111)의 상부층(110) 상에 그 측단이 위치하는 형태로서 화소전극(150)이 형성됨으로써 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판(101)이 완성되고 있다.
이때, 상기 각 화소영역(P) 내에서 상기 제 1 스토리지 전극(111)과 중첩하는 화소전극(150) 부분은 제 2 스토리지 전극(153)을 이루는 것이 특징이다.
따라서, 서로 중첩하는 상기 제 1 스토리지 전극(111)과 제 2 스토리지 전극(153)과 이들 두 구성요소 사이에 개재된 게이트 절연막(115)과 보호층(140)을 유전체층으로 하여 스토리지 커패시터(StgC)를 이룬다.
이러한 구성을 갖는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판(101)의 경우, 각 화소전극(150)의 측단이 이중층 구조를 이루는 제 1 스토리지 전극(111) 상에 위치함으로써 상기 제 1 스토리지 전극(111) 자체가 블랙매트릭스의 역할을 하는 동시에 상기 제 1 스토리지 전극(111) 중 투명 도전성 물질로 이루어진 하부층(109)의 제 1 폭(w1)을 저저항 금속물질로 이루어진 상부층(110)의 제 2 폭(w2)보다 더 넓게 형성함으로써 개구율 저하없이 화소전극(150)과 중첩되는 부분을 넓혀 스토리지 커패시터(StgC)의 용량을 증가시키는 효과를 갖는다.
도 7은 본 발명의 제 2 실시예에 의한 액정표시장치용 어레이 기판의 하나의 화소영역을 도시한 평면도이며, 도 8은 도 7을 절단선 Ⅷ-Ⅷ을 따라 절단한 부분에 대한 단면도이다. 설명의 편의를 위해 제 1 실시예와 동일한 구성요소에 대해서는 동일한 도면 부호를 부여하였으며, 차별점이 있는 제 1 스토리지 전극에 대해서만 다른 도면 부호를 부여하였으며, 도 8에 있어서는 컬러필터 기판에 구비되는 블랙매트릭스(BM)를 함께 도시하였다.
본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판(101)의 경우, 제 1 스토리지 전극(211)의 형태를 제외하고는 제 1 실시예와 동일하므로 차별점이 있는 제 1 스토리지 전극(211)의 형태를 위주로 하여 설명한다.
도 7 및 도 8을 참조하면, 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판(101)의 경우, 제 1 스토리지 전극(211)은 "U" 형태를 이루며, 데이터 배선(130)과 중첩하도록 형성되고 있는 것이 특징이다.
이렇게 상기 제 1 스토리지 전극(211)이 데이터 배선(130)과 중첩하도록 형성됨으로써 상기 데이터 배선(130)과 중첩하는 부분을 제외한 상기 데이터 배선(130)의 양측단에 위치하는 부분이 실질적으로 각 화소영역(P) 내에서 제 1 스토리지 전극(211)의 역할을 하는 것이다.
이때, "U" 형태를 갖는 제 1 스토리지 전극(211)은 제 1 실시예와 같이 투명 도전성 물질로 단일층 구조로서 제 1 폭(w1)을 갖는 하부층(209)과 저저항 금속물질로 단일층 또는 다중층 구조로서 상기 제 1 폭(w1)보다 작은 제 2 폭(w2)을 갖는 상부층(210)으로 이루어지고 있으며, 이러한 구조적 특징에 의해 개구율 저하없이 스토리지 커패시터(StgC)의 용량을 향상시키며 동시에 블랙매트릭스의 역할을 함으로써 이러한 구성을 갖는 어레이 기판(101)과 대향하는 컬러필터 기판(미도시)에 구비되는 블랙매트릭스(BM)의 폭을 줄일 수 있는 구성을 이루는 것이 특징이다.
본 발명의 제 2 실시예에 따른 제 1 스토리지 전극(211)의 경우, 데이터 배선(130)의 측단과 화소전극(150)의 측단 사이의 영역에 대해서도 형성되고 있으므로 제 1 실시예 대비 더욱더 빛샘이 발생하는 부분을 가지는 블랙매트릭스의 역할을 하게 된다.
따라서 이러한 형태를 갖는 제 1 스토리지 전극(211)을 구비한 본 발명의 제 2 실시예에 따른 어레이 기판(101)은, 합착 마진을 고려하여 컬러필터 기판(미도시)에 형성되는 블랙매트릭스(BM)의 폭을 제 1 실시예보다도 작게 해도 데이터 배선(130)과 화소전극(150) 사이의 영역에서 빛샘이 발생되지 않으므로 특히 데이터 배선(130)에 대응하여 형성되는 블랙매트릭스(BM)의 폭을 상대적으로 작게 할 수 있으므로 개구율을 향상시키는 효과를 갖는다.
그 이외의 구성요소는 전술한 제 1 실시예와 동일하므로 그 설명은 생략한다.
이후에는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다. 제 2 실시예에 따른 액정표시장치용 어레이 기판의 경우, 제 1 실시예와 제 1 스토리지 커패시터(StgC)의 평면 형태만을 달리할 뿐 실질적으로 동일한 제조 공정에 의해 제조되므로 제 1 실시예에 따른 어레이 기판의 제조 방법에 대해서만 설명한다.
도 9a 내지 도 9g는 도 4를 절단선 V-V를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이며, 도 10a 내지 도 10g는 도 4를 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이다.
도 9a와 도 10a에 도시한 바와 같이, 투명한 절연기판(102) 상에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 투명 도전성 물질층(301)을 형성하고, 연속하여 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴, 몰리 티타늄 중 어느 하나 또는 둘 이상의 물질을 연속적으로 증착하여 단일층 또는 다중층 구조의 저저항 금속층(305)을 형성한다. 도면에서는 상기 저저항 금속층(305)은 단일층 구조로 형성된 것을 일례로 도시하였다.
이후, 상기 저저항 금속층(305) 위로 포토레지스트를 도포하여 포토레지스트층(191)을 형성하고, 상기 포토레지스트층(191) 위로 빛을 거의 100% 투과시키는 투과영역(TA)과, 빛을 거의 100% 차단하는 차단영역(BA)과 빛을 20% 내지 80% 정도 투과시키는 반투과영역(HTA)을 갖는 노광 마스크(195)를 위치시키고, 상기 노광 마스크(195)를 통해 상기 포토레지스트층(191)에 노광을 실시한다.
이때, 상기 포토레지스트층(191)을 형성을 위한 포토레지스트는 크게 포지티브 타입(positive type)과 네가티브 타입(negative type)이 있는데, 네가티브 타입(negative type)은 빛이 조사된 부분이 현상 시 남아있게 되는 특성을 가지며, 이와는 반대로 포지티브 타입(positive type)은 빛이 조사된 부분이 현상 시 제거되는 특성을 갖는다.
본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법에 있어서는 네가티브 타입(negative type)의 포토레지스트를 이용한 것을 일례로 보이고 있으나, 포지티브 타입(positive type)의 포토레지스트를 이용해도 차단영역(BA)과 투과영역(TA)의 위치가 바뀐 노광 마스크를 이용하여 노광을 실시하면 동일한 결과를 얻을 수 있다.
한편, 상기 포토레지스트층(191)의 노광은 이중층 또는 다중층 구조를 갖는 게이트 배선(도 4의 103)과 게이트 전극(도 9g의 105) 및 제 1 스토리지 전극(도 10g의 111)이 형성되어야 할 부분에 대해서는 차단영역(BA)이 대응되도록, 상기 제 1 스토리지 전극(도 10g의 111) 중 투명 도전성 물질의 단일층 구조의 하부층(도 10g의 109)만이 형성될 부분에 대응해서는 반투과 영역(HTA)이 대응되도록, 그리고 상기 게이트 배선(도 4의 103)과 게이트 전극(도 9g의 105) 및 제 1 스토리지 전극(111)이 형성되어야 할 부분 이외의 영역에 대해서는 투과영역(TA)이 대응되도록 노광 마스크(195)를 위치시킨 후 진행한다.
이러한 노광을 진행한 후, 포토레지스트층(191)의 현상 공정을 진행하면, 도 9b와 도 10b에 도시한 바와같이, 상기 저저항 금속층(도 9a의 305) 위로 다중층 구조의 게이트 배선(도 4의 103)과 게이트 전극(도 9g의 105) 및 제 1 스토리지 전극(111)이 형성될 부분에 대응해서는 제 1 두께를 갖는 제 1 포토레지스트 패턴(191a)이 형성되고, 상기 제 1 스토리지 전극(111)이 형성될 부분 중 투명 도전성 물질로 이루어진 단일층 구조의 하부층(109)만이 형성될 부분에 대응해서는 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴(191b)이 형성된다. 이때, 상기 게이트 배선(도 4의 103)과 게이트 전극(도 9g의 105) 및 제 1 스토리지 전극(111)이 형성될 부분 이외의 영역에 대해서는 모두 제거됨으로써 상기 저저항 금속층(도 9a의 305)이 노출된 상태를 이루게 된다.
이후, 상기 제 1 및 제 2 포토레지스트 패턴(191a, 191b)이 외부로 노출된 상기 저저항 금속층(도 9a의 305)과 투명 도전성 물질층(도 9a의 301)을 식각을 진행하여 제거함으로서 상기 기판(102) 상에 투명 도전성 물질층의 하부층(109)과 이중층 이상의 구조를 갖는 저저항 금속물질로 이루어진 게이트 배선(도 4의 103)과 게이트 전극(105) 및 제 1 스토리지 전극(111)을 형성한다.
이때, 상기 제 1 스토리지 전극(111)은 현 상태에서는 투명 도전성 물질로 이루어진 하부층(109)과 저저항 금속물질로 이루어진 상부층(110)이 동일한 제 1 폭(w1)을 갖는 상태를 이룬다.
다음, 도 9c와 도 10c에 도시한 바와같이, 애싱(ashing)을 진행하여 상기 제 2 두께를 갖는 제 2 포토레지스트 패턴(도 9b의 191b)을 제거함으로써 상기 제 1 스토리지 전극(111) 중 투명 도전성 물질로 이루어진 단일층 구조를 이룰 부분의 저저항 금속 물질로 이루어진 상부층(110)을 노출시킨다.
이때, 상기 애싱(ashing) 진행에 의해 제 1 두께를 갖는 제 1 포토레지스트 패턴(191a) 또한 그 두께가 줄어들게 되지만 여전히 남아있게 된다.
다음, 도 9d와 도 10d에 도시한 바와같이, 상기 제 2 포토레지스트 패턴(도 9c의 191b)이 제거됨으로써 노출된 상기 제 1 스토리지 전극(111)의 상부층(110)을 식각을 진행하여 제거함으로서 제 1 폭(w1)을 갖는 투명 도전성 물질의 하부층(109)과 상기 제 1 폭(w1)보다 작은 제 2 폭(w2)을 갖는 저저항 금속물질의 상부층(110)을 갖는 제 1 스토리지 전극(111)을 완성한다.
다음, 도 9e와 도 10e에 도시한 바와같이, 스트립(strip) 공정을 진행하여 상기 게이트 배선(도 4의 103)과 게이트 전극(105) 및 제 1 스토리지 전극(111) 상에 남아있는 제 1 포토레지스트 패턴(도 9d의 191a)을 제거한다.
이후, 상기 게이트 배선(도 4의 103)과 게이트 전극(105) 및 제 1 스토리지 전극(111) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로써 게이트 절연막(115)을 형성한다.
연속하여 상기 게이트 절연막(115) 위로 순수 비정질 실리콘(a-Si)과 불순물 비정질 실리콘(n+ a-Si) 및 금속물질을 연속 증착함으로써 순수 비정질 실리콘층(미도시)과, 불순물 비정질 실리콘층(미도시)과 제 1 금속물질층(미도시)을 형성한다.
이후, 포토레지스트의 도포, 노광 마스크를 이용한 노광, 현상과 식각 및 스트립 공정을 포함하는 마스크 공정을 진행함으로써 상기 제 1 금속물질층(미도시)과 불순물 및 순수 비정질 실리콘층(미도시)을 패터닝한다.
이러한 마스크 공정 진행에 의해 상기 게이트 절연막(115) 위로 상기 게이트 배선(도 4의 103)과 교차하여 각 화소영역(P)을 정의하는 데이터 배선(130)이 형성되고, 동시에 스위칭 영역(TrA)에 있어서는, 순수 비정질 실리콘의 액티브층(120a)과 이의 상부로 서로 이격하는 형태로 불순물 비정질 실리콘의 오믹콘택층(120b)으로 이루어진 반도체층(120)과, 상기 반도체층(120) 상부로 서로 이격하는 소스 전극(133) 및 드레인 전극(136)이 형성된다. 이때, 반도체층(120)과 데이터 배선(130)을 동시에 패터닝하여 형성하는 공정 특성 상 상기 데이터 배선(130) 하부에도 상기 반도체층(120)을 이루는 동일한 물질로 제 1 및 제 2 패턴(121a, 121b)이 형성됨을 보이고 있지만, 마스크 공정을 2회로 진행하여 즉, 상기 반도체층(120)과 상기 데이터 배선(130)을 서로 다른 마스크 공정을 진행하여 각각 패터닝하는 경우 상기 데이터 배선(130) 하부에 형성되는 제 1 및 제 2 패턴(121a, 121b)은 생략될 수 있다.
이때, 상기 소스 전극(133)은 상기 데이터 배선(130)과 연결된 상태를 이루도록 형성하며, 상기 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(105)과 게이트 절연막(115)과 반도체층(120)과 서로 이격하는 소스 및 드레인 전극(133, 136)은 박막트랜지스터(Tr)를 이룬다.
다음, 도 9f와 도 10f에 도시한 바와같이, 상기 데이터 배선(130)과 소스 및 드레인 전극(133, 136)을 포함하는 박막트랜지스터(Tr) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나, 또는 유기절연물질 예를들면 포토아크릴 또는 벤조사이클로부텐을 도포함으로써 보호층(140)을 형성한다. 도면에 있어서는 유기절연물질을 도포함으로써 평탄한 표면을 갖는 보호층(140)을 형성한 것을 일례로 도시하였다.
이후, 상기 보호층(140)에 대해 마스크 공정을 진행함으로써 스위칭 영역(TrA)에 상기 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 형성한다.
다음, 도 9g와 도 10g에 도시한 바와같이, 상기 드레인 콘택홀(143)이 구비된 상기 보호층(140) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고, 이를 마스크 공정을 진행하여 패터닝함으로써 각 화소영역(P)별로 독립된 형태의 화소전극(150)을 형성함으로써 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판(101)을 완성한다.
이때, 상기 화소전극(150)은 상기 보호층(140)에 구비된 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(136)과 접촉하도록 형성한다.
또한 상기 각 화소전극(150)은 각 화소영역(P) 내에 구비된 상기 제 1 스토리지 전극(111)과 중첩하도록 형성하며, 각 화소전극(150)의 측단은 상기 제 1 스토리지 전극(111) 중 이중층 이상의 다중층 구조를 이루는 부분에 대응하여 위치하도록 형성하는 것이 특징이다.
따라서, 상기 화소전극(150)은 상기 제 1 스토리지 전극(111)과 중첩하는 부분이 제 2 스토리지 전극(153)을 이루며, 서로 중첩하는 제 1 스토리지 전극(111)과 게이트 절연막(115)과 보호층(140) 및 제 2 스토리지 전극(153)은 스토리지 커패시터(StgC)를 이룬다.
본 발명의 제 1 실시예에 따른 제조 방법에 의해 제조된 액정표시장치용 어레이 기판(101)의 경우, 제 1 스토리지 전극(111)이 각 화소영역(P) 내부에서 게이트 배선과 데이터 배선(130)과 이격하여 각 화소영역(P)을 두르듯 형성됨으로써 그 면적을 증가시켜 스토리지 커패시터(StgC)의 용량을 향상시킬 수 있다.
또한, 나아가 상기 제 1 스토리지 전극(111)을 다중층 구조를 이루는 부분과 투명 도전성 물질의 단일층 구조를 이루는 부분으로 이원화함으로써 투명 도전물질로 이루어진 단일층 구조를 갖는 하부층(109)을 화소영역(P) 내측으로 확장 형성함으로써 면적을 증가시켜 개구율 저하 발생없이 스토리지 커패시터(StgC) 용량을 더욱 증가시킬 수 있다.
그리고, 제 1 스토리지 전극(111)이 그 자체로 블랙매트릭스의 역할을 함으로써 이러한 구조를 갖는 어레이 기판(101)과 합착되어 액정표시장치를 이루게 되는 컬러필터 기판(미도시)에 구비되는 합착 마진을 고려한 블랙매트릭스의 폭을 종래의 스토리지 커패시터(StgC)가 전단의 게이트 배선을 이용하는 액정표시장치용 어레이 기판 대비 줄일 수 있으므로 개구율을 향상시키는 효과를 갖는다.
101 : 어레이 기판 103 : 게이트 배선
105 : 게이트 전극 109 : (제 1 스토리지 전극의)하부층
110 : (제 1 스토리지 전극의)상부층
111 : 제 1 스토리지 전극 130 : 데이터 배선
133 : 소스 전극 136 : 드레인 전극
143 : 드레인 콘택홀 150 : 화소전극
153 : 제 2 스토리지 전극
P : 화소영역 StgA : 스토리지 영역
StgC : 스토리지 커패시터 Tr : 박막트랜지스터
w1, w2 : 제 1 , 2 폭

Claims (14)

  1. 기판과;
    상기 기판 상에 게이트 절연막을 개재하여 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과;
    상기 화소영역에 상기 게이트 및 데이터 배선과 이격하여 제 1 폭의 투명 도전성 물질로 이루어진 하부층과 상기 제 1 폭보다 작은 제 2 폭의 저저항 금속물질로 이루어진 상부층으로 구성된 제 1 스토리지 전극과;
    상기 화소영역에 구비된 박막트랜지스터와;
    상기 박막트랜지스터의 드레인 전극을 노출시키며 형성된 보호층과;
    상기 보호층 위로 상기 화소영역에 상기 드레인 전극과 접촉하며 그 측단이 상기 제 1 스토리지 전극의 상부층과 중첩하도록 형성된 화소전극
    을 포함하며, 상기 화소전극은 상기 제 1 스토리지 전극과 중첩하는 부분이 제 2 스토리지 전극을 이룸으로써 이와 중첩하는 상기 제 1 스토리지 전극과 더불어 스토리지 커패시터를 이루는 것이 특징인 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 하부층은 단일층 구조를 이루며, 상기 상부층은 단일층 또는 다중층 구조를 이루는 것이 특징인 액정표시장치용 어레이 기판.
  3. 제 1 항에 있어서,
    상기 게이트 배선 및 게이트 전극은 상기 제 1 스토리지 전극과 동일하게 투명 도전성 물질로 이루어진 상기 하부층과 상기 저저항 금속물질로 이루어진 상부층의 구조를 갖는 것이 특징인 액정표시장치용 어레이 기판.
  4. 제 1 항에 있어서,
    상기 제 1 스토리지 전극은 상기 화소영역 내에서 평면적으로'ㅁ' 또는 'U' 형태를 이루는 것이 특징인 액정표시장치용 어레이 기판.
  5. 제 1 항에 있어서,
    상기 제 1 스토리지 전극은 상기 각 게이트 배선과 데이터 배선과 인접한 측단에서 상기 상부층과 하부층이 일치하는 것이 특징인 액정표시장치용 어레이 기판.
  6. 제 1 항에 있어서,
    상기 제 1 스토리지 전극은 상기 데이터 배선과 중첩하도록 형성되는 것이 특징인 액정표시장치용 어레이 기판.
  7. 제 1 항에 있어서,
    상기 박막트랜지스터는,
    최하부에 상기 게이트 배선으로부터 분기한 게이트 전극과;
    상기 게이트 전극 위로 형성되는 상기 게이트 절연막과;
    상기 게이트 절연막 위로 순수 비정질 실리콘의 액티브층과;
    상기 액티브층 위로 불순물 비정질 실리콘으로써 이루어지며 서로 이격하는 오믹콘택층과;
    상기 서로 이격한 오믹콘택층 위로 형성되는 서로 이격한 소스 전극 및 상기 드레인 전극
    을 포함하는 액정표시장치용 어레이 기판.
  8. 서로 교차하여 화소영역을 정의하는 게이트 및 데이터 배선과 상기 화소영역에 박막트랜지스터가 형성되는 액정표시장치용 어레이 기판의 제조 방법에 있어서,
    상기 기판 상에 상기 게이트 배선을 형성하고, 상기 화소영역에 상기 게이트 및 데이터 배선과 이격하며 제 1 폭의 투명 도전성 물질로 이루어진 하부층과 상기 제 1 폭보다 작은 제 2 폭의 저저항 금속물질로 이루어진 상부층으로 구성된 제 1 스토리지 전극을 형성하는 단계와;
    상기 화소영역에 상기 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터의 드레인 전극을 노출시키는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 화소영역에 상기 드레인 전극과 접촉하며 그 측단이 상기 제 1 스토리지 전극의 상부층과 중첩하도록 화소전극을 형성하는 단계
    를 포함하며, 상기 화소전극은 상기 제 1 스토리지 전극과 중첩하는 부분이 제 2 스토리지 전극을 이룸으로써 이와 중첩하는 상기 제 1 스토리지 전극과 더불어 스토리지 커패시터를 이루는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 기판 상에 상기 게이트 배선을 형성하고, 상기 화소영역에 상기 게이트 및 데이터 배선과 이격하며 제 1 폭의 투명 도전성 물질로 이루어진 하부층과 상기 제 1 폭보다 작은 제 2 폭의 저저항 금속물질로 이루어진 상부층으로 구성된 제 1 스토리지 전극을 형성하는 단계는,
    상기 기판상에 투명 도전성 물질층과 저저항 금속물질층을 형성하는 단계와;
    상기 저저항 금속물질층 위로 전면에 포토레지스트층을 형성하는 단계와;
    상기 포토레지스트층을 투과영역, 차단영역 및 반투과영역을 갖는 노과 마스크를 통해 노광을 실시함으로써 상기 게이트 배선과 상기 제 1 스토리지 배선의 상부층에 대응해서는 제 1 두께의 제 1 포토레지스트 패턴을 형성하고, 상기 제 1 스토리지 배선의 상기 하부층만이 형성된 부분에 대응하여 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 저저항 금속층과 그 하부의 투명 도전성 물질층을 패터닝하여 투명 도전성 물질로 이루어진 부분과 저저항 금속물질로 이루어진 부분이 동일한 폭을 갖는 형태의 게이트 배선과 제 1 스토리지 전극을 형성하는 단계와;
    애싱을 진행하여 상기 제 2 포토레지스트 패턴을 제거함으로써 상기 제 1 스토리지 패턴의 저저항 금속물질로 이루어진 부분 일부를 노출시키는 단계와;
    상기 제 1 포토레지스트 패턴 외부로 노출된 상기 제 1 스토리지 전극의 상기 저저항 금속물질로 이루어진 부분을 제거하는 단계와;
    상기 제 1 포토레지스트 패턴을 제거하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  10. 제 8 항에 있어서,
    상기 제 1 스토리지 전극은 상기 화소영역 내에서 평면적으로'ㅁ' 또는 'U' 형태를 이루도록 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  11. 제 8 항에 있어서,
    상기 제 1 스토리지 전극은 상기 각 게이트 배선과 데이터 배선과 인접한 측단에서 상기 상부층과 하부층이 일치하도록 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  12. 제 8 항에 있어서,
    상기 제 1 스토리지 전극은 상기 데이터 배선과 중첩하도록 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  13. 제 8 항에 있어서,
    상기 하부층은 단일층 구조를 이루며, 상기 상부층은 단일층 또는 다중층 구조를 이루도록 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  14. 제 8 항에 있어서,
    상기 박막트랜지스터를 형성하는 단계는,
    상기 기판 상에 상기 게이트 배선에서 분기하는 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 위로 전면에 상기 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 순수 비정질 실리콘의 액티브층과, 상기 액티브층 위로 불순물 비정질 실리콘으로써 이루어지며 서로 이격하는 오믹콘택층과, 상기 오믹콘택층 위로 서로 이격하는 소스 및 드레인 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
KR1020110049119A 2011-05-24 2011-05-24 액정표시장치용 어레이 기판 및 그 제조 방법 Active KR101855389B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110049119A KR101855389B1 (ko) 2011-05-24 2011-05-24 액정표시장치용 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110049119A KR101855389B1 (ko) 2011-05-24 2011-05-24 액정표시장치용 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120130983A true KR20120130983A (ko) 2012-12-04
KR101855389B1 KR101855389B1 (ko) 2018-05-04

Family

ID=47514940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110049119A Active KR101855389B1 (ko) 2011-05-24 2011-05-24 액정표시장치용 어레이 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101855389B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9891485B2 (en) 2015-07-08 2018-02-13 Samsung Display Co. Ltd. Liquid crystal display
CN111128025A (zh) * 2019-12-30 2020-05-08 厦门天马微电子有限公司 阵列基板、显示面板及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102710588B1 (ko) 2020-02-25 2024-09-26 삼성디스플레이 주식회사 표시 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930920B1 (ko) 2004-06-30 2009-12-10 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9891485B2 (en) 2015-07-08 2018-02-13 Samsung Display Co. Ltd. Liquid crystal display
CN111128025A (zh) * 2019-12-30 2020-05-08 厦门天马微电子有限公司 阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
KR101855389B1 (ko) 2018-05-04

Similar Documents

Publication Publication Date Title
KR100726132B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101248005B1 (ko) 어레이 기판 및 그의 제조방법
US8324003B2 (en) Method for manufacturing a thin film transistor array panel
KR20110122475A (ko) 액정표시장치 및 이의 제조 방법
KR20150025418A (ko) 액정표시장치 및 그 제조방법
JP5893604B2 (ja) Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法
CN101211863A (zh) 液晶显示器件及其制造方法
KR20130071685A (ko) 액정 표시 장치 및 이의 제조 방법
JP2008165242A (ja) 液晶表示装置及びその製造方法
KR101217157B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
KR101855389B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101988926B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101886861B1 (ko) 게이트 인 패널 구조 표시장치용 어레이 기판 및 이의 제조 방법
KR102438251B1 (ko) 액정표시장치 및 그 제조방법
KR20080043969A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR20130030649A (ko) 액정표시장치 및 그 제조방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101969428B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20150051531A (ko) 액정표시장치의 제조방법
KR20130030146A (ko) 어레이 기판 및 이의 제조방법
KR20110077254A (ko) 횡전계방식 액정표시장치의 제조방법
KR101982727B1 (ko) 어레이 기판

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110524

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160519

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110524

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170720

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20180130

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20170720

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20180130

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20170804

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20180319

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20180228

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20180130

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20170804

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180430

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180430

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210315

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220314

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230315

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240315

Start annual number: 7

End annual number: 7