[go: up one dir, main page]

KR101098155B1 - 전자부품 및 전자부품 내장 기판 - Google Patents

전자부품 및 전자부품 내장 기판 Download PDF

Info

Publication number
KR101098155B1
KR101098155B1 KR1020090110143A KR20090110143A KR101098155B1 KR 101098155 B1 KR101098155 B1 KR 101098155B1 KR 1020090110143 A KR1020090110143 A KR 1020090110143A KR 20090110143 A KR20090110143 A KR 20090110143A KR 101098155 B1 KR101098155 B1 KR 101098155B1
Authority
KR
South Korea
Prior art keywords
external terminal
electronic component
main surface
terminal electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020090110143A
Other languages
English (en)
Other versions
KR20100061342A (ko
Inventor
코스케 오니시
유키오 사나다
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20100061342A publication Critical patent/KR20100061342A/ko
Application granted granted Critical
Publication of KR101098155B1 publication Critical patent/KR101098155B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 과제는, 레이저광의 외부 단자 전극 외의 전자부품 외표면에의 조사를 확실하게 방지하도록 외부 단자 전극 표면에 레이저광을 여유를 가지고 조사하는 것을 가능하게 하는 전자부품을 제공하는 것에 있다.
서로 대향하는 제1, 제2의 주면(2a,2b)과, 서로 대향하는 제1의 측면(2e,2f), 및 서로 대향하는 제1, 제2의 단면(2c,2d)을 가지는 전자부품 본체(2)와, 제1의 주면(2a)에 마련된 제1, 제2의 외부 단자 전극(5,6)을 구비하고, 제1, 제2의 외부 단자 전극(5,6)이 갭 영역(G)을 끼고 떨어져 있으며, 제1, 제2의 단면을 연결하는 방향인 전자부품 본체(2)의 길이방향 치수를 L, 제1, 제2의 측면(2e,2f)을 연결하는 폭 방향 치수를 W, 갭 영역(G)의 상기 길이방향에 따른 치수를 g로 했을 때에, W<L-g<2W이면서 L-g+W-{2(L-g)W}1/2>(L-g)/2를 만족하는 전자부품(2).
전자부품, 전자부품 내장 기판, 레이저광, 비아홀, 내부전극, 외부 단자 전극

Description

전자부품 및 전자부품 내장 기판{ELECTRONIC COMPONENT AND ELECTRONIC COMPONENT BUILT-IN SUBSTRATE}
본 발명은, 예를 들면 적층 세라믹 콘덴서 등의 전자부품 및 상기 전자부품을 내장하여 이루어지는 전자부품 내장 기판에 관한 것으로서, 보다 상세하게는, 외표면에 복수의 외부 단자 전극이 형성되어 있는 전자부품과, 상기 외부 단자 전극에 전기적으로 접속되는 부분을 가지는 기판에 상기 전자부품이 내장되어 있는 전자부품 내장 기판에 관한 것이다.
최근, 휴대 전화기나 휴대 음악 플레이어 등의 각종 전자기기에서는, 소형화 및 박형화가 진행되고 있다. 그에 수반하여, 전자기기에 탑재되는 배선기판이나 배선기판에 탑재되는 전자부품에 있어서도 소형화가 진행되고 있으며, 또한 고밀도 실장이 진행되고 있다. 또한 한층 더한 소형화를 도모하기 위해 배선기판 내에 전자부품이 매장되어 있는 전자부품 내장 기판도 개발되어 오고 있다.
전자부품 내장 기판에서는, 배선기판의 내부에 미리 전자부품이 매장되어 있다. 배선기판의 배선과, 매장되어 있는 전자부품은 전기적으로 접속될 필요는 있는데, 다양한 방법으로 전기적 접속이 행해지고 있다.
예를 들면, 하기의 특허문헌 1에는, 이하의 전기적 접속방법이 개시되어 있다. 우선, 전자부품을 배선기판 내에 매장한다. 다음으로, 배선기판으로부터 내부의 전자부품의 외부 단자 전극을 조준하여 레이저광을 조사해 비아홀(via-hole)을 형성한다. 비아홀의 내부에 도전성 재료를 충전하고, 배선기판의 배선과 전자부품의 외부 단자 전극을 전기적으로 접속한다.
도 12는, 이러한 종래의 레이저광을 사용한 비아홀 형성방법을 설명하기 위한 모식적 평면도이다. 여기서는, 배선기판 내에 매설(埋設)되어 있는 전자부품의 상면만이 나타나 있다. 도 12에 나타내는 전자부품(101)은, 상면(101a)상에 제1, 제2의 외부 단자 전극(102,103)이 형성되어 있다. 전자부품(101)의 주위에는 배선기판 부분이 위치하고 있다.
제1, 제2의 외부 단자 전극(102,103)은 배선기판의 기판층에 의해 덮여 있는데, 특허문헌 1에 기재된 전기적 접속방법에서는, 기판측으로부터 레이저광을 조사하여, 제1의 외부 단자 전극(102)을 노출시키는 비아홀, 혹은 제2의 외부 단자 전극(103)을 노출시키는 비아홀이 형성되게 된다. 외부 단자 전극(102,103)은, 레이저광을 반사하는 금속 도금막, 예를 들면 Cu 도금막에 의해 형성되어 있다. 외부 단자 전극(102,103)이 마련되어 있는 부분 이외의 전자부품(101)의 외표면, 예를 들면 외부 단자 전극(102)과 외부 단자 전극(103) 사이의 갭 영역(G)에 레이저광이 조사되면 전자부품(101)이 손상을 받게 된다.
[특허문헌 1] 일본국 공개특허공보 2003-309373호
도 12에 나타낸 바와 같이, 외부 단자 전극(102,103)에 각각 레이저광을 조사하는 경우, 레이저광의 조사 영역이 갭 영역(G)에 이르지 않도록 할 필요가 있다. 레이저광은, 직진성을 가지고, 외부 단자 전극(102,103)에 직교하도록 레이저광이 조사되면 조사 영역은 원형이 된다. 따라서, 도 12에 나타내는 바와 같이, 갭 영역(G)에 접하는 파선(A)이 레이저광 조사 영역으로서 허용되는 최대의 영역이 된다. 즉, 상기 파선(A)으로 표시되어 있는 원형의 영역 내에 들어가는 지름의 조사 영역이 되도록 레이저광을 조사하면 된다.
상기 파선(A)으로 나타내는 원의 지름은, 상기 전자부품(101)의 길이방향 치수를 L, 폭 방향 치수를 W, 상기 제1, 제2의 외부 단자 전극(102,103)간의 갭(G)의 길이방향에 따른 치수를 g로 한 경우, 상기 파선(A)으로 나타내는 원의 지름은 (L-g)/2가 되고, 이것이 지름의 상한치였다. 따라서, 종래의 전자부품(101)에서는, 레이저광의 조사에 의한 비아홀 형성시에서의 레이저광의 조사에 있어서, 레이저광을 고정밀도로 조사하지 않으면 안되고, 조사 영역의 위치의 제어시에서의 허용도가 낮았다.
본 발명의 목적은, 상술한 종래 기술의 결점을 해소하여, 레이저광의 외부 단자 전극 외의 전자부품 외표면에의 조사를 확실하게 방지하도록 외부 단자 전극 표면에 레이저광을 여유를 가지고 조사하는 것을 가능하게 하는 전자부품, 및 상기 전자부품의 기판에 내장되어 있는 전자부품 내장 기판으로서, 상기 전자부품의 외 부 단자 전극에 도달하는 비아홀 도체를 용이하면서 고정밀도로 형성하는 것이 가능하게 되어 있는 전자부품 내장 기판을 제공하는 것에 있다.
본 발명에 의하면, 서로 대향하는 제1의 주면 및 제2의 주면과, 서로 대향하는 제1의 측면 및 제2의 측면과, 서로 대향하는 제1의 단면 및 제2의 단면을 가지는 전자부품 본체와, 상기 전자부품 본체의 제1의 주면에 마련된 제1의 외부 단자 전극과, 상기 전자부품 본체의 제1의 주면에 있어서, 소정의 갭 영역을 끼고 상기 제1의 외부 단자 전극과 떨어지도록 마련된 제2의 외부 단자 전극을 구비하고, 상기 제1의 외부 단자 전극 및 상기 제2의 외부 단자 전극은, 상기 제1의 주면상에 있어서, 윗변과 밑변과, 상기 갭을 향한 변인 사변(斜邊)을 가지는 사다리꼴 형상을 가지며, 상기 제1의 외부 단자 전극에 있어서 상기 갭 영역을 향한 사변과, 상기 제2의 외부 단자 전극의 상기 갭 영역을 향하는 사변이 평행하고, 상기 전자부품의 상기 제1, 제2의 단면을 연결하는 방향인 길이방향의 치수를 L, 상기 제1의 측면 및 제2의 측면을 연결하는 폭 방향의 치수를 W, 상기 갭 영역의 상기 길이방향에 따른 치수를 g로 했을 때에, W<L-g<2W이면서 L-g+W-{2(L-g)W}1/2>(L-g)/2를 만족하는 전자부품이 제공된다.
본 발명에 따른 전자부품의 한 특정 국면에 의하면, 상기 제1, 제2의 외부 단자 전극이, 상기 제1의 주면상에 위치하고 있는 부분의 사다리꼴 형상의 윗변 및 밑변이, 상기 제1의 주면과 상기 제1의 측면 및 상기 제2의 측면이 이루는 끝가장 자리에 각각 위치하고 있고, 상기 사다리꼴 형상의 윗변 및 밑변 및 상기 갭을 향한 사변을 제외한 나머지 변이, 상기 제1의 주면과 상기 제1 또는 제2의 단면이 이루는 끝가장자리에 위치하고 있다. 이 경우에는, 사다리꼴 형상의 제1, 제2의 외부 단자 전극이, 상기 갭 영역을 제외하고는 전자부품의 제1의 주면을 덮고 있기 때문에, 레이저광의 조사에 의한 전자부품 본체 표면의 손상을 확실하게 방지할 수 있다.
본 발명에 따른 전자부품의 다른 특정 국면에서는, 상기 전자부품 본체 내에 형성되어 있고, 상기 제1의 외부 단자 전극 또는 상기 제2의 외부 단자 전극에 전기적으로 접속되어 있는 내부전극을 더 구비하고 있다. 이와 같이, 본 발명에서의 전자부품은 내부전극을 가지는 적층형의 전자부품이어도 된다.
본 발명의 보다 한정적인 특정 국면에 의하면, 상기 내부전극이, 상기 제1의 외부 단자 전극에 접속되는 제1의 내부전극과, 상기 제2의 외부 단자 전극에 전기적으로 접속되는 제2의 내부전극을 가진다. 이 경우에는, 제1, 제2의 내부전극간의 저항, 정전 용량, 인덕턴스 등을 추출할 수 있는 전자부품을 본 발명에 따라 제공할 수 있다.
본 발명에 따른 전자부품의 또 다른 특정 국면에서는, 상기 제1의 내부전극을 상기 제1의 외부 단자 전극에 전기적으로 접속하는 제1의 접속 도체와, 상기 제2의 내부전극을 상기 제2의 외부 단자 전극에 전기적으로 접속하는 제2의 접속 도체를 더 구비한다. 이러한 제1, 제2의 접속 도체의 형태는, 특별히 한정되지 않고, 비아홀 도체나, 전자부품 본체의 제1, 제2의 단면 등을 경유하는 접속 전극이어도 된다.
본 발명에 따른 전자부품의 다른 특정 국면에서는, 상기 제1, 제2의 단자 전극이 상기 전자부품 본체의 상기 제2의 주면에도 형성되어 있고, 상기 제2의 주면상에 위치하고 있는 제1, 제2의 외부 단자 전극 부분이 상기 제1의 주면상에 위치하고 있는 상기 제1, 제2의 외부 단자 전극 부분과 같은 형상으로 되어 있다. 이 경우에는, 전자부품 본체의 제2의 주면상에 있어서도, 제1, 제2의 외부 단자 전극 부분이 제1의 주면상의 제1, 제2의 외부 단자 전극 부분과 같은 형상으로 형성되어 있으므로, 제1의 주면 및 제2의 주면의 어느 측으로부터도, 기판에 내장한 상태로 기판 외로부터 레이저광을 조사하여 비아홀을 고정밀도로 형성할 수 있다.
본 발명에 따른 전자부품의 또 다른 특정 국면에서는, 상기 제1, 제2의 외부 단자 전극이, 상기 전자부품 본체의 제2의 주면상에 있어서는, 상기 사다리꼴 형상의 전극 부분을 가지지 않고, 상기 사다리꼴 형상의 부분이 상기 제1의 주면상에만 마련되어 있다. 이와 같이, 제1, 제2의 외부 단자 전극의 상기 사다리꼴 형상 부분은 제1의 주면에 마련되어 있어도 되고, 그 경우에는, 제1의 주면측에 있어서, 전자부품이 내장되는 기판의 외표면으로부터 레이저광을 조사하면 된다. 이 구조에서는, 제1, 제2의 외부 단자 전극의 사다리꼴 형상의 전극 부분이 제2의 주면상에는 마련되어 있지 않으므로 저배화(低背化)를 진행할 수 있다.
본 발명에 의하면, 본 발명의 전자부품과, 제1의 주면과, 제1의 주면과 대향하는 제2의 주면을 가지고, 외부에 상기 전자부품이 수납되어 있는 기판을 구비하는 전자부품 내장 기판이 제공된다. 이 전자부품 내장 기판에서는, 상기 기판의 상 기 제1 또는 제2의 주면으로부터 상기 기판의 제1, 제2의 주면을 연결하는 두께방향으로 연장되는 관통 구멍이 상기 기판에 형성되어 있고, 상기 관통 구멍이 상기 전자부품의 상기 제1 또는 제2의 외부 단자 전극을 노출시키도록 마련되어 있으며, 상기 기판의 상기 제1 또는 제2의 주면으로부터 상기 관통 구멍에 이르면서, 제1, 제2의 외부 단자 전극에 전기적으로 접속되어 있는 비아홀 도체가 더 구비되어 있다.
본 발명의 전자부품 내장 기판에서는, 본 발명의 전자부품이 상기 기판 내에 수납되어 있기 때문에, 기판의 제1의 주면 또는 제2의 주면으로부터 레이저광을 조사하여 관통 구멍을 용이하면서 고정밀도로 형성할 수 있다. 따라서, 신뢰성이 뛰어난 비아홀 도체를 형성할 수 있는 동시에, 전자부품 본체의 레이저광의 잘못된 조사에 의한 손상도 생기기 어렵다.
본 발명에 따른 전자부품에 의하면, 전자부품 본체의 제1의 주면상에 있어서, 제1, 제2의 외부 단자 전극이 사다리꼴 형상을 가지고, W<L-g<2W이면서 L-g+W-{2(L-g)W}1/2>(L-g)/2를 만족하기 때문에, 레이저광을 외부로부터 제1, 제2의 외부 단자 전극을 향해 조사했을 때, 레이저광이 제1, 제2의 외부 단자 전극을 넘어 갭 영역에 이르기 어렵다. 즉, 레이저광이 조사되는 원형 영역의 최대 지름을 크게 할 수 있으므로, 레이저광 조사시에서의 허용도를 높일 수 있다.
따라서, 본 발명의 전자부품을 기판 내에 수납하여, 기판 외로부터 레이저광 을 조사해 비아홀을 형성할 때에, 레이저광의 조사 위치의 허용도를 높일 수 있고, 혹은 보다 큰 지름의 레이저광을 조사할 수 있기 때문에 보다 큰 비아홀을 형성할 수 있다. 또한 보다 큰 지름의 레이저광을 조사한 경우, 비아홀에 충전되는 도전성 재료와, 외부 단자 전극의 접촉 면적을 크게 할 수 있어, 그에 따라, 전기적 접속의 신뢰성을 높이거나, 등가 직렬 저항(ESR)을 낮추는 것도 가능해진다.
이하, 도면을 참조하면서, 본 발명의 구체적인 실시형태를 설명함으로써 본 발명을 명백하게 한다.
도 1a 및 도 1b는, 본 발명의 제1의 실시형태에 따른 전자부품으로서의 적층 세라믹 콘덴서를 나타내는 평면도 및 정면도이고, 도 1c는 정면 단면도이다.
적층 세라믹 콘덴서(1)는, 전자부품 본체로서의 세라믹 소결체(2)를 가진다. 세라믹 소결체(2)는, 직방체상의 형상을 가지고, 제1의 주면으로서의 2a와, 제1의 주면에 대향하는 제2의 주면(2b)과, 제1, 제2의 단면(2c,2d)과, 서로 대향하는 제1, 제2의 측면(2e,2f)을 가진다. 세라믹 소결체(2)에 있어서, 제1, 제2의 단면(2c,2d)을 연결하는 방향을 이하 길이방향, 제1, 제2의 측면(2e,2f)을 연결하는 방향을 폭 방향, 제1, 제2의 주면(2a,2b)을 연결하는 방향을 두께방향으로 한다.
세라믹 소결체(2) 내에는, 복수의 제1의 내부전극(3)과, 복수의 제2의 내부전극(4)이 세라믹 소결체(2)의 두께방향에 있어서 교대로 배치되어 있다. 도 1c에 나타내는 바와 같이, 복수의 제1의 내부전극(3)이 제1의 단면(2c)에 인출되어 있고, 복수의 제2의 내부전극(4)이 제2의 단면(2d)에 인출되어 있다. 제1의 내부전 극(3)과, 제2의 내부전극(4)이 세라믹층을 통해 서로 겹치도록 배치되어 있다.
도 2에 나타내는 바와 같이, 제1의 내부전극(3)과 제2의 내부전극(4)은 세라믹층을 통해 서로 겹치도록 배치되어 있고, 각 내부전극(3,4)은 직사각형의 평면 형상을 가진다.
세라믹 소결체(2)의 제1의 주면(2a)상에 있어서는, 제1의 외부 단자 전극(5)과, 제2의 외부 단자 전극(6)이 형성되어 있다. 제1의 외부 단자 전극(5) 및 제2의 외부 단자 전극(6)은 제1의 주면(2a)의 중앙에 마련된 갭 영역(G)을 거리를 두고 대향되어 있다. 제1의 외부 단자 전극(5) 및 제2의 외부 단자 전극(6)은 사다리꼴의 형상을 가진다. 또한 사다리꼴로부터 약간 벗어난 형상이어도 되고, 따라서, 제1, 제2의 외부 단자 전극(5,6)은 사다리꼴의 형상을 가질 수 있다.
제1의 외부 단자 전극(5)은, 상기 사다리꼴 형상에 있어서, 제1의 주면(2a)과 측면(2f)이 이루는 끝가장자리가 사다리꼴의 윗변(5a), 제1의 주면(2a)과 제1의 측면(2e)이 이루는 끝가장자리에 따른 부분이 밑변(5b), 갭 영역(G)을 향한 변이 사변(5c)인 사다리꼴 형상을 가지고 있다. 제1의 주면(2a)은 직사각형 형상을 가지고 있기 때문에, 나머지 변(5d)은 상술한 폭 방향으로 연장되어 있다.
제2의 외부 단자 전극(6)도 동일한 형상을 가지는데, 제2의 외부 단자 전극(6)에서는, 제1의 주면(2a)과 제1의 측면(2e)이 이루는 끝가장자리에 따른 변(6a)이 윗변, 제1의 주면(2a)과 제2의 측면(2f)이 이루는 끝가장자리에 따른 변이 밑변(6b)이 되고, 갭 영역(G)에 따른 변이 사변(6c)이며, 나머지 변(6d)이 제1의 주면(2a)과 제2의 단면(2d)이 이루는 끝가장자리를 따르고 있다.
상기 제1의 외부 단자 전극(5)의 사변(5c)과, 제2의 외부 단자 전극(6)의 사변(6c)은 평행하게 연장되어 있다. 따라서, 평행 사변(四邊)형의 갭 영역(G)이 형성되어 있다. 여기서, 제1의 외부 단자 전극(5)과, 제2의 외부 단자 전극(6)은 같은 면적의 사다리꼴 형상이다.
도 1b에 나타내는 바와 같이, 상기 제1, 제2의 외부 단자 전극(5,6)과 동일한 형상의 제1, 제2의 외부 단자 전극(5A,6A)이 세라믹 소결체(2)의 제2의 주면(2b)에도 형성되어 있다. 단, 제1의 주면상의 갭 영역(G)과, 제2의 주면상의 갭 영역(G)은 세라믹 소결체(2)를 평면시했을 때에 교차하도록 배치되어 있다. 즉, 제1, 제2의 외부 단자 전극(5A,6A)에 있어서는, 윗변 및 밑변의 위치가 상면측의 제1, 제2의 외부 단자 전극(5,6)의 경우와 반대로 되어 있다.
단, 제1, 제2의 외부 단자 전극(5A,6A)은, 주면(2a)측에 마련된 제1, 제2의 외부 단자 전극(5,6)과, 세라믹 소결체(2)를 평면시했을 때에 겹치는 형상의 위치에 형성되어 있어도 된다.
또한 본 실시형태에서는, 제1, 제2의 외부 단자 전극(5,6)과, 제1, 제2의 외부 단자 전극(5A,6A)을 전기적으로 접속하도록 제1, 제2의 단면(2c,2d)을 덮도록, 각각 제1, 제2의 접속 전극(5B,6B)을 가진다. 접속 전극(5B,6B)은, 각각 제1, 제2의 단면(2c,2d)에 인출되어 제1, 제2의 내부전극(3,4)에 전기적으로 접속되어 있다. 접속 전극(5B,6B)은 측면(2e,2f)에 돌아 들어가도록 형성되어 있어도 된다.
제조시에는, 세라믹 소결체(2)는 주지의 적층 세라믹 전자부품의 제조방법에 따라 얻어진다. 즉, 티탄산바륨계 세라믹스 등의 유전체 세라믹스로 이루어지는 세 라믹 그린시트를 준비한다. 상기 세라믹 그린시트의 상면에 내부전극 페이스트로서 Ag-Pd 페이스트 등을 스크린 인쇄하고, 도 6a 및 도 6b에 나타내는 제1, 제2의 마더 그린시트(11,12)를 준비한다. 마더 그린시트(11,12)상에는 내부전극 페이스트 패턴(13,14)이 각각 인쇄되어 있다. 이 제1, 제2의 마더 그린시트(11,12)를 적당한 매수 교대로 적층하고, 또한 상하에 도시한 마더 세라믹 그린시트를 적층하여 마더 적층체를 얻는다. 이렇게 하여, 도 7에 나타내는 마더 적층체(15)를 얻을 수 있다. 다음으로, 도 7에 나타내는 바와 같이, 마더 적층체(15)의 상면에 인쇄법 등에 의해 마더 외부전극(16)을 형성한다. 하면에도 마더 외부전극을 형성한다. 다음으로, 마더 적층체(15)를 도시한 파선을 따라 개개의 세라믹 콘덴서 단위의 적층체로 절단하여 소성한다. 이렇게 하여, 상기 외부전극(5,6,5A,6A)을 가지는 세라믹 소결체(2)를 얻을 수 있다.
그 후, 상기 세라믹 소결체(2)의 제1, 제2의 단면(2c,2d)으로부터 제1의 주면(2a) 및 제2의 주면(2b)에 이르도록 도전성 페이스트를 부여하고, 베이킹함으로써, 상기 제1, 제2의 외부 단자 전극(5,6,5A,6A) 및 접속 전극(5B,6B)을 형성할 수 있다. 이렇게 하여 적층 세라믹 콘덴서(1)를 얻을 수 있다. 단, 상기 외부 단자 전극(5,6 및 5A,6A) 및 접속 전극(5B,6B)은, 세라믹 소결체(2)의 소결에 앞서, 도전성 페이스트를 세라믹 소체의 외표면에 부여하여, 세라믹 소결체(2)의 소성시에 동시에 베이킹함으로써 형성되어도 된다.
또한 세라믹 소결체(2)를 얻은 후에, 도전성 페이스트의 인쇄·베이킹 이외의 다른 전극 형성방법에 의해 외부 단자 전극(5,6) 등을 형성해도 된다.
도 3에 나타내는 바와 같이, 본 실시형태의 적층 세라믹 콘덴서(1)에서는, 제1의 주면(2a)상에 있어서, 제1, 제2의 외부 단자 전극(5,6)이 갭(G)을 두고 배치되어 있다. 여기서, 상기 길이방향에 따른 세라믹 소결체(2)의 치수를 L, 폭 방향에 따른 치수를 W로 한다. 그리고, 갭(G)의 대향 거리를 g로 하면, 적층 세라믹 콘덴서(1)에서는, 하기의 식(1) 및 (2)가 만족되고 있으며, 그것에 의해, 예를 들면 후술의 기판 내에 적층 세라믹 콘덴서(1)를 내장하여, 기판 외로부터 레이저광을 조사해 비아홀을 형성할 시에, 레이저광 조사시에서의 허용도를 높일 수 있다. 혹은, 보다 큰 조사 지름의 레이저광을 조사할 수 있다.
W<L-g<2W……식(1)
L-g+W-{2(L-g)W}1/2>(L-g)/2……식(2)
상기 식(1) 및 (2)를 만족하도록 적층 세라믹 콘덴서(1)가 형성되어 있기 때문에, 상기와 같이 비아홀 형성시에서의 레이저광의 조사 위치의 허용도가 높아지는 것을 보다 구체적으로 설명한다.
도 3에 있어서는, 제1, 제2의 외부 단자 전극(5,6)에 레이저광이 조사될 때의 조사 영역인 원이 파선으로 기재되어 있다. 레이저광을 외부 단자 전극(5,6)에 직교하도록 조사한 경우, 조사 영역은 원형이 되는 것에 따른다.
그리고, 사다리꼴 형상의 제1, 제2의 외부 단자 전극(5,6)에 들어가는 원 내, 최대 면적의 원은 도 3에 나타내는 지름 R의 원이다. 즉, 밑변(5b)이 주면(2a)과 제1의 측면(2e)이 이루는 끝가장자리에 따른 제1의 외부 단자 전극(5)에 있어서 는, 상기 끝가장자리에 따른 원으로서, 제1의 단면(2c)측의 변 및 상술한 사변에 접하는 원이 최대의 직경(R)을 가지는 원이 된다.
마찬가지로, 제2의 외부 단자 전극(6)에서는, 사다리꼴 밑변(6b)이 되는 제1의 주면(2a)과, 제2의 측면(2f)이 이루는 끝가장자리에 따른 원과, 상기 사변과, 사변과 대향하고 있는 변에 접하는 원이 최대 직경(R)을 가지는 원이 된다.
도 4는, 도 3에 나타낸 주면(2a)에 있어서 갭 영역(G)을 삭제하고, 제1, 제2의 외부 단자 전극(5,6)이 형성되어 있는 영역을 맞댄 형상에 상당하는 직사각형의 제1의 주면(2A)을 나타낸다. 또한 도 4에서는, 설명을 용이하게 하기 위해 제1의 주면의 코너부의 둥그스름함은 제외되어 있다.
도 4에 있어서, 길이방향에 따른 치수를 a, 폭 방향에 따른 치수를 b로 한다. a=L-g이고, b=W가 된다.
도 4에서는, 제1의 주면(2A)에 들어가는 2개의 원(C1 및 C2)이 그려져 있다. 원(C1 및 C2)은 같은 면적을 가진다. 원(C1)은 한 쪽의 코너 부분에 있어서, 주면(2A)의 2변에 접하도록 배치되어 있다. 원(C2)은, 원(C1)이 위치하고 있는 코너부와 대각선상에 위치하고 있는 코너부에 있어서 주면(2A)의 2변에 접하고 있다.
원(C1 및 C2)의 면적을 크게 해 가면, 도 5에 나타내는 바와 같이, 원(C1 및 C2)이 각각 직사각형의 주면(2A)의 장변 및 단변에 접하면서, 원(C1과 C2)끼리가 접하는 경우에 원(C1 및 C2)의 면적은 원(C1,C2)이 서로 겹치지 않는 한 최대가 된다.
이 때, 원(C1)과 원(C2)을 접하고 있는 부분을 통해, 주면(2A)을 2분하도록 주면(2A)을 분할하기 위해서는, 도 5의 파선(D)으로 주면(2A)을 분할하면 된다. 즉, 이 파선(D)이 상술한 제1, 제2의 외부 단자 전극(5,6)의 사다리꼴 형상의 사변에 상당한다. 즉, 파선(D)의 영역에 갭 영역(G)을 형성하고, 제1, 제2의 외부 단자 전극을 갭 영역(G)을 통해 거리를 두면, 제1의 실시형태의 제1, 제2의 외부 단자 전극(5,6)을 형성할 수 있다.
다음으로, 각 부분의 치수를 검토한다. 주면(2A)은 직사각형이기 때문에 a>b이다. a=b인 경우에는 외부 단자 전극(5,6)을 서로 붙인 도형은 직사각형이 아니고 정사각형이 된다. 이 경우에는, 2개의 원이 접하는 접선이 정사각형의 대각의 정점에 도달하기 때문에, 분할 후의 외부 단자 전극의 형상이거나 삼각형이 되어 바람직하지 않다.
외부 단자 전극(5,6)의 세라믹 소결체에 대한 고착력을 확보하기 위해서도, 각 외부 단자 전극(5,6)은, 세라믹 소결체(2)의 많은 끝가장자리에 이르고 있는 것이 바람직하고, 즉 사다리꼴 형상인 것이 바람직하다.
또한 본 실시형태에서는 a<2b이다. a가 2b 이상인 경우에는, 직사각형의 주면(2A)상에 있어서, 직경(b)의 원이 길이방향으로 나열될 수 있게 되어 종래예에 상당하는 구조가 된다. 따라서, 레이저광의 조사 영역의 허용도를 높일 수 없다.
도 5에 있어서는, 2개의 원의 면적이 최대화되기 위해서는, 각 원(C1,C2)의 직경(r)이 종래예에서의 최대 직경인 a/2보다도 커지면 된다. 여기서, 직사각형의 왼쪽 아래의 코너를 원점 0으로 했을 때, 중심(P)의 좌표는 (r/2,r/2), 원(C2)의 중심(Q)의 좌표는 (a-r/2,b-r/2)가 된다.
따라서, 중심(P)과 중심(Q) 사이의 거리를 d로 했을 때, d=r이며, 하기의 식(3)이 성립한다.
d2={(a-r/2)-r/2}2+{(b-r/2)-r/2}2
=(a-r)2+(b-r)2……식(3)
따라서, d=r과, 상기 식(3)에 의해 r=a+b-(2ab)1/2가 된다. 따라서,
r>a/2……식(4)
및 a+b-(2ab)1/2>a/2……식(5)
이 성립하게 된다. 여기서, 식(5)에 a=L-g 및 b=W를 대입하면,
(L-g)+W-{2(L-g)W}1/2>(L-g)/2……식(2)가 성립하게 된다.
또한 실제로 외부 단자 전극(5,6)을 설계할 때에 대비하여, 상기 사다리꼴의 윗변과 밑변의 길이를 구하는 경우, 밑변의 길이는 선분(線分)(PQ)에 직교하는 직선과, 도 5의 X축의 교점에 의해 구할 수 있다. 선분(PQ)의 기울기는 (b-r)/(a-r)이다. 따라서, 직교하는 상기 직선의 기울기는 -(a-r)/(b-r)이고, 이 직선은 좌표(a/2,b/2)를 통과하기 때문에,
y=-(a-r)/(b-r)(x-a/2)+b/2가 성립한다. y=0을 대입하면,
x=b(b-r)/2(a-r)+a/2가 된다. 따라서, 밑변의 길이는, b(b-r)/2(a-r)+a/2가 되고, 윗변의 길이는 -b(b-r)/2(a-r)+a/2가 된다. 이 a 및 b에 L, W, 및 g를 대입하면, 밑변의 길이는 W(W-r)/2(L-g-r)+(L-g)/2, 윗변의 길이는 -W(W-r)/2(W-g- r)+(W-g)/2가 된다.
상기와 같이, 식(1) 및 (2)가 성립하는 경우, 외부 단자 전극(5,6)에 포함되는 원(C1,C2)의 크기를 최대로 할 수 있고, 따라서 레이저광을 조사하여 세라믹 콘덴서(1)가 내장되는 기판에 외부로부터 비아홀을 형성하는 경우, 외부 단자 전극(5,6)에 이르는 비아홀을 용이하면서 고정밀도로 형성할 수 있다. 즉, 레이저광 조사시에서의 조사 위치의 허용도를 높일 수 있다. 반대로, 보다 큰 지름의 레이저광을 조사한 비아홀을 형성할 수 있으므로, 전기적 접속의 신뢰성을 높일 수 있으면서 ESR을 낮출 수 있다.
또한 상기 제1, 제2의 외부 단자 전극(5,6,5A,6A) 및 접속 전극(5B,6B)을 구성하는 재료에 대해서도 특별히 한정되지 않고, Cu, Ni, Ag, Pd, Au, 또는 Ag-Pd 합금 등을 사용할 수 있다.
또한 외부 단자 전극(5,6)의 두께는, 가장 두꺼운 부분에서 10~50㎛정도로 하는 것이 바람직하다. 10㎛미만에서는, 레이저광의 조사에 의해 외부 단자 전극의 일부가 제거되어, 세라믹 소결체(2)에 레이저광이 이를 우려가 있다. 50㎛를 넘으면 레이저광을 효과적으로 반사할 수 있지만 비용이 높아진다.
또한 외부 단자 전극(5,6)의 표면에는 도금막이 형성되어 있어도 된다. 도금막을 구성하는 재료에 대해서도 특별히 한정되지 않는다. 예를 들면, Cu, Li, Sn, Ag, Pd, Au 또는 이들의 합금 등을 적당히 사용할 수 있다. 도금막은 복수층 형성되어 있어도 된다. 도금막의 두께는 1층당 1~10㎛정도인 것이 바람직하다.
또한 후술의 전자부품 내장 기판과 같이, 기판에 레이저광을 조사하여 비아 홀 즉 관통 구멍을 형성하는 경우에는 레이저광을 반사하는 외부 단자 전극(5,6)인 것이 필요하다. 그 경우에는, 반사성이 뛰어난 Cu 도금막 등을 형성하는 것이 바람직하다.
또한 외부 단자 전극(5,6)에 있어서는, 주전극재료와 상기 도금막 사이에 응력 완화용의 수지층이 형성되어 있어도 된다.
상기 내부전극(3,4)은 적당한 도전성 페이스트, 예를 들면 Ni, Cu, Au, Pd, Au 또는 Ag-Pd 합금 등을 포함하는 도전성 페이스트를 사용하여 형성할 수 있다. 내부전극의 두께는 특별히 한정되지 않고 0.3~2.0㎛정도로 하는 것이 바람직하다.
또한 본 실시형태에서는, 세라믹 소결체(2) 내에 제1, 제2의 내부전극(3,4)이 형성되어 있었는데, 본 발명은 내부전극을 가지지 않는 전자부품에도 적용할 수 있다.
도 8은, 제1의 실시형태의 적층 세라믹 콘덴서(1)의 변형예에 따른 전자부품(21)을 나타내는 정면 단면도이다. 제1의 실시형태에서는, 제2의 주면(2b)에도 제1, 제2의 외부 단자 전극(5A,6A)이 형성되어 있었지만, 본 변형예의 전자부품(21)에서는, 제2의 주면(2b)상에는 제1, 제2의 외부 단자 전극은 형성되어 있지 않다. 이와 같이, 제1의 주면(2a)측에만 제1, 제2의 외부 단자 전극(5,6)을 마련함으로써 적층 세라믹 콘덴서(1)의 저배화를 진행할 수 있다.
단, 제1의 실시형태에서는, 제1의 주면(2a)측 및 제2의 주면(2b)측의 쌍방에 있어서, 제1, 제2의 외부 단자 전극이 형성되어 있으므로 방향성을 없앨 수 있다. 기판에 내장한 상태로, 제1의 주면(2a)측 및 제2의 주면(2b)측의 어느 측으로부터 도 레이저광을 조사하여 비아홀을 형성할 수 있다. 따라서, 제조 공정의 간략화상에서는 제1의 실시형태가 바람직하다.
도 9는, 본 발명의 제2의 실시형태에 따른 전자부품을 나타내는 정면 단면도이다. 제2의 실시형태의 전자부품(31)에서는, 제1의 내부전극(3A,3A) 및 제2의 내부전극(4A,4A)은 세라믹 소결체(2)의 제1, 제2의 단면(2c,2d)에는 이르고 있지 않다. 그 대신, 제1의 내부전극(3A,3A)을 전기적으로 접속하도록 내부전극에 제1의 비아홀 도체(32)가 형성되어 있다. 제1의 비아홀 도체(32)는, 제1의 내부전극(3A,3A)을 접속하여, 세라믹 소결체(2)의 제1의 주면(2a) 및 제2의 주면(2b)에 이르도록 세라믹 소결체(2)를 관통하고 있다. 제2의 내부전극(4A,4A)은, 상기 비아홀 도체(32)에는 전기적으로 접속되지 않도록, 비아홀 도체(32)가 관통하고 있는 부분에 있어서 비아홀 도체(32)보다도 큰 개구부를 가진다.
마찬가지로, 제2의 비아홀 도체(33)는, 복수의 제2의 내부전극(4A,4A)에 전기적으로 접속되면서, 세라믹 소결체의 제1, 제2의 주면(2a,2b)간에 이르도록 세라믹 소결체(2)를 관통하고 있다. 그리고, 제2의 비아홀 도체(33)는 제1의 내부전극(3A,3A)에는 전기적으로 접속되어 있지 않다.
상기 비아홀 도체(32,33)를 사용하여, 제1의 내부전극(3A,3A)끼리 및 제2의 내부전극(4A,4A)끼리가 전기적으로 접속되어 있으므로, 제1의 실시형태에서의 접속 전극(5B,6B)은 형성되어 있지 않다. 그 밖의 점에 대해서는, 전자부품(31)은 적층 세라믹 콘덴서(1)와 동일하다.
본 실시형태에 있어서도, 제1의 주면(2a) 및 제2의 주면(2b)의 어느 것에 있 어서도, 제1, 제2의 외부 단자 전극(5,6 및 5A,6A)은 형성되어 있으므로, 제1의 실시형태의 경우와 마찬가지로, 레이저광을 조사할 때의 조사 위치의 허용도를 높일 수 있다. 또한 상대적으로 큰 지름의 레이저광을 조사할 수 있으므로, 큰 비아홀을 형성하여 전기적 접속의 신뢰성을 높이면서 ESR을 낮추거나 할 수 있다.
도 10a 및 도 10b는, 제1의 실시형태의 적층 세라믹 콘덴서(1)의 다른 변형예를 설명하기 위한 각 정면 단면도이다. 제1의 실시형태의 적층 세라믹 콘덴서(1)에서는, 세라믹 소결체(2) 내에 있어서, 복수의 내부전극(3,4)은 제1, 제2의 주면(2a,2b)과 평행한 평면에 배치되어 있었다. 이에 대하여, 본 변형예에서는, 도 10a에 나타내는 바와 같이, 제1의 내부전극(3B)이 제1, 제2의 주면(2a,2b)을 연결하는 방향을 포함하는 평면, 즉 세라믹 소결체(2)의 두께방향을 포함하는 평면 내에 위치하고 있다. 도 10b에 나타내는 제2의 내부전극(4B)도 동일하다.
즉, 복수의 제1, 제2의 내부전극(3B,4B)은, 세라믹 소결체(2)의 하면인 제2의 주면에 대하여 직교하는 방향의 평면 내에 위치하고 있다. 이와 같이, 복수의 내부전극(3B,4B)은, 세라믹 소결체(2)에 있어서, 제1, 제2의 주면(2a,2b)에 직교하는 방향으로 연장되고, 제1, 제2의 측면(2e,2f)(도 1 참조)을 연결하는 방향에 있어서 세라믹층을 통해 적층되어 있어도 된다.
도 11은, 제1의 실시형태의 적층 세라믹 콘덴서(1)가 내장되어 있는 전자부품 내장 기판의 실시형태를 나타내는 정면 단면도이다.
본 실시형태의 전자부품 내장 기판(41)은 기판(42)을 가진다. 기판(42)은, 제1~제3의 기판재(43~45)를 이 순서로 적층함으로써 얻어지고 있다. 즉, 제1의 기 판재(43)상에, 제2의 기판재(44) 및 제3의 기판재(45)를 수지층(46)에 의해 서로 붙여 일체화함으로써 기판(42)이 형성되어 있다.
상기 기판재(43~45)를 구성하는 절연성 재료로서는, 알루미나 등의 절연성 세라믹스, 혹은 합성 수지 등 적당한 절연성 재료를 사용할 수 있다. 상기 절연성 수지층(46)에 대해서는, 에폭시수지계 접착제 등 적당한 절연성 수지재료를 사용할 수 있다.
제2의 기판재(44)에는, 상술한 실시형태의 적층 세라믹 콘덴서(1)가 수납될 수 있는 개구부(44a)가 형성되어 있다. 이 개구부(44a) 내에 전자부품으로서 적층 세라믹 콘덴서(1)가 수납되어 있다.
한편, 제2의 기판재(44)상에 제3의 기판재(45)가 적층되어 있다. 제3의 기판재(45)에는 관통 구멍(45a,45b)이 형성되어 있다. 이 관통 구멍(45a,45b)의 내주면에는, 도전성 재료를 부여함으로써 비아홀 전극(47,48)이 형성되어 있다.
이 비아홀 전극(47,48)은, 기판(42)의 배선(49,50)에 전기적으로 접속되어 있으면서, 관통 구멍(45a,45b)의 가장 안쪽부에 있어서, 노출되어 있는 제1, 제2의 외부 단자 전극(5,6)에 전기적으로 접속되어 있다.
제조시에서는, 제1, 제2의 기판재(43,44)를 적층하여, 제2의 기판재(44)의 개구부(44a)에 적층 세라믹 콘덴서(1)를 수납하고, 평판상의 제3의 기판재(45)를 적층한다. 이 단계에 있어서, 관통 구멍(45a,45b)은 아직 형성되어 있지 않다.
그 후, 제3의 기판재(45)의 상면으로부터 레이저광을 통과시키고, 예를 들면 C02 레이저를 조사하여 관통 구멍(45a,45b)을 형성한다. 다음으로, 관통 구멍(45a,45b)의 내면에 도전성 재료를 부여하여 비아홀 전극(47,48)을 형성한다.
본 실시형태의 전자부품 내장 기판(41)에서는, 상기 관통 구멍(45a,45b)의 형성시에, 적층 세라믹 콘덴서(1)의 외부 단자 전극(5,6)이 상기와 같이 형성되어 있으므로, 레이저광을 조사할 때의 조사 위치의 허용도가 높아지고 있다. 즉, 적층 세라믹 콘덴서(1)의 상면인 제1의 주면(2a)에 있어서, 외부 단자 전극(5,6)이 형성되어 있지 않은 영역에의 레이저광의 조사를 확실하게 방지할 수 있다. 또한 종래의 상당한 전자부품에 비해, 보다 큰 지름의 레이저광을 조사할 수 있다. 따라서, 보다 큰 지름의 관통 구멍(45a,45b)을 형성할 수 있으므로, 그것에 의해, 전기적 접속의 신뢰성을 높일 수 있는 동시에 등가 직렬 저항(ESR)을 낮추거나 할 수 있다.
또한 본 실시형태에서는, 레이저광으로서 CO2 레이저를 사용했지만, 다른 가스 레이저 혹은 고체 레이저를 사용해도 된다.
도 1a는 본 발명의 제1의 실시형태의 전자부품의 평면도이고, 도 1b는 정면도이며, 도 1c는 정면 단면도이다.
도 2는 제1의 실시형태의 전자부품의 내부전극 형상을 설명하기 위한 전자부품 본체로서의 세라믹 소결체의 평면 단면도이다.
도 3은 제1의 실시형태의 전자부품으로서의 세라믹 콘덴서의 전자부품 본체의 제1의 주면상에서의 제1, 제2의 외부 단자 전극의 형상을 설명하기 위한 모식적 평면도이다.
도 4는 제1의 실시형태의 외부 단자 전극을 형성하기 위한 가상의 제1의 주면을 설명하기 위한 모식적 평면도이다.
도 5는 제1의 실시형태의 외부 단자 전극을 형성할 때에 검토한 가상의 제1의 주면상에 최대 지름의 원을 형성한 상태를 나타내는 모식적 평면도이다.
도 6a 및 도 6b는 제1의 실시형태의 적층 세라믹 콘덴서의 제조시에 준비된 마더 그린시트를 나타내는 각 평면도이다.
도 7은 제1의 실시형태의 적층 세라믹 콘덴서를 얻는데 준비한 마더 적층체를 나타내는 모식적 평면도이다.
도 8은 제1의 실시형태의 변형예에 따른 전자부품으로서의 적층 세라믹 콘덴서를 나타내는 정면 단면도이다.
도 9는 본 발명의 제2의 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 정면 단면도이다.
도 10a 및 도 10b는 본 발명의 제1의 실시형태에 따른 전자부품의 다른 변형예에 따른 적층 세라믹 콘덴서의 각 정면 단면도이다.
도 11은 본 발명의 실시형태로서의 전자부품 내장 기판을 설명하기 위한 정면 단면도이다.
도 12는 종래의 전자부품에서의 외부 단자 전극 지름을 설명하기 위한 전자부품의 평면도이다.
<부호의 설명>
1: 적층 세라믹 콘덴서 2: 세라믹 소결체
2A: 제1의 주면 2B: 제2의 주면
2a: 주면 2b: 제2의 주면
2c: 제1의 단면 2d: 제2의 단면
2e: 제1의 측면 2f: 제2의 측면
3, 4: 내부전극 3A: 제1의 내부전극
3B: 제2의 내부전극 4A: 제1의 내부전극
4B: 제2의 내부전극 5: 제1의 외부 단자 전극
5A: 제1의 외부 단자 전극 5B: 제2의 접속 전극
5a: 윗변 5b: 밑변
5c: 사변 5d: 변
6a: 제2의 외부 단자 전극 6a: 변
6b: 밑변 6c: 사변
6d: 변 11, 12: 그린시트
13, 14: 내부전극 페이스트 패턴 15: 적층체
21, 31: 전자부품 32: 제1의 비아홀 도체
33: 제2의 비아홀 도체 41: 전자부품 내장 기판
42: 기판 43~45: 기판재
44a: 개구부 45a, 45b: 관통 구멍
46: 수지층 47, 48: 비아홀 전극
49, 50: 배선

Claims (8)

  1. 서로 대향하는 제1의 주면 및 제2의 주면과, 서로 대향하는 제1의 측면 및 제2의 측면과, 서로 대향하는 제1의 단면 및 제2의 단면을 가지는 전자부품 본체와,
    상기 전자부품 본체의 제1의 주면에 마련된 제1의 외부 단자 전극과,
    상기 전자부품 본체의 제1의 주면에 있어서, 소정의 갭 영역을 끼고 상기 제1의 외부 단자 전극과 떨어지도록 마련된 제2의 외부 단자 전극을 구비하고,
    상기 제1의 외부 단자 전극 및 상기 제2의 외부 단자 전극은, 상기 제1의 주면상에 있어서, 윗변과 밑변과, 상기 갭을 향한 변인 사변(斜邊)을 가지는 사다리꼴 형상을 가지며,
    상기 제1의 외부 단자 전극에 있어서 상기 갭 영역을 향하는 사변과, 상기 제2의 외부 단자 전극의 상기 갭 영역을 향한 사변이 평행하고,
    상기 전자부품의 상기 제1, 제2의 단면을 연결하는 방향인 길이방향의 치수를 L, 상기 제1의 측면 및 제2의 측면을 연결하는 폭 방향의 치수를 W, 상기 갭 영역의 상기 길이방향에 따른 치수를 g로 했을 때에, W<L-g<2W이면서 L-g+W-{2(L-g)W}1/2>(L-g)/2를 만족하는 것을 특징으로 하는 전자부품.
  2. 제1항에 있어서,
    상기 제1, 제2의 외부 단자 전극 각각의, 상기 제1의 주면상에 위치하고 있는 부분의 사다리꼴 형상의 윗변 및 밑변은, 상기 제1의 주면과 상기 제1의 측면 및 상기 제2의 측면과 이루는 끝가장자리에 각각 위치하고 있고, 상기 사다리꼴 형상의 윗변 및 밑변 및 상기 갭을 향한 사변을 제외한 나머지 변은, 상기 제1의 주면과 상기 제1 또는 제2의 단면과 이루는 끝가장자리에 위치하고 있는 것을 특징으로 하는 전자부품.
  3. 제1항 또는 제2항에 있어서,
    상기 전자부품 본체 내에 형성되어 있고, 상기 제1의 외부 단자 전극 또는 상기 제2의 외부 단자 전극에 전기적으로 접속되어 있는 내부전극을 더 구비하는 것을 특징으로 하는 전자부품.
  4. 제3항에 있어서,
    상기 내부전극이, 상기 제1의 외부 단자 전극에 접속되는 제1의 내부전극과, 상기 제2의 외부 단자 전극에 전기적으로 접속되는 제2의 내부전극을 가지는 것을 특징으로 하는 전자부품.
  5. 제4항에 있어서,
    상기 제1의 내부전극을 상기 제1의 외부 단자 전극에 전기적으로 접속하는 제1의 접속 도체와, 상기 제2의 내부전극을 상기 제2의 외부 단자 전극에 전기적으 로 접속하는 제2의 접속 도체를 더 구비하는 것을 특징으로 하는 전자부품.
  6. 제1항 또는 제2항에 있어서,
    상기 제1, 제2의 외부 단자 전극이 상기 전자부품 본체의 상기 제2의 주면에도 형성되어 있고, 상기 제2의 주면상에 위치하고 있는 제1, 제2의 외부 단자 전극 부분이 상기 제1의 주면상에 위치하고 있는 상기 제1, 제2의 외부 단자 전극 부분과 같은 형상으로 되어 있는 것을 특징으로 하는 전자부품.
  7. 제1항 또는 제2항에 있어서,
    상기 제1, 제2의 외부 단자 전극이, 상기 전자부품 본체의 제2의 주면상에 있어서는, 상기 사다리꼴 형상의 전극 부분을 가지지 않고, 상기 사다리꼴 형상의 부분이 상기 제1의 주면상에만 마련되어 있는 것을 특징으로 하는 전자부품.
  8. 제1항 또는 제2항에 기재된 전자부품과,
    제1의 주면과, 제1의 주면과 대향하는 제2의 주면을 가지고, 내부에 상기 전자부품이 수납되어 있는 기판을 구비하며,
    상기 기판의 상기 제1의 주면 또는 제2의 주면으로부터 상기 기판의 제1, 제2의 주면을 연결하는 두께방향으로 연장되는 관통 구멍이 상기 기판에 형성되어 있고, 상기 관통 구멍이 상기 전자부품의 상기 제1 또는 제2의 외부 단자 전극을 노출시키도록 마련되어 있으며, 상기 기판의 상기 제1의 주면 또는 제2의 주면으로부 터 상기 관통 구멍에 이르면서, 제1 또는 제2의 외부 단자 전극에 전기적으로 접속되어 있는 비아홀 도체를 더 구비하는 것을 특징으로 하는 전자부품 내장 기판.
KR1020090110143A 2008-11-27 2009-11-16 전자부품 및 전자부품 내장 기판 Active KR101098155B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008302073A JP4752901B2 (ja) 2008-11-27 2008-11-27 電子部品及び電子部品内蔵基板
JPJP-P-2008-302073 2008-11-27

Publications (2)

Publication Number Publication Date
KR20100061342A KR20100061342A (ko) 2010-06-07
KR101098155B1 true KR101098155B1 (ko) 2011-12-26

Family

ID=42196037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090110143A Active KR101098155B1 (ko) 2008-11-27 2009-11-16 전자부품 및 전자부품 내장 기판

Country Status (4)

Country Link
US (1) US8144449B2 (ko)
JP (1) JP4752901B2 (ko)
KR (1) KR101098155B1 (ko)
CN (1) CN101752084B (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5589891B2 (ja) * 2010-05-27 2014-09-17 株式会社村田製作所 セラミック電子部品及びその製造方法
JP5533387B2 (ja) 2010-07-21 2014-06-25 株式会社村田製作所 セラミック電子部品
JP5246215B2 (ja) 2010-07-21 2013-07-24 株式会社村田製作所 セラミック電子部品及び配線基板
JP5777302B2 (ja) * 2010-07-21 2015-09-09 株式会社村田製作所 セラミック電子部品の製造方法、セラミック電子部品及び配線基板
JP5880648B2 (ja) * 2010-09-06 2016-03-09 株式会社村田製作所 電子部品
JP5810706B2 (ja) * 2010-09-06 2015-11-11 株式会社村田製作所 電子部品
US8649183B2 (en) 2011-02-10 2014-02-11 Mulpin Research Laboratories, Ltd. Electronic assembly
US9113574B2 (en) * 2012-10-25 2015-08-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
JP5765318B2 (ja) 2012-11-07 2015-08-19 株式会社村田製作所 セラミック電子部品
JP6244621B2 (ja) * 2012-12-11 2017-12-13 Tdk株式会社 積層コンデンサ
JP6263834B2 (ja) * 2012-12-11 2018-01-24 Tdk株式会社 積層コンデンサ
JP6330484B2 (ja) * 2013-07-10 2018-05-30 株式会社村田製作所 セラミック電子部品
KR20150011268A (ko) * 2013-07-22 2015-01-30 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101525667B1 (ko) * 2013-07-22 2015-06-03 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101452126B1 (ko) * 2013-08-08 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR102076151B1 (ko) * 2013-08-26 2020-02-11 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101452130B1 (ko) 2013-08-30 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101452131B1 (ko) * 2013-08-30 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101525676B1 (ko) * 2013-09-24 2015-06-03 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101548813B1 (ko) * 2013-11-06 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터
KR101630043B1 (ko) * 2014-06-26 2016-06-13 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101975133B1 (ko) * 2015-01-30 2019-05-03 가부시키가이샤 무라타 세이사쿠쇼 전자 부품의 제조 방법 및 전자 부품
JP2016149484A (ja) 2015-02-13 2016-08-18 Tdk株式会社 積層コンデンサ
JP6867745B2 (ja) 2015-02-13 2021-05-12 Tdk株式会社 積層コンデンサ及び積層コンデンサの実装構造
CN107251168B (zh) * 2015-03-04 2019-05-17 株式会社村田制作所 基板嵌入用ntc热敏电阻及其制造方法
US10079097B2 (en) * 2015-06-10 2018-09-18 Qualcomm Incorporated Capacitor structure for power delivery applications
JP6609137B2 (ja) 2015-08-11 2019-11-20 太陽誘電株式会社 セラミック電子部品、及びその製造方法
KR101792381B1 (ko) * 2016-01-04 2017-11-01 삼성전기주식회사 전자부품 및 그 제조방법
KR102691325B1 (ko) * 2016-11-01 2024-08-05 삼성전기주식회사 적층 전자부품
JP7182926B2 (ja) 2018-07-17 2022-12-05 太陽誘電株式会社 積層セラミック電子部品
JP7551280B2 (ja) * 2018-07-24 2024-09-17 Tdk株式会社 積層セラミック電子部品
JP7351095B2 (ja) * 2019-03-27 2023-09-27 Tdk株式会社 積層セラミック電子部品
JP7259474B2 (ja) * 2019-03-27 2023-04-18 Tdk株式会社 積層セラミック電子部品
JP7358760B2 (ja) * 2019-03-27 2023-10-11 Tdk株式会社 積層セラミック電子部品
JP2021048261A (ja) * 2019-09-18 2021-03-25 株式会社村田製作所 積層コンデンサおよび積層コンデンサ群
WO2025142270A1 (ja) * 2023-12-29 2025-07-03 パナソニックIpマネジメント株式会社 抵抗器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039937A (ja) 2002-07-04 2004-02-05 Tdk Corp セラミック電子部品
JP2004140183A (ja) 2002-10-17 2004-05-13 Murata Mfg Co Ltd 積層コンデンサ
JP2006216622A (ja) 2005-02-01 2006-08-17 Murata Mfg Co Ltd 積層コンデンサ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3102358B2 (ja) 1996-08-15 2000-10-23 株式会社村田製作所 トリミングコンデンサおよびそのトリミング方法
JP3336954B2 (ja) * 1998-05-21 2002-10-21 株式会社村田製作所 積層コンデンサ
JP2000235932A (ja) * 1999-02-16 2000-08-29 Murata Mfg Co Ltd セラミック電子部品
JP2002198229A (ja) 2000-12-25 2002-07-12 Fdk Corp チップ部品およびその製造方法
JP4089273B2 (ja) * 2002-04-18 2008-05-28 ソニー株式会社 部品内蔵基板の製造方法
JP2004200201A (ja) 2002-12-16 2004-07-15 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板
US6958899B2 (en) * 2003-03-20 2005-10-25 Tdk Corporation Electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039937A (ja) 2002-07-04 2004-02-05 Tdk Corp セラミック電子部品
JP2004140183A (ja) 2002-10-17 2004-05-13 Murata Mfg Co Ltd 積層コンデンサ
JP2006216622A (ja) 2005-02-01 2006-08-17 Murata Mfg Co Ltd 積層コンデンサ

Also Published As

Publication number Publication date
JP2010129737A (ja) 2010-06-10
KR20100061342A (ko) 2010-06-07
JP4752901B2 (ja) 2011-08-17
CN101752084B (zh) 2011-09-21
US8144449B2 (en) 2012-03-27
US20100128411A1 (en) 2010-05-27
CN101752084A (zh) 2010-06-23

Similar Documents

Publication Publication Date Title
KR101098155B1 (ko) 전자부품 및 전자부품 내장 기판
KR101251022B1 (ko) 세라믹 전자부품
KR100674842B1 (ko) 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
JP5182448B2 (ja) 部品内蔵基板
JP2010258070A (ja) 積層型セラミック電子部品
JP7294584B2 (ja) インダクタ及びその製造方法
JP2020141079A (ja) 受動部品及び電子機器
KR101504002B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
JP6497127B2 (ja) 積層コンデンサ
CN102379016A (zh) 固体电解电容器
KR101698167B1 (ko) 적층 세라믹 커패시터
JP6136507B2 (ja) 積層コンデンサアレイ
JP6142650B2 (ja) 積層貫通コンデンサ
JP2016136561A (ja) 積層コンデンサ
CN113363062A (zh) 层叠线圈零件
KR101477426B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
EP1605477B1 (en) Multilayer ceramic capacitor for three-dimensional mounting
JP6115276B2 (ja) 積層コンデンサ
JP2016136562A (ja) 積層コンデンサ
KR101508063B1 (ko) 전자부품 내장기판 및 그 제조방법
KR100514314B1 (ko) 면설치형 전자회로유닛
WO2025004705A1 (ja) コンデンサ
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
KR20250005777A (ko) 커패시터 및 커패시터가 실장된 전자장치
CN114864217A (zh) 层叠线圈部件

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20091116

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110329

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111216

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111216

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141120

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20151204

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20161209

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20161209

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20171208

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20191205

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20191205

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20201204

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20231207

Start annual number: 13

End annual number: 13