KR101477426B1

KR101477426B1 - 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판

Info

Publication number: KR101477426B1
Application number: KR20130132847A
Authority: KR
Inventors: 이해준; 정진만
Original assignee: 삼성전기주식회사
Priority date: 2013-11-04
Filing date: 2013-11-04
Publication date: 2014-12-29
Anticipated expiration: 2033-11-04
Also published as: US20150122535A1; CN104616889B; CN104616889A; US9324500B2

Abstract

본 발명은 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체; 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드를 갖는 제1 내부전극과 제2 내부 전극; 및 상기 세라믹 본체의 양측 단부에 형성된 제1 및 제2 외부전극을 포함하며, 상기 제1 및 제2 외부전극은 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 바탕전극과 상기 제1 및 제2 바탕전극 상에 형성된 제1 및 제2 단자전극을 포함하며, 상기 제1 및 제2 바탕전극이 형성된 상기 세라믹 본체의 양 측면 상에 형성된 비도전성 페이스트층을 포함하는 기판 내장용 적층 세라믹 전자부품을 제공한다.

Description

기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판{EMBEDDED MULTILAYER CERAMIC ELECTRONIC PART AND PRINT CIRCUIT BOARD HAVING EMBEDDED MULTILAYER CERAMIC ELECTRONIC PART}

본 발명은 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판에 관한 것이다.

전자회로가 고밀도화, 고집적화됨에 따라 인쇄회로 기판에 실장되는 수동 소자들의 실장 공간이 부족하게 되고, 이를 해결하기 위해 기판 속에 내장되는 부품, 즉 임베디드 소자(embedded device)를 구현하고자 하는 노력이 진행되고 있다. 특히, 용량성 부품으로 사용되는 적층 세라믹 전자부품을 기판 내부에 내장하는 방안이 다양하게 제시되고 있다.

기판 내에 적층 세라믹 전자부품을 내장하는 방법으로는, 기판 재료 자체를 적층 세라믹 전자부품용 유전체 재료로 사용하고 구리 배선 등을 적층 세라믹 전자부품용 전극으로 사용하는 방법이 있다. 또한, 기판 내장용 적층 세라믹 전자부품을 구현하기 위한 다른 방안으로서, 고유전율의 고분자 시트나 박막의 유전체를 기판 내부에 형성하여 기판 내장용 적층 세라믹 전자부품을 형성하는 방법, 및 적층 세라믹 전자부품을 기판 내에 내장하는 방법 등이 있다.

일반적으로 적층 세라믹 전자부품은 세라믹 재질로 된 복수 개의 유전체층과 이 복수 개의 유전체층 사이에 삽입된 내부 전극을 구비한다. 이러한 적층 세라믹 전자부품을 기판 내부에 배치시킴으로써, 높은 정전용량을 갖는 기판 내장용 적층 세라믹 전자부품을 구현할 수 있다.

기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판을 제조하기 위해서는 적층 세라믹 전자부품을 코어 기판 내부에 삽입한 후, 기판 배선과 적층 세라믹 전자부품의 외부 전극을 연결하기 위하여 레이저를 이용하여 상부 적층판 및 하부 적층판에 비아홀(via hole)을 뚫어야 한다. 이러한 레이저 가공은 인쇄회로 기판의 제조 비용을 상당히 증가시키는 요인이 된다.

한편, 기판 내장용 적층 세라믹 전자부품은 기판 내 코어 부분에 내장해야 하므로, 기판의 표면에 실장하는 일반적인 적층 세라믹 전자부품과 달리 외부전극 상에 니켈/주석(Ni/Sn) 도금층이 필요치 않게 된다.

즉, 기판 내장용 적층 세라믹 전자부품의 외부전극은 기판 내의 회로와 구리 (Cu) 재질의 비아(via)를 통해 전기적으로 연결되기 때문에, 니켈/주석(Ni/Sn)층 대신 구리(Cu)층이 상기 외부전극 상에 필요하게 된다.

통상 상기 외부전극의 경우에도 구리(Cu)를 주성분으로 하고 있으나, 글라스(glass)가 포함되어 있어 기판 내 비아(via) 형성에 사용되는 레이저 가공시 상기 글라스가 포함하는 성분이 상기 레이저를 흡수함으로써, 비아의 가공 깊이를 조절할 수 없는 문제가 있다.

이러한 이유로, 기판 내장용 적층 세라믹 전자부품의 외부전극 상에는 구리(Cu) 도금층을 별도로 형성하고 있는 실정이다.

그러나, 별도의 구리(Cu) 도금층을 형성함으로 인해, 비용의 증가 및 도금액 침투에 의한 신뢰성 저하의 문제가 여전히 일어날 수 있어 이러한 문제 해결을 위한 요구는 여전한 실정이다.

한국공개특허 제2006-0047733호

본 발명의 일 실시형태는 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체; 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드를 갖는 제1 내부전극과 제2 내부 전극; 및 상기 세라믹 본체의 양측 단부에 형성된 제1 및 제2 외부전극을 포함하며, 상기 제1 및 제2 외부전극은 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 바탕전극과 상기 제1 및 제2 바탕전극 상에 형성된 제1 및 제2 단자전극을 포함하며, 상기 제1 및 제2 바탕전극이 형성된 상기 세라믹 본체의 양 측면 상에 형성된 비도전성 페이스트층을 포함하는 기판 내장용 적층 세라믹 전자부품을 제공한다.

상기 비도전성 페이스트층은 에폭시 수지를 포함할 수 있다.

상기 제1 외부전극은 상기 세라믹 본체의 제1, 제2 주면 및 제1 단면에 형성되며, 상기 제2 외부전극은 상기 세라믹 본체의 제1, 제2 주면 및 제2 단면에 형성될 수 있다.

상기 제1 및 제2 단자전극은 구리(Cu)로 이루어질 수 있다.

본 발명의 다른 실시형태는 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체; 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드를 갖는 제1 내부전극과 제2 내부 전극; 및 상기 세라믹 본체의 양측 단부에 형성된 제1 및 제2 외부전극을 포함하며, 상기 제1 및 제2 외부전극은 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 바탕전극과 상기 세라믹 본체의 양 측면 중 상기 제1 및 제2 리드를 덮도록 상기 제1 및 제2 바탕전극 상에 형성된 제1 및 제2 도전성 페이스트층과 상기 제1, 제2 바탕전극 및 상기 제1, 제2 도전성 페이스트층 상에 형성된 제1 및 제2 단자전극을 포함하는 기판 내장용 적층 세라믹 전자부품을 제공한다.

상기 제1 및 제2 단자전극은 구리(Cu)로 이루어질 수 있다.

본 발명의 다른 실시형태는 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체; 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드를 갖는 제1 내부전극과 제2 내부 전극; 및 상기 세라믹 본체의 양측 단부에 형성된 제1 및 제2 외부전극을 포함하며, 상기 제1 내부전극의 제1 및 제2 리드와 상기 제2 내부전극의 제1 및 제2 리드는 일부가 중첩되며, 상기 제1 및 제2 외부전극은 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 바탕전극과 상기 제1 및 제2 바탕전극 상에 형성된 제1 및 제2 단자전극을 포함하며, 상기 제1 및 제2 바탕전극이 형성된 상기 세라믹 본체의 양 측면 상에 형성된 비도전성 페이스트층을 포함하며, 상기 제1 및 제2 바탕전극은 상기 제1 및 제2 리드가 중첩되는 영역으로부터 일정 거리 이격하여 형성되는 기판 내장용 적층 세라믹 전자부품을 제공한다.

상기 제1 및 제2 단자전극은 구리(Cu)로 이루어질 수 있다.

본 발명의 다른 실시형태는 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체; 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드를 갖는 제1 내부전극과 제2 내부 전극; 및 상기 세라믹 본체의 양측 단부에 형성된 제1 및 제2 외부전극을 포함하며, 상기 제1 내부전극의 제1 및 제2 리드와 상기 제2 내부전극의 제1 및 제2 리드는 서로 일정거리 이격하여 형성되며, 상기 제1 및 제2 외부전극은 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 바탕전극과 상기 제1 및 제2 바탕전극 상에 형성된 제1 및 제2 단자전극을 포함하며, 상기 제1 및 제2 바탕전극이 형성된 상기 세라믹 본체의 양 측면 상에 형성된 비도전성 페이스트층을 포함하며, 상기 제1 및 제2 바탕전극은 상기 제1 및 제2 리드의 일부에 형성되는 기판 내장용 적층 세라믹 전자부품을 제공한다.

상기 제1 및 제2 단자전극은 구리(Cu)로 이루어질 수 있다.

본 발명의 다른 실시형태는 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체; 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 측면을 통해 번갈아 노출되도록 형성되며, 상기 세라믹 본체의 제1 및 제2 단면으로 노출된 제1 및 제2 리드를 갖는 제1 내부전극과 제2 내부 전극; 및 상기 세라믹 본체의 제1 측면에 형성된 제1 외부전극과 제2 측면에 형성된 제2 외부전극을 포함하며, 상기 제1 내부전극의 제1 및 제2 리드와 상기 제2 내부전극의 제1 및 제2 리드는 일부가 중첩되며, 상기 제1 및 제2 외부전극은 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 바탕전극과 상기 제1 및 제2 바탕전극 상에 형성된 제1 및 제2 단자전극을 포함하며, 상기 제1 및 제2 바탕전극이 형성된 상기 세라믹 본체의 양 단면 상에 형성된 비도전성 페이스트층을 포함하며, 상기 제1 및 제2 바탕전극은 상기 제1 및 제2 리드가 중첩되는 영역으로부터 일정 거리 이격하여 형성되는 기판 내장용 적층 세라믹 전자부품을 제공한다.

상기 제1 외부전극은 상기 세라믹 본체의 제1, 제2 주면 및 제1 측면에 형성되며, 상기 제2 외부전극은 상기 세라믹 본체의 제1, 제2 주면 및 제2 측면에 형성될 수 있다.

상기 제1 및 제2 단자전극은 구리(Cu)로 이루어질 수 있다.

본 발명의 다른 실시형태는 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체; 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 측면을 통해 번갈아 노출되도록 형성되며, 상기 세라믹 본체의 제1 및 제2 단면으로 노출된 제1 및 제2 리드를 갖는 제1 내부전극과 제2 내부 전극; 및 상기 세라믹 본체의 제1 측면에 형성된 제1 외부전극과 제2 측면에 형성된 제2 외부전극을 포함하며, 상기 제1 내부전극의 제1 및 제2 리드와 상기 제2 내부전극의 제1 및 제2 리드는 서로 일정거리 이격하여 형성되며, 상기 제1 및 제2 외부전극은 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 바탕전극과 상기 제1 및 제2 바탕전극 상에 형성된 제1 및 제2 단자전극을 포함하며, 상기 제1 및 제2 바탕전극이 형성된 상기 세라믹 본체의 양 단면 상에 형성된 비도전성 페이스트층을 포함하며, 상기 제1 및 제2 바탕전극은 상기 제1 및 제2 리드의 일부에 형성되는 기판 내장용 적층 세라믹 전자부품을 제공한다.

상기 제1 및 제2 단자전극은 구리(Cu)로 이루어질 수 있다.

본 발명의 또 다른 실시형태는 절연기판; 및 상기 절연기판 내에 형성된 상기 기판 내장용 적층 세라믹 전자부품;을 포함하는 적층 세라믹 전자부품 내장형 인쇄회로기판을 제공한다.

본 발명에 따르면 기판 내장용 적층 세라믹 전자부품의 외부전극 상에 도전성 페이스트층 또는 비도전성 페이스트층을 형성함으로써, 도금액 침투에 따른 신뢰성 저하를 방지할 수 있다.

또한, 기판 내장용 적층 세라믹 전자부품의 내부전극을 세라믹 본체의 측면으로 노출시킴으로써, 전류 경로(Current Path)를 단축하여 등가직렬 인덕턴스(ESL)를 감소시킬 수 있다.

또한, 비도전성 페이스트층 또는 도전성 페이스트층으로 인하여 바탕전극의 두께를 얇게 형성할 수 있어 전자부품의 소형화를 달성할 수 있다.

도 1은 본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 전자부품을 나타내는 사시도이다.
도 2는 도 1의 기판 내장용 적층 세라믹 전자부품의 측면도이다.
도 3은 본 발명의 일 실시형태에 따른 제1 및 제2 내부전극의 패턴을 나타내는 분해 사시도이다.
도 4는 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품을 나타내는 사시도이다.
도 5는 도 4의 기판 내장용 적층 세라믹 전자부품의 측면도이다.
도 6은 본 발명의 다른 실시형태에 따른 제1 및 제2 내부전극의 패턴을 나타내는 분해 사시도이다.
도 7은 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품을 나타내는 사시도이다.
도 8은 도 7의 기판 내장용 적층 세라믹 전자부품의 측면도이다.
도 9는 본 발명의 다른 실시형태에 따른 제1 및 제2 내부전극의 패턴을 나타내는 분해 사시도이다.
도 10은 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품을 나타내는 사시도이다.
도 11은 도 10의 기판 내장용 적층 세라믹 전자부품의 측면도이다.
도 12는 본 발명의 다른 실시형태에 따른 제1 및 제2 내부전극의 패턴을 나타내는 분해 사시도이다.
도 13은 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품을 나타내는 사시도이다.
도 14는 도 13의 기판 내장용 적층 세라믹 전자부품의 단면도이다.
도 15는 본 발명의 다른 실시형태에 따른 제1 및 제2 내부전극의 패턴을 나타내는 분해 사시도이다.
도 16은 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품을 나타내는 사시도이다.
도 17은 도 16의 기판 내장용 적층 세라믹 전자부품의 단면도이다.
도 18은 본 발명의 다른 실시형태에 따른 제1 및 제2 내부전극의 패턴을 나타내는 분해 사시도이다.
도 19는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 내장형 인쇄회로기판을 나타내는 단면도이다.

본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙이도록 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.

도 1은 본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 전자부품을 나타내는 사시도이다.

도 2는 도 1의 기판 내장용 적층 세라믹 전자부품의 측면도이다.

도 3은 본 발명의 일 실시형태에 따른 제1 및 제2 내부전극의 패턴을 나타내는 분해 사시도이다.

도 1 내지 도 3을 참조하면, 본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 전자부품은 유전체층(11)을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체(10); 상기 유전체층(11)을 사이에 두고 상기 세라믹 본체(10)의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드(21a, 21b, 22a, 22b)를 갖는 제1 내부전극(21)과 제2 내부 전극(22); 및 상기 세라믹 본체(10)의 양측 단부에 형성된 제1 및 제2 외부전극(31, 32)을 포함하며, 상기 제1 및 제2 외부전극(31, 32)은 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 바탕전극(31a, 32a)과 상기 제1 및 제2 바탕전극(31a, 32a) 상에 형성된 제1 및 제2 단자전극(31b, 32b)을 포함하며, 상기 제1 및 제2 바탕전극(31a, 32a)이 형성된 상기 세라믹 본체(10)의 양 측면 상에 형성된 비도전성 페이스트층(33)을 포함할 수 있다.

이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.

본 발명의 일 실시형태에서, 세라믹 본체(10)는 형상에 있어 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.

본 발명의 일 실시형태에서, 세라믹 본체(10)는 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가질 수 있으며, 상기 제1 및 제2 주면은 상기 세라믹 본체(10)의 상면 및 하면으로 표현될 수도 있다.

본 발명의 일 실시형태에 따르면, 상기 유전체층(11)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO₃) 분말일 수 있다.

상기 유전체층(11)을 형성하는 재료는 티탄산바륨(BaTiO₃) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.

상기 유전체층(11) 형성에 사용되는 세라믹 분말의 평균 입경은 특별히 제한되지 않으며, 본 발명의 목적 달성을 위해 조절될 수 있으나, 예를 들어, 400 nm 이하로 조절될 수 있다.

상기 제1 및 제2 내부전극(21, 22)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.

본 발명의 일 실시형태에 따르면, 상기 제1 내부전극(21)은 상기 세라믹 본체(10)의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드(21a, 21b)를 갖는다.

또한, 상기 제2 내부 전극(22)은 상기 세라믹 본체(10)의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드(22a, 22b)를 갖는다.

또한, 상기 제1 내부전극(21)과 제2 내부 전극(22)이 상기 세라믹 본체(10)의 제1 및 제2 측면으로 노출된 제1 및 제2 리드(21a, 21b, 22a, 22b)를 통해 후술하는 제1 및 제2 외부전극과 전기적으로 연결될 수 있다.

이로 인하여, 내부 전극이 세라믹 본체의 양 단면을 통해 외부전극과 연결되는 일반적인 형태에 비하여 내부전극을 세라믹 본체의 상하면으로 연장하여 노출시킴으로써, 전류 경로(Current Path)를 단축하여 등가직렬 인덕턴스(ESL)를 감소시킬 수 있다.

본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(10)의 양측 단면에는 제1 및 제2 외부전극(31, 32)이 형성될 수 있다.

또한, 상기 제1 외부전극(31)은 상기 세라믹 본체(10)의 제1, 제2 주면 및 제1 단면에 형성되며, 상기 제2 외부전극(32)은 상기 세라믹 본체(10)의 제1, 제2 주면 및 제2 단면에 형성될 수 있다.

상기 제1 외부전극(31)은 상기 제1 내부전극(21)과 전기적으로 연결되는 제1 바탕전극(31a)과 상기 제1 바탕전극(31a) 상에 형성된 제1 단자전극(31b)을 포함할 수 있다.

또한, 상기 제2 외부전극(32)은 상기 제2 내부전극(22)과 전기적으로 연결되는 제2 바탕전극(32a)과 상기 제2 바탕전극(32a) 상에 형성된 제2 단자전극(32b)을 포함할 수 있다.

한편, 본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 커패시터는 상기 제1 및 제2 바탕전극(31a, 32a)이 형성된 상기 세라믹 본체(10)의 양 측면 상에 형성된 비도전성 페이스트층(33)을 포함할 수 있다.

이하에서는, 상기 제1 및 제2 외부전극(31, 32) 및 비도전성 페이스트층(33)의 구조에 대하여 보다 상세히 설명하도록 한다.

상기 제1 및 제2 바탕전극(31a, 32a)은 도전성 금속 및 글라스를 포함할 수 있다.

정전 용량 형성을 위해 상기 제1 및 제2 외부전극(31, 32)이 상기 세라믹 본체(10)의 양 단면에 형성될 수 있으며, 상기 제1 및 제2 외부전극(31, 32)이 포함하는 상기 제1 및 제2 바탕전극(31a, 32a)이 상기 제1 및 제2 내부전극(21, 22)과 전기적으로 연결될 수 있다.

상기 제1 및 제2 바탕전극(31a, 32a)은 상기 제1 및 제2 내부전극(21, 22)과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상인 도전성 금속으로 형성될 수 있다.

상기 제1 및 제2 바탕전극(31a, 32a)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.

도 2를 참조하면, 상기 제1 및 제2 바탕전극(31a, 32a)은 상기 세라믹 본체(10)의 측면에 노출된 상기 제1 내부전극(21)의 제1 및 제2 리드(21a, 21b)와 상기 제2 내부전극(22)의 제1 및 제2 리드(22a, 22b)를 덮도록 형성될 수 있다.

또한, 상기 제1 및 제2 바탕전극(31a, 32a)이 형성된 상기 세라믹 본체(10)의 양 측면 상에는 비도전성 페이스트층(33)이 형성될 수 있다.

상기 비도전성 페이스트층(33)은 특별히 제한되는 것은 아니나, 예를 들어 에폭시 수지를 포함하는 페이스트를 도포하여 형성할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 외부전극(31, 32)은 상기 제1 및 제2 바탕전극(31a, 32a) 상에 형성되며, 상기 세라믹 본체(10)의 제1, 제2 주면 및 제1 단면에 형성되는 제1 단자전극(31b)과 상기 세라믹 본체(10)의 제1, 제2 주면 및 제2 단면에 형성되는 제2 단자전극(32b)을 포함할 수 있다.

상기 제1 및 제2 단자전극(31b, 32b)은 구리(Cu)로 이루어질 수 있다.

일반적으로, 적층 세라믹 커패시터는 인쇄회로기판상에 실장되므로, 통상 외부전극 상에 니켈/주석 도금층을 형성한다.

그러나, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 인쇄회로기판 내장용으로서 기판상에 실장을 하지 않으며, 상기 적층 세라믹 커패시터의 상기 제1 외부전극(31) 및 제2 외부전극(32)과 기판의 회로가 구리(Cu) 재질인 비아(via)를 통해 전기적으로 연결된다.

따라서, 본 발명의 일 실시형태에 따르면, 상기 제1 외부전극(31) 및 제2 외부전극(32) 상에 상기 기판 내의 비아의 재질인 구리(Cu)와 전기적 연결성이 좋은 구리(Cu)로 이루어진 금속층이 더 형성될 수 있다.

한편, 상기 제1 외부전극(31) 및 제2 외부전극(32)의 경우에도 구리(Cu)를 주성분으로 하고 있으나, 글라스(glass)가 포함되어 있어 기판 내 비아(via) 형성에 사용되는 레이저 가공시 상기 글라스가 포함하는 성분이 상기 레이저를 흡수함으로써, 비아의 가공 깊이를 조절할 수 없는 문제가 있다.

따라서, 본 발명의 일 실시형태에 따르면, 상기 제1 바탕전극(31a) 및 제2 바탕전극(32) 상에 구리(Cu)로 이루어진 제1 및 제2 단자전극(31b, 32b)을 형성함으로써 상기의 문제를 해결할 수 있다.

상기 구리(Cu)로 이루어진 제1 및 제2 단자전극(31b, 32b)을 형성하는 방법은 특별히 제한되지 않으며, 예를 들어 도금에 의해 형성할 수 있다.

그러나, 별도의 구리(Cu) 도금층을 형성함으로 인해, 세라믹 본체 내부로 도금액의 침투에 의한 신뢰성 저하의 문제가 있다.

따라서, 본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 바탕전극(31a, 32a)이 형성된 상기 세라믹 본체(10)의 양 측면 상에 비도전성 페이스트층(33)을 형성함으로써 상기의 문제를 해결할 수 있다.

구체적으로, 상기 제1 및 제2 단자전극(31b, 32b)은 도금에 의해 형성되므로, 상기 제1 및 제2 바탕전극(31a, 32a) 상에 형성되나 금속 성분이 없는 비도전성 페이스트층(33)이 형성되어 있는 상기 세라믹 본체(10)의 양 측면 상에는 형성되지 않는다.

따라서, 본 발명의 일 실시형태에 따르면, 상기 제1 내부전극(21)의 제1 및 제2 리드(21a, 21b)와 상기 제2 내부전극(22)의 제1 및 제2 리드(22a, 22b)가 노출된 상기 세라믹 본체(10)의 측면에는 도금액이 침투할 수 없으므로, 상기 도금에 따른 문제를 해결할 수 있는 것이다.

상기와 같이 도금에 따른 문제가 없으므로, 상기 제1 및 제2 바탕전극(31a, 32a)의 두께를 얇게 형성할 수 있어 전자부품의 소형화를 달성할 수 있다.

또한, 소성 후의 상기 제1 및 제2 단자전극(31b, 32b)은 구리(Cu)로만 이루어져 있으며, 글라스 프릿을 포함하지 않기 때문에 기판 내 비아(via) 형성에 사용되는 레이저 가공시 상기 글라스가 포함하는 성분이 상기 레이저를 흡수함으로써, 비아의 가공 깊이를 조절할 수 없는 문제가 발생하지 않는다.

도 4는 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품을 나타내는 사시도이다.

도 5는 도 4의 기판 내장용 적층 세라믹 전자부품의 측면도이다.

도 6은 본 발명의 다른 실시형태에 따른 제1 및 제2 내부전극의 패턴을 나타내는 분해 사시도이다.

도 4 내지 도 6을 참조하면, 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품은 유전체층(11')을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체(10'); 상기 유전체층(11')을 사이에 두고 상기 세라믹 본체(10')의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체(10')의 제1 및 제2 측면으로 노출된 제1 및 제2 리드(21'a, 21'b, 22'a, 22'b)를 갖는 제1 내부전극(21')과 제2 내부 전극(22'); 및 상기 세라믹 본체(10')의 양측 단부에 형성된 제1 및 제2 외부전극(31', 32')을 포함하며, 상기 제1 및 제2 외부전극(31', 32')은 상기 제1 및 제2 내부전극(21', 22')과 전기적으로 연결되는 제1 및 제2 바탕전극(31'a, 32'a)과 상기 세라믹 본체(10')의 양 측면 중 상기 제1 및 제2 리드(21'a, 21'b, 22'a, 22'b)를 덮도록 상기 제1 및 제2 바탕전극(31'a, 32'a) 상에 형성된 제1 및 제2 도전성 페이스트층(33', 34')과 상기 제1, 제2 바탕전극(31'a, 32'a) 및 상기 제1, 제2 도전성 페이스트층(33', 34') 상에 형성된 제1 및 제2 단자전극(31'b, 32'b)을 포함할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 제1 내부전극(21')은 상기 세라믹 본체(10')의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드(21'a, 21'b)를 갖는다.

또한, 상기 제2 내부 전극(22')은 상기 세라믹 본체(10')의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드(22'a, 22'b)를 갖는다.

본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(10')의 양측 단면에는 제1 및 제2 외부전극(31', 32')이 형성될 수 있다.

또한, 상기 제1 외부전극(31')은 상기 세라믹 본체(10')의 제1, 제2 주면 및 제1 단면에 형성되며, 상기 제2 외부전극(32')은 상기 세라믹 본체(10')의 제1, 제2 주면 및 제2 단면에 형성될 수 있다.

상기 제1 외부전극(31')은 상기 세라믹 본체(10')의 양 측면 중 상기 제1 내부전극(21')의 제1 및 제2 리드(21'a, 21'b)를 덮도록 상기 제1 바탕전극(31'a) 상에 형성된 제1 도전성 페이스트층(33')과 상기 제1 바탕전극(31'a) 및 상기 제1 도전성 페이스트층(33') 상에 형성된 제1 단자전극(31'b)을 포함할 수 있다.

또한, 상기 제2 외부전극(32')은 상기 세라믹 본체(10')의 양 측면 중 상기 제2 내부전극(22')의 제1 및 제2 리드(22'a, 22'b)를 덮도록 상기 제2 바탕전극(32'a) 상에 형성된 제2 도전성 페이스트층(34')과 상기 제2 바탕전극(32'a) 및 상기 제2 도전성 페이스트층(34') 상에 형성된 제2 단자전극(32'b)을 포함할 수 있다.

이하에서는, 상기 제1 및 제2 외부전극(31', 32'), 제1 및 제2 도전성 페이스트층(33', 34')의 구조에 대하여 보다 상세히 설명하도록 한다.

도 5를 참조하면, 상기 제1 및 제2 바탕전극(31'a, 32'a)은 상기 세라믹 본체(10')의 측면에 노출된 상기 제1 내부전극(21')의 제1 및 제2 리드(21'a, 21'b)와 상기 제2 내부전극(22')의 제1 및 제2 리드(22'a, 22'b)를 덮도록 형성될 수 있다.

또한, 상기 세라믹 본체(10')의 양 측면 중 상기 제1 및 제2 리드(21'a, 21'b, 22'a, 22'b)를 덮도록 상기 제1 및 제2 바탕전극(31'a, 32'a) 상에는 제1 및 제2 도전성 페이스트층(33', 34')이 형성될 수 있다.

본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 외부전극(31', 32')은 상기 제1, 제2 바탕전극(31'a, 32'a) 및 상기 제1, 제2 도전성 페이스트층(33', 34') 상에 형성된 제1 및 제2 단자전극(31'b, 32'b)을 포함할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(10')의 양 측면 중 상기 제1 및 제2 리드(21'a, 21'b, 22'a, 22'b)를 덮도록 상기 제1 및 제2 바탕전극(31'a, 32'a) 상에는 제1 및 제2 도전성 페이스트층(33', 34')을 형성함으로써 도금액 침투에 따른 문제를 해결할 수 있다.

상기와 같이 도금에 따른 문제가 없으므로, 상기 제1 및 제2 바탕전극(31'a, 32'a)의 두께를 얇게 형성할 수 있어 전자부품의 소형화를 달성할 수 있다.

그 외의 특징은 상술한 본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 전자부품의 특징과 동일하므로, 여기서는 생략하도록 한다.

도 7은 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품을 나타내는 사시도이다.

도 8은 도 7의 기판 내장용 적층 세라믹 전자부품의 측면도이다.

도 9는 본 발명의 다른 실시형태에 따른 제1 및 제2 내부전극의 패턴을 나타내는 분해 사시도이다.

도 7 내지 도 9를 참조하면, 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품은 유전체층(111)을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체(110); 상기 유전체층(111)을 사이에 두고 상기 세라믹 본체(110)의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드(121a, 121b, 122a, 122b)를 갖는 제1 내부전극(121)과 제2 내부 전극(122); 및 상기 세라믹 본체(110)의 양측 단부에 형성된 제1 및 제2 외부전극(131, 132)을 포함하며, 상기 제1 내부전극(121)의 제1 및 제2 리드(121a, 121b)와 상기 제2 내부전극(122)의 제1 및 제2 리드(122a, 122b)는 일부가 중첩되며, 상기 제1 및 제2 외부전극(131, 132)은 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결되는 제1 및 제2 바탕전극(131a, 132a)과 상기 제1 및 제2 바탕전극(131a, 132a) 상에 형성된 제1 및 제2 단자전극(131b, 132b)을 포함하며, 상기 제1 및 제2 바탕전극(131a, 132a)이 형성된 상기 세라믹 본체(110)의 양 측면 상에 형성된 비도전성 페이스트층(133)을 포함하며, 상기 제1 및 제2 바탕전극(131a, 132a)은 상기 제1 및 제2 리드(121a, 121b, 122a, 122b)가 중첩되는 영역으로부터 일정 거리 이격하여 형성할 수 있다.

본 발명의 다른 실시형태에 따르면, 상기 제1 내부전극(121)은 상기 세라믹 본체(110)의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드(121a, 121b)를 갖는다.

또한, 상기 제2 내부 전극(122)은 상기 세라믹 본체(110)의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드(122a, 122b)를 갖는다.

상기 제1 내부전극(121)의 제1 및 제2 리드(121a, 121b)와 상기 제2 내부전극(122)의 제1 및 제2 리드(122a, 122b)는 일부가 중첩될 수 있다.

본 발명의 다른 실시형태에 따르면, 상기 세라믹 본체(110)의 양측 단면에는 제1 및 제2 외부전극(131, 132)이 형성될 수 있다.

또한, 상기 제1 외부전극(131)은 상기 세라믹 본체(110)의 제1, 제2 주면 및 제1 단면에 형성되며, 상기 제2 외부전극(132)은 상기 세라믹 본체(110)의 제1, 제2 주면 및 제2 단면에 형성될 수 있다.

상기 제1 외부전극(131)은 상기 제1 내부전극(121)과 전기적으로 연결되는 제1 바탕전극(131a)과 상기 제1 바탕전극(131a) 상에 형성된 제1 단자전극(131b)을 포함할 수 있다.

또한, 상기 제2 외부전극(132)은 상기 제2 내부전극(122)과 전기적으로 연결되는 제2 바탕전극(132a)과 상기 제2 바탕전극(132a) 상에 형성된 제2 단자전극(132b)을 포함할 수 있다.

한편, 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 커패시터는 상기 제1 및 제2 바탕전극(131a, 132a)이 형성된 상기 세라믹 본체(110)의 양 측면 상에 형성된 비도전성 페이스트층(133)을 포함할 수 있다.

이하에서는, 상기 제1 및 제2 외부전극(131, 132) 및 비도전성 페이스트층(133)의 구조에 대하여 보다 상세히 설명하도록 한다.

도 8을 참조하면, 상기 제1 및 제2 바탕전극(131a, 132a)은 상기 제1 및 제2 리드(121a, 121b, 122a, 122b)가 중첩되는 영역으로부터 일정 거리 이격하여 형성될 수 있다.

또한, 상기 제1 및 제2 바탕전극(131a, 132a)이 형성된 상기 세라믹 본체(110)의 양 측면 상에는 비도전성 페이스트층(133)이 형성될 수 있다.

도 10은 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품을 나타내는 사시도이다.

도 11은 도 10의 기판 내장용 적층 세라믹 전자부품의 측면도이다.

도 12는 본 발명의 다른 실시형태에 따른 제1 및 제2 내부전극의 패턴을 나타내는 분해 사시도이다.

도 10 내지 도 12를 참조하면, 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품은 유전체층(211)을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체(210); 상기 유전체층(211)을 사이에 두고 상기 세라믹 본체(210)의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드(221a, 221b, 222a, 222b)를 갖는 제1 내부전극(221)과 제2 내부 전극(222); 및 상기 세라믹 본체(210)의 양측 단부에 형성된 제1 및 제2 외부전극(231, 232)을 포함하며, 상기 제1 내부전극(221)의 제1 및 제2 리드(221a, 221b)와 상기 제2 내부전극(222)의 제1 및 제2 리드(222a, 222b)는 서로 일정거리 이격하여 형성되며, 상기 제1 및 제2 외부전극(231, 232)은 상기 제1 및 제2 내부전극(221, 222)과 전기적으로 연결되는 제1 및 제2 바탕전극(231a, 232a)과 상기 제1 및 제2 바탕전극(231a, 232a) 상에 형성된 제1 및 제2 단자전극(231b, 232b)을 포함하며, 상기 제1 및 제2 바탕전극(231a, 232a)이 형성된 상기 세라믹 본체(210)의 양 측면 상에 형성된 비도전성 페이스트층(233)을 포함하며, 상기 제1 및 제2 바탕전극(231a, 232a)은 상기 제1 및 제2 리드(221a, 221b, 222a, 222b)의 일부에 형성될 수 있다.

본 발명의 다른 실시형태에 따르면, 상기 제1 내부전극(221)은 상기 세라믹 본체(110)의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드(221a, 221b)를 갖는다.

또한, 상기 제2 내부 전극(222)은 상기 세라믹 본체(210)의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드(222a, 222b)를 갖는다.

상기 제1 내부전극(221)의 제1 및 제2 리드(221a, 221b)와 상기 제2 내부전극(222)의 제1 및 제2 리드(222a, 222b)는 서로 일정거리 이격하여 형성될 수 있다.

본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(210)의 양측 단면에는 제1 및 제2 외부전극(231, 232)이 형성될 수 있다.

또한, 상기 제1 외부전극(231)은 상기 세라믹 본체(210)의 제1, 제2 주면 및 제1 단면에 형성되며, 상기 제2 외부전극(232)은 상기 세라믹 본체(210)의 제1, 제2 주면 및 제2 단면에 형성될 수 있다.

상기 제1 외부전극(231)은 상기 제1 내부전극(221)과 전기적으로 연결되는 제1 바탕전극(231a)과 상기 제1 바탕전극(231a) 상에 형성된 제1 단자전극(231b)을 포함할 수 있다.

또한, 상기 제2 외부전극(232)은 상기 제2 내부전극(222)과 전기적으로 연결되는 제2 바탕전극(232a)과 상기 제2 바탕전극(232a) 상에 형성된 제2 단자전극(232b)을 포함할 수 있다.

한편, 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 커패시터는 상기 제1 및 제2 바탕전극(231a, 232a)이 형성된 상기 세라믹 본체(210)의 양 측면 상에 형성된 비도전성 페이스트층(233)을 포함할 수 있다.

이하에서는, 상기 제1 및 제2 외부전극(231, 232) 및 비도전성 페이스트층(233)의 구조에 대하여 보다 상세히 설명하도록 한다.

도 11을 참조하면, 상기 제1 및 제2 바탕전극(231a, 232a)은 상기 제1 및 제2 리드(221a, 221b, 222a, 222b)의 일부에 형성될 수 있다.

즉, 상기 제1 및 제2 바탕전극(231a, 232a)은 상기 세라믹 본체(210)의 중앙부 방향으로 상기 제1 및 제2 리드(221a, 221b, 222a, 222b)의 일부를 덮지 않는 형상일 수 있다.

또한, 상기 제1 및 제2 바탕전극(231a, 232a)이 형성된 상기 세라믹 본체(210)의 양 측면 상에는 비도전성 페이스트층(233)이 형성될 수 있다.

도 13은 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품을 나타내는 사시도이다.

도 14는 도 13의 기판 내장용 적층 세라믹 전자부품의 단면도이다.

도 15는 본 발명의 다른 실시형태에 따른 제1 및 제2 내부전극의 패턴을 나타내는 분해 사시도이다.

도 13 내지 도 15를 참조하면, 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품은 유전체층(311)을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체(310); 상기 유전체층(311)을 사이에 두고 상기 세라믹 본체(310)의 양 측면을 통해 번갈아 노출되도록 형성되며, 상기 세라믹 본체(310)의 제1 및 제2 단면으로 노출된 제1 및 제2 리드(321a, 321b, 322a, 322b)를 갖는 제1 내부전극(321)과 제2 내부 전극(322); 및 상기 세라믹 본체(310)의 제1 측면에 형성된 제1 외부전극(331)과 제2 측면에 형성된 제2 외부전극(332)을 포함하며, 상기 제1 내부전극(321)의 제1 및 제2 리드(321a, 321b)와 상기 제2 내부전극(322)의 제1 및 제2 리드(322a, 322b)는 일부가 중첩되며, 상기 제1 및 제2 외부전극(331, 332)은 상기 제1 및 제2 내부전극(321, 322)과 전기적으로 연결되는 제1 및 제2 바탕전극(331a, 332a)과 상기 제1 및 제2 바탕전극(331a, 332a) 상에 형성된 제1 및 제2 단자전극(331b, 332b)을 포함하며, 상기 제1 및 제2 바탕전극(331a, 332a)이 형성된 상기 세라믹 본체(310)의 양 단면 상에 형성된 비도전성 페이스트층(333)을 포함하며, 상기 제1 및 제2 바탕전극(331a, 332a)은 상기 제1 및 제2 리드(321a, 321b, 322a, 322b)가 중첩되는 영역으로부터 일정 거리 이격하여 형성할 수 있다.

본 발명의 다른 실시형태에 따르면, 상기 제1 내부전극(321)은 상기 세라믹 본체(110)의 제1 측면으로 노출되며, 상기 세라믹 본체의 제1 및 제2 단면으로 노출된 제1 및 제2 리드(321a, 321b)를 갖는다.

또한, 상기 제2 내부 전극(122)은 상기 세라믹 본체(110)의 제2 측면으로 노출되며, 상기 세라믹 본체의 제1 및 제2 단면으로 노출된 제1 및 제2 리드(322a, 322b)를 갖는다.

상기 제1 내부전극(321)의 제1 및 제2 리드(321a, 321b)와 상기 제2 내부전극(322)의 제1 및 제2 리드(322a, 322b)는 일부가 중첩될 수 있다.

본 발명의 다른 실시형태에 따르면, 상기 세라믹 본체(310)의 양 측면에는 제1 및 제2 외부전극(331, 332)이 형성될 수 있다.

또한, 상기 제1 외부전극(331)은 상기 세라믹 본체(310)의 제1, 제2 주면 및 제1 측면에 형성되며, 상기 제2 외부전극(332)은 상기 세라믹 본체(310)의 제1, 제2 주면 및 제2 측면에 형성될 수 있다.

상기 제1 외부전극(331)은 상기 제1 내부전극(321)과 전기적으로 연결되는 제1 바탕전극(331a)과 상기 제1 바탕전극(331a) 상에 형성된 제1 단자전극(331b)을 포함할 수 있다.

또한, 상기 제2 외부전극(332)은 상기 제2 내부전극(322)과 전기적으로 연결되는 제2 바탕전극(332a)과 상기 제2 바탕전극(332a) 상에 형성된 제2 단자전극(332b)을 포함할 수 있다.

한편, 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 커패시터는 상기 제1 및 제2 바탕전극(331a, 332a)이 형성된 상기 세라믹 본체(110)의 양 단면 상에 형성된 비도전성 페이스트층(333)을 포함할 수 있다.

이하에서는, 상기 제1 및 제2 외부전극(331, 332) 및 비도전성 페이스트층(333)의 구조에 대하여 보다 상세히 설명하도록 한다.

도 14는 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 커패시터의 제1 단면 방향에서 바라본 단면(end surface)도이다.

도 14를 참조하면, 상기 제1 및 제2 바탕전극(331a, 332a)은 상기 제1 및 제2 리드(321a, 321b, 322a, 322b)가 중첩되는 영역으로부터 일정 거리 이격하여 형성될 수 있다.

또한, 상기 제1 및 제2 바탕전극(331a, 332a)이 형성된 상기 세라믹 본체(310)의 양 단면 상에는 비도전성 페이스트층(333)이 형성될 수 있다.

도 16은 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품을 나타내는 사시도이다.

도 17은 도 16의 기판 내장용 적층 세라믹 전자부품의 단면도이다.

도 18은 본 발명의 다른 실시형태에 따른 제1 및 제2 내부전극의 패턴을 나타내는 분해 사시도이다.

도 16 내지 도 18을 참조하면, 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품은 유전체층(411)을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체(410); 상기 유전체층(411)을 사이에 두고 상기 세라믹 본체(410)의 양 측면을 통해 번갈아 노출되도록 형성되며, 상기 세라믹 본체(410)의 제1 및 제2 단면으로 노출된 제1 및 제2 리드(421a, 421b, 422a, 422b)를 갖는 제1 내부전극(421)과 제2 내부 전극(422); 및 상기 세라믹 본체(410)의 제1 측면에 형성된 제1 외부전극(431)과 제2 측면에 형성된 제2 외부전극(432)을 포함하며, 상기 제1 내부전극(421)의 제1 및 제2 리드(421a, 421b)와 상기 제2 내부전극(422)의 제1 및 제2 리드(422a, 422b)는 서로 일정거리 이격하여 형성되며, 상기 제1 및 제2 외부전극(431, 432)은 상기 제1 및 제2 내부전극(421, 422)과 전기적으로 연결되는 제1 및 제2 바탕전극(431a, 432a)과 상기 제1 및 제2 바탕전극(431a, 432a) 상에 형성된 제1 및 제2 단자전극(431b, 432b)을 포함하며, 상기 제1 및 제2 바탕전극(431a, 432a)이 형성된 상기 세라믹 본체(410)의 양 측면 상에 형성된 비도전성 페이스트층(433)을 포함하며, 상기 제1 및 제2 바탕전극(431a, 432a)은 상기 제1 및 제2 리드(421a, 421b, 422a, 422b)의 일부에 형성될 수 있다.

본 발명의 다른 실시형태에 따르면, 상기 제1 내부전극(421)은 상기 세라믹 본체(410)의 제1 측면으로 노출되며, 상기 세라믹 본체의 제1 및 제2 단면으로 노출된 제1 및 제2 리드(421a, 421b)를 갖는다.

또한, 상기 제2 내부 전극(422)은 상기 세라믹 본체(410)의 제2 측면으로 노출되며, 상기 세라믹 본체의 제1 및 제2 단면으로 노출된 제1 및 제2 리드(422a, 422b)를 갖는다.

상기 제1 내부전극(421)의 제1 및 제2 리드(421a, 421b)와 상기 제2 내부전극(422)의 제1 및 제2 리드(422a, 422b)는 서로 일정거리 이격하여 형성될 수 있다.

본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(410)의 양 측면에는 제1 및 제2 외부전극(431, 432)이 형성될 수 있다.

또한, 상기 제1 외부전극(431)은 상기 세라믹 본체(410)의 제1, 제2 주면 및 제1 측면에 형성되며, 상기 제2 외부전극(432)은 상기 세라믹 본체(410)의 제1, 제2 주면 및 제2 측면에 형성될 수 있다.

상기 제1 외부전극(431)은 상기 제1 내부전극(421)과 전기적으로 연결되는 제1 바탕전극(431a)과 상기 제1 바탕전극(431a) 상에 형성된 제1 단자전극(431b)을 포함할 수 있다.

또한, 상기 제2 외부전극(432)은 상기 제2 내부전극(422)과 전기적으로 연결되는 제2 바탕전극(432a)과 상기 제2 바탕전극(432a) 상에 형성된 제2 단자전극(432b)을 포함할 수 있다.

한편, 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 커패시터는 상기 제1 및 제2 바탕전극(431a, 432a)이 형성된 상기 세라믹 본체(410)의 양 단면 상에 형성된 비도전성 페이스트층(433)을 포함할 수 있다.

이하에서는, 상기 제1 및 제2 외부전극(431, 432) 및 비도전성 페이스트층(433)의 구조에 대하여 보다 상세히 설명하도록 한다.

도 17은 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 커패시터의 제1 단면 방향에서 바라본 단면(end surface)도이다.

도 17을 참조하면, 상기 제1 및 제2 바탕전극(431a, 432a)은 상기 제1 및 제2 리드(421a, 421b, 422a, 422b)의 일부에 형성될 수 있다.

즉, 상기 제1 및 제2 바탕전극(431a, 432a)은 상기 세라믹 본체(410)의 중앙부 방향으로 상기 제1 및 제2 리드(421a, 421b, 422a, 422b)의 일부를 덮지 않는 형상일 수 있다.

또한, 상기 제1 및 제2 바탕전극(431a, 432a)이 형성된 상기 세라믹 본체(410)의 양 단면 상에는 비도전성 페이스트층(433)이 형성될 수 있다.

이하에서는 본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 전자부품의 제조방법에 대하여 설명하나, 이에 제한되는 것은 아니다.

본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 전자부품의 제조 방법은 우선, 티탄산바륨(BaTiO₃) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체 층을 형성할 수 있다.

상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 μm의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.

다음으로, 니켈 입자 평균 크기가 0.1 내지 0.2 μm이며, 40 내지 50 중량부의 니켈 분말을 포함하는 내부전극용 도전성 페이스트를 마련할 수 있다.

상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 400 내지 500층 적층하여 세라믹 본체(10)를 제작할 수 있다.

다음으로, 상기 세라믹 본체의 단부에 도전성 금속 및 글라스를 포함하는 제1 바탕전극 및 제2 바탕전극을 형성할 수 있다.

상기 도전성 금속은 특별히 제한되는 것은 아니나, 예를 들어 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.

상기 글라스는 특별히 제한되는 것은 아니며, 일반적인 적층 세라믹 커패시터의 외부전극 제작에 사용되는 글라스와 동일한 조성의 물질이 사용될 수 있다.

상기 제1 및 제2 바탕전극은 상기 세라믹 본체의 단부에 형성됨으로써, 상기 제1 및 제2 내부전극과 각각 전기적으로 연결될 수 있다.

다음으로, 상기 제1 바탕전극 및 제2 바탕전극 상에 구리(Cu)로 이루어진 제1 및 제2 단자전극 형성할 수 있다.

그 외 상술한 본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 전자부품의 특징과 동일한 부분에 대해서는 여기서 생략하도록 한다.

도 19는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 내장형 인쇄회로기판을 나타내는 단면도이다.

도 19를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 내장형 인쇄회로기판(500)은 절연기판(510); 및 상기 절연기판(510) 내에 내장되는 상술한 본 발명의 일 실시형태의 기판 내장용 적층 세라믹 전자부품;을 포함할 수 있다.

상기 절연기판(510)은 절연층(520)이 포함된 구조로 이루어지며, 필요에 따라 도 19에 예시된 바와 같이 다양한 형태의 층간회로를 구성하는 도전성 패턴(530) 및 도전성 비아홀(540)을 포함할 수 있다. 이러한 절연 기판(510)은, 내부에 적층 세라믹 전자부품을 포함하는 인쇄회로기판(500)일 수 있다.

상기 적층 세라믹 전자부품은 인쇄회로기판(500)에 삽입된 후 인쇄회로기판(500)의 열처리 등과 같은 후공정 진행 중의 여러 가혹환경을 동일하게 경험하게 된다.

특히 열처리 공정에서 인쇄회로기판(500)의 수축 및 팽창은 인쇄회로기판(100) 내부에 삽입된 적층 세라믹 전자부품에 직접적으로 전달되어 적층 세라믹 전자부품과 인쇄회로기판(500)의 접착면에 스트레스를 가하게 된다.

적층 세라믹 전자부품과 인쇄회로기판(500)의 접착면에 인가된 스트레스가 접착강도보다 높을 경우 접착면이 떨어지는 들뜸 불량을 발생시키게 된다.

적층 세라믹 전자부품과 인쇄회로기판(500) 사이의 접착강도는 적층 세라믹 전자부품과 인쇄회로기판(500)의 전기화학적 결합력과 접착면의 유효표면적에 비례하는데, 적층 세라믹 전자부품과 인쇄회로기판(500) 사이 접착면의 유효표면적을 향상시키기 위해 적층 세라믹 전자부품의 표면조도를 제어하여 적층 세라믹 전자부품과 인쇄회로기판(500) 사이의 들뜸 현상을 개선할 수 있다.

또한, 인쇄회로기판(500) 내장용 적층 세라믹 전자부품의 표면조도에 따른 인쇄회로기판(500)과의 접착면 들뜸 발생 빈도를 확인할 수 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

10, 10', 110, 210, 310, 410: 세라믹 본체
11, 11', 111, 211, 311, 411: 유전체층
21, 21', 22, 22', 121, 122, 221, 222, 321, 322, 421, 422: 제1 및 제2 내부전극
31, 32, 31', 32', 131, 132, 231, 232, 331, 332, 431, 432: 제1, 제2 외부전극
31a, 32a, 31'a, 32'a, 131a, 132a, 231a, 232a, 331a, 332a, 431a, 432a: 제1, 제2 바탕전극
31b, 32b, 31'b, 32'b, 131b, 132b, 231b, 232b, 331b, 332b, 431b, 432b: 제1, 제2 단자전극
33, 133, 233, 333, 433: 비도전성 페이스트층
33', 34': 제1 및 제2 도전성 페이스트층
500: 인쇄회로기판
510: 절연기판
520: 절연층
530: 도전성 패턴
540: 도전성 비아홀

Claims

유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체;
상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드를 갖는 제1 내부전극과 제2 내부 전극; 및
상기 세라믹 본체의 양측 단부에 형성된 제1 및 제2 외부전극을 포함하며,
상기 제1 및 제2 외부전극은 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 바탕전극과 상기 제1 및 제2 바탕전극 상에 형성된 제1 및 제2 단자전극을 포함하며, 상기 제1 및 제2 바탕전극이 형성된 상기 세라믹 본체의 양 측면 상에 형성된 비도전성 페이스트층을 포함하는 기판 내장용 적층 세라믹 전자부품.
제1항에 있어서,
상기 비도전성 페이스트층은 에폭시 수지를 포함하는 기판 내장용 적층 세라믹 전자부품.
제1항에 있어서,
상기 제1 외부전극은 상기 세라믹 본체의 제1, 제2 주면 및 제1 단면에 형성되며, 상기 제2 외부전극은 상기 세라믹 본체의 제1, 제2 주면 및 제2 단면에 형성되는 기판 내장용 적층 세라믹 전자부품.
제1항에 있어서,
상기 제1 및 제2 단자전극은 구리(Cu)로 이루어진 기판 내장용 적층 세라믹 전자부품.
유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체;
상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드를 갖는 제1 내부전극과 제2 내부 전극; 및
상기 세라믹 본체의 양측 단부에 형성된 제1 및 제2 외부전극을 포함하며,
상기 제1 및 제2 외부전극은 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 바탕전극과 상기 세라믹 본체의 양 측면 중 상기 제1 및 제2 리드를 덮도록 상기 제1 및 제2 바탕전극 상에 형성된 제1 및 제2 도전성 페이스트층과 상기 제1, 제2 바탕전극 및 상기 제1, 제2 도전성 페이스트층 상에 형성된 제1 및 제2 단자전극을 포함하는 기판 내장용 적층 세라믹 전자부품.
제5항에 있어서,
상기 제1 외부전극은 상기 세라믹 본체의 제1, 제2 주면 및 제1 단면에 형성되며, 상기 제2 외부전극은 상기 세라믹 본체의 제1, 제2 주면 및 제2 단면에 형성되는 기판 내장용 적층 세라믹 전자부품.
제5항에 있어서,
상기 제1 및 제2 단자전극은 구리(Cu)로 이루어진 기판 내장용 적층 세라믹 전자부품.
유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체;
상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드를 갖는 제1 내부전극과 제2 내부 전극; 및
상기 세라믹 본체의 양측 단부에 형성된 제1 및 제2 외부전극을 포함하며,
상기 제1 내부전극의 제1 및 제2 리드와 상기 제2 내부전극의 제1 및 제2 리드는 일부가 중첩되며, 상기 제1 및 제2 외부전극은 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 바탕전극과 상기 제1 및 제2 바탕전극 상에 형성된 제1 및 제2 단자전극을 포함하며, 상기 제1 및 제2 바탕전극이 형성된 상기 세라믹 본체의 양 측면 상에 형성된 비도전성 페이스트층을 포함하며, 상기 제1 및 제2 바탕전극은 상기 제1 및 제2 리드가 중첩되는 영역으로부터 일정 거리 이격하여 형성되는 기판 내장용 적층 세라믹 전자부품.
제8항에 있어서,
상기 비도전성 페이스트층은 에폭시 수지를 포함하는 기판 내장용 적층 세라믹 전자부품.
제8항에 있어서,
상기 제1 외부전극은 상기 세라믹 본체의 제1, 제2 주면 및 제1 단면에 형성되며, 상기 제2 외부전극은 상기 세라믹 본체의 제1, 제2 주면 및 제2 단면에 형성되는 기판 내장용 적층 세라믹 전자부품.
제8항에 있어서,
상기 제1 및 제2 단자전극은 구리(Cu)로 이루어진 기판 내장용 적층 세라믹 전자부품.
유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체;
상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면으로부터 일정거리 이격되어 적층되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출된 제1 및 제2 리드를 갖는 제1 내부전극과 제2 내부 전극; 및
상기 세라믹 본체의 양측 단부에 형성된 제1 및 제2 외부전극을 포함하며,
상기 제1 내부전극의 제1 및 제2 리드와 상기 제2 내부전극의 제1 및 제2 리드는 서로 일정거리 이격하여 형성되며, 상기 제1 및 제2 외부전극은 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 바탕전극과 상기 제1 및 제2 바탕전극 상에 형성된 제1 및 제2 단자전극을 포함하며, 상기 제1 및 제2 바탕전극이 형성된 상기 세라믹 본체의 양 측면 상에 형성된 비도전성 페이스트층을 포함하며, 상기 제1 및 제2 바탕전극은 상기 제1 및 제2 리드의 일부에 형성되는 기판 내장용 적층 세라믹 전자부품.
제12항에 있어서,
상기 비도전성 페이스트층은 에폭시 수지를 포함하는 기판 내장용 적층 세라믹 전자부품.
제12항에 있어서,
상기 제1 외부전극은 상기 세라믹 본체의 제1, 제2 주면 및 제1 단면에 형성되며, 상기 제2 외부전극은 상기 세라믹 본체의 제1, 제2 주면 및 제2 단면에 형성되는 기판 내장용 적층 세라믹 전자부품.
제12항에 있어서,
상기 제1 및 제2 단자전극은 구리(Cu)로 이루어진 기판 내장용 적층 세라믹 전자부품.
유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체;
상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 측면을 통해 번갈아 노출되도록 형성되며, 상기 세라믹 본체의 제1 및 제2 단면으로 노출된 제1 및 제2 리드를 갖는 제1 내부전극과 제2 내부 전극; 및
상기 세라믹 본체의 제1 측면에 형성된 제1 외부전극과 제2 측면에 형성된 제2 외부전극을 포함하며,
상기 제1 내부전극의 제1 및 제2 리드와 상기 제2 내부전극의 제1 및 제2 리드는 일부가 중첩되며, 상기 제1 및 제2 외부전극은 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 바탕전극과 상기 제1 및 제2 바탕전극 상에 형성된 제1 및 제2 단자전극을 포함하며, 상기 제1 및 제2 바탕전극이 형성된 상기 세라믹 본체의 양 단면 상에 형성된 비도전성 페이스트층을 포함하며, 상기 제1 및 제2 바탕전극은 상기 제1 및 제2 리드가 중첩되는 영역으로부터 일정 거리 이격하여 형성되는 기판 내장용 적층 세라믹 전자부품.
제16항에 있어서,
상기 비도전성 페이스트층은 에폭시 수지를 포함하는 기판 내장용 적층 세라믹 전자부품.
제16항에 있어서,
상기 제1 외부전극은 상기 세라믹 본체의 제1, 제2 주면 및 제1 측면에 형성되며, 상기 제2 외부전극은 상기 세라믹 본체의 제1, 제2 주면 및 제2 측면에 형성되는 기판 내장용 적층 세라믹 전자부품.
제16항에 있어서,
상기 제1 및 제2 단자전극은 구리(Cu)로 이루어진 기판 내장용 적층 세라믹 전자부품.
유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체;
상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 측면을 통해 번갈아 노출되도록 형성되며, 상기 세라믹 본체의 제1 및 제2 단면으로 노출된 제1 및 제2 리드를 갖는 제1 내부전극과 제2 내부 전극; 및
상기 세라믹 본체의 제1 측면에 형성된 제1 외부전극과 제2 측면에 형성된 제2 외부전극을 포함하며,
상기 제1 내부전극의 제1 및 제2 리드와 상기 제2 내부전극의 제1 및 제2 리드는 서로 일정거리 이격하여 형성되며, 상기 제1 및 제2 외부전극은 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 바탕전극과 상기 제1 및 제2 바탕전극 상에 형성된 제1 및 제2 단자전극을 포함하며, 상기 제1 및 제2 바탕전극이 형성된 상기 세라믹 본체의 양 단면 상에 형성된 비도전성 페이스트층을 포함하며, 상기 제1 및 제2 바탕전극은 상기 제1 및 제2 리드의 일부에 형성되는 기판 내장용 적층 세라믹 전자부품.
제20항에 있어서,
상기 비도전성 페이스트층은 에폭시 수지를 포함하는 기판 내장용 적층 세라믹 전자부품.
제20항에 있어서,
상기 제1 외부전극은 상기 세라믹 본체의 제1, 제2 주면 및 제1 측면에 형성되며, 상기 제2 외부전극은 상기 세라믹 본체의 제1, 제2 주면 및 제2 측면에 형성되는 기판 내장용 적층 세라믹 전자부품.
제20항에 있어서,
상기 제1 및 제2 단자전극은 구리(Cu)로 이루어진 기판 내장용 적층 세라믹 전자부품.
절연기판; 및
상기 절연기판 내에 형성되며, 상기 제1항, 제5항, 제8항, 제12항, 제16항 및 제20항 중 어느 한 항의 기판 내장용 적층 세라믹 전자부품;
을 포함하는 적층 세라믹 전자부품 내장형 인쇄회로기판.