[go: up one dir, main page]

KR100904111B1 - 전압 제어 회로 - Google Patents

전압 제어 회로 Download PDF

Info

Publication number
KR100904111B1
KR100904111B1 KR1020020021528A KR20020021528A KR100904111B1 KR 100904111 B1 KR100904111 B1 KR 100904111B1 KR 1020020021528 A KR1020020021528 A KR 1020020021528A KR 20020021528 A KR20020021528 A KR 20020021528A KR 100904111 B1 KR100904111 B1 KR 100904111B1
Authority
KR
South Korea
Prior art keywords
current
circuit
transistor
resistor
voltage control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020020021528A
Other languages
English (en)
Other versions
KR20020082424A (ko
Inventor
마츠오다카아키
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20020082424A publication Critical patent/KR20020082424A/ko
Application granted granted Critical
Publication of KR100904111B1 publication Critical patent/KR100904111B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

출력 단락 보호 회로에서는, 전류원 회로에 접속되고 전류를 감시하는 전류 감지 저항기에 미리 전류가 흐른다. 소망의 단락 전류가 흐를 때, 보호 회로를 동작시키기 위한 전압이 전류 감지 저항기에 발생되고, 전류가 임의의 단락 전류로 조정된다.

Description

전압 제어 회로{VOLTAGE CONTROL CIRCUIT}
도 1은 본 발명의 제1 실시예를 도시하는 회로도,
도 2는 종래의 전압 제어 회로,
도 3은 본 발명의 제2 실시예에 의한 측정 장치를 도시하는 회로 블록도,
도 4는 본 발명의 제3 실시예에 의한 측정 장치를 도시하는 회로 블록도,
도 5는 종래의 전압 제어 회로의 출력 전압 특성이다.
〈도면의 주요부분에 대한 부호의 설명〉
101 : 전류원 회로 201 : 입력 단자
202 : 제어용 MOS형 트랜지스터 203 : 출력 단자
204 : 저항기 205 : 저항기
206 : 증폭기 207 : 전원
208 : 저항기 209 : 트랜지스터
210 : 증폭기 211 : 트랜지스터
212 : 접속점 213 : 트랜지스터
본 발명은 모노리딕 집적회로 형태의 전압 제어 회로에 관한 것으로, 특히, 출력 전압 보호 회로에 관한 것이다.
일본국 특공평 7-74976호에 개시되어 있는 전압 제어 회로의 출력 단락 보호 회로가 알려져있다. 도 2에는 종래의 전압 제어 회로의 출력 단락회로 보호 회로의 회로도가 도시된다. 입력 단자(201)로부터 입력된 전압(Vin)이 제어용 MOS형 트랜지스터(202)를 통해 출력 단자(203)로 출력된다. 출력 단자(203)에는 저항기(204 및 205)가 접속되고, 저항기(204 및 205) 간의 접속점의 전압은 증폭기(206)의 양의 입력 단자측에 입력된다. 한편, 증폭기(206)의 음의 입력 단자측에는 전원(207)으로부터의 기준 전압(Vref)이 입력된다. 또한, 증폭기(206)의 출력 단자는 제어용 트랜지스터(202)의 게이트에 접속된다.
전류를 감시하기 위한 트랜지스터(213)와 저항기(208)가 직렬로 접속되는 회로가 제어용 트랜지스터(202)와 병렬로 삽입되고, 트랜지스터(209)의 게이트 전압이 트랜지스터(213)와 저항기(208)의 접속점으로부터 공급된다. 저항기(210)는 트랜지스터(209)와 입력 단자(201) 사이에 삽입되어 인버터 회로를 구성한다. 인버터 회로의 접속점(212)의 출력 전압은 제어용 트랜지스터(202)의 게이트와 소오스 사이에 삽입된 트랜지스터(211)로 입력된다. 또한, 트랜지스터(213)의 게이트 전압은 제어용 트랜지스터(202)에서와 같이 증폭기(206)로부터 공급된다.
전술한 회로 구성을 채용함으로써 출력 단자로부터 추출될 수 있는 출력 전류와 그 때의 출력 전압 특성은 도 5에 도시된 특성을 나타낸다. 이 예에서, Is는 출력 유지 전류, Im은 최대 전류이다.
그러나, 종래의 출력 단락 보호 회로는 출력 유지 전류(Is)를 임의값으로 조정하기가 곤란하다는 결점이 있다. 이것은, 제조공정의 불균일, 기판 밀도의 불균일, 기판상의 소자의 특성의 불균일 등에 기인하여 트랜지스터의 저항, 임계값 등이 설계시 예측된 값으로부터 변동하기 때문이다.
본 발명의 목적은 종래의 장치가 가지는 결함을 제거하는 것이다.
본 발명에서는, 새로이 전류원 회로가 추가되어, 전류를 감시하는 전류 감지 저항기에 미리 전류를 흐르게 한다. 이후에, 소망의 단락 전류가 전류 감지 저항기에 흐를 때, 보호 회로를 작동시키기 위한 전압이 전류 감지 저항기에 발생하여 단락 전류를 임의의 단락 전류로 조정한다.
본 발명은, 전류 경로에 저항기가 배치되고, 저항기에 의해 발생된 전압 강하가 검출되어 전류 제한을 행하는 회로를 사용한다. 이 예에서는, MOS형 트랜지스터의 백 게이트(back gate)가 사용된다.
또한, 전류를 감시하기 위한 트랜지스터와 저항기가 직렬로 접속된 전류 감시 회로; 상기 전류 감시 회로를 입력 단자와 출력 단자에 병렬로 접속하는 출력 전압 제어 회로; 및 상기 저항기에 접속된 전류원 회로로 구성되는 전압 제어 회로가 사용된다. 또한, 전류를 감시하기 위한 트랜지스터와 저항기가 직렬로 접속된 전류 감시 회로; 상기 전류 감시 회로를 입력 단자와 출력 단자에 병렬로 접속하는 출력 전압 제어 회로; 상기 출력 전압 제어 회로의 출력 단락 보호 회로; 및 상기 저항기에 접속된 전류원 회로로 구성되고, 상기 전류원 회로가 상기 출력 단락 보호 회로를 동작시키기 위한 전압을 상기 저항기에 인가하는 전압 제어 회로가 사용된다.
이제, 첨부된 도면을 참조하여 본 발명의 양호한 실시예가 설명된다.
(제1 실시예)
도 1은 본 발명의 제1 실시예를 도시하는 회로도이다. 도 2와 동일한 부분은 설명에서 생략된다. 전류원(101)이 트랜지스터(213)와 저항기(208)의 접속점에 접속된다. 전류원(101)은, 설계 정수, 휴즈 트리밍, 레이저 트리밍 또는 그 밖의 방법에 의해 전류값을 조정하는 기능이 있다.
출력 단자(3)가 접지 전위에 단락될 때, 유지 전류(Is)가 흐른다. Is는 다음식으로 얻어질 수 있다.
Is = N ×(VTN/R1 - IA)…(1)
여기서, VTN는 트랜지스터(209)의 임계 전압이고, R1은 저항기(208)의 저항이고, N은 트랜지스터(202)와 트랜지스터(213)의 전류 미러비(mirror ratio)이며, IA는 전류원(101)으로부터 트랜지스터(213)와 저항기(208)의 접속점으로 유입되는 전류이거나 또는 이 접속점으로부터 유출되는 전류이다.
식(1)로 알 수 있는 바와 같이, Is는 IA를 조정함으로써 임의값으로 설정될 수 있다. 예를 들면, Is가 30 ㎃로 설정되는 경우에, VTN = 0.5 V, R1 = 500 Ω, 트랜지스터(202)와 트랜지스터(213)의 미러비가 100이라 가정하면,
30 ×0.001 = 100 ×(0.5/500 - IA)…(2)
식(2)로부터,
IA = 0.0007 A = 0.7 ㎃
따라서, 전류원(101)으로부터 0.7 ㎃의 전류가 흐를 때, 유지 전류(Is)는 30 ㎃로 조정될 수 있다.
(제2 실시예)
도 3은 본 발명의 제2 실시예를 도시하는 회로도이다. 도 1과의 중복 부분은 설명에서 생략된다. 공핍형 트랜지스터(301)의 게이트와 소오스는 접지되어 있다. 트랜지스터(302)는 소오스와 벌크가 입력 단자(201)에 그리고 게이트와 드레인이 트랜지스터(301)에 접속되어 있다. 트랜지스터(303)는, 입력 단자(201), 트랜지스터(213) 및 저항기(208)의 접속점에 접속된다. 전압이 입력 단자에 입력되고 트랜지스터(301)의 드레인 전압이 임계값 이상의 전압이 될 때, 트랜지스터(301)는 정전류(constant current) 회로로서 기능한다. 트랜지스터(302)와 트랜지스터(301)가 전류가 흐르는 공통 경로를 가지므로, 트랜지스터(302와 301)에는 동일한 전류가 흐른다. 트랜지스터(302)와 트랜지스터(303)가 공통 게이트를 가지기 때문에, 트랜지스터(301)로 유입되는 전류에 비례하는 전류(IA)가 트랜지스터(302와 303)에 흐른다. 이 전류의 비례 정수는 트랜지스터(302와 303)의 각각의 크기에 의해 결정된다. 트랜지스터(302와 303)의 채널 길이를 각기 L1과 L2, 그 채널 폭을 각기 W1과 W2, 공핍형 트랜지스터(301)에 흐르는 전류를 Idep이라 가정하면, IA는 다음식으로 나타내어진다.
IA = (W2/L2)/(W1/L2) ×Idep
따라서, IA는 트랜지스터(302와 303)의 크기를 적절히 설정함으로써 조정될 수 있다. 제1 실시예에서 설명된 바와 같이, IA를 조정함으로써 유지 전류(Is)가 임의의 값으로 설정될 수 있고, 도 3에 도시된 회로에서 Is가 임의의 값으로 조정될 수 있다는 것이 명백하다.
(제3 실시예)
도 4는 본 발명의 제3 실시예를 도시하는 회로도이다. 도 1 내지 도 3의 중복 부분은 설명에서 생략된다. 공핍형 트랜지스터(404)는 출력 단자(203)에 접속된 게이트와 소오스를 가지고, 벌크는 접지되어 있다. 트랜지스터(402)는 입력 단자(201)에 접속된 소오스와 벌크 및 트랜지스터(404)에 접속된 게이트와 드레인을 갖는다. 트랜지스터(403)는, 입력 단자(201), 트랜지스터(213) 및 저항기(208)의 접속점에 접속된다. 전압이 입력 단자에 입력되고 트랜지스터(404)의 드레인 전압이 임계값 이상의 전압이 될 때, 트랜지스터(404)는 정전류 회로로서 기능한다. 트랜지스터(402)와 트랜지스터(404)가 전류가 흐르는 공통 경로를 가지므로, 동일한 전류가 트랜지스터(402와 404)에 흐른다. 트랜지스터(402)와 트랜지스터(403)가 공통 경로를 갖기 때문에, 트랜지스터(404)에 유입되는 전류에 비례하는 전류(IA)가 트랜지스터(402와 403)에 흐른다. 전류의 비례 상수는 트랜지스터(402와 403)의 각각의 크기에 의해 결정된다. 트랜지스터(402와 403)의 채널 길이를 각기 L1과 L2, 그 채널 폭을 각기 W1과 W2, 공핍형 트랜지스터(404)에 흐르는 전류를 Idep라고 가정하면, IA는 다음식으로 나타내어진다.
IA = (W2/L2)/(W1/L2) ×Idep
따라서, IA는 트랜지스터(402와 403)의 크기를 적절히 설정함으로써 조정될 수 있다. 제1 실시예에서 설명된 바와 같이, IA를 조정함으로써 유지 전류(Is)가 임의의 값으로 설정될 수 있고, 도 3에 도시된 회로에서 Is가 임의의 값으로 조정될 수 있다는 것이 명백하다.
본 발명의 양호한 실시예의 전술한 설명은 예시와 설명을 목적으로 제공되었다. 개시된 정확한 형태에 본 발명을 한정하는 것이 아니라 상기 가설에 비추어 또는 본 발명의 실행으로부터 얻어질 수 있는 변형 및 변화가 가능하다. 실시예들은 본 발명의 원리와 실제적 적용을 설명하기 위해서 선택되고 기술되었으며 당해 기술분야의 숙련된 자는 고려된 특정 사용에 적합하며 각종 실시예와 변형에 본 발명을 사용할 수 있다. 본 발명의 범주를 첨부된 특허청구범위, 그리고 그 균등물에 의해서 한정하려고 의도된다.
전술한 바와 같이, 본 발명에 의한 측정 회로는 다음 이점이 있다. 전류원 이 종래의 전원 보호 회로에 추가되고, 전류원으로부터의 전류값이 적절한 값으로 설정되므로, 유지 전류(Is)가 임의의 값으로 설정될 수 있다.

Claims (4)

  1. 전압 제어 회로에 있어서,
    전류를 감시하기 위한 트랜지스터와 저항기가 직렬로 접속된 전류 감시 회로;
    상기 전류 감시 회로를 입력 단자와 출력 단자에 병렬로 접속하는 출력 전압 제어 회로; 및
    상기 저항기에 접속된 전류원 회로를 포함하는 것을 특징으로 하는 전압 제어 회로.
  2. 전압 제어 회로에 있어서,
    전류를 감시하기 위한 트랜지스터와 저항기가 직렬로 접속된 전류 감시 회로;
    상기 전류 감시 회로를 입력 단자와 출력 단자에 병렬로 접속하는 출력 전압 제어 회로;
    상기 출력 전압 제어 회로의 출력 단락 보호 회로; 및
    상기 저항기에 접속된 전류원 회로를 포함하고,
    상기 전류원 회로는 상기 출력 단락 보호 회로를 동작시키기 위한 전압을 상기 저항기에 인가하는 것을 특징으로 하는 전압 제어 회로.
  3. 삭제
  4. 삭제
KR1020020021528A 2001-04-19 2002-04-19 전압 제어 회로 Expired - Fee Related KR100904111B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001121337A JP4772980B2 (ja) 2001-04-19 2001-04-19 ボルテージレギュレータ
JPJP-P-2001-00121337 2001-04-19

Publications (2)

Publication Number Publication Date
KR20020082424A KR20020082424A (ko) 2002-10-31
KR100904111B1 true KR100904111B1 (ko) 2009-06-24

Family

ID=18971232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020021528A Expired - Fee Related KR100904111B1 (ko) 2001-04-19 2002-04-19 전압 제어 회로

Country Status (5)

Country Link
US (1) US20020158679A1 (ko)
JP (1) JP4772980B2 (ko)
KR (1) KR100904111B1 (ko)
CN (1) CN100380264C (ko)
TW (1) TW584797B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004280136A (ja) * 2003-03-12 2004-10-07 Nanopower Solution Kk 過電流制御回路を有する電源回路
JP4443301B2 (ja) * 2004-05-17 2010-03-31 セイコーインスツル株式会社 ボルテージ・レギュレータ
JP4546320B2 (ja) * 2005-04-19 2010-09-15 株式会社リコー 定電圧電源回路及び定電圧電源回路の制御方法
JP4486545B2 (ja) * 2005-04-20 2010-06-23 株式会社リコー 定電圧電源回路及び定電圧電源回路の制御方法
JP4777730B2 (ja) * 2005-09-20 2011-09-21 セイコーインスツル株式会社 Ｄｃ−ｄｃコンバータ
JP2008117176A (ja) * 2006-11-06 2008-05-22 Seiko Instruments Inc 電圧制御回路
US8416547B2 (en) * 2006-11-29 2013-04-09 National Semiconductor Corporation Short circuit protection with reduced offset voltage
CN101587773B (zh) * 2008-05-20 2012-03-28 潘仁寰 滚轮成型制造设备及制造方法及所制成的微器件
KR101748726B1 (ko) * 2015-07-01 2017-06-19 엘에스산전 주식회사 회로차단기의 정전압 공급회로
JP2020042478A (ja) 2018-09-10 2020-03-19 キオクシア株式会社 半導体集積回路
JP7404666B2 (ja) 2019-06-11 2023-12-26 富士電機株式会社 集積回路、電源回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02189608A (ja) * 1989-01-18 1990-07-25 Seiko Instr Inc 電圧制御回路
JPH02266406A (ja) * 1989-04-06 1990-10-31 Seiko Instr Inc 電圧制御回路
JPH0774976A (ja) * 1993-08-31 1995-03-17 Hitachi Ltd ダイナミックフォーカス装置
JPH07248834A (ja) * 1994-03-10 1995-09-26 Mitsumi Electric Co Ltd 電源の電流制限回路
KR19980032403A (ko) * 1996-10-08 1998-07-25 쯔지하루오 직류 안정화 전원 회로의 출력 드라이브 회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6081621A (ja) * 1983-10-07 1985-05-09 Sharp Corp 電流制限回路
JPS63307511A (ja) * 1987-06-09 1988-12-15 Seiko Instr & Electronics Ltd 過電流防止回路
JPH02118810A (ja) * 1988-10-28 1990-05-07 Shindengen Electric Mfg Co Ltd ドロッパ型定電圧回路
JPH02281309A (ja) * 1989-04-24 1990-11-19 Shindengen Electric Mfg Co Ltd ドロッパ型定電圧回路
US5373226A (en) * 1991-11-15 1994-12-13 Nec Corporation Constant voltage circuit formed of FETs and reference voltage generating circuit to be used therefor
US5570060A (en) * 1995-03-28 1996-10-29 Sgs-Thomson Microelectronics, Inc. Circuit for limiting the current in a power transistor
JP4225615B2 (ja) * 1998-10-22 2009-02-18 新日本無線株式会社 短絡保護回路
JP3779838B2 (ja) * 1999-03-19 2006-05-31 新日本無線株式会社 電流制限回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02189608A (ja) * 1989-01-18 1990-07-25 Seiko Instr Inc 電圧制御回路
JPH02266406A (ja) * 1989-04-06 1990-10-31 Seiko Instr Inc 電圧制御回路
JPH0774976A (ja) * 1993-08-31 1995-03-17 Hitachi Ltd ダイナミックフォーカス装置
JPH07248834A (ja) * 1994-03-10 1995-09-26 Mitsumi Electric Co Ltd 電源の電流制限回路
KR19980032403A (ko) * 1996-10-08 1998-07-25 쯔지하루오 직류 안정화 전원 회로의 출력 드라이브 회로

Also Published As

Publication number Publication date
TW584797B (en) 2004-04-21
JP4772980B2 (ja) 2011-09-14
KR20020082424A (ko) 2002-10-31
CN1381774A (zh) 2002-11-27
CN100380264C (zh) 2008-04-09
JP2002318625A (ja) 2002-10-31
US20020158679A1 (en) 2002-10-31

Similar Documents

Publication Publication Date Title
KR100472719B1 (ko) 전압 레귤레이터의 과전류 보호 회로
JP4068022B2 (ja) 過電流検出回路及び負荷駆動回路
EP0735452A2 (en) Current-limit circuit
KR101435238B1 (ko) 볼티지 레귤레이터
KR100879835B1 (ko) 전압 레귤레이터
KR101586525B1 (ko) 전압 조정기
US6320365B1 (en) Current-limited switch with fast transient response
JPH05315852A (ja) 電流制限回路および電流制限回路用定電圧源
JPH1014099A (ja) 過電流検出回路
KR100904111B1 (ko) 전압 제어 회로
US6496049B2 (en) Semiconductor integrated circuit having a current control function
JP4443205B2 (ja) 電流駆動回路
US6388507B1 (en) Voltage to current converter with variation-free MOS resistor
US9933494B2 (en) Voltage detection circuit
KR0141157B1 (ko) 기준전압발생회로
JP6498503B2 (ja) 電流検出回路
USRE38657E1 (en) Current limitation programmable circuit for smart power actuators
US6954059B1 (en) Method and apparatus for output voltage temperature dependence adjustment of a low voltage band gap circuit
US5191279A (en) Current limiting method and apparatus
US8493097B2 (en) Current-sensing circuit
EP0789458A1 (en) Circuit with overload current protection for power transistors
US20040227545A1 (en) Method and apparatus to remotely sense the temperature of a power semiconductor
US7049875B2 (en) One-pin automatic tuning of MOSFET resistors
US7738225B2 (en) Circuit and method for limiting power to a load
US7336122B2 (en) Low power high side current monitor which operates at high voltages and method therefor

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020419

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070206

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020419

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080326

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20081030

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090415

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090615

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090615

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20120518

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130522

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130522

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140521

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140521

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20150519

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20150519

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20160517

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20170522

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20180530

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20190530

Start annual number: 11

End annual number: 11

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210326