JP2008117176A

JP2008117176A - 電圧制御回路

Info

Publication number: JP2008117176A
Application number: JP2006300002A
Authority: JP
Inventors: Takao Nakashita; 貴雄中下
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2006-11-06
Filing date: 2006-11-06
Publication date: 2008-05-22
Also published as: US20080136398A1; US20090243567A1; US7557556B2; KR20120135390A; CN101202503B; TW200832104A; KR101284477B1; US7764056B2; CN102522891A; CN101202503A; CN102522891B; KR101229642B1; KR20080041131A

Abstract

【課題】入力電圧の電圧値が大きくても短絡故障発生時の発熱量を抑制する。
【解決手段】電圧入力端子１１１に入力された入力電圧Ｖｉｎは、電圧制御用PチャネルＭＯＳトランジスタ１１０により電圧調整され、電圧調整された出力電圧Ｖｏｕｔが電圧出力端子１１２から出力される。電圧制御用PチャネルＭＯＳトランジスタ１１０は、トランジスタ制御回路１３０から送られてくる制御電圧Ｖｃに応じて電圧調整をする。短絡故障時には、トランジスタ制御用ＭＯＳトランジスタ１６０から電圧制御用PチャネルＭＯＳトランジスタ１１０に、入力電圧Ｖｉｎの電圧値が大きいほど値が大きくなる付加制御電圧Ｖａが入力されることにより、電圧制御用PチャネルＭＯＳトランジスタ１１０の抵抗値が増加して短絡電流が抑制される。このため入力電圧Ｖｉｎが大きいほど、短絡保護動作した後の保持電流の電流値や発熱量を抑制できる。
【選択図】図１

Description

本発明は電圧制御回路に関し、短絡故障が発生しても熱損傷が生じないように工夫したものである。

電圧制御回路（ボルテージレギュレータ）は、電源と被給電回路との間に接続される回路である。この電圧制御回路は、電源から電圧制御回路に入力される電圧値が変動しても、電圧制御回路から被給電回路に出力する電圧値を一定に保持するように制御を行う。

このような電圧制御回路を電源部に組み込めば、電源（例えば電池）の出力電圧が変動しても、被給電回路に一定の電圧値となっている電圧を供給することができる。したがって、携帯電話、ゲーム機、ノートパソコン等の携帯機器の電源部には、モノリシックＩＣ化された電圧制御回路が組み込まれている。

ここで、電圧制御回路の基本的な回路構成及び動作原理を、図５を参照して説明する。図５に示すように、電圧制御回路１は、電圧制御用PチャネルＭＯＳトランジスタ１０と、分圧抵抗回路２０と、トランジスタ制御回路３０を主要部材として構成されている。

電圧制御用PチャネルＭＯＳトランジスタ１０は、その入力端子（ソース）が電圧制御回路１の電圧入力端子１１に接続されており、その出力端子（ドレイン）が電圧制御回路１の電圧出力端子１２に接続されている。
電圧制御用PチャネルＭＯＳトランジスタ１０は、制御端子（ゲート）に入力される制御電圧Ｖｃの電圧値が増加すると、導通抵抗が増加し、制御端子（ゲート）に入力される制御電圧Ｖｃの電圧値が減少すると、導通抵抗が減少するという特性を有している。なお、「導通抵抗」とは、電圧制御用PチャネルＭＯＳトランジスタ１０が導通状態になったときの、入力端子（ソース）と出力端子（ドレイン）との間の抵抗を意味する。

電圧制御回路１の電圧入力端子１１には、電源（例えば電池など）から電源電圧（入力電圧）Ｖｉｎが入力される。この入力電圧Ｖｉｎは、電圧制御用PチャネルＭＯＳトランジスタ１０により電圧値が制御され、予め設定した設定電圧値となった出力電圧Ｖｏｕｔが、電圧制御回路１の電圧出力端子１２から出力される。なお、電圧制御用PチャネルＭＯＳトランジスタ１０による電圧制御手法は後述する。
また電圧出力端子１２には、被給電回路（図示省略）が接続され、この被給電回路には、設定電圧値となった電圧が供給される。

分圧抵抗回路２０は、分圧抵抗２１と分圧抵抗２２とを直列接続したものである。この分圧抵抗回路２０の一端（高電圧端）は電圧出力端子１２に接続され、他端（低電圧端）は接地電位に接続されている。
この分圧抵抗回路２０は、電圧出力端子１２から出力される出力電圧Ｖｏｕｔを、分圧抵抗２１，２２にて分圧した分圧電圧Ｖｐを出力する。分圧電圧Ｖｐは、分圧抵抗２２に印加される電圧であり、分圧抵抗２１の抵抗値をＲ₂₁、分圧抵抗２２の抵抗値をＲ₂₂とすると、次式にて示される。
Ｖｐ＝Ｖｏｕｔ・［Ｒ₂₂／（Ｒ₂₁＋Ｒ₂₂）］

トランジスタ制御回路３０は、差動増幅器（オペアンプ）３１と基準電圧源３２を有している。差動増幅器３１の非反転入力端子（＋端子）には、分圧電圧Ｖｐが入力され、差動増幅器３１の反転入力端子（−端子）には、基準電圧源３２から出力された基準電圧Ｖｒｅｆが入力される。
差動増幅器３１は、分圧電圧Ｖｐと基準電圧Ｖｒｅｆとの偏差に応じた制御電圧Ｖｃを出力する。この制御電圧Ｖｃは電圧制御用PチャネルＭＯＳトランジスタ１０のゲートに入力される。

上記構成となっている電圧制御回路（ボルテージレギュレータ）１により、電圧出力端子１２から出力される出力電圧Ｖｏｕｔの電圧値を設定値（一定値）に保つ動作原理は次の通りである。

例えば出力電圧Ｖｏｕｔの電圧値が設定値（一定値）を越えて増加すると、分圧電圧Ｖｐの電圧値も増加し、これに伴い制御電圧Ｖｃの電圧値が増加する。制御電圧Ｖｃの電圧値が増加すると、電圧制御用PチャネルＭＯＳトランジスタ１０の導通抵抗が増加し、この導通抵抗の増加により出力電圧Ｖｏｕｔが減少し、出力電圧Ｖｏｕｔの電圧値が設定値（一定値）に戻る。

逆に、例えば出力電圧Ｖｏｕｔの電圧値が設定値（一定値）よりも減少すると、分圧電圧Ｖｐの電圧値も減少し、これに伴い制御電圧Ｖｃの電圧値が減少する。制御電圧Ｖｃの電圧値が減少すると、電圧制御用PチャネルＭＯＳトランジスタ１０の導通抵抗が減少し、この導通抵抗の減少により出力電圧Ｖｏｕｔが増加し、出力電圧Ｖｏｕｔの電圧値が設定値（一定値）に戻る。

このようにして、出力電圧Ｖｏｕｔの電圧値が設定値（一定値）に保持される。なお、出力電圧Ｖｏｕｔの設定値（一定値）は次式にて示される。
Ｖｏｕｔ＝Ｖｒｅｆ・［（Ｒ₂₁＋Ｒ₂₂）／Ｒ₂₂］

ところで、電圧出力端子１２に接続される被給電回路などで短絡故障が発生すると、電圧出力端子１２の電圧の電圧値は、接地電位の電圧値または接地電位に近い電圧値にまで、急激に減少する。このように、短絡故障を原因として電圧出力端子１２の電圧値が大幅に減少すると、分圧電圧Ｖｐの電圧値、ひいては制御電圧Ｖｃの電圧値も大幅に減少する。制御電圧Ｖｃの電圧値が大幅に減少すると、電圧制御用PチャネルＭＯＳトランジスタ１０の導通抵抗が大幅に減少して、電圧制御用PチャネルＭＯＳトランジスタ１０に流れる電流の電流値が大幅に増加する。

このように、短絡故障を契機として、電圧制御用PチャネルＭＯＳトランジスタ１０に大電流が流れると、この大電流による発熱が増加し、この電圧制御回路１を組み込んだＩＣパッケージが熱的なダメージを受ける恐れがある。つまり、短絡故障を原因として、ＩＣパッケージの許容耐熱容量を越える大量の熱が発生して、電圧制御回路１等のＩＣが熱損傷する恐れがある。

そこで、短絡故障が発生しても、制御用ＭＯＳトランジスタに流れる電流を制限する短絡保護回路を付加した電圧制御回路が開発されている（例えば特許文献１参照）。

次に、短絡保護回路を付加した電圧制御回路（ボルテージレギュレータ）１Ａを、図６を参照して説明する。なお、図５と同一部分には同一符号を付し、重複する説明は省略する。

図６に示すように、この電圧制御回路（ボルテージレギュレータ）１Ａは、電圧制御用PチャネルＭＯＳトランジスタ１０、分圧抵抗回路２０、トランジスタ制御回路３０の他に、モニタ回路４０、インバート回路５０、トランジスタ制御用ＭＯＳトランジスタ６０を更に備えている。
そして、モニタ回路４０、インバート回路５０、トランジスタ制御用ＭＯＳトランジスタ６０により、短絡保護回路が構成されている。

モニタ回路４０は、モニタ用ＭＯＳトランジスタ４１とモニタ抵抗４２とを直列接続して形成されており、モニタ用ＭＯＳトランジスタ４１のドレインとモニタ抵抗４２との接続点を、モニタ電圧出力点４３としている。

このモニタ回路４０は、電圧制御用PチャネルＭＯＳトランジスタ１０に対して並列接続されている。つまり、モニタ回路４０の一端（高電圧端）は電圧制御用PチャネルＭＯＳトランジスタ１０のソースに接続されており、モニタ回路４０の他端（低電圧端）は電圧制御用PチャネルＭＯＳトランジスタ１０のドレインに接続されている。

モニタ回路４０のモニタ用ＭＯＳトランジスタ４１は、その制御端子（ゲート）に入力される電圧の電圧値が増加すると、導通抵抗が増加し、その制御端子（ゲート）に入力される電圧の電圧値が減少すると、導通抵抗が減少するという特性を有している。
このモニタ用ＭＯＳトランジスタ４１のゲートは、トランジスタ制御回路３０の差動増幅器３１の出力端子に接続されている。

更に、モニタ用ＭＯＳトランジスタ４１を、電圧制御用PチャネルＭＯＳトランジスタ１０と対比して説明すると、両ＭＯＳトランジスタ１０，４１のチャネル長は等しい。また、モニタ用ＭＯＳトランジスタ４１のチャネル幅は、電圧制御用PチャネルＭＯＳトランジスタ１０のチャネル幅に比べて小さくなっている。
ここで、「電圧制御用PチャネルＭＯＳトランジスタ１０のチャネル幅」を「モニタ用ＭＯＳトランジスタ４１のチャネル幅」で割った除算値を、チャネル幅比αとすると、チャネル幅比αは例えば１００となっている。

したがって、両ＭＯＳトランジスタ１０，４１が導通状態になっている場合には、モニタ用ＭＯＳトランジスタ４１に流れる電流の電流値は、電圧制御用PチャネルＭＯＳトランジスタ１０に流れる電流の電流値を１／α（例えば１／１００）倍した小さな電流値となる。

このため、電圧制御用PチャネルＭＯＳトランジスタ１０に流れる電流が増減した場合には、モニタ用ＭＯＳトランジスタ４１に流れる電流の電流値も増減し、しかも、両ＭＯＳトランジスタ１０，４１の電流値は比例関係を保ちつつ増減する。換言すると、電圧制御用PチャネルＭＯＳトランジスタ１０に流れる電流を、１／α（例えば１／１００）倍のスケールにして、モニタ用ＭＯＳトランジスタ４１によってモニタするようにしている。

インバート回路５０は、インバート抵抗５１とインバート用ＭＯＳトランジスタ５２とを直列接続して形成されており、インバート抵抗５１とインバート用ＭＯＳトランジスタ５２のドレインとの接続点を、インバート出力点５３としている。

このインバート回路５０は、電圧制御用PチャネルＭＯＳトランジスタ１０に対して並列接続されている。つまり、インバート回路５０の一端（高電圧端）は電圧制御用PチャネルＭＯＳトランジスタ１０のソースに接続されており、インバート回路５０の他端（低電圧端）は電圧制御用PチャネルＭＯＳトランジスタ１０のドレインに接続されている。

インバート用ＭＯＳトランジスタ５２のゲートは、モニタ回路４０のモニタ電圧出力点４３に接続されている。

トランジスタ制御用ＭＯＳトランジスタ６０は、そのソースが、電圧入力端子１１に接続され、そのドレインが、電圧制御用PチャネルＭＯＳトランジスタ１０のゲート、及び、モニタ用ＭＯＳトランジスタ４１のゲートに接続されている。そして、トランジスタ制御用ＭＯＳトランジスタ６０のゲートは、インバート回路５０のインバート出力点５３に接続されている。

トランジスタ制御用ＭＯＳトランジスタ６０は、その制御端子（ゲート）に入力される電圧の電圧値が増加すると、導通抵抗が増加し、その制御端子（ゲート）に入力される電圧の電圧値が減少すると、導通抵抗が減少するという特性を有している。

上記構成となっている電圧制御回路１Ａにおいて、トランジスタ制御回路３０から、電圧制御用PチャネルＭＯＳトランジスタ１０のゲート及びモニタ用ＭＯＳトランジスタ４１のゲートに、制御電圧Ｖｃを送ると、両ＭＯＳトランジスタ１０，４１は導通状態となる。
なお、短絡故障が発生していない通常状態では、インバート用ＭＯＳトランジスタ５２及びトランジスタ制御用ＭＯＳトランジスタ６０は遮断状態となっている。

電圧入力端子１１に入力電圧Ｖｉｎが入力され、且つ、電圧出力端子１２に被給電回路が接続されている状態において、両ＭＯＳトランジスタ１０，４１が導通状態になると、電圧制御用PチャネルＭＯＳトランジスタ１０及びモニタ用ＭＯＳトランジスタ４１に電流が流れる。
このとき、電圧制御用PチャネルＭＯＳトランジスタ１０に流れる電流をｉ₁₀、モニタ用ＭＯＳトランジスタ４１（モニタ回路４０）に流れる電流をｉ₄₀とすると、ｉ₁₀／α＝ｉ₄₀の関係が成り立っている。

一方、電圧出力端子１２に接続される被給電回路などで短絡故障が発生すると、前述したように、電圧制御用PチャネルＭＯＳトランジスタ１０に流れる電流ｉ₁₀が急増し、これに比例して、モニタ用ＭＯＳトランジスタ４１（モニタ回路４０）に流れる電流ｉ₄₀も急増する。

モニタ回路４０に流れる電流が急増すると、モニタ抵抗４２に印加されるモニタ電圧Ｖｍ（電流ｉ₄₀がモニタ抵抗４２を流れることにより発生する電圧）が急増する。このモニタ電圧Ｖｍは、モニタ電圧出力点４３を介してインバート用ＭＯＳトランジスタ５２に印加される。このため、モニタ電圧Ｖｍがインバート用ＭＯＳトランジスタ５２の閾値電圧Ｖｔを越えると、インバート用ＭＯＳトランジスタ５２は導通する。

このようにして、インバート用ＭＯＳトランジスタ５２が導通すると、インバート出力点５３の電位は、高電位（電圧入力端子１１の電位と同等な電圧）から低電位（電圧出力端子１２の電位（接地電位）と同等な電位）に変化する。
インバート出力点５３の電位が、高電位から低電位に変化（反転）すると、トランジスタ制御用ＭＯＳトランジスタ６０のゲートに入力される電位も、高電位から低電位に変化し、トランジスタ制御用ＭＯＳトランジスタ６０の導通抵抗が低くなる。

トランジスタ制御用ＭＯＳトランジスタ６０の導通抵抗が低くなると、このＭＯＳトランジスタ６０は、ソースに入力された入力電圧Ｖｉｎを、導通抵抗の値に応じて電圧値を調整し、電圧値を調整した付加制御電圧Ｖａを、ドレインから出力する。この付加制御電圧Ｖａは電圧制御用PチャネルＭＯＳトランジスタ１０のゲートに入力される。

結局、短絡故障が発生した時には、電圧制御用PチャネルＭＯＳトランジスタ１０のゲートには、トランジスタ制御回路３０から出力された制御電圧Ｖｃが印加されるのみならず、トランジスタ制御用ＭＯＳトランジスタ６０から出力された付加制御電圧Ｖａも印加される。

このように、電圧制御用PチャネルＭＯＳトランジスタ１０に、制御電圧Ｖｃのみならず付加制御電圧Ｖａも印加されるため、電圧制御用PチャネルＭＯＳトランジスタ１０の導通抵抗が急激に増加する。電圧制御用PチャネルＭＯＳトランジスタ１０の導通抵抗が急激に増加するため、電圧制御用PチャネルＭＯＳトランジスタ１０に流れる電流ｉ₁₀も急激に抑制され、電流ｉ₁₀の電流値が低下する。

この結果、短絡故障が発生しても、電圧制御用PチャネルＭＯＳトランジスタ１０に流れる電流の電流値を抑制することができ、短絡電流による熱的なダメージの発生を防止するようにしている。

図７は、短絡保護回路を付加した電圧制御回路１Ａにおける、電圧制御用PチャネルＭＯＳトランジスタ１０に流れる電流（電圧出力端子１２から出力される出力電流）と、電圧出力端子１２から出力される出力電圧Ｖｏｕｔとの関係を示す特性図である。

図７に示すように、出力電流が最大電流Ｉｍになっている状態において、出力電圧Ｖｏｕｔが低下してくると電圧低下に伴い出力電流も低下する。そして、出力電圧Ｖｏｕｔが零になったとき、即ち、電圧出力端子１２が接地電位と短絡したときには、出力電流は保持電流Ｉｓとなる。
図７に示す電圧−電流特性は、片仮名の「フ」に似ていることから、「フの字特性」と呼ばれている。

上記「フの字特性」は、インバート用ＭＯＳトランジスタ５２のソース電位（電圧出力端子１２の電位）と接地電位とが異なるため、インバート用ＭＯＳトランジスタ５２の閾値電圧が、バックゲート効果により変動することにより生じるものである。

ここで、インバート用ＭＯＳトランジスタ５２の閾値電圧をＶｔ、バックゲート効果による閾値電圧の変動分をΔＶｔ、モニタ抵抗４２の抵抗をＲ₄₂とすると、最大電流Ｉｍ及び保持電流Ｉｓは、それぞれ、次のように表される。
Ｉｍ＝（Ｖｔ＋ΔＶｔ）／Ｒ₄₂
Ｉｓ＝Ｖｔ／Ｒ₄₂

特公平７−７４９７６号公報

図６に示す従来の電圧制御回路１Ａでは、短絡故障が発生した場合には、電圧制御用PチャネルＭＯＳトランジスタ１０の抵抗値を大きくするように制御して、電圧制御回路１Ａに流れる電流（電圧制御用PチャネルＭＯＳトランジスタ１０に流れる電流）の電流値を抑制している。具体的には、短絡故障発生時に電圧制御回路１Ａに流れる電流（電圧制御用PチャネルＭＯＳトランジスタ１０に流れる電流）の電流値が、保持電流Ｉｓで示す電流値となるようにしている。

このため、短絡故障が継続している場合には、電圧制御回路１Ａには、次式（１）で示す電力に相当する熱が発生し続ける。
［入力電圧Ｖｉｎ］×［保持電流Ｉｓ］・・・・（１）
しかも、図６に示す実施例では保持電流Ｉｓの電流値は、予め設定した電流値（図７参照）に固定されている。

ところで、電圧制御回路は各種の産業分野（例えば車載レギュレータや大電流レギュレータ等の分野）で使用されており、適用する産業分野によっては、電圧制御回路の電圧入力端子に入力される入力電圧の電圧値が大きくなってきている。

電圧制御回路に入力される入力電圧の電圧値が大きい場合には、電圧制御回路に流れる電流の電流値を、保持電流Ｉｓで示す電流値に抑制したとしても、式（１）から分かるように、発生電力（Ｖｉｎ×Ｉｓ）が大きくなり、電圧制御回路を組み込んだＩＣパッケージの発熱量が大きくなる。
しかし、ＩＣパッケージの許容耐熱容量自体は、従前のままである。

この結果、電圧制御回路に入力される入力電圧の電圧値が大きい場合には、ＩＣパッケージの許容耐熱容量を越える熱が発生して、電圧制御回路等のＩＣが熱損傷することが懸念されていた。

本発明は、上記従来技術に鑑み、電圧制御回路に入力される入力電圧の電圧値が大きくても、短絡故障時の発熱を抑えて熱損傷を防止することができる、信頼性の高い電圧制御回路を提供することを目的とする。

上記課題を解決する本発明の構成は、外部から入力電圧が入力される電圧入力端子に、電圧制御用ＭＯＳトランジスタの入力端子が接続され、前記電圧制御用ＭＯＳトランジスタの出力端子が、電圧出力端子に接続されており、
前記電圧出力端子から出力される出力電圧の電圧値を検出し、この出力電圧の電圧値が予め設定した設定電圧値となるように、前記電圧制御用ＭＯＳトランジスタの制御端子に送る制御電圧の電圧値を制御するトランジスタ制御手段を備えた電圧制御回路において、
入力端子が前記電圧入力端子に接続され、出力端子が前記電圧制御用ＭＯＳトランジスタの制御端子に接続されており、制御端子の電圧が高電位から低電位になると、前記電圧制御用ＭＯＳトランジスタの導通抵抗を増加させる付加制御電圧を、前記電圧制御用ＭＯＳトランジスタの制御端子に送るトランジスタ制御用ＭＯＳトランジスタと、
モニタ用ＭＯＳトランジスタと可変抵抗器であるモニタ抵抗とを直列接続して形成されており、前記電圧制御用ＭＯＳトランジスタに対して並列接続されたモニタ回路と、
前記モニタ抵抗に印加されるモニタ電圧が入力端子に入力され、このモニタ電圧が予め設定した閾値をこえると、出力端子の電圧が高電位から低電位に変化するインバート回路と、
前記電圧入力端子に入力される前記入力電圧の電圧値を検出しており、前記入力電圧の電圧値が増加すると前記モニタ抵抗の抵抗値を増加させ、前記入力電圧の電圧値が減少すると前記モニタ抵抗の抵抗値を減少させる電圧検出・抵抗調整器を備えたことを特徴とする。

また本発明の構成は、外部から入力電圧が入力される電圧入力端子に、電圧制御用ＭＯＳトランジスタの入力端子が接続され、前記電圧制御用ＭＯＳトランジスタの出力端子が、電圧出力端子に接続されており、
前記電圧出力端子から出力される出力電圧の電圧値を検出し、この出力電圧の電圧値が予め設定した設定電圧値となるように、前記電圧制御用ＭＯＳトランジスタの制御端子に送る制御電圧の電圧値を制御するトランジスタ制御手段を備えた電圧制御回路において、
入力端子が前記電圧入力端子に接続され、出力端子が前記電圧制御用ＭＯＳトランジスタの制御端子に接続されており、制御端子の電圧が高電位から低電位になると、前記電圧制御用ＭＯＳトランジスタの導通抵抗を増加させる付加制御電圧を、前記電圧制御用ＭＯＳトランジスタの制御端子に送るトランジスタ制御用ＭＯＳトランジスタと、
モニタ用ＭＯＳトランジスタと抵抗値が固定されたモニタ抵抗とを直列接続して形成されており、前記電圧制御用ＭＯＳトランジスタに対して並列接続されたモニタ回路と、
前記モニタ抵抗に印加されるモニタ電圧が入力端子に入力され、このモニタ電圧が予め設定した閾値をこえると、出力端子の電圧が高電位から低電位に変化するインバート回路と、
第１のカレントミラートランジスタが介装されこのカレントミラートランジスタを流通した電流を前記モニタ抵抗に流す第１のラインと、第２のカレントミラートランジスタと入力電圧変換抵抗が直列状態となって介装されており、一端が前記電圧入力端子に接続され他端が接地電位に接続された第２のラインとを有するカレントミラー回路を備えたことを特徴とする。

本発明では、入力電圧の電圧値が変動しても出力電圧の電圧値が設定電圧値となるように、電圧制御用ＭＯＳトランジスタの導通抵抗を調整し、更に、短絡故障時には、電圧制御用ＭＯＳトランジスタの導通抵抗を通常時よりも増加させる短絡保護動作をすることにより、短絡時に流れる短絡電流を抑制している。しかも、入力電圧の電圧値が大きくなればなる程、短絡電流の値が小さい状態で、短絡保護動作を開始するようにしている。
この結果、短絡保護動作後に電圧制御回路に流れる電流（保持電流）の値は、入力電圧の電圧値が大きくなるほど、小さくなる。このため、入力電圧が大きい場合であっても、短絡時に生じる発熱量（＝入力電圧×保持電流）を抑えることができ、熱損傷が発生せず、製品信頼性が向上する。

以下に本発明を実施するための最良の形態を実施例に基づき詳細に説明する。

＜実施例１の回路構成＞
本発明の実施例１に係る電圧制御回路（ボルテージレギュレータ）１０１を、図１を参照して説明する。この電圧制御回路１０１は、モノリシックＩＣ化された回路であり、電圧制御用PチャネルＭＯＳトランジスタ１１０と、分圧抵抗回路１２０と、トランジスタ制御回路１３０と、モニタ回路１４０と、インバート回路１５０と、トランジスタ制御用ＭＯＳトランジスタ１６０と、電圧検出・抵抗調整器１７０を主要部材として構成されている。
そして、分圧抵抗回路１２０と、トランジスタ制御回路１３０により、電圧制御用PチャネルＭＯＳトランジスタ１１０に送る制御電圧Ｖｃの電圧値を制御するトランジスタ制御手段が構成されている。

電圧制御用PチャネルＭＯＳトランジスタ１１０は、その入力端子（ソース）が電圧制御回路１０１の電圧入力端子１１１に接続されており、その出力端子（ドレイン）が電圧制御回路１０１の電圧出力端子１１２に接続されている。
電圧制御用PチャネルＭＯＳトランジスタ１１０は、制御端子（ゲート）に入力される制御電圧の電圧値が増加すると、導通抵抗が増加し、制御端子（ゲート）に入力される制御電圧の電圧値が減少すると、導通抵抗が減少するという特性を有している。

電圧制御回路１０１の電圧入力端子１１１には、電源（例えば電池など）から電源電圧（入力電圧）Ｖｉｎが入力される。この入力電圧Ｖｉｎは、電圧制御用PチャネルＭＯＳトランジスタ１１０により電圧値が制御され、予め設定した設定電圧値となった出力電圧Ｖｏｕｔが、電圧制御回路１０１の電圧出力端子１１２から出力される。
また電圧出力端子１１２には、被給電回路（図示省略）が接続され、この被給電回路には、設定電圧値となった電圧が供給される。

分圧抵抗回路１２０は、分圧抵抗１２１と分圧抵抗１２２とを直列接続したものである。この分圧抵抗回路１２０の一端（高電圧端）は電圧出力端子１１２に接続され、他端（低電圧端）は接地電位に接続されている。
この分圧抵抗回路１２０は、電圧出力端子１１２から出力される出力電圧Ｖｏｕｔを、分圧抵抗１２１，１２２にて分圧した分圧電圧Ｖｐを出力する。分圧電圧Ｖｐは、分圧抵抗１２２に印加される電圧であり、分圧抵抗１２１の抵抗値をＲ₁₂₁、分圧抵抗１２２の抵抗値をＲ₁₂₂とすると、次式にて示される。
Ｖｐ＝Ｖｏｕｔ・［Ｒ₁₂₂／（Ｒ₁₂₁＋Ｒ₁₂₂）］

トランジスタ制御回路１３０は、差動増幅器（オペアンプ）１３１と基準電圧源１３２を有している。差動増幅器１３１の非反転入力端子（＋端子）には、分圧電圧Ｖｐが入力され、差動増幅器１３１の反転入力端子（−端子）には、基準電圧源１３２から出力された基準電圧Ｖｒｅｆが入力される。
差動増幅器１３１は、分圧電圧Ｖｐと基準電圧Ｖｒｅｆとの偏差に応じた制御電圧Ｖｃを出力する。この制御電圧Ｖｃは電圧制御用PチャネルＭＯＳトランジスタ１１０のゲートに入力される。

モニタ回路１４０は、モニタ用ＭＯＳトランジスタ１４１と可変抵抗器であるモニタ抵抗１４２とを直列接続して形成されており、モニタ用ＭＯＳトランジスタ１４１のドレインとモニタ抵抗１４２との接続点を、モニタ電圧出力点１４３としている。

このモニタ回路１４０は、電圧制御用PチャネルＭＯＳトランジスタ１１０に対して並列接続されている。つまり、モニタ回路１４０の一端（高電圧端）は電圧制御用PチャネルＭＯＳトランジスタ１１０のソースに接続されており、モニタ回路１４０の他端（低電圧端）は電圧制御用PチャネルＭＯＳトランジスタ１１０のドレインに接続されている。

モニタ回路１４０のモニタ用ＭＯＳトランジスタ１４１は、その制御端子（ゲート）に入力される電圧の電圧値が増加すると、導通抵抗が増加し、その制御端子（ゲート）に入力される電圧の電圧値が減少すると、導通抵抗が減少するという特性を有している。
このモニタ用ＭＯＳトランジスタ１４１のゲートは、トランジスタ制御回路１３０の差動増幅器１３１の出力端子に接続されている。

更に、モニタ用ＭＯＳトランジスタ１４１を、電圧制御用PチャネルＭＯＳトランジスタ１１０と対比して説明すると、両ＭＯＳトランジスタ１１０，１４１のチャネル長は等しい。また、モニタ用ＭＯＳトランジスタ１４１のチャネル幅は、電圧制御用PチャネルＭＯＳトランジスタ１１０のチャネル幅に比べて小さくなっている。
ここで、「電圧制御用PチャネルＭＯＳトランジスタ１１０のチャネル幅」を「モニタ用ＭＯＳトランジスタ１４１のチャネル幅」で割った除算値を、チャネル幅比αとすると、チャネル幅比αは例えば１００となっている。

したがって、両ＭＯＳトランジスタ１１０，１４１が導通状態になっている場合には、モニタ用ＭＯＳトランジスタ１４１に流れる電流の電流値は、電圧制御用PチャネルＭＯＳトランジスタ１１０に流れる電流の電流値を１／α（例えば１／１００）倍した小さな電流値となる。

このため、電圧制御用PチャネルＭＯＳトランジスタ１１０に流れる電流が増減した場合には、モニタ用ＭＯＳトランジスタ１４１に流れる電流の電流値も増減し、しかも、両ＭＯＳトランジスタ１１０，１４１の電流値は比例関係を保ちつつ増減する。換言すると、電圧制御用PチャネルＭＯＳトランジスタ１１０に流れる電流を、１／α（例えば１／１００）倍のスケールにして、モニタ用ＭＯＳトランジスタ１４１によってモニタするようにしている。

インバート回路１５０は、インバート素子１５１により構成されている。
なお、インバート回路１５０を、図６に示すのと同様に、インバート抵抗とインバート用ＭＯＳトランジスタを直列接続して構成することもできる。

このインバート回路１５０（インバート素子１５１）の入力端子はモニタ電圧出力点１４３に接続され、インバート回路１５０（インバート素子１５１）の出力端子はトランジスタ制御用ＭＯＳトランジスタ１６０のゲートに接続されている。
インバート素子１５１には閾値電圧Ｖｔが設定されており、このインバート素子１５１の入力端の電圧が閾値電圧Ｖｔを越えると、インバート素子１５１の出力端の電位が高電位から低電位に変化するようになっている。

トランジスタ制御用ＭＯＳトランジスタ１６０は、そのソースが、電圧入力端子１１１に接続され、そのドレインが、電圧制御用PチャネルＭＯＳトランジスタ１１０のゲート、及び、モニタ用ＭＯＳトランジスタ１４１のゲートに接続されている。

トランジスタ制御用ＭＯＳトランジスタ１６０は、その制御端子（ゲート）に入力される電圧の電圧値が増加すると、導通抵抗が増加し、その制御端子（ゲート）に入力される電圧の電圧値が減少すると、導通抵抗が減少するという特性を有している。

電圧検出・抵抗調整器１７０は、電圧入力端子１１１に入力される入力電圧Ｖｉｎの電圧値を検出し、この入力電圧Ｖｉｎの電圧値に応じて、可変抵抗器であるモニタ抵抗１４２の抵抗値を調整する。
例えば、図２に示すように、入力電圧Ｖｉｎの電圧値が大きくなるとモニタ抵抗１４２の抵抗値を大きくし、入力電圧Ｖｉｎの電圧値が小さくなるとモニタ抵抗１４２の抵抗値を小さくするように、抵抗値制御をする。

＜定常時の動作＞
次に、上記構成となっている電圧制御回路１０１の定常時（短絡故障が生じていない状態）の動作を説明する。
トランジスタ制御回路１３０から、電圧制御用PチャネルＭＯＳトランジスタ１１０のゲート及びモニタ用ＭＯＳトランジスタ１４１のゲートに、制御電圧Ｖｃを送ると、両ＭＯＳトランジスタ１１０，１４１は導通状態となる。
なお、短絡故障が発生していない通常状態では、トランジスタ制御用ＭＯＳトランジスタ１６０は遮断状態となっている。

電圧入力端子１１１に入力電圧Ｖｉｎが入力され、且つ、電圧出力端子１１２に被給電回路が接続されている状態において、両ＭＯＳトランジスタ１１０，１４１が導通状態になると、電圧制御用PチャネルＭＯＳトランジスタ１１０及びモニタ用ＭＯＳトランジスタ１４１に電流が流れる。
このとき、電圧制御用PチャネルＭＯＳトランジスタ１１０に流れる電流をｉ₁₁₀、モニタ用ＭＯＳトランジスタ１４１（モニタ回路１４０）に流れる電流をｉ₁₄₀とすると、ｉ₁₁₀／α＝ｉ₁₄₀の関係が成り立っている。

ここで、電圧制御回路１０１の電圧出力端子１１２から出力される出力電圧Ｖｏｕｔの電圧値を設定値（一定値）に保つ動作を説明する。

例えば出力電圧Ｖｏｕｔの電圧値が設定値（一定値）を越えて増加すると、分圧電圧Ｖｐの電圧値も増加し、これに伴い制御電圧Ｖｃの電圧値が増加する。制御電圧Ｖｃの電圧値が増加すると、電圧制御用PチャネルＭＯＳトランジスタ１１０の導通抵抗が増加し、この導通抵抗の増加により出力電圧Ｖｏｕｔが減少し、出力電圧Ｖｏｕｔの電圧値が設定値（一定値）に戻る。

このようにして、出力電圧Ｖｏｕｔの電圧値が設定値（一定値）に保持される。なお、出力電圧Ｖｏｕｔの設定値（一定値）は次式にて示される。なお、Ｒ₁₂₁は分圧抵抗１２１の抵抗値であり、Ｒ₁₂₂は分圧抵抗１２２の抵抗値である。
Ｖｏｕｔ＝Ｖｒｅｆ・［（Ｒ₁₂₁＋Ｒ₁₂₂）／Ｒ₁₂₂］

＜短絡故障発生時の動作＞
次に、電圧制御回路１０１の短絡故障発生時の動作を説明する。
電圧出力端子１１２に接続される被給電回路などで短絡故障が発生すると、前述した従来技術と同様に、電圧制御用PチャネルＭＯＳトランジスタ１１０に流れる電流ｉ₁₁₀が急増し、これに比例して、モニタ用ＭＯＳトランジスタ１４１（モニタ回路１４０）に流れる電流ｉ₁₄₀も急増する。

モニタ回路１４０に流れる電流が急増すると、モニタ抵抗１４２に印加されるモニタ電圧Ｖｍ（電流ｉ₁₄₀がモニタ抵抗１４２を流れることにより発生する電圧）が急増する。このモニタ電圧Ｖｍの電圧値は、電流ｉ₁₄₀の電流値が同一であっても、可変抵抗器であるモニタ抵抗１４２の抵抗値が大きいときには大きくなり、モニタ抵抗１４２の抵抗値が小さいときには小さくなる。

本実施例では、電圧検出・抵抗調整器１７０により、入力電圧Ｖｉｎの電圧値が大きくなるとモニタ抵抗１４２の抵抗値を大きくし、入力電圧Ｖｉｎの電圧値が小さくなるとモニタ抵抗１４２の抵抗値を小さくするように、抵抗値制御をしている。

したがって、入力電圧Ｖｉｎの電圧値が小さいときには、モニタ抵抗１４２の抵抗値が小さくなっているため、電流ｉ₁₁₀ひいては電流ｉ₁₄₀の電流値がある値を越えて増加することを条件に、モニタ電圧Ｖｍの電圧値が、インバート素子１５１の閾値電圧Ｖｔよりも大きくなる。
一方、入力電圧Ｖｉｎの電圧値が大きいときには、モニタ抵抗１４２の抵抗値が大きくなっているため、電流ｉ₁₁₀ひいては電流ｉ₁₄₀の電流値がそれほど増加しなくても、モニタ電圧Ｖｍの電圧値が、インバート素子１５１の閾値電圧Ｖｔよりも大きくなる。

つまり、入力電圧Ｖｉｎの電圧値が大きくなればなるほど、電流ｉ₁₁₀ひいては電流ｉ₁₄₀の電流値がより小さい状態で、モニタ電圧Ｖｍの電圧値がインバート素子１５１の閾値電圧Ｖｔを越える。

モニタ電圧Ｖｍの電圧値がインバート素子１５１の閾値電圧Ｖｔよりも大きくなると、インバート素子１５１の出力端子の電位が、高電位から低電位に変化する。
このようにして、インバート素子１５１の出力端子の電位が、高電位から低電位に変化（反転）すると、トランジスタ制御用ＭＯＳトランジスタ１６０のゲートに入力される電位も、高電位から低電位に変化し、トランジスタ制御用ＭＯＳトランジスタ１６０の導通抵抗が低くなる。

トランジスタ制御用ＭＯＳトランジスタ１６０の導通抵抗が低くなると、このＭＯＳトランジスタ１６０は、ソースに入力された入力電圧Ｖｉｎを、導通抵抗の抵抗値に応じて電圧値を調整し、電圧値を調整した付加制御電圧Ｖａを、ドレインから出力する。この付加制御電圧Ｖａは電圧制御用PチャネルＭＯＳトランジスタ１１０のゲートに入力される。

結局、短絡故障が発生した時には、電圧制御用PチャネルＭＯＳトランジスタ１１０のゲートには、トランジスタ制御回路１３０から出力された制御電圧Ｖｃが印加されるのみならず、トランジスタ制御用ＭＯＳトランジスタ１６０から出力された付加制御電圧Ｖａも印加される。

このように、電圧制御用PチャネルＭＯＳトランジスタ１１０に、制御電圧Ｖｃのみならず付加制御電圧Ｖａも印加されるため、電圧制御用PチャネルＭＯＳトランジスタ１１０の導通抵抗が急激に増加する。電圧制御用PチャネルＭＯＳトランジスタ１１０の導通抵抗が急激に増加するため、電圧制御用PチャネルＭＯＳトランジスタ１１０に流れる電流ｉ₁₁₀も急激に抑制され、電流ｉ₁₁₀の電流値が低下する。

この結果、短絡故障が発生しても、電圧制御用PチャネルＭＯＳトランジスタ１１０に流れる電流の電流値を抑制することができ、短絡電流による熱的なダメージの発生を防止するようにしている。

しかも、入力電圧Ｖｉｎの電圧値が大きくなればなるほど、電流ｉ₁₁₀ひいては電流ｉ₁₄₀の電流値がより小さい状態で、モニタ電圧Ｖｍの電圧値がインバート素子１５１の閾値電圧Ｖｔを越え、電圧制御用PチャネルＭＯＳトランジスタ１１０に流れる電流ｉ₁₁₀を抑制する制御が開始される。
したがって、入力電圧Ｖｉｎの電圧値が大きいほど、保持電流Ｉｓが小さくなる。

図３は、電圧制御回路１０１における、電圧制御用PチャネルＭＯＳトランジスタ１１０に流れる電流（電圧出力端子１１２から出力される出力電流）と、電圧出力端子１１２から出力される出力電圧Ｖｏｕｔとの関係を示す特性図である。

図３において、特性曲線Ｉは入力電圧Ｖｉｎの電圧値が「小」のときの「フの字特性」を示しており、特性ＩＩは入力電圧Ｖｉｎの電圧値が「中」のときの「フの字特性」を示しており、特性ＩＩＩは入力電圧Ｖｉｎの電圧値が「大」のときの「フの字特性」を示している。
なお図３では３本の「フの字特性」のみを示しているが、入力電圧Ｖｉｎの電圧値の増減に応じて、「フの字特性」もシフトしていく。図３で説明すると、入力電圧Ｖｉｎの電圧値が増加するにしたがい、「フの字特性」が次第に左側にシフトしていき、保持電流Ｉｓが次第に小さくなる。

図３からも分かるように、入力電圧Ｖｉｎが大きくなるにつれて、保持電流Ｉｓが小さくなる。
短絡故障が継続している場合には、電圧制御回路１０１には、次式（２）で示す電力に相当する熱が発生する。
［入力電圧Ｖｉｎ］×［保持電流Ｉｓ］・・・・（２）

本実施例では、入力電圧Ｖｉｎが大きいときには、保持電流Ｉｓが小さくなるため、入力電圧Ｖｉｎが大きくても、式（２）で示す電力値は、入力電圧Ｖｉｎが小さいときと比べて、大きく変化することはない。
したがって、電圧入力端子１１１に入力される入力電圧Ｖｉｎが大きくなっても、短絡故障時における、電圧制御回路１０１の発熱量は、この電圧制御回路１０１を組み込んだＩＣパッケージの許容耐熱容量を越えることはない。

この結果、実施例１に係る電圧制御回路１０１を、高電圧仕様のボルテージレギュレータとして使用しても、短絡時の熱損傷が発生せず、製品信頼性が高くなる。

＜実施例２の回路構成＞
本発明の実施例２に係る電圧制御回路２０１を、図４を参照して説明する。なお、図１に示す実施例１と同一機能を果たす部分には同一符号を付し、重複する説明は省略する。

この電圧制御回路２０１は、モノリシックＩＣ化された回路であり、電圧制御用PチャネルＭＯＳトランジスタ１１０と、分圧抵抗回路１２０と、トランジスタ制御回路１３０と、モニタ回路１４０Ａと、インバート回路１５０と、カレントミラー回路２１０を主要部材として構成されている。

モニタ回路１４０Ａは、モニタ用ＭＯＳトランジスタ１４１と固定抵抗であるモニタ抵抗１４２Ａとを直列接続して形成されており、モニタ用ＭＯＳトランジスタ１４１のドレインとモニタ抵抗１４２Ａとの接続点を、モニタ電圧出力点１４３としている。

カレントミラー回路２１０は、第１ライン２１１と第２ライン２１２を有しており、第１ライン２１１にはカレントミラーＭＯＳトランジスタ２１３が介装され、第２ライン２１２にはカレントミラーＭＯＳトランジスタ２１４と入力電圧変換抵抗２１５が直列状態となって介装されている。
カレントミラーＭＯＳトランジスタ２１３のゲートと、カレントミラーＭＯＳトランジスタ２１４のゲートは接続されている。またカレントミラーＭＯＳトランジスタ２４１は、そのゲートとドレインが接続されている。

カレントミラー回路２１０の第１ライン２１１は、その一端（高電位端）が電圧入力端子１１１に接続されており、その他端（低電位端）がモニタ電圧出力端１４３に接続されている。
カレントミラー回路２１０の第２ライン２１２は、その一端（高電位端）が電圧入力端子１１１に接続されており、その他端（低電位端）が接地電位に接続されている。

このカレントミラー回路２１０では、第２ライン２１２に流れる電流ｉ₂₁₂の電流値が小さくなるように、入力電圧変換抵抗２１５の抵抗値を大きくしている。また第１ライン２１１に流れる電流ｉ₂₁₁の電流値は、第２ライン２１２に流れる電流ｉ₂₁₂の電流値よりも大きく、第１ライン２１１に流れる電流ｉ₂₁₁の電流値は、第２ライン２１２に流れる電流ｉ₂₁₂の電流値に比例している。
そして、第１ライン２１１の他端（低電圧端）から出力された電流ｉ₂₁₁は、モニタ抵抗１４２Ａを流れる。

他の部分の構成は、図１に示す実施例１と同様である。

＜短絡故障発生時の動作＞
次に、上記構成となっている電圧制御回路２０１の短絡故障発生時の動作を説明する。
電圧出力端子１１２に接続される被給電回路などで短絡故障が発生すると、前述した従来技術と同様に、電圧制御用PチャネルＭＯＳトランジスタ１１０に流れる電流ｉ₁₁₀が急増し、これに比例して、モニタ用ＭＯＳトランジスタ１４１（モニタ回路１４０Ａ）に流れる電流ｉ₁₄₀も急増する。

また、カレントミラー回路２１０の第２ライン２１２に流れる電流ｉ₂₁₂の電流値が急増し、これに併せて、第１ライン２１１に流れる電流ｉ₂₁₁の電流値も急増する。
しかも、電流ｉ₂₁₁及び電流ｉ₂₁₂の電流値は、入力電圧Ｖｉｎの電圧値が大きくなるほど、大きくなる。

モニタ抵抗１４２Ａに流れる電流ｉ₁₄₀及び電流ｉ₂₁₁の電流値が急増すると、モニタ抵抗１４２Ａに印加されるモニタ電圧Ｖｍ（電流ｉ₁₄₀及び電流ｉ₂₁₁がモニタ抵抗１４２Ａを流れることにより発生する電圧）が急増する。
この場合、入力電圧Ｖｉｎの電圧値が大きくなるほど、電流ｉ₂₁₁の電流値が大きくなるので、入力電圧Ｖｉｎの電圧値が大きいほど、モニタ電圧Ｖｍの増加割合が大きくなる。

したがって、入力電圧Ｖｉｎの電圧値が小さいときには、電流ｉ₂₁₁が小さくなっているため、電流ｉ₁₁₀ひいては電流ｉ₁₄₀の電流値がある値を越えて増加することを条件に、モニタ電圧Ｖｍの電圧値が、インバート素子１５１の閾値電圧Ｖｔよりも大きくなる。
一方、入力電圧Ｖｉｎの電圧値が大きいときには、電流ｉ₂₁₁が大きくなっているため、電流ｉ₁₁₀ひいては電流ｉ₁₄₀の電流値がそれほど増加しなくても、モニタ電圧Ｖｍの電圧値が、インバート素子１５１の閾値電圧Ｖｔよりも大きくなる。

本実施例では、入力電圧Ｖｉｎが大きいときには、保持電流Ｉｓが小さくなるため、入力電圧Ｖｉｎが大きくても、前述した式（２）で示す電力値は、入力電圧Ｖｉｎが小さいときと比べて、大きく変化することはない。
したがって、電圧入力端子１１１に入力される入力電圧Ｖｉｎが大きくなっても、短絡故障時における、電圧制御回路２０１の発熱量は、この電圧制御回路２０１を組み込んだＩＣパッケージの許容耐熱容量を越えることはない。

この結果、実施例２に係る電圧制御回路２０１を、高電圧仕様のボルテージレギュレータとして使用しても、短絡時の熱損傷が発生せず、製品信頼性が高くなる。

本発明の電圧制御回路は、携帯電話等の携帯機器の電源部のみならず、使用環境温度が高い車載レギュレータや、大電流を流す大電流レギュレータなどに、適用することができる。

本発明の実施例１に係る電圧制御回路を示す回路図である。電圧検出・抵抗調整器による抵抗値制御特性を示す特性図である。実施例１における出力電流と出力電圧との関係を示す特性図である。本発明の実施例２に係る電圧制御回路を示す回路図である。電圧制御回路の基本構成を示す回路図である。従来の電圧制御回路を示す回路図である。従来技術における出力電流と出力電圧との関係を示す特性図である。

符号の説明

１０１，２０１電圧制御回路
１１０制御用ＰチャネルＭＯＳトランジスタ
１１１電圧入力端子
１１２電圧出力端子
１２０分圧抵抗回路
１３０トランジスタ制御回路
１４０，１４０Ａモニタ回路
１５０インバート回路
１６０トランジスタ制御用ＭＯＳトランジスタ
１７０電圧検出・抵抗調整回路
２１０カレントミラー回路

Claims

外部から入力電圧が入力される電圧入力端子に、電圧制御用ＭＯＳトランジスタの入力端子が接続され、前記電圧制御用ＭＯＳトランジスタの出力端子が、電圧出力端子に接続されており、
前記電圧出力端子から出力される出力電圧の電圧値を検出し、この出力電圧の電圧値が予め設定した設定電圧値となるように、前記電圧制御用ＭＯＳトランジスタの制御端子に送る制御電圧の電圧値を制御するトランジスタ制御手段を備えた電圧制御回路において、
入力端子が前記電圧入力端子に接続され、出力端子が前記電圧制御用ＭＯＳトランジスタの制御端子に接続されており、制御端子の電圧が高電位から低電位になると、前記電圧制御用ＭＯＳトランジスタの導通抵抗を増加させる付加制御電圧を、前記電圧制御用ＭＯＳトランジスタの制御端子に送るトランジスタ制御用ＭＯＳトランジスタと、
モニタ用ＭＯＳトランジスタと可変抵抗器であるモニタ抵抗とを直列接続して形成されており、前記電圧制御用ＭＯＳトランジスタに対して並列接続されたモニタ回路と、
前記モニタ抵抗に印加されるモニタ電圧が入力端子に入力され、このモニタ電圧が予め設定した閾値をこえると、出力端子の電圧が高電位から低電位に変化するインバート回路と、
前記電圧入力端子に入力される前記入力電圧の電圧値を検出しており、前記入力電圧の電圧値が増加すると前記モニタ抵抗の抵抗値を増加させ、前記入力電圧の電圧値が減少すると前記モニタ抵抗の抵抗値を減少させる電圧検出・抵抗調整器を備えたことを特徴とする電圧制御回路。
外部から入力電圧が入力される電圧入力端子に、電圧制御用ＭＯＳトランジスタの入力端子が接続され、前記電圧制御用ＭＯＳトランジスタの出力端子が、電圧出力端子に接続されており、
前記電圧出力端子から出力される出力電圧の電圧値を検出し、この出力電圧の電圧値が予め設定した設定電圧値となるように、前記電圧制御用ＭＯＳトランジスタの制御端子に送る制御電圧の電圧値を制御するトランジスタ制御手段を備えた電圧制御回路において、
入力端子が前記電圧入力端子に接続され、出力端子が前記電圧制御用ＭＯＳトランジスタの制御端子に接続されており、制御端子の電圧が高電位から低電位になると、前記電圧制御用ＭＯＳトランジスタの導通抵抗を増加させる付加制御電圧を、前記電圧制御用ＭＯＳトランジスタの制御端子に送るトランジスタ制御用ＭＯＳトランジスタと、
モニタ用ＭＯＳトランジスタと抵抗値が固定されたモニタ抵抗とを直列接続して形成されており、前記電圧制御用ＭＯＳトランジスタに対して並列接続されたモニタ回路と、
前記モニタ抵抗に印加されるモニタ電圧が入力端子に入力され、このモニタ電圧が予め設定した閾値をこえると、出力端子の電圧が高電位から低電位に変化するインバート回路と、
第１のカレントミラートランジスタが介装されこのカレントミラートランジスタを流通した電流を前記モニタ抵抗に流す第１のラインと、第２のカレントミラートランジスタと入力電圧変換抵抗が直列状態となって介装されており、一端が前記電圧入力端子に接続され他端が接地電位に接続された第２のラインとを有するカレントミラー回路を備えたことを特徴とする電圧制御回路。