JP2013130937A - 定電圧回路及び電子機器 - Google Patents

Abstract

【課題】負荷の急増により出力電圧のアンダーシュートが発生した際に出力電圧が電流保護回路にトラップされて設定電圧に復帰しない不具合を発生しにくくできる。
【解決手段】出力電圧が一定の出力設定電圧となるように出力電流を制御する出力制御用トランジスタを有し、出力制御用トランジスタから出力される電流が所定値を超えないように動作制御を行う定電圧回路である。出力制御用トランジスタに対して出力電流の増加を抑制して出力電圧を低下させる電流増加抑制回路と、出力電圧が第１の制限電圧に低下したときに前記トランジスタのゲートにかかる電圧を制限することで出力電流を制限する第１の電流制限回路と、出力電圧が第１の制限電圧よりも小さい第２の制限電圧となったときに前記トランジスタのゲートにかかる電圧を制限することで出力電流を制限する第２の電流制限回路と、第１の電流制限回路の動作もしくは停止を選択する選択手段を備える。
【選択図】図１Ａ

Description

本発明は、出力制御用トランジスタから出力端子に出力される出力電圧と出力電流をそれぞれ段階的に交互に減少させたステップ状のフの字特性で過電流の保護を行う過電流保護回路を有する定電圧回路及びそれを用いた電子機器に関し、特に、過渡的に負荷が変化して出力電圧が立ち下がったときに復帰しないという問題を効率的に解決する技術に関する。

図３は従来から行われているフの字特性を有する過電流保護回路１０ｅを備えた、従来例に係る定電圧回路の構成を示す回路図である。従来例に係る定電圧回路は、図３に示すように、基準電圧Ｖｒｅｆを発生する基準電圧回路１と、誤差増幅器２と、出力ＭＯＳトランジスタＭ１と、過電流保護回路１０ｅと、可変抵抗Ｒ２１及び抵抗Ｒ２２からなる出力電圧検出回路３と備えて構成される。ここで、過電流保護回路３はＭＯＳトランジスタＭ２〜Ｍ５２と抵抗Ｒ２３〜Ｒ２５と備えて構成される。当該定電圧回路の構成は一般的な回路なので詳細説明を省略し、以下、過電流保護回路１０ｅの動作の説明を行う。

図４は図３の定電圧回路の動作を示す、出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔ特性を示すグラフである。

図３及び図４において、ＭＯＳトランジスタＭ２はソースとゲートが出力ＭＯＳトランジスタＭ１のソースとゲートに接続されており、ＭＯＳトランジスタＭ２のドレイン電流は出力ＭＯＳトランジスタＭ１のドレイン電流に比例した電流が流れる。そして、ＭＯＳトランジスタＭ２のドレイン電流は、抵抗Ｒ２３に流れ、抵抗Ｒ２３の両端に電圧を発生する。この電圧が、ＭＯＳトランジスタＭ３のしきい値電圧に達すると、ＭＯＳトランジスタＭ３がオンし、そのドレイン電流により抵抗Ｒ２９の両端に電圧を発生しＭＯＳトランジスタＭ４をオンさせる。ここで、ＭＯＳトランジスタＭ４のドレインは出力ＭＯＳトランジスタＭ１のゲートに接続されているので、ＭＯＳトランジスタＭ４がオンすると、出力ＭＯＳトランジスタＭ１のゲート電圧を引き上げるように作用し、出力ＭＯＳトランジスタＭ１の出力電流Ｉｏｕｔの増加が抑えられ、出力電圧Ｖｏｕｔが低下を始める。このときの出力電流Ｉｏｕｔが制限電流ＩＬ１となる。

出力電圧Ｖｏｕｔが所定の電圧を出力している場合は、ＭＯＳトランジスタＭ５１はオンするように設定されている。過電流が流れて、上記したプロセスで出力電圧Ｖｏｕｔが低下すると、出力電圧検出回路３の抵抗Ｒ２１と抵抗Ｒ２２の交点電圧ＶＦＢも低下し、ＭＯＳトランジスタＭ５１のゲート電圧を下げる。ＭＯＳトランジスタＭ５１のゲート電圧が低下するとＭＯＳトランジスタＭ５１がオフし、ＭＯＳトランジスタＭ２のドレイン電流は抵抗Ｒ２３に加え、抵抗Ｒ２４にも流れるため、ＭＯＳトランジスタＭ３のゲート電圧が上昇し
ＭＯＳトランジスタＭ３、ＭＯＳトランジスタＭ４を介して出力ＭＯＳトランジスタＭ１のゲート電圧を上昇させ、定電圧回路の出力電流Ｉｏｕｔを減少させる。このときの出力電流Ｉｏｕｔが制限電流ＩＬ２となる。

上記プロセスで出力電圧Ｖｏｕｔが低下すると、ＭＯＳトランジスタＭ５２がオフしＭＯＳトランジスタＭ２のドレイン電流は抵抗Ｒ２３と抵抗Ｒ２４に加え、抵抗Ｒ２５にも流れるため、ＭＯＳトランジスタＭ３のゲート電圧が上昇しＭＯＳトランジスタＭ３、ＭＯＳトランジスタＭ４を介して出力ＭＯＳトランジスタＭ１のゲート電圧を上昇させ、定電圧回路の出力電流Ｉｏｕｔをさらに減少させる。このときの出力電流Ｉｏｕｔが制限電流ＩＬ３となる。

従って、図３の定電圧回路では、図４に示すように、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔがフの字の階段状に変化する。

以上のように構成された定電圧回路では、電源ＩＣのパッケージは小型で許容損失は大きくないため、当該定電圧回路に過電流が流れた際に、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔを階段状に変化する過電流保護回路を用いて加熱を抑えるとともに立ち上がり速度も遅くならないようにしている。

しかしながら、負荷変動が大きいときに、アンダーシュートが大きく上記過電流保護回路１０ｅの１段目の階段に出力電圧Ｖｏｕｔがトラップされ、復帰できなくなる不具合が発生することがある。特に出力電圧Ｖｏｕｔが低く設定されているときには、出力設定電圧Ｖｓｅｔと一段目の階段の出力電圧間の幅が小さくなるために、上述の不具合が発生しやすくなるという問題点があった。

本発明の目的は以上の問題点を解決し、負荷の急増により出力電圧のアンダーシュートが発生した際に、出力電圧が上記電流保護回路にトラップされて設定電圧に復帰しない不具合を発生しにくくできる定電圧回路及びそれを用いた電子機器を提供することにある。

本発明に係る定電圧回路は、出力端子から出力される出力電圧が所定の出力設定電圧で一定になるように、前記出力端子から出力される出力電流を制御する出力制御用トランジスタを有し、前記出力制御用トランジスタから出力される電流が所定値を超えないように前記出力制御用トランジスタの動作制御を行う定電圧回路であって、
前記出力制御用トランジスタに対して前記出力電流の増加を抑制して前記出力端子から出力される出力電圧を低下させる電流増加抑制回路と、
前記電流増加抑制回路によって、前記出力電圧が前記出力設定電圧から所定の第１の制限電圧に低下したときに前記出力制御用トランジスタのゲートにかかる電圧を制限することで前記出力電流を制限する第１の電流制限回路と、
前記出力電圧が前記第１の制限電圧よりも小さい所定の第２の制限電圧となったときに前記出力制御用トランジスタのゲートにかかる電圧を制限することで前記出力電流を制限する第２の電流制限回路と、
前記第１の電流制限回路の動作もしくは停止をいずれかを選択する選択手段とを備えたことを特徴とする。

従って、本発明によれば、定電圧回路に過電流が流れた際に、出力電圧と出力電流を階段状に変化する過電流保護回路を用いて加熱を抑えるとともに、負荷変動が大きいときに出力電圧が復帰できなくなる不具合が発生しにくくなる。また、入力電圧自体が低くても動作を許容しているシステム、出力電圧側の負荷の変動が激しいシステム、いずれの場合でも、同一の回路構成のチップで対応できるために、開発及び製造コストを低減できる。

本発明の実施形態１に係る、過電流保護回路１０を備えた定電圧回路の構成を示す回路図である。 本発明の実施形態１の変形例に係る、過電流保護回路１０及び出力検出回路２０を備えた定電圧回路の構成を示す回路図である。 図１Ｂの出力検出回路２０の構成を示す回路図である。 図１Ａの定電圧回路の動作を示す、出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔ特性を示すグラフである。 従来例に係る、過電流保護回路１０ｅを備えた定電圧回路の構成を示す回路図である。 図３の定電圧回路の動作を示す、出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔ特性を示すグラフである。 本発明の実施形態２に係る、過電流保護回路１０ａを備えた定電圧回路の構成を示す回路図である。 本発明の実施形態３に係る、過電流保護回路１０ｂを備えた定電圧回路の構成を示す回路図である。 図６の入力電圧検出回路１４の構成を示す回路図である。 図６などのバイアス電圧ＶＢ及び基準電圧Ｖｒｅｆ１を発生するバイアス電圧発生回路１２の構成を示す回路図である。 図６の定電圧回路の動作を示す、出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔ特性を示すグラフである。 本発明の実施形態４に係る、過電流保護回路１０ｃを備えた定電圧回路の構成を示す回路図である。 本発明の実施形態５に係る、過電流保護回路１０ｄを備えた定電圧回路の構成を示す回路図である。 図１１の定電圧回路の動作を示す、出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔ特性を示すグラフである。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

実施形態１．
図１Ａは本発明の実施形態１に係る、過電流保護回路１０を備えた定電圧回路の構成を示す回路図である。実施形態１に係る定電圧回路は、図１Ａに示すように、基準電圧Ｖｒｅｆを発生して出力する基準電圧回路１と、可変抵抗Ｒ２１及び抵抗Ｒ２２からなり出力電圧Ｖｏｕｔを検出する出力電圧検出回路３と、上記基準電圧Ｖｒｅｆと、抵抗Ｒ２１とＲ２２の交点電圧ＶＦＢとの電圧差を増幅する誤差増幅器２と、誤差増幅器２の出力電圧によって制御され定電圧回路の出力電圧Ｖｏｕｔを一定電圧に制御する出力ＭＯＳトランジスタＭ１と、過電流保護回路１０とを備えて構成される。ここで、過電流保護回路１０は、ＭＯＳトランジスタＭ２〜Ｍ１７と、インバータＩＮＶ１〜ＩＮＶ４と、スイッチＳ３１と、図８を参照して詳細後述するように所定のバイアス電圧ＶＢを発生するバイアス電圧発生回路１２と、起動時に所定のスタートアップ電圧を発生するスタートアップ回路１１とを備えて構成される。

図１Ａにおいて、スイッチＳ３１は通常オンしている。ＭＯＳトランジスタＭ６のソースとゲートは各々出力ＭＯＳトランジスタＭ１のソースとゲートに接続されているため、出力ＭＯＳトランジスタＭ１に流れる電流に比例する電流がＭＯＳトランジスタＭ６のドレインに流れる。ＭＯＳトランジスタＭ６のドレイン電流は、ＭＯＳトランジスタＭ８からＭ９に流れ、ＭＯＳトランジスタＭ９〜Ｍ１３の各ソースゲート間に電圧を発生させる。このとき、ＭＯＳトランジスタＭ６とＭＯＳトランジスタＭ１のドレイン電圧が、ＭＯＳトランジスタＭ８とＭＯＳトランジスタＭ７により同レベルに保たれる。また、スタートアップ回路１１は、起動時に接続しているノードを一度０Ｖに落とす動作を行っている。ＭＯＳトランジスタＭ２〜Ｍ４のゲートには所定のバイアス電圧ＶＢが印加され、定電流源となっている。

図２は図１Ａの定電圧回路の動作を示す、出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔ特性を示すグラフである。図２において、実線はスイッチＳ３１がオンしているときの動作であり、点線はスイッチＳ３１がオフしているときの動作である。

図２において、スイッチＳ３１がオンしているとき（図２の実線）、ＭＯＳトランジスタＭ５のドレインは出力ＭＯＳトランジスタＭ１のゲートに接続されているので、ＭＯＳトランジスタＭ５がオンすると、出力ＭＯＳトランジスタＭ１のゲート電圧を引き上げるように作用し、出力ＭＯＳトランジスタＭ１の出力電流Ｉｏｕｔの増加が抑えられ、出力電圧Ｖｏｕｔが低下を始める。ここで、出力電圧Ｖｏｕｔが所定の電圧を出力している場合は、ＭＯＳトランジスタＭ１７はオンするように設定されている。このときの出力電流Ｉｏｕｔが制限電流ＩＬ１となる。

次いで、過電流が流れて、上記したプロセスで出力電圧Ｖｏｕｔが低下すると、出力電圧検出回路３の抵抗Ｒ２１と抵抗Ｒ２２の交点電圧ＶＦＢも低下し、ＭＯＳトランジスタＭ１７のゲート電圧を下げる。ＭＯＳトランジスタＭ１７のゲート電圧が低下するとＭＯＳトランジスタＭ１７がオフし、ＭＯＳトランジスタＭ１７のドレイン電圧がインバータＩＮＶ２のしきい値を超えるとＭＯＳトランジスタＭ１５がオンし、ＭＯＳトランジスタＭ５のゲートソース間電圧が増加し出力ＭＯＳトランジスタＭ１のゲート電圧を上昇させ、定電圧回路の出力電流Ｉｏｕｔを減少させる。このときの出力電流Ｉｏｕｔが制限電流ＩＬ２となる。

上記したプロセスで、出力電圧Ｖｏｕｔが低下すると、ＭＯＳトランジスタＭ１６がオフしＭＯＳトランジスタＭ１６のドレイン電圧がインバータＩＮＶ４のしきい値を超えるとＭＯＳトランジスタＭ１４がオンしＭＯＳトランジスタＭ５のゲートソース間電圧がさらに増加し出力ＭＯＳトランジスタＭ１のゲート電圧を上昇させ、定電圧回路の出力電流Ｉｏｕｔをさらに減少させる。このとき、制限電流ＩＬ３となる。

従って、本実施形態に係る定電圧回路では、図２の実線に示すように、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとの関係がフの字の階段状に変化する。上記の過電流保護回路動作はスイッチＳ３１がオンしている場合の動作である。

これに対して、スイッチＳ３１がオフしている場合の過電流保護回路動作は、過電流が流れて、上記したプロセスで出力電圧Ｖｏｕｔが低下したとき、ＭＯＳトランジスタＭ１７がオフし、ＭＯＳトランジスタＭ１７のドレイン電圧がインバータＩＮＶ２のしきい値を超えるとＭＯＳトランジスタＭ１５がオンした際、ＭＯＳトランジスタＭ５のゲートソース間電圧に影響がないため、出力ＭＯＳトランジスタＭ１のゲート電圧を上昇させ、定電圧回路の出力電流Ｉｏｕｔを減少させることはない。すなわち、制限電流ＩＬ２とはならず、制限電流ＩＬ１のままである。

次に、図２を参照して実施形態１に係る定電圧回路の効果について以下に説明する。

図２の実線はスイッチＳ３１がオンしている場合の過電流保護回路動作を示している。ここで、出力設定電圧Ｖｓｅｔが低いときには、図２中に示した電圧差Ｖ１はさらに小さくなる。この場合、負荷が急増して出力電圧Ｖｏｕｔが大きくアンダーシュートしたときに、出力電圧Ｖｏｕｔが復帰しないという不具合が発生しやすい。

これに対して、図２の点線は、スイッチＳ３１がオフしている場合の過電流保護回路動作を示している。出力設定電圧Ｖｓｅｔが低い場合であっても、図中に示した電圧差Ｖ２は、大きくなるので、負荷が急増して出力電圧Ｖｏｕｔが大きくアンダーシュートしたときに、出力電圧Ｖｏｕｔが復帰しないという不具合が起きにくくできるという特有の効果がある。

また、スイッチＳ３１は、例えば、ＩＣ外部のシステムからのハイ・ロー信号のような外部信号によってオフさせることができるため、負荷の状況により定電圧回路の変更を行うことなく、出力電圧Ｖｏｕｔが復帰しないという不具合を起きにくくできるため、状況により最適な選択が可能である。パワーマネジメントユニット（ＰＭＵ）又は複合電源に搭載された定電圧回路の場合、ユーザー用ピンを何個か用意されていることを利用し、そのひとつをスイッチ選択ピンとすることで、ピンの増加とならない。さらにＰＭＵ又は複合電源に搭載された複数の定電圧回路すべて、又は一部に対して、１つのピンで設定（初段停止の有無）ができる。

図１Ｂは本発明の実施形態１の変形例に係る、過電流保護回路１０及び出力検出回路２０を備えた定電圧回路の構成を示す回路図であり、図１Ｃは図１Ｂの出力検出回路２０の構成を示す回路図である。実施形態１の変形例に係る定電圧回路は、図１Ａの定電圧回路に比較して図１Ｃの出力検出回路２０をさらに備え、定電圧回路内部に負荷の急変により大きなアンダーシュートが発生した場合、その出力電圧のシュートを検知して過電流保護回路１０の初段を停止することを特徴としている。ここで、出力検出回路２０は、バイアス発生回路２１と、基準電圧発生回路２２と、ＭＯＳトランジスタＭ１０９〜Ｍ１１４と、抵抗Ｒ１０４と、キャパシタＣ１０３とを備えて構成され、その出力検出回路２０の外部回路として、ＭＯＳトランジスタＭ１０８及びインバータＩＮＶ１１を備える。

図１Ｃにおいて、ＭＯＳトランジスタＭ１０９はバイアス発生回路２１からのゲート電圧により両端電圧が制御され、キャパシタＣ１０３を介して入力される出力電圧Ｖｏｕｔを、入力電圧Ｖｉｎに基づいて基準電圧Ｖｒｅｆを発生する基準電圧発生回路２２からの基準電圧Ｖｒｅｆと比較することにより、差動電圧を検出してインバータＩＮＶ１１を介してスイッチＳ３１の制御信号として出力する。

以上のように構成された出力検出回路２０を備えた定電圧回路においては、出力検出回路２０は通常時に停止してスイッチＳ３１をオンのままにしているが、出力電圧Ｖｏｕｔの大きなアンダーシュートが発生した場合に過渡的に動作してスイッチＳ３１をオフして、出力電圧Ｖｏｕｔがフの字にトラップされて復帰しなくなることを防止する。

実施形態２．
図５は本発明の実施形態２に係る、過電流保護回路１０ａを備えた定電圧回路の構成を示す回路図である。実施形態２に係る定電圧回路は、実施形態１に係る図１Ａの定電圧回路に比較して、スイッチＳ３１をトリミングヒューズ１３に置き代えて構成したことを特徴としている。

以上のように構成された実施形態２に係る定電圧回路では、基本的には実施形態１と同様であり、実施形態１のスイッチＳ３１がオンしているとき、実施形態２においてトリミングヒューズ１３をカットしていない状態と同様である一方、実施形態１のスイッチＳ３１がオフしているとき、実施形態２においてトリミングヒューズ１３をカットした状態と同様になる。従って、出力設定電圧Ｖｓｅｔが低い場合は、トリミングヒューズ１３をカットし、図２に示した点線の電流保護回路動作を行うので、負荷が急増して出力電圧Ｖｏｕｔが大きくアンダーシュートしたときに、出力電圧Ｖｏｕｔが復帰しないという不具合が起きにくくできる。

また、トリミングヒューズ１３は、トリミング工程でカットすることができるため、出力設定電圧Ｖｓｅｔが低い場合には、出力設定電圧をトリミングにより設定する際に、トリミングヒューズ１３もトリミングすれば良いため、定電圧回路の変更を行うことなく出力電圧Ｖｏｕｔが復帰しないという不具合を起きにくくできる。

実施形態３．
図６は本発明の実施形態３に係る、過電流保護回路１０ｂを備えた定電圧回路の構成を示す回路図である。また、図７は図６の入力電圧検出回路１４の構成を示す回路図であり、図８は図６などのバイアス電圧ＶＢ及び基準電圧Ｖｒｅｆ１を発生するバイアス電圧発生回路１２の構成を示す回路図である。実施形態３に係る定電圧回路は、図６に示すように、実施形態１に係る図１Ａの定電圧回路に比較して、図１ＡのスイッチＳ３１をオン／オフ制御する入力電圧検出回路１４をさらに備えたこととを特徴としている。

図８のバイアス電圧発生回路１２は、電源電圧Ｖｄｄと接地電圧Ｖｓｓとの間に直接接続された３個のＭＯＳトランジスタＭ５１〜Ｍ５３により分圧することにより、バイアス電圧ＶＢ及び基準電圧Ｖｒｅｆ１を発生して出力する。

図７の入力電圧検出回路１４は、電源電圧である入力電圧Ｖｉｎと接地電圧Ｖｓｓとの間に直列接続された抵抗Ｒ２１〜Ｒ２３で分割した電圧Ｖｉｎ３（抵抗Ｒ２３とＲ２４との交点電圧をいう。）と、上記基準電圧Ｖｒｅｆ１とを比較器１６で比較し、比較器１６の出力電圧は、ＭＯＳトランジスタＭ１８のゲートに印加され、入力電圧Ｖｉｎが、例えばあらかじめ設定した電圧より高い電圧Ｖｉｎ１から設定した電圧より低い電圧Ｖｉｎ２まで低下したときに、前記直列抵抗Ｒ２３とＲ２４の交点電圧は電圧Ｖｉｎ１から電圧Ｖｉｎ２まで低下し、比較器１６の出力電圧はハイレベルからローレベルへ変化し、スイッチＳ３１はオンからオフへ変化する。このとき、前記ＭＯＳトランジスタＭ１８がターンオンする。

逆に、入力電圧Ｖｉｎが、例えばあらかじめ設定した電圧より低い電圧Ｖｉｎ２から設定した電圧より高い電圧Ｖｉｎ１へ上昇したときには、前記直列抵抗Ｒ２３とＲ２４の交点電圧Ｖｉｎ３は電圧Ｖｉｎ２から電圧Ｖｉｎ１まで上昇し、比較器１６の出力電圧はローレベルからハイレベルへ変化し、スイッチＳ３１は、オフからオンへ変化する。このとき、前記ＭＯＳトランジスタＭ１８がターンオンする。

以上説明したように、本実施形態によれば、当該ＭＯＳトランジスタＭ１８の動作により、入力電圧検出回路１４は入力電圧Ｖｉｎに対してヒステリシスを有する。ここで、可変抵抗Ｒ２３を調整してトリミングすることにより、入力電圧Ｖｉｎの検出電圧を適宜に設定可能である。

図９は図６の定電圧回路の動作を示す、出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔ特性を示すグラフである。図９を参照して本実施形態に係る定電圧回路の効果について以下に説明する。

図９の実線は、入力電圧がＶｉｎ１で入力電圧検出回路１４の出力電圧がハイレベルとなり、スイッチＳ３１がオンしている場合の過電流保護回路動作である。図９中に示した電圧差Ｖ３を小さくして発熱を抑えるため、定電圧回路に過電流が流れた際に、過電流保護回路１０ｂにより出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔを階段状に変化させている。

これに対して、図９の点線は、入力電圧Ｖｉｎが電圧Ｖｉｎ２で入力電圧検出回路１４の出力電圧がローレベルとなり、スイッチＳ３１がオフしている場合の過電流保護回路動作である。定電圧回路に過電流が流れた際に、過電流保護回路１０ｂにより出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔを１段しか変化させていないが、図９中に示した電圧差Ｖ４が小さいため発熱は抑えられている。図９中に示した電圧差Ｖ５は、大きくなるので、負荷が急増して出力電圧Ｖｏｕｔが大きくアンダーシュートしたときに、出力電圧Ｖｏｕｔが復帰しないという不具合が起きにくくできる効果がある。

実施形態４．
図１０は本発明の実施形態４に係る、過電流保護回路１０ｃを備えた定電圧回路の構成を示す回路図である。実施形態４に係る定電圧回路は、実施形態２に係る図５の定電圧回路と比較して以下の点が異なる。
（１）ＭＯＳトランジスタＭ１５のドレインは、ＭＯＳトランジスタＭ４のドレインに接続される。すなわち、トリミングヒューズ１３を接続しない。
（２）ＭＯＳトランジスタＭ２のドレインとＭＯＳトランジスタＭ１７のドレインとの接続点を、トリミングヒューズ１５を介して接地電圧Ｖｓｓに接続される。ここで、上記トリミングヒューズ１５を通常はカットして使用する。

以上のように構成された実施形態４に係る定電圧回路では、過電流保護回路１０ｃは図１ＡのスイッチＳ３１がオンしている場合と同じとなり、図２に示した実線の動作となる。出力設定電圧Ｖｓｅｔが低い場合は、トリミングヒューズ１５をカットしないで使用し、図２に示した点線の電流保護回路動作を行うので、負荷が急増して出力電圧Ｖｏｕｔが大きくアンダーシュートしたときに、出力電圧Ｖｏｕｔが復帰しないという不具合が起きにくくできる。

実施形態５．
図１１は本発明の実施形態５に係る、過電流保護回路１０ｄを備えた定電圧回路の構成を示す回路図である。実施形態５に係る定電圧回路は、実施形態２に係る図５の定電圧回路に比較して、
（１）図５のＭＯＳトランジスタＭ２，Ｍ１７と、インバータＩＮＶ１，ＩＮＶ２と、ＭＯＳトランジスタＭ１３，Ｍ１５と、トリミングヒューズ１３とからなる回路と同様の回路を、ＭＯＳトランジスタＭ４４，Ｍ４３と、インバータＩＮＶ５，ＩＮＶ６と、ＭＯＳトランジスタＭ４２，Ｍ４１とで構成して（なお、トリミングヒューズ１３は設けず短絡とする。）当該回路をさらに備えたことを特徴としている。
（２）なお、ＭＯＳトランジスタＭ４３のゲートは、可変抵抗Ｒ２１の所定の中点に接続される。

図１２は図１１の定電圧回路の動作を示す、出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔ特性を示すグラフである。本実施形態に係る定電圧回路の動作について、図１２を参照して以下に説明する。

図１１及び図１２において、スイッチＳ３１がオンしているときについて以下に説明する。図１２の実線に示すように、出力電圧Ｖｏｕｔが所定の電圧を出力している場合は、ＭＯＳトランジスタＭ１７はオンするように設定されている。過電流が流れて、上記したプロセスで出力電圧Ｖｏｕｔが低下すると、出力電流Ｉｏｕｔは制限電流ＩＬ１となり、出力電圧検出回路３の抵抗Ｒ２１と抵抗Ｒ２２の交点電圧ＶＦＢも低下し、ＭＯＳトランジスタＭ１７のゲート電圧を下げる。ＭＯＳトランジスタＭ１７のゲート電圧が低下するとＭＯＳトランジスタＭ１７がオフし、このとき、出力電流Ｉｏｕｔは制限電流ＩＬ４となる。ＭＯＳトランジスタＭ１７のドレイン電圧がインバータＩＮＶ２のしきい値を超えるとＭＯＳトランジスタＭ１５がオンし、ＭＯＳトランジスタＭ５のゲートソース間電圧が増加し出力ＭＯＳトランジスタＭ１のゲート電圧を上昇させ、定電圧回路の出力電流Ｉｏｕｔを減少させる。このときの出力電流Ｉｏｕｔは制限電流ＩＬ２となる。

上記したプロセスで出力電圧Ｖｏｕｔが低下すると、ＭＯＳトランジスタＭ４３がオフしＭＯＳトランジスタＭ４３のドレイン電圧がインバータＩＮＶ６のしきい値を超えるとＭＯＳトランジスタＭ４２がオンしＭＯＳトランジスタＭ５のゲートソース間電圧がさらに増加し出力ＭＯＳトランジスタＭ１のゲート電圧を上昇させ、定電圧回路の出力電流Ｉｏｕｔをさらに減少させる。その後、上記したプロセスで出力電圧Ｖｏｕｔが低下すると、ＭＯＳトランジスタＭ１６がオフし、このときの出力電流Ｉｏｕｔは制限電流ＩＬ１となる。ＭＯＳトランジスタＭ１６のドレイン電圧がインバータＩＮＶ４のしきい値を超えるとＭＯＳトランジスタＭ１４がオンしＭＯＳトランジスタＭ５のゲートソース間電圧がさらに増加し出力ＭＯＳトランジスタＭ１のゲート電圧を上昇させ、定電圧回路の出力電流Ｉｏｕｔをさらに減少させる。

以上説明したように、本実施形態によれば、図１２の実線のように出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔがフの字の階段状に変化する。

これに対して、スイッチＳ３１がオフしている場合の過電流保護回路動作は、過電流が流れて、上記したプロセスで出力電圧Ｖｏｕｔが低下し、ＭＯＳトランジスタＭ１７がオフし、このときの出力電流Ｉｏｕｔは制限電流ＩＬ４となる。ＭＯＳトランジスタＭ１７のドレイン電圧がインバータＩＮＶ２のしきい値を超えるとＭＯＳトランジスタＭ１５がオンした際、ＭＯＳトランジスタＭ５のゲートソース間電圧に影響ないため、出力ＭＯＳトランジスタＭ１のゲート電圧を上昇させ、定電圧回路の出力電流Ｉｏｕｔを減少させることはない。

次に、図１２を参照して実施形態５の効果について説明する。図１２の実線はスイッチＳ３１がオンしている場合の過電流保護回路動作を示している。ここで、出力設定電圧Ｖｓｅｔが低いときには、図１２中に示した電圧差Ｖ１は、さらに小さくなる。この場合、負荷が急増して出力電圧Ｖｏｕｔが大きくアンダーシュートしたときに、出力電圧Ｖｏｕｔが復帰しないという不具合が発生しやすい。

これに対して、図１２の点線は、スイッチＳ３１がオフしている場合の過電流保護回路動作を示している。ここで、出力設定電圧Ｖｓｅｔが低い場合であっても、図１２中に示した電圧差Ｖ２は、大きくなるので、負荷が急増して出力電圧Ｖｏｕｔが大きくアンダーシュートしたときに、出力電圧Ｖｏｕｔが復帰しないという不具合が起きにくくできる。

変形例．
以上の各実施形態に係る定電圧回路を以下のように構成してもよい。すなわち、定電圧回路は、出力端子４から出力される出力電圧Ｖｏｕｔが所定の出力設定電圧Ｖｓｅｔで一定になるように、前記出力端子４から出力される出力電流Ｉｏｕｔを制御する出力制御用トランジスタＭ１を有し、前記出力制御用トランジスタＭ１から出力される電流が所定値を超えないように前記出力制御用トランジスタの動作制御を行う定電圧回路であって、
（１）前記出力制御用トランジスタＭ１に対して前記出力電流Ｉｏｕｔの増加を抑制して前記出力端子４から出力される出力電圧Ｖｏｕｔを低下させる電流増加抑制回路（１，２，Ｒ２１，Ｒ２２）と、
（２）前記電流増加抑制回路（１，２，Ｒ２１，Ｒ２２）によって、前記出力電圧Ｖｏｕｔが前記出力設定電圧Ｖｓｅｔから所定の第１の制限電圧（Ｖｓｅｔ−Ｖ１）に低下したときに前記出力制御用トランジスタＭ１のゲートにかかる電圧を制限することで前記出力電流Ｉｏｕｔを制限する第１の電流制限回路（Ｍ２，Ｍ１７，ＩＮＶ１，ＩＮＶ２，Ｍ１５）と、
（３）前記出力電圧が前記第１の制限電圧（Ｖｓｅｔ−Ｖ１）よりも小さい所定の第２の制限電圧（Ｖｓｅｔ−Ｖ２）となったときに前記出力制御用トランジスタＭ１のゲートにかかる電圧を制限することで前記出力電流を制限する第２の電流制限回路（Ｍ３，Ｍ１６，ＩＮＶ３，ＩＮＶ４，Ｍ１４）と、
（４）前記第１の電流制限回路（Ｍ２，Ｍ１７，ＩＮＶ１，ＩＮＶ２，Ｍ１５）の動作もしくは停止をいずれかを選択する選択手段（Ｓ３１，１３，１５）とを少なくとも備えるように構成してもよい。

以上の各実施形態に係る定電圧回路を、携帯電話やポータブルメディアプレイヤなどの電子機器に備えて構成してもよい。

以上詳述したように、本発明によれば、定電圧回路に過電流が流れた際に、出力電圧と出力電流を階段状に変化する過電流保護回路を用いて加熱を抑えるとともに、負荷変動が大きいときに出力電圧が復帰できなくなる不具合が発生しにくくなる。また、入力電圧自体が低くても動作を許容しているシステム、出力電圧側の負荷の変動が激しいシステム、いずれの場合でも、同一の回路構成のチップで対応できるために開発及び製造コストを低減できる。

１，１ａ…基準電圧回路、
２…誤差増幅器、
３…出力電圧検出回路、
４…出力端子、
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ…過電流保護回路、
１１…スタートアップ回路、
１２…バイアス電圧発生回路、
１３，１５…トリミングヒューズ、
１４…入力電圧検出回路、
１６…比較器、
２０…出力検出回路、
２１…バイアス発生回路、
２２…基準電圧発生回路、
Ｍ１…出力ＭＯＳトランジスタ、
Ｍ２〜Ｍ８，Ｍ４４，Ｍ５１，Ｍ１０８…ＰＭＯＳトランジスタ
Ｍ９〜Ｍ１８，Ｍ４１〜Ｍ４３，Ｍ５２，Ｍ５３，Ｍ１０９〜Ｍ１１４…ＮＭＯＳトランジスタ、
ＩＮＶ１〜ＩＮＶ６，ＩＮＶ１１…インバータ、
Ｓ３１…スイッチ、
Ｒ２１，Ｒ２３…可変抵抗、
Ｒ２２，Ｒ２４，Ｒ２５，Ｒ１０４…抵抗、
Ｃ１０３…キャパシタ。

特許第４０５０６７１号公報 特許第４１２５７７４号公報 特開２００３−１８６５５４号公報

Claims (6)

1. 出力端子から出力される出力電圧が所定の出力設定電圧で一定になるように、前記出力端子から出力される出力電流を制御する出力制御用トランジスタを有し、前記出力制御用トランジスタから出力される電流が所定値を超えないように前記出力制御用トランジスタの動作制御を行う定電圧回路であって、
   前記出力制御用トランジスタに対して前記出力電流の増加を抑制して前記出力端子から出力される出力電圧を低下させる電流増加抑制回路と、
   前記電流増加抑制回路によって、前記出力電圧が前記出力設定電圧から所定の第１の制限電圧に低下したときに前記出力制御用トランジスタのゲートにかかる電圧を制限することで前記出力電流を制限する第１の電流制限回路と、
   前記出力電圧が前記第１の制限電圧よりも小さい所定の第２の制限電圧となったときに前記出力制御用トランジスタのゲートにかかる電圧を制限することで前記出力電流を制限する第２の電流制限回路と、
   前記第１の電流制限回路の動作もしくは停止をいずれかを選択する選択手段とを備えたことを特徴とする定電圧回路。
2. 前記選択手段は、スイッチであることを特徴とする請求項１記載の定電圧回路。
3. 前記選択手段は、トリミングヒューズであることを特徴とする請求項１記載の定電圧回路。
4. 前記定電圧回路に供給される入力電圧に応じて、前記選択手段の選択動作を切り替える切り替え手段をさらに備えたことを特徴とする請求項１又は２記載の定電圧回路。
5. 前記電流増加抑制回路によって、前記出力電圧が前記出力設定電圧から、前記出力設定電圧と前記第１の制限電圧との間の電圧に低下したときに前記出力制御用トランジスタのゲートにかかる電圧を制限することで前記出力電流を制限する第３の電流制限回路をさらに備えたことを特徴とする請求項１記載の定電圧回路。
6. 請求項１〜５のうちのいずれか１つに記載の定電圧回路を備えたことを特徴とする電子機器。

Images