[go: up one dir, main page]

KR100898653B1 - 플래시 메모리 소자 및 프로그램 방법 - Google Patents

플래시 메모리 소자 및 프로그램 방법 Download PDF

Info

Publication number
KR100898653B1
KR100898653B1 KR1020070074548A KR20070074548A KR100898653B1 KR 100898653 B1 KR100898653 B1 KR 100898653B1 KR 1020070074548 A KR1020070074548 A KR 1020070074548A KR 20070074548 A KR20070074548 A KR 20070074548A KR 100898653 B1 KR100898653 B1 KR 100898653B1
Authority
KR
South Korea
Prior art keywords
program
data
voltage
memory cell
input
Prior art date
Application number
KR1020070074548A
Other languages
English (en)
Other versions
KR20090011195A (ko
Inventor
김유성
김병렬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070074548A priority Critical patent/KR100898653B1/ko
Priority to US11/950,303 priority patent/US8296499B2/en
Publication of KR20090011195A publication Critical patent/KR20090011195A/ko
Application granted granted Critical
Publication of KR100898653B1 publication Critical patent/KR100898653B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 플래시 메모리 소자의 프로그램 방법에 관한 것으로, 복수의 비트 라인 쌍들과 복수의 워드라인들에 각각 연결되는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이; 데이터 입출력 버스를 통해 제공되는 명령에 응답하여 프로그램할 데이터를 입력받아 상기 주변회로부로 제공하는 입출력 제어부; 상기 입출력 제어부가 프로그램을 위한 데이터를 입력받는 것과 동시에 프로그램을 위한 전압 셋업 동작을 수행하는 제어신호를 제어버스를 통해 출력하는 제어부; 및 상기 제어부가 제어버스로 출력하는 제어신호에 응답하여 상기 메모리 셀 어레이에 데이터를 프로그램하거나, 상기 메모리 셀 어레이에 저장된 데이터를 독출하기 위한 주변 회로부를 포함한다.
프로그램, 전압 셋업, IO BUS

Description

플래시 메모리 소자 및 프로그램 방법{Flash memory device and method of programming the same}
본 발명은 플래시 메모리 소자의 동작을 위한 전압 설정에 관한 것으로, 특히 프로그램 명령에 따라 로우(Row) 전압을 설정하는 플래시 메모리 소자 및 프로그램 방법에 관한 것이다.
반도체 메모리 장치, 특히 전기적으로 소거 및 프로그램이 가능한 플래시 메모리 소자의 경우 메모리 셀에 저장된 데이터를 소거하기 위한 소거동작과 상기 메모리 셀에 데이터를 저장하기 위한 프로그램 동작을 수행하는데 있어서, F-N 터널링(Fowler-Nordheim tunneling)과 핫 일렉트론 인젝션(hot electron injection) 방식을 사용하고 있다.
메모리 셀에 데이터를 프로그램하기 위해서는 핫 일렉트론 인젝션 방식을 따른다. 즉, 상기 메모리 셀의 드레인 영역에 인접한 상기 채널 영역의 전자들이 상기 메모리 셀의 상기 플로팅 게이트로 인젝션(injection) 되는 것을 의미한다. 이때 상기 메모리 셀의 상기 제어 게이트에 프로그램을 위한 고전압이 인가된다. 플래시 메모리 소자의 동작을 위해 제공되는 전압은 통상적으로 15V~20V 사이의 고전 압이다. 일반적으로 저 전원 전압 하에서 동작하는 플래시 메모리 소자는 고전압을 칩 내부에서 자체 발생시키는 전압 제공 회로를 포함한다. 전압 제공회로는 일반적으로 전압 펌프 회로 등을 이용하여 입력되는 저전압을 고전압으로 펌핑 하여 출력하도록 구성된다.
도 1a는 종래의 프로그램 전압의 프로그램의 동작 순서도이다.
도 1a를 참조하면, 플래시 메모리 소자는 프로그램 동작을 위해 I/O(Input/Output) 단자로부터 프로그램 명령 코드(80h)를 입력받고(S101), 컬럼(Column) 어드레스와 로우 (Row) 어드레스를 차례로 입력받는다(S103, S105). 그리고 쓰기 인에이블 신호(Write Enable; WE#)에 동기하여 데이터를 입력받는다(S105).
단계 S105에 의해서 입력되는 데이터는 프로그램을 위해 메모리 셀에 연결된 페이지 버퍼에 입력된다(S109). 그리고 최종적으로 실행 명령 코드(10h)가 입력되면, 플래시 메모리 소자가 동작을 시작한다.
먼저, 단계 S105에서 입력된 로우 어드레스를 이용하여 로우 전압을 셋업하고(S113), 블록을 선택한 후(S115) 워드라인 전압을 셋업 한다(S117).
상기 로우 어드레스는 블록 어드레스와 워드라인 어드레스를 포함하고 있기 때문에, 이를 이용하여 프로그램할 워드라인에 설정해야 할 프로그램 전압을 셋업하고, 나머지 워드라인에 패스전압을 셋업 하는 동작을 수행한다.
프로그램을 위한 전압 셋업이 완료되면, 프로그램 동작을 수행하고(S119), 프로그램이 완료되면 워드라인과 로우 전압이 디스차지 된다(S121).
상기의 동작에 따른 타이밍도가 다음과 같이 나타난다.
도 1b는 도 1a의 동작에 따른 타이밍도이다.
도 1b를 참조하면, 플래시 메모리 소자가 프로그램 동작을 수행할 때, I/O를 통해 프로그램 명령 코드(80h)와 컬럼 어드레스 및 로우 어드레스를 입력받은 이후(S101 내지 S105) 이후에 쓰기 인에이블 신호(WE#)의 토글에 맞춰 데이터를 입력받는다. 그리고 데이터가 모두 입력된후에 전압 셋업을 하기 위한 시간(tWB) 이후에 프로그램이 진행된다.
따라서 데이터를 입력한 후에 진행되는 전압 셋업 시간만큼 프로그램 시간이 길어진다.
따라서 본 발명이 이루고자 하는 기술적 과제는 플래시 메모리 소자의 프로그램을 수행할 때, 로우 어드레스를 입력받아 전압 셋업을 하는 과정을 데이터 입력과 동시에 수행하는 플래시 메모리 소자 및 프로그램 방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 플래시 메모리 소자는,
복수의 비트 라인 쌍들과 복수의 워드라인들에 각각 연결되는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이; 데이터 입출력 버스를 통해 제공되는 명령에 응답하여 프로그램할 데이터를 입력받아 상기 주변회로부로 제공하는 입출력 제어부; 상기 입출력 제어부가 프로그램을 위한 데이터를 입력받는 것과 동시에 프로그램을 위한 전압 셋업 동작을 수행하는 제어신호를 제어버스를 통해 출력하는 제어부; 및 상기 제어부가 제어버스로 출력하는 제어신호에 응답하여 상기 메모리 셀 어레이에 데이터를 프로그램하거나, 상기 메모리 셀 어레이에 저장된 데이터를 독출하기 위한 주변 회로부를 포함한다.
삭제
상기 주변 회로부는, 상기 입출력 제어부를 통해 입력되는 어드레스에 따라 상기 메모리 셀 어레이의 워드라인을 선택하는 X 디코더; 상기 메모리 셀에 데이터를 프로그램하거나, 독출 하는 동작을 위한 동작 전압을 제공하는 전압 제공부; 상기 복수개의 비트라인 쌍들에 각각 하나씩 대응되게 배치되어, 상기 메모리 셀들에 데이터를 프로그램하거나, 상기 메모리 셀에 저장된 데이터를 독출 하는 복수개의 페이지 버퍼 회로들; 및 상기 복수의 페이지 버퍼 회로들 각각에 하나씩 대응하게 연결되고, 데이터 입출력 라인에 더 연결되어 프로그램할 데이터를 상기 페이지 버퍼 회로에 전송하거나, 상기 페이지 버퍼 회로로부터 전송되는 독출 데이터를 데이터 입출력라인으로 출력하는 Y 디코더 회로들을 포함한다.
상기 입출력 제어부는, 프로그램 동작을 위하여, 프로그램 동작 명령 코드와, 프로그램을 수행할 메모리 셀의 어드레스 정보와, 상기 메모리 셀에 프로그램할 데이터를 입력받는 것을 특징으로 한다.
상기 어드레스 정보는 컬럼 어드레스 정보와 로우 어드레스 정보를 포함하는 것을 특징으로 한다.
상기 제어부는, 상기 입출력 제어부가 수신한 상기 어드레스 정보를 이용하여 프로그램동작을 위한 전압 셋업을 제어하는 것을 특징으로 한다.
상기 전압 셋업 동작은, 상기 어드레스 정보에 포함되는 로우 어드레스 정보를 이용하여 로우 전압과 워드라인 전압 셋업을 수행하는 것을 특징으로 한다.
본 발명의 특징에 따른 플래시 메모리 소자의 프로그램 방법은,
플래시 메모리 소자의 프로그램 방법에 있어서,
프로그램 명령에 응답하여 컬럼 및 로우 어드레스를 입력받고, 상기 로우 어드레스에 따른 로우 전압 셋업과, 블록 선택 및 워드라인 전압 셋업을 수행하는 단계; 상기 로우 전압 셋업과, 블록 선택 및 워드라인 전압 셋업을 수행과 동시에 라이트 인에이블 바 신호에 응답하여 프로그램할 데이터를 페이지 버퍼에 저장하는 단계; 및 상기 전압 셋업과 페이지 버퍼에 프로그램할 데이터를 저장하는 동작이 완료되면, 프로그램 동작을 수행하는 단계를 포함한다.
상기 어드레스 정보를 입력받는 것은, 상기 프로그램을 위한 메모리 셀의 컬럼 어드레스를 입력받는 단계; 및 상기 메모리 셀의 로우 어드레스를 입력받는 단계를 포함한다.
상기 전압 셋업은, 상기 로우 어드레스를 이용하여 로우 전압을 셋업 하는 단계; 상기 프로그램을 위한 메모리 셀이 포함되는 블록을 선택하는 단계; 및 상기 로우 어드레스를 이용하여 상기 메모리 셀의 워드라인 전압을 셋업 하는 단계를 포함한다.
상기 프로그램을 완료한 후, 상기 셋업한 전압을 디스차지 하는 단계를 더 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 플래시 메모리 소자 및 프로그램 방법은 데이터 입력을 위한 과정과 프로그램을 위한 전압 셋업 과정을 분리하여 동시에 진행할 수 있도록 함으로써 대기시간을 줄여 전체 프로그램 시간이 단축된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공 되는 것이다.
도 2는 플래시 메모리 소자의 블록도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 플래시 메모리 소자(200)는 데이터 저장을 위한 다수의 메모리 셀들이 워드라인과 비트라인으로 구성되는 메모리 셀 어레이(210)와, 상기 메모리 셀 어레이(210)에 데이터를 프로그램하거나, 상기 메모리 셀 어레이(210)에 저장된 데이터를 독출하기 위한 페이지 버퍼부(220)와, 입력 어드레스에 따라 상기 페이지 버퍼부(220)를 선택하는 Y 디코더(230)와, 입력 어드레스에 따라 상기 메모리 셀 어레이(210)의 워드라인을 선택하는 X 디코더(240)와, 상기 플래시 메모리 소자(200)의 동작을 위한 동작 전압을 생성하여 제공하는 전압 제공부(250)와 플래시 메모리 소자(200)의 동작을 위한 제어신호를 출력하는 제어부(260) 및 외부로부터 동작 명령어와 데이터를 입력받거나, 프로그램된 데이터를 출력하는 입출력(Input/Output; 이하 IO) 제어부(270)를 포함한다.
메모리 셀 어레이(210)는 데이터를 저장할 수 있는 메모리 셀(미도시)들이 복수개 포함되어 있으며, 메모리 셀들은 비트라인(BL)과 워드라인(WL)에 의해 배열된다.
페이지 버퍼부(220)는 다수의 페이지 버퍼 회로를 포함하는데, 페이지 버퍼 회로는 메모리 셀 어레이(210)의 비트라인 쌍과 각각 연결되고, 연결된 비트라인의 메모리 셀에 데이터를 프로그램하거나, 독출 하는 동작을 수행한다.
Y 디코더(230)는 제어신호에 따라 페이지 버퍼부(220)의 다수의 페이지 버퍼 회로들에 데이터 입출력 경로를 제공한다. X 디코더(240)는 입력 어드레스에 따라 워드라인을 선택한다.
IO 제어부(270)는 플래시 메모리 소자(200)와 연결된 외부 시스템으로부터 입력되는 동작 명령 코드나 데이터 등을 입력받아 Y 디코더(230)를 통해 페이지 버퍼부(220)에 전달하거나, 페이지 버퍼부(220)가 메모리 셀 어레이(210)로부터 독출한 데이터를 외부로 출력하는 데이터 입출력 동작을 제어한다. IO 제어부(270)는 데이터 입출력을 위해 구성되는 데이터 입출력 버스(IO BUS)를 통해 Y 디코더(230)와 제어부(260)에 연결된다.
전압 제공부(250)는 플래시 메모리 소자(200)의 동작에 필요한 전압을 생성하여 제공한다. 전압 제공부(250)는 플래시 메모리 소자(200)에 전원이 인가되어 파워업이 시작되기 전과 아이들 상태에서도 펌핑 동작을 수행하여 설정된 레벨만큼의 전압을 생성하여 저장한다.
제어부(260)는 플래시 메모리 소자(200)의 동작을 제어하는 제어신호를 출력한다. 제어부(260)는 IO 제어부(270)와 연결되어 있는 데이터 입출력 버스(IO BUS)와는 별도로 페이지 버퍼부(220)와 Y 디코더(230)와, X 디코더(240) 및 전압 제공부(250)간에 제어 버스(Control BUS)가 연결되어 동작 제어를 위한 신호를 출력한다. 따라서 IO 제어부(270)가 데이터를 입력받는 동작을 하는 동안에도 별도의 제어 버스(Control BUS)를 통해 다른 기능 블록들을 제어할 수 있다.
상기한 플래시 메모리 소자(200)가 프로그램 명령을 입력받아 동작하는 것은 다음과 같다.
도 3은 본 발명의 실시 예에 따른 프로그램 동작 순서도이다.
도 3을 상기 도 2의 플래시 메모리 소자(300)를 예로 들어 상세히 설명하면, IO 제어부(270)를 통해 외부로부터 프로그램 명령 코드(80h)를 입력받고(S301), 프로그램을 위한 컬럼 어드레스와 로우 어드레스를 입력받는다(S303, S305).
그리고 IO 제어부(270)는 쓰기 인에이블 신호(WE#)의 토글에 맞추어 프로그램하기 위한 데이터를 입력받는다(S307). IO 제어부(270)가 입력받는 데이터는 Y 디코더(230)를 통해 페이지 버퍼부(220)의 페이지 버퍼 회로에 입력된다(S309).
모든 데이터가 입력되면, IO 제어부(270)는 최종적으로 프로그램 실행 명령 코드(10h)를 입력받는다(S311).
상기 단계 S301 내지 단계 S311은 플래시 메모리 소자(200)의 IO 제어부(270)와 연결되는 데이터 입출력 버스(IO BUS)가 관여하여 외부에서 입력되는 명령 코드, 어드레스 및 데이터를 입력받는 동작을 수행한다.
한편, 데이터 입출력 버스(IO BUS)가 데이터를 입력받는 동안, 제어부(260)는 단계 S305에서 입력받은 로우 어드레스를 이용한 전압 설정 동작을 제어 버스(Control BUS)를 통해 수행한다.
상기 로우 어드레스는 워드라인 어드레스와 이븐 또는 오드 비트라인 어드레스, 블록 어드레스를 포함하고, 메모리 셀이 멀티 레벨 셀인 경우는 논리적인 페이지 어드레스도 함께 포함한다.
즉, 단계 S305에서 입력받은 로우 어드레스를 이용하여 제어부(260)는 X 디코더(240)와 전압 제공부(250)를 제어하여 로우 전압을 셋업하고(S331), 블록을 선택한 후(S333), 워드라인 전압을 셋업 한다(S335).
상기 로우 전압을 셋업하는 것(S331)은 제어부(260)가 프로그램 동작 명령에 따라 워드라인에 제공하기 위한 전압들, 즉 프로그램 전압, 패스 전압, 및 검증 전압 등의 고전압을 생성하도록 전압 제공부(250)를 셋업하는 것을 의미한다.
그리고 블록이 선택되는 것(S333)은 상기 로우 어드레스에 포함되어 있는 블록 어드레스를 이용하여 프로그램할 블록을 선택하는 것이고, 워드라인 전압을 셋업하는 것(S335)은 단계S331에서 전압 제공부(250)가 생성한 전압들이 워드라인에 제공되는 것을 의미한다. 상기 로우 어드레스에 포함된 워드라인 어드레스를 이용하여 선택된 워드라인에는 프로그램 전압을 제공하고, 선택되지 않은 워드라인에는 패스 전압이 제공된다.
단계S305 이후에 단계 S307 내지 단계 S311이 데이터 입출력 버스(IO BUS)와 IO 제어부(260)를 통해 수행되는 동안 제어부(260)가 단계S331 내지 단계S335가 수행되도록 X 디코더(240)와 전압 제공부(250)를 제어한다. 앞서 언급한 바와 같이 제어부(260)는 제어 버스(Control BUS)를 통해 X 디코더(240)와 전압 제공부(250)를 제어한다.
이를 위하여 데이터 입력을 위해 사용하는 데이터 입출력 버스(IO BUS)와 컨트롤 버스(Control BUS)가 분리되어 구성되어야 한다.
도 3에서 블록(310)은 IO 제어부(270)가 데이터 입출력 버스(IO BUS)를 통해 데이터를 입력받아 전달하는 동작을 수행하는 부분이고, 블록(330)은 제어부(260)가 제어 버스(Control BUS)를 이용하여 플래시 메모리 소자(200)의 동작을 제어하는 부분이다.
단계 S335에서 워드라인 전압이 셋업 되고, 단계S311에서 IO 제어부(270)가 프로그램할 데이터를 모두 입력받은 후 실행 명령 코드(10h)를 입력받으면, 프로그램 동작을 수행하고(S337), 모든 프로그램이 완료된 후 워드라인과 로우 전압을 디스차지 하여 동작을 마친다(S337).
상기 단계 S335와 단계S311이 끝나는 시간에 대해서는 정해진 순서가 없으며, 단계 S335와 단계 S311이 모두 완료된 이후에 프로그램 동작 단계(S337)를 수행 할 수 있다. 상기 프로그램 동작은 일반적인 플래시 메모리 소자가 페이지 버퍼부(220)를 통해 데이터를 프로그램하는 동작에 따른 것으로 별도로 설명하지 않기로 한다.
상기와 같이 동작하면, 데이터를 입력받는 시간동안 로우 전압과 워드전압 셋업을 수행함으로써 프로그램 시간이 줄어든다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a는 종래의 프로그램 전압의 프로그램 동작 순서도이다.
도 1b는 도 1a의 동작에 따른 타이밍도이다.
도 2는 플래시 메모리 소자의 블록도이다.
도 3은 본 발명의 실시 예에 따른 프로그램 동작 순서도이다.
*도면의 주요 부분의 간단한 설명*
200 : 플래시 메모리 소자 210 : 메모리 셀 어레이
220 : 페이지 버퍼부 230 : Y 디코더
240 : X 디코더 250 : 전압 제공부
260 : 제어부 270 : IO 제어부

Claims (10)

  1. 복수의 비트 라인 쌍들과 복수의 워드라인들에 각각 연결되는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    데이터 입출력 버스를 통해 제공되는 명령에 응답하여 프로그램할 데이터를 입력받는 입출력 제어부;
    상기 입출력 제어부가 프로그램을 위한 데이터를 입력받는 것과 동시에 프로그램을 위한 전압 셋업 동작을 수행하는 제어신호를 제어버스를 통해 출력하는 제어부; 및
    상기 제어부가 제어버스로 출력하는 제어신호에 응답하여 상기 메모리 셀 어레이에 상기 입출력 제어부로부터 제공된 데이터를 프로그램하거나, 상기 메모리 셀 어레이에 저장된 데이터를 독출하기 위한 주변 회로부
    를 포함하는 플래시 메모리 소자.
  2. 제 1항에 있어서,
    상기 주변 회로부는,
    상기 입출력 제어부를 통해 입력되는 어드레스에 따라 상기 메모리 셀 어레이의 워드라인을 선택하는 X 디코더;
    상기 메모리 셀에 데이터를 프로그램하거나, 독출 하는 동작을 위한 동작 전압을 제공하는 전압 제공부;
    상기 복수개의 비트라인 쌍들에 각각 하나씩 대응되게 배치되어, 상기 메모 리 셀들에 데이터를 프로그램하거나, 상기 메모리 셀에 저장된 데이터를 독출 하는 복수개의 페이지 버퍼 회로들; 및
    상기 복수의 페이지 버퍼 회로들 각각에 하나씩 대응하게 연결되고, 데이터 입출력 라인에 더 연결되어 프로그램할 데이터를 상기 페이지 버퍼 회로에 전송하거나, 상기 페이지 버퍼 회로로부터 전송되는 독출 데이터를 데이터 입출력라인으로 출력하는 Y 디코더 회로들
    을 포함하는 플래시 메모리 소자.
  3. 제 1항에 있어서,
    상기 입출력 제어부는,
    프로그램 동작을 위하여,
    프로그램 동작 명령 코드와, 프로그램을 수행할 메모리 셀의 어드레스 정보와, 상기 메모리 셀에 프로그램할 데이터를 입력받는 것을 특징으로 하는 플래시 메모리 소자.
  4. 제 3항에 있어서,
    상기 어드레스 정보는 컬럼 어드레스 정보와 로우 어드레스 정보를 포함하는 것을 특징으로 하는 플래시 메모리 소자.
  5. 제 3항에 있어서,
    상기 제어부는,
    상기 입출력 제어부가 수신한 상기 어드레스 정보를 이용하여 프로그램동작을 위한 전압 셋업을 제어하는 제어신호를 상기 제어버스로 출력하는 것을 특징으로 하는 플래시 메모리 소자.
  6. 제 5항에 있어서,
    상기 전압 셋업 동작은,
    상기 어드레스 정보에 포함되는 로우 어드레스 정보를 이용하여 로우 전압과 워드라인 전압 셋업을 수행하는 것을 특징으로 하는 플래시 메모리 소자.
  7. 플래시 메모리 소자의 프로그램 방법에 있어서,
    프로그램 명령에 응답하여 컬럼 및 로우 어드레스를 입력받고, 상기 로우 어드레스에 따른 로우 전압 셋업과, 블록 선택 및 워드라인 전압 셋업을 수행하는 단계;
    상기 로우 전압 셋업과, 블록 선택 및 워드라인 전압 셋업을 수행과 동시에 라이트 인에이블 바 신호에 응답하여 프로그램할 데이터를 페이지 버퍼에 저장하는 단계; 및
    상기 전압 셋업과 페이지 버퍼에 프로그램할 데이터를 저장하는 동작이 완료되면, 프로그램 동작을 수행하는 단계;
    를 포함하는 플래시 메모리 소자의 프로그램 방법.
  8. 제 7항에 있어서,
    상기 어드레스 정보를 입력받는 것은,
    상기 프로그램을 위한 메모리 셀의 컬럼 어드레스를 입력받는 단계; 및
    상기 메모리 셀의 로우 어드레스를 입력받는 단계를 포함하는 플래시 메모리 소자의 프로그램 방법.
  9. 제 8항에 있어서,
    상기 전압 셋업은,
    상기 로우 어드레스를 이용하여 로우 전압을 셋업 하는 단계;
    상기 프로그램을 위한 메모리 셀이 포함되는 블록을 선택하는 단계; 및
    상기 로우 어드레스를 이용하여 상기 메모리 셀의 워드라인 전압을 셋업 하는 단계를 포함하는 플래시 메모리 소자의 프로그램 방법.
  10. 제 7항에 있어서,
    상기 프로그램을 완료한 후, 상기 셋업한 전압을 디스차지 하는 단계를 더 포함하는 플래시 메모리 소자의 프로그램 방법.
KR1020070074548A 2007-07-25 2007-07-25 플래시 메모리 소자 및 프로그램 방법 KR100898653B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070074548A KR100898653B1 (ko) 2007-07-25 2007-07-25 플래시 메모리 소자 및 프로그램 방법
US11/950,303 US8296499B2 (en) 2007-07-25 2007-12-04 Flash memory device and program method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070074548A KR100898653B1 (ko) 2007-07-25 2007-07-25 플래시 메모리 소자 및 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20090011195A KR20090011195A (ko) 2009-02-02
KR100898653B1 true KR100898653B1 (ko) 2009-05-22

Family

ID=40296375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070074548A KR100898653B1 (ko) 2007-07-25 2007-07-25 플래시 메모리 소자 및 프로그램 방법

Country Status (2)

Country Link
US (1) US8296499B2 (ko)
KR (1) KR100898653B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933858B1 (ko) * 2007-11-13 2009-12-24 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 벌크전압 제어 방법
US8386736B2 (en) 2008-12-18 2013-02-26 Spansion Llc Rapid memory buffer write storage system and method
TWI576846B (zh) * 2014-12-17 2017-04-01 慧榮科技股份有限公司 快閃記憶體的資料寫入方法與其控制裝置
KR102540765B1 (ko) * 2016-09-07 2023-06-08 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102685519B1 (ko) * 2017-02-28 2024-07-17 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732631B1 (ko) 2006-02-01 2007-06-27 삼성전자주식회사 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69223099T2 (de) * 1991-08-09 1998-06-10 Toshiba Ave Kk Aufzeichnungsgerät für eine Speicherkarte
US5237535A (en) * 1991-10-09 1993-08-17 Intel Corporation Method of repairing overerased cells in a flash memory
TW231343B (ko) * 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
US5805501A (en) * 1996-05-22 1998-09-08 Macronix International Co., Ltd. Flash memory device with multiple checkpoint erase suspend logic
JP2000067574A (ja) * 1998-08-21 2000-03-03 Mitsubishi Electric Corp 半導体記憶装置
US6795890B1 (en) * 1999-02-19 2004-09-21 Mitsubishi Denki Kabushiki Kaisha Data storage method, and data processing device using an erasure block buffer and write buffer for writing and erasing data in memory
JP4141581B2 (ja) * 1999-04-05 2008-08-27 株式会社ルネサステクノロジ フラッシュメモリを搭載する記憶装置
JP3916862B2 (ja) * 2000-10-03 2007-05-23 株式会社東芝 不揮発性半導体メモリ装置
US7164616B2 (en) * 2004-12-20 2007-01-16 Intel Corporation Memory array leakage reduction circuit and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732631B1 (ko) 2006-02-01 2007-06-27 삼성전자주식회사 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법

Also Published As

Publication number Publication date
US8296499B2 (en) 2012-10-23
KR20090011195A (ko) 2009-02-02
US20090031080A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
JP4170682B2 (ja) 不揮発性半導体メモリ装置
US6963501B2 (en) Nonvolatile memory
KR100829791B1 (ko) 플래시 메모리 장치의 전압 공급 회로, 이를 포함하는 플래시 메모리 장치 및 플래시 메모리 장치의 프로그램 전압 공급 방법
US9183937B2 (en) Method and apparatus for the erase suspend operation
KR100498195B1 (ko) 불휘발성 반도체 기억 장치 및 그 소거 시퀀스 실행 방법
JP4965106B2 (ja) 不揮発性メモリ装置及びそれの高速プログラム方法
JP2009301616A (ja) 不揮発性半導体記憶装置
JP3080744B2 (ja) 電気的に書き込み一括消去可能な不揮発性半導体記憶装置
KR100898653B1 (ko) 플래시 메모리 소자 및 프로그램 방법
US9142310B1 (en) Nonvolatile memory device and merthod of operating the same
US6781882B2 (en) Nonvolatile semiconductor storage device having a shortened time required for a data erasing operation and data erasing method thereof
KR102137889B1 (ko) 반도체 기억장치 및 그 리셋 방법
KR100769771B1 (ko) 플래시 메모리 장치 및 그 소거 방법
JP2006107719A (ja) 不揮発性メモリ装置及びそれのプログラム方法
US20090180329A1 (en) Program method of nonvolatile memory device
US8085593B2 (en) Method of inputting address in nonvolatile memory device and method of operating the nonvolatile memory device
JP2006024347A (ja) ビットスキャニングプログラムを実行する不揮発性メモリ装置
KR100621637B1 (ko) 프로그램 시간을 단축시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
KR100960478B1 (ko) 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법
JP2005190648A (ja) フラッシュメモリ素子
JP2006004478A (ja) 不揮発性半導体記憶装置
KR20110001581A (ko) 불휘발성 메모리 장치의 카피백 동작 방법
KR100560800B1 (ko) 불휘발성 메모리 장치 및 이의 프로그램 속도 개선 방법
KR20080038936A (ko) 비휘발성 메모리 장치의 소거 방법
JPWO2007023544A1 (ja) 記憶装置、記憶装置の制御方法、および記憶制御装置の制御方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070725

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080626

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20081216

Patent event code: PE09021S02D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090309

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090513

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090513

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20120424

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee