[go: up one dir, main page]

KR20080038936A - 비휘발성 메모리 장치의 소거 방법 - Google Patents

비휘발성 메모리 장치의 소거 방법 Download PDF

Info

Publication number
KR20080038936A
KR20080038936A KR1020060106486A KR20060106486A KR20080038936A KR 20080038936 A KR20080038936 A KR 20080038936A KR 1020060106486 A KR1020060106486 A KR 1020060106486A KR 20060106486 A KR20060106486 A KR 20060106486A KR 20080038936 A KR20080038936 A KR 20080038936A
Authority
KR
South Korea
Prior art keywords
memory cell
erase
address signal
command signal
cell block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020060106486A
Other languages
English (en)
Inventor
한정철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060106486A priority Critical patent/KR20080038936A/ko
Publication of KR20080038936A publication Critical patent/KR20080038936A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 비휘발성 메모리 장치의 소거 방법에 관한 것으로, 외부에서 모든 블록에 대한 소거 동작을 실시하기 위한 전체 소거 명령 신호를 인식할 수 있도록 제어 로직 회로를 구현하고 전체 소거 명력 신호 입력 시 제어 로직 회로로부터 소거 명령 신호와 첫 번째 블록을 선택하기 위한 어드레스 신호를 발생시켜 소거 동작을 실시하고 선택된 블록의 소거 동작이 완료될 때마다 어드레스 신호를 증가시켜 마지막 블록까지 소거 동작을 실시함으로써, 한번의 전체 소거 명령 신호의 입력으로 어드레스 신호의 입력없이 모든 블록들을 소거할 수 있다.
비휘발성 메모리, 소거 동작, 블록, 포맷

Description

비휘발성 메모리 장치의 소거 방법{Erasing method of non-volatile memory device}
도 1은 본 발명의 실시예에 따른 비휘발성 메모리 장치의 블록도이다.
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 장치의 소거 방법을 설명하기 위한 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 비휘발성 메모리 장치 110 : 입력 버퍼
120 : 제어 로직 회로 130 : 고전압 발생기
140 : X-디코더 150 : Y-디코더
160 : 메모리 셀 어레이 170 : 페이지 버퍼부
180 : 데이터 입출력 회로
본 발명은 비휘발성 메모리 장치의 소거 방법에 관한 것으로, 특히 플래시 메모리 장치에 적용 가능한 비휘발성 메모리 장치의 소거 방법에 관한 것이다.
비휘발성 메모리 소자는 전원 공급이 중단되더라고 저장된 데이터가 지워지지 않는 메모리 소자이다. 이러한 비휘발성 메모리 소자 중에서 플래시 메모리 소자가 대표적인 비휘발성 메모리 소자에 해당된다. 플래시 메모리 소자는 프로그램 동작, 리드 동작 및 소거 동작을 통해 데이터를 저장하거나 출력한다. 여기서, 소거 동작은 저장된 데이터를 삭제하기 위하여 실시된다. 이러한 플래쉬 메모리 소자는 NOR형 플래시 메모리 소자의 NAND형 플래시 메모리 소자로 구분할 수 있으며, NAND형 플래시 메모리 소자의 소거 동작을 예로써 설명하면 다음과 같다.
NAND형 플래시 메모리 소자의 메모리 셀 어레이는 다수의 블록들 포함한다. 각각의 블록 내에는 다수의 메모리 셀들이 포함되며, 다수의 셀들은 페이지 단위로 연결된다. NAND형 플래시 메모리 소자의 셀 어레이 구조는 이미 공지되어 있으므로 구체적인 설명은 생략하기로 한다. 한편, NAND형 플레시 메모리 소자의 동작은 프로그램 동작, 소거 동작 및 리드 동작을 포함한다. 여기서, 프로그램 동작과 리드 동작은 페이지 단위로 이루어지며, 소거 동작은 블록 단위로 이루어진다. 구체적으로, 소거 동작은 소거 명령 신호가 입력되어 이어서 어드레스 신호가 입력되면 어드레스 신호에 해당하는 블록의 소거 동작이 이루어진다. 이렇게 소거 동작은 블록 단위로 이루어지기 때문에, 다수의 블록을 소거하거나 모든 블록들을 소거하기 위해서는 어드레스 신호에 의해 선택된 블록의 소거 동작이 완료될 때마다 소거 명령 신호와 다음 블록을 선택하기 위한 어드레스가 다시 입력되어야 한다.
이에 대하여, 본 발명이 제시하는 비휘발성 메모리 장치의 소거 방법은 외부에서 모든 블록에 대한 소거 동작을 실시하기 위한 전체 소거 명령 신호를 인식할 수 있도록 제어 로직 회로를 구현하고 전체 소거 명력 신호 입력 시 제어 로직 회로로부터 소거 명령 신호와 첫 번째 블록을 선택하기 위한 어드레스 신호를 발생시켜 소거 동작을 실시하고 선택된 블록의 소거 동작이 완료될 때마다 어드레스 신호를 증가시켜 마지막 블록까지 소거 동작을 실시함으로써, 한번의 전체 소거 명령 신호의 입력으로 어드레스 신호의 입력없이 모든 블록들을 소거할 수 있다.
본 발명의 실시예에 따른 비휘발성 메모리 장치의 소거 방법은 메모리 셀 어레이에 포함된 모든 메모리 셀 블록을 소거하기 위한 전체 소거 명령 신호가 입력되는 단계와, 전체 소거 명령 신호에 따라 첫 번째 메모리 셀 블록을 선택하기 위한 로우 어드레스를 생성하는 단계와, 로우 어드레스에 의해 선택된 메모리 셀 블록을 소거하기 위한 소거 동작을 실시하는 단계, 및 소거된 메모리 셀 블록이 마지막 메모리 셀 블록인지를 판단하고, 마지막 메모리 셀 블록이 아니면 다음 메모리 셀 블록이 선택되도록 로우 어드레스 신호를 변경하는 단계를 포함하며, 마지막 메모리 셀 블록이 소거될 때까지 소거 동작 실시 단계와 로우 어드레스 신호 변경 단 계를 반복 실시한다.
상기에서, 전체 소거 명령 신호가 입력된 후, 더미 어드레스 신호가 입력되는 단계를 더 포함할 수 있다. 더미 어드레스 신호는 3싸이클 동안 입력된다. 로우 어드레스 신호를 생성하기 전에, 소거 확인 명령 신호가 입력되는 단계를 더 포함할 수 있다. 로우 어드레스 신호와 함께 소거 명령 신호가 함께 출력된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1은 본 발명의 실시예에 따른 비휘발성 메모리 장치의 블록도이다. 비휘발성 메모리 장치(100)는 입력버퍼(110), 제어 로직 회로(120), 고전압 발생기(130), X-디코더(140), Y-디코더(150), 메모리 셀 어레이(160), 페이지 버퍼부(170) 및 데이터 입출력 회로(180)를 포함한다. 상기에서, 메모리 셀 어레이(160)는 복수의 메모리 셀 블록을 포함한다. 입력 버퍼(110)는 외부 어드레스 신호(ADD), 커맨드 신호(CMD) 또는 전체 소거 명령 신호(ABD)를 제어 로직 회로(120)에 출력한다.
제어 로직 회로(120)는 칩 인에이블 신호(CEb)와 제어 신호들(REb, WEb, ALE, CLE)에 응답하여, 커맨드 신호(CMD), 외부 어드레스 신호(ADD) 또는 전체 소거 명령 신호(ABD)를 수신한다. 이러한 제어 로직 회로(120)는 커맨드 신호(CMD)에 응답하여 내부적으로 프로그램 명령(PGM), 리드 명령(READ), 및 소거 명령(ERS) 중 하나를 발생한다. 또한, 제어 로직 회로(120)는 외부 어드레스 신호(ADD)에 따라 로우 어드레스 신호(RADD)와 컬럼 어드레스 신호(CADD)를 출력한다. 그 외에도, 전체 소거 명령 신호(ABD)가 입력되면, 제어 로직 회로(120)는 외부 어드레스 신호(ADD)에 상관없이 소거 명령 신호(ERS)와 함께 메모리 셀 어레이에 포함된 메모리 셀 블록 중 첫 번째 메모리 셀 블록을 선택하기 위한 로우 어드레스 신호(RADD)를 출력한다. 또한, 제어 로직 회로(120)는 로우 어드레스 신호(RADD)에 의해 선택된 메모리 셀 블록의 소거 동작이 완료되면 다음 메모리 셀 블록을 선택하기 위하여 로우 어드레스 신호(RADD)를 증가시키며, 마지막 메모리 셀 블록이 선택될 때까지 소거 동작이 완료될 때마다 로우 어드레스 신호(RADD)를 증가시킨다.
고전압 발생기(130)는 프로그램 명령(PGM), 리드 명령(READ) 및 소거 명령(ERS) 중 하나에 응답하여, 바이어스 전압들(VD, VS, VW1 내지 VWK)(K는 정수)을 출력한다. 전압(VD)은 드레인 선택 라인(미도시)에 공급될 드레인 전압이고, 전압(VS)은 소스 선택 라인(미도시)에 공급될 소오스 전압이고, 전압(VW1 내지 VWK)은 워드 라인들(미도시)에 각각 공급될 워드라인 전압들이다. X-디코더(140)는 로우 어드레스 신호(RADD)에 따라 다수의 메모리 셀 블록들 중 하나를 선택하는 블록 선택 신호(BSEL)를 출력하며, 스위칭부(145)는 블록 선택 신호에 따라 드레인 전압(VD), 소오스 전압(VS) 및 워드라인 전압들(VW1 내지 VWK)(K는 정수)을 선택된 메모리 셀 블록으로 전달한다. Y-디코더(150)는 칼럼 어드레스 신호(CADD)를 디코딩하여 칼럼 디코딩 신호(CDEC)를 발생하고, 칼럼 디코딩 신호(CDEC)를 페이지 버퍼부(170)로 출력한다. 페이지 버퍼부(170)는 프로그램 동작 시 입출력 회로(160)를 통해 입력되는 입력 데이터(Di)를 칼럼 디코딩 신호(CDEC)에 따라 메모리 셀 어레이(160)의 비트라인들(미도시)로 각각 전달하고, 리드 동작 시 메모리 셀 블록으로부터 비트라인들을 통해 전달된 데이터를 입출력 회로(160)로 전달한다. 미설명된 도면부호 Do는 출력 데이터이다.
상기에서 서술한 비휘발성 메모리 장치의 소거 방법을 설명하면 다음과 같다. 도 2는 본 발명의 실시예에 따른 비휘발성 메모리 장치의 소거 방법을 설명하기 위한 흐름도이다.
도 1 및 도 2를 참조하면, 외부로부터 메모리 셀 어레이(160)에 포함된 메모리 셀 블록들을 모두 소거하는 경우, 전체 소거 명령 신호(ABE)가 입력 버퍼(110)를 통해 제어 로직 회로(120)로 입력된다.(S210) 이어서, 더미 어드레스가 입력된다.(S220) 일반적으로 소거 동작에 관련된 커맨드 신호(CMD)가 입력되면 소거 대상 메모리 셀 블록을 지정하기 위하여 외부 어드레스(ADD)가 입력된다. 하지만, 메모리 셀 블록의 전체 소거 동작의 경우에는 모든 메모리 셀 블록이 소거되므로 외부 어드레스(ADD)가 사용되지 않는다. 따라서, 외부 어드레스가 입력되지 않아도 된다. 하지만, 일반적인 소거 동작과 달리 외부 어드레스가 입력되지 않고 바로 소거 확인 명령 신호가 입력된다면, 주변 회로들과의 동작을 동기시키기 어려워질 수 있다. 따라서, 일반적인 소거 동작과 같이 동작 타이밍을 맞춰주기 위하여 어드레스 신호(ADD)가 입력되지 않더라도 어드레스 신호(ADD)가 입력되는데 필요한 시간(예를 들어, 3cycle) 동안 대기 하거나 메모리 셀 블록을 선택하는데 영향을 주지 않는 더미 어드레스를 입력한다.(S220) 만일, 주변 회로들과의 동작을 동기시키는데 문제가 없다면 더미 어드레스의 입력 단계(S220)는 생략할 수 있다.
이어서, 소거 동작에 필요한 신호의 모든 입력이 완료되었음을 나타내는 소거 확인 명령(erase confirm command) 신호가 입력 버퍼(110)를 통해 제어 로직 회로(120)로 입력된다.(S230) 소거 확인 명령 신호에 따라, 제어 로직 회로(120)는 메모리 셀 어레이(160)에 포함된 메모리 셀 블록들 중 첫 번째 메모리 셀 블록을 선택하기 위한 로우 어드레스 신호(RADD)를 소거 명령 신호(ERS)와 함께 출력한다.(S240) 로우 어드레스 신호(RADD) 및 소거 명령 신호(ERS)에 따라 소거 동작이 실시된다.(S250) 구체적으로 설명하면, 소거 명령 신호(ERS)에 따라 고전압 발생기(130)는 소거 동작에 필요한 드레인 전압(VD), 소오스 전압(VS) 및 워드라인 전압들(VW1 내지 VWK)(K는 정수)을 생성하여 스위칭부(145)로 출력한다. X-디코더(140)는 로우 어드레스 신호(RADD)에 따라 첫 번째 메모리 셀 블록을 선택하기 위한 블록 선택 신호(BSEL)를 생성하고, 스위칭부(145)는 블록 선택 신호(BSEL)에 따라 드레인 전압(VD), 소오스 전압(VS) 및 워드라인 전압들(VW1 내지 VWK)(K는 정수)을 첫 번째 메모리 셀 블록으로 전달한다. 첫 번째 메모리 셀 블록은 스위칭부(145)를 통해 인가된 드레인 전압(VD), 소오스 전압(VS) 및 워드라인 전압들(VW1 내지 VWK)(K는 정수)에 따라 소거된다.
로우 어드레스 신호(RADD)에 따라 선택된 메모리 셀 블록의 소거 동작이 완 료되면 소거된 메모리 셀 블록이 마지막 셀 블록에 해당하는지를 판단한다.(S260) 소거된 메모리 셀 블록이 마지막 셀 블록이 아닌 경우, 제어 로직 회로(120)는 다음 메모리 셀 블록이 선택되도록 로우 어드레스 신호(RADD)를 증가시킨다.(S270) 이때, 제어 로직 회로(120)는 소거된 메모리 셀 블록이 마지막 셀 블록이 아닌 경우 다음 메모리 셀 블록을 선택하기 위한 로우 어드레스 신호(RADD)를 자동적으로 생성한다. 따라서, 다음 메모리 셀 블록을 선택하여 소거하기 위한 소거 명령 신호나 어드레스 신호가 외부로부터 다시 입력될 필요가 없다. 로우 어드레스 신호(RADD)를 증가시킨 후, 증가된 로우 어드레스 신호(RADD)에 따라 소거 동작 단계(S250)를 다시 실시한다. 소거 동작 단계(S250)와 어드레스 증가 단계(S270)는 마지막 메모리 셀 블록의 소거 동작이 완료될 때까지 반복 실시된다. 마지막 메모리 셀 블록의 소거 동작이 완료되면, 전체 메모리 셀 블록의 소거 동작이 완료된다.
상술한 바와 같이, 본 발명은 외부에서 모든 블록에 대한 소거 동작을 실시하기 위한 전체 소거 명령 신호를 인식할 수 있도록 제어 로직 회로를 구현하고 전체 소거 명력 신호 입력 시 제어 로직 회로로부터 소거 명령 신호와 첫 번째 블록을 선택하기 위한 어드레스 신호를 발생시켜 소거 동작을 실시하고 선택된 블록의 소거 동작이 완료될 때마다 어드레스 신호를 증가시켜 마지막 블록까지 소거 동작을 실시함으로써, 한번의 전체 소거 명령 신호의 입력으로 어드레스 신호의 입력없 이 모든 블록들을 소거할 수 있다.

Claims (5)

  1. 메모리 셀 어레이에 포함된 모든 메모리 셀 블록을 소거하기 위한 전체 소거 명령 신호가 입력되는 단계;
    상기 전체 소거 명령 신호에 따라 첫 번째 메모리 셀 블록을 선택하기 위한 로우 어드레스를 생성하는 단계;
    상기 로우 어드레스에 의해 선택된 메모리 셀 블록을 소거하기 위한 소거 동작을 실시하는 단계; 및
    소거된 메모리 셀 블록이 마지막 메모리 셀 블록인지를 판단하고, 마지막 메모리 셀 블록이 아니면 다음 메모리 셀 블록이 선택되도록 상기 로우 어드레스 신호를 변경하는 단계를 포함하며,
    상기 마지막 메모리 셀 블록이 소거될 때까지 상기 소거 동작 실시 단계와 상기 로우 어드레스 신호 변경 단계를 반복 실시하는 비휘발성 메모리 장치의 소거 방법.
  2. 제 1 항에 있어서, 상기 전체 소거 명령 신호가 입력된 후,
    더미 어드레스 신호가 입력되는 단계를 더 포함하는 비휘발성 메모리 장치의 소거 방법.
  3. 제 2 항에 있어서,
    상기 더미 어드레스 신호는 3싸이클 동안 입력되는 비휘발성 메모리 장치의 소거 방법.
  4. 제 2 항에 있어서, 상기 로우 어드레스 신호를 생성하기 전에,
    소거 확인 명령 신호가 입력되는 단계를 더 포함하는 비휘발성 메모리 장치의 소거 방법.
  5. 제 1 항에 있어서,
    상기 로우 어드레스 신호와 함께 소거 명령 신호가 함께 출력되는 비휘발성 메모리 장치의 소거 방법.
KR1020060106486A 2006-10-31 2006-10-31 비휘발성 메모리 장치의 소거 방법 Withdrawn KR20080038936A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060106486A KR20080038936A (ko) 2006-10-31 2006-10-31 비휘발성 메모리 장치의 소거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060106486A KR20080038936A (ko) 2006-10-31 2006-10-31 비휘발성 메모리 장치의 소거 방법

Publications (1)

Publication Number Publication Date
KR20080038936A true KR20080038936A (ko) 2008-05-07

Family

ID=39647313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060106486A Withdrawn KR20080038936A (ko) 2006-10-31 2006-10-31 비휘발성 메모리 장치의 소거 방법

Country Status (1)

Country Link
KR (1) KR20080038936A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9933974B2 (en) 2014-02-28 2018-04-03 Samsung Electronics Co., Ltd. Method of operating data storage device
CN112306381A (zh) * 2019-08-01 2021-02-02 旺宏电子股份有限公司 存储器装置以及存储器的数据存取方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9933974B2 (en) 2014-02-28 2018-04-03 Samsung Electronics Co., Ltd. Method of operating data storage device
US10552084B2 (en) 2014-02-28 2020-02-04 Samsung Electronics Co., Ltd. Method of operating data storage device
US11216206B2 (en) 2014-02-28 2022-01-04 Samsung Electronics Co., Ltd. Method of operating data storage device
CN112306381A (zh) * 2019-08-01 2021-02-02 旺宏电子股份有限公司 存储器装置以及存储器的数据存取方法

Similar Documents

Publication Publication Date Title
KR100476923B1 (ko) 듀얼 레지스터들을 갖는 페이지 버퍼가 구비된 메모리장치들 및 그것의 사용 방법
KR100590388B1 (ko) 멀티-플레인 타입 플래쉬 메모리 장치와, 그 프로그램 동작및 리드 동작 제어 방법
KR20180035173A (ko) 반도체 기억장치 및 이를 위한 연속 판독 방법
KR100769772B1 (ko) 플래시 메모리 장치 및 이를 이용한 소거 방법
KR101099835B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
JP2010040144A (ja) 不揮発性半導体記憶システム
KR101115623B1 (ko) 불휘발성 메모리 장치 및 이의 동작 방법
KR20130046521A (ko) 전압 선택 회로 및 이를 구비한 집적회로
JP2001266584A (ja) ワードラインドライバ及びワードラインドライビング方法
JP2009283118A (ja) 不揮発性メモリ装置のプログラム方法
CN100477007C (zh) 半导体存储器设备
JP2009076116A (ja) 不揮発性半導体記憶装置
US8213235B2 (en) Nonvolatile memory device
KR101024152B1 (ko) 불휘발성 메모리 소자의 페이지 버퍼를 이용한 프로그램 검증 방법
KR100769771B1 (ko) 플래시 메모리 장치 및 그 소거 방법
KR100784007B1 (ko) 비휘발성 메모리 장치 및 그 소거 방법
US8296499B2 (en) Flash memory device and program method thereof
KR100967026B1 (ko) 불휘발성 메모리 장치 및 그 캐쉬리드 방법
KR20220139694A (ko) 페이지 버퍼, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR20080038936A (ko) 비휘발성 메모리 장치의 소거 방법
KR100618902B1 (ko) 프로그램 검증 판독 중 열 스캔을 통해 프로그램 시간을단축시킬 수 있는 플래시 메모리 장치의 프로그램 방법
JP2008130123A (ja) 不揮発性半導体記憶装置
KR102742435B1 (ko) 반도체 장치 및 연속 독출 방법
US6845040B2 (en) Nonvolatile memory
KR20110001581A (ko) 불휘발성 메모리 장치의 카피백 동작 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061031

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid