[go: up one dir, main page]

KR100933858B1 - 불휘발성 메모리 소자 및 그 벌크전압 제어 방법 - Google Patents

불휘발성 메모리 소자 및 그 벌크전압 제어 방법 Download PDF

Info

Publication number
KR100933858B1
KR100933858B1 KR1020070115601A KR20070115601A KR100933858B1 KR 100933858 B1 KR100933858 B1 KR 100933858B1 KR 1020070115601 A KR1020070115601 A KR 1020070115601A KR 20070115601 A KR20070115601 A KR 20070115601A KR 100933858 B1 KR100933858 B1 KR 100933858B1
Authority
KR
South Korea
Prior art keywords
voltage
bulk
program
memory device
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070115601A
Other languages
English (en)
Other versions
KR20090049372A (ko
Inventor
장채규
왕종현
윤석
박성훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070115601A priority Critical patent/KR100933858B1/ko
Priority to US12/130,931 priority patent/US8000154B2/en
Publication of KR20090049372A publication Critical patent/KR20090049372A/ko
Application granted granted Critical
Publication of KR100933858B1 publication Critical patent/KR100933858B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 소자의 문턱전압 보상에 관한 것으로, 메모리 셀의 독출 동작시 상기 메모리 셀들을 포함하는 메모리 셀 어레이의 벌크에 설정된 전압을 제공하는 전압 제공부; 및 상기 메모리 셀의 문턱전압 변경에 따른 벌크 전압을 설정하여 제공하도록 상기 전압 제공부를 제어하는 제어부를 포함한다.
문턱전압 보상, 벌크전압, 프로그램 소거 사이클

Description

불휘발성 메모리 소자 및 그 벌크전압 제어 방법{Non volatile memory device and method of controlling of bulk voltage the same}
본 발명은 불휘발성 메모리 소자의 전압 제공에 관한 것으로, 특히 프로그램 검증 또는 독출 동작시에 벌크에 제공하는 전압을 제어하는 불휘발성 메모리 소자 및 그 벌크전압 제어 방법에 관한 것이다.
전기적으로 프로그램(Program)과 소거(Erase)가 가능하며, 전원이 공급되지 않는 상태에서도 데이터가 소거되지 않고 저장 가능한 불휘발성 메모리 소자의 수요가 증가하고 있다. 그리고 많은 수의 데이터를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서, 메모리 셀의 고집적화 기술이 개발되고 있다. 이를 위해, 복수개의 메모리 셀들이 직렬로 연결되어 한 개의 스트링으로 구성되고, 복수개의 스트링들이 하나의 메모리 셀 어레이를 이루는 낸드(NAND) 타입의 플래시 메모리 장치가 제안되었다.
낸드 플래시 메모리 장치의 플래시 메모리 셀들은 반도체 기판위에 소오스 드레인 사이에 형성되는 전류 통로 및 상기 반도체 기판 위에 절연막 사이에 형성되는 플로팅 게이트와 제어 게이트로 구성된다. 그리고 플래시 메모리 셀의 프로그 램은 일반적으로, 메모리 셀의 소오스/드레인 영역과 반도체 기판 즉, 벌크 영역을 접지시키고, 제어 게이트에 양의 고전압을 인가하여 플로팅 게이트와 기판 사이에 파울러 노드하임 터널링(Fowler-Nordheim tunneling; 이하 F-N 터널링)을 발생시킴으로써 수행된다. 상기 F-N 터널링은 제어 게이트에 인가되는 고전압의 전계에 의해 벌크 영역의 전자들이 플로팅 게이트에 축적되어 메모리 셀의 문턱 전압이 증가하게 되는 것이다.
최근에는 이러한 플래시 메모리의 집적도를 더욱 향상시키기 위해 한 개의 메모리 셀의 복수개의 데이터를 저장할 수 있는 다중 비트 셀에 대한 연구가 활발히 진행되고 있다. 이러한 방식의 메모리 셀을 통상 멀티 레벨 셀(Multi Level Cell; MLC)이라 한다. 이와 대비되는 단일 비트의 메모리 셀을 싱글 레벨 셀(Single Level Cell; SLC)이라 한다.
도 1a는 멀티 레벨 메모리 셀의 프로그램 문턱전압 분포를 나타낸다.
도 1a를 참조하면, 2비트의 데이터 정보를 저장할 수 있는 멀티 레벨 셀의 문턱전압은 프로그램 동작을 통해 4가지의 문턱전압 분포중 하나로 이동한다. 일반적으로 소개된 셀의 상태(110)는 '11'의 데이터 상태를 나타낸다고 가정하고, 프로그램 상태에 따라 '10'의 데이터 상태를 나타내는 문턱전압 분포(120)와, '00'의 데이터 상태를 나타내는 문턱전압 분포(130) 및 '01'의 데이터 상태를 나타내는 문턱전압 분포(140)로 구분된다.
도 1a와 같은 문턱전압 분포를 갖도록 프로그램된 메모리 셀들은 블록 단위로 소거가 수행된다. 블록단위의 소거는 다음과 같은 문턱전압 분포의 이동으로 나 타난다.
도 1b는 멀티 레벨 메모리 셀의 소거에 의한 문턱전압 분포 이동을 나타낸다.
도 1b를 참조하면, 상기 도 1a와 같은 문턱전압 분포로 프로그램된 메모리 셀들의 소거를 위해서는 먼저 문턱전압 분포(120, 130)를 프로그램하여 가장 높은 레벨의 문턱전압 분포(140)로 만든다(S110).
그리고 모든 메모리 셀들이 문턱전압 분포(140)로 이동되면, 블록단위의 소거를 수행한다(S120). 소거를 수행하면 모든 메모리 셀들은 문턱전압 분포(110)로 이동한다.
이때 메모리 셀의 특성에 따라 소거가 너무 많이 수행되어 원하는 소거셀의 문턱전압 분포(110) 이하로 이동한 셀들은 소프트 프로그램을 수행하여 도1b의 문턱전압 분포(110)에 포함되게 한다.
플래시 메모리소자의 메모리 셀들은 앞서 설명한 것과 같은 프로그램과 소거가 반복되는데 소거(Erase)와 프로그램(Program)이 반복되는 사이클(Cycling)이 증가 할수록 메모리 셀의 특성이 나빠진다.
따라서 본 발명이 이루고자 하는 기술적 과제는 불휘발성 메모리 소자의 소거와 프로그램 사이클(Erase/Program; E/P)에 의해 열화되는 메모리 셀의 특성을 보상하는 불휘발성 메모리 소자 및 그 벌크전압 제어방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
메모리 셀의 독출 동작시 상기 메모리 셀들을 포함하는 메모리 셀 어레이의 벌크에 설정된 전압을 제공하는 전압 제공부; 및 상기 메모리 셀의 문턱전압 변경에 따른 벌크 전압을 설정하여 제공하도록 상기 전압 제공부를 제어하는 제어부를 포함한다.
또한, 본 발명의 특징에 따른 불휘발성 메모리 소자의 벌크전압 제어 방법은,
상기 불휘발성 메모리 소자의 프로그램 및 소거 사이클이 설정 횟수 수행되는 단계; 상기 불휘발성 메모리 소자의 메모리 셀의 검증을 수행하는 단계; 상기 검증 결과, 패스되지 않은 경우 설정된 제 1 전압을 상기 불휘발성 메모리 소자의 벌크에 인가하고, 검증을 수행하여 검증패스 여부를 판단하는 단계; 및 상기 판단 결과, 패스된 경우, 상기 불휘발성 메모리 소자의 프로그램 검증 또는 독출 동작시에 현재 벌크에 인가되어 있는 전압을 제 1 벌크 전압으로 설정하는 단계를 포함한다.
또한, 본 발명의 또 다른 불휘발성 메모리 소자의 벌크 전압 제어방법은,
상기 불휘발성 메모리 소자의 프로그램 및 소거 사이클이 수행되는 단계; 상기 불휘발성 메모리 소자의 메모리 셀의 검증을 수행하는 단계; 상기 검증 결과, 패스되지 않은 경우 설정된 제 1 전압을 상기 불휘발성 메모리 소자의 벌크에 인가하고, 검증을 수행하여 검증 패스 여부를 판단하는 단계; 및 상기 판단 수행결과, 패스된 경우, 상기 불휘발성 메모리 소자의 프로그램 검증 또는 독출 동작시에 현재 벌크에 인가하고 있는 전압을 제 1 벌크 전압으로 제공하도록 설정하는 단계를 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자 및 그 벌크전압 제어 방법에 의하면, 불휘발성 메모리 소자의 메모리 셀이 소거와 프로그램(E/P) 사이클을 반복함에 따라 발생되는 문턱전압 변경을 벌크에 전압을 인가함으로써 보상하여 셀 특성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a는 메모리 셀의 프로그램 동작에 따른 전자 이동모습을 나타낸 단면도이다.
도 2a를 참조하면, 플래시 메모리 소자의 메모리 셀은 기판(210)과, 플로팅 게이트(220) 및 제어 게이트(230)를 포함하여 구성된다. 제어 게이트(230)에는 워드라인(WL)이 연결된다. 도 2a는 메모리 셀의 구조를 간략히 도시한 도면이다.
상기 메모리 셀에 데이터를 저장하기 위해서는 벌크에는 0V를 인가하고, 워드라인(WL)에 고전압을 인가하여 플로팅 게이트(220)로 전자들이 이동하도록 한다. 플로팅 게이트(220)에 전자가 있는 상태를 프로그램 상태라고 하며, 이에 따라 메 모리 셀의 문턱전압 레벨이 높아진다.
상기와 같이 프로그램된 메모리 셀은 다음과 같이 소거된다.
도 2b는 메모리 셀의 소거 동작에 따른 전자 이동모습을 나타낸 단면도이다.
도 2b를 참조하면, 메모리 셀의 플로팅 게이트(220)로 전자가 이동되어 프로그램되어 있는 상태에서, 소거하기 위해 워드라인에 0V를 인가하고, 벌크에 고전압을 인가하여 플로팅 게이트(220)에 전자를 기판(210)으로 이동시킨다.
상기와 같이 프로그램과 소거가 반복되면, 플로팅 게이트(220)에 이동된 전자들 중 일부가 소거 동작시에 기판으로 이동하지 못하고 갇히는 문제가 발생할 수 있다.
도 2c는 메모리 셀의 프로그램과 소거 사이클에 따른 전자 이동모습을 나타낸 단면도이다.
도 2c를 참조하면, 프로그램과 소거 사이클이 수백 번에서 수십만 번으로 횟수가 증가할수록 플로팅 게이트(220)에 갇히는 전자는 늘어나는 것을 확인할 수 있다. 플로팅 게이트(220)에 갇히는 전자의 개수가 늘어날수록 메모리 셀은 프로그램 또는 소거 상태가 정확하게 읽혀지지 않을 수 있다. 이를 위해 본 발명의 실시 예를 통해 벌크 전압을 제어하여 플로팅 게이트(220)에 갇힌 전자를 보상할 수 있는 플래시 메모리 소자는 다음과 같다.
도 3a는 본 발명의 실시 예에 따른 플래시 메모리 소자의 블록도이다.
도 3a를 참조하면, 본 발명의 실시 예에 따른 플래시 메모리 소자(300)는 데이터 저장을 위한 메모리 셀들이 워드라인(WL)과 비트라인(BL)으로 구성되는 메모 리 셀 어레이(310)와, 상기 메모리 셀 어레이(310)의 메모리 셀에 데이터 프로그램, 검증 및 독출 동작 수행을 위한 다수의 페이지 버퍼를 포함하는 페이지 버퍼부(320)와, 입력 어드레스에 의해 상기 다수의 페이지 버퍼를 선택하는 Y 디코더(330)와, 입력 어드레스에 의해 상기 메모리 셀 어레이(310)의 워드라인을 선택하는 X 디코더(340)와, 상기 메모리 셀에 데이터를 프로그램하거나 독출, 또는 소거하기 위한 전압을 생성하는 전압 제공부(350) 및 상기 플래시 메모리 소자(300)의 동작 제어를 위한 제어부(360)를 포함한다.
메모리 셀 어레이(310)는 워드라인(WL)과, 비트라인(BL)으로 연결되는 메모리 셀들을 포함하고, 상기 메모리 셀에 데이터가 저장된다. 페이지 버퍼부(320)는 상기 메모리 셀 어레이(310)의 비트라인들 중 한 쌍의 비트라인과 연결되어 데이터의 프로그램, 검증 및 독출이 되도록 하는 페이지 버퍼 회로를 하나 이상 포함한다.
Y 디코더(330) 및 X 디코더(340)는 제어부(360)의 제어에 따라 상기 메모리 셀 어레이(310)의 메모리 셀들 중 프로그램 또는 독출을 위한 메모리 셀을 선택한다. 또한 X 디코더(340)가 제공하는 경로를 통해 동작 전압이 워드 라인에 제공된다.
전압 제공부(350)는 메모리 셀에 데이터를 프로그램하거나, 독출 또는 소거할 때 필요한 전압을 제공한다. 또한 전압 제공부(350)는 벌크 전압 제공부(351)를 포함한다. 벌크 전압 제공부(351)는 소거와 프로그램(Erase/Program; E/P) 사이클링이 반복됨에 따라 메모리 셀에 갇히는 전자가 늘어남에 따라 이를 보상하기 위하 여, 메모리 셀 어레이(310)의 벌크에 전압을 제공한다.
전압 제공부(350)는 ISPP(Incremental step pulse programming) 방식으로 프로그램 전압을 높여서 제공하고, 벌크 전압 제공부(351)는 제어부(360)의 제어에 따라 ISPP 방식으로 벌크 전압을 설정된 전압 레벨의 크기 만큼 증가시키면서 제공한다.
제어부(360)는 상기 플래시 메모리 소자(300)의 프로그램, 검증 또는 독출 동작을 위한 전압을 제공하도록 전압 제공부(350)를 제어하거나, 플래시 메모리 소자(300)의 동작 제어를 위한 제어신호를 생성한다. 제어부(360)는 프로그램과 소거 사이클이 진행됨에 따라 일정 횟수 이상으로 사이클이 진행되면, 벌크 전압을 변경하여 제공할 수 있도록 상기 벌크 전압 제공부(351)를 제어한다. 또한 상기 제어부(360)는 벌크 전압 제공을 위한 벌크 전압 정보 등을 저장하는 저장부(361)를 포함한다.
도 3b는 본 발명의 실시 예에 따른 벌크전압을 인가하지 않은 경우의 메모리 셀의 전자이동 모습을 나타낸 단면도이다.
도 3b를 참조하면, 본 발명의 실시 예에 따른 메모리 셀은 벌크(Bulk)를 포함하는 기판(310)과, 플로팅 게이트(320) 및 제어 게이트(330)를 포함하고, 제어 게이트(330)에는 워드라인(WL)이 연결된다.
프로그램과 소거 사이클이 계속되면, 소거를 수행한 이후에도 플로팅 게이트(320)에 전자가 존재하게 된다. 플로팅 게이트(320)에 전자가 갇히게 되면, 소거된 셀의 문턱전압이 높게 나타날 수 있다. 이를 위해 본 발명의 실시 예에 따라 벌 크(bulk)에 전압을 인가하도록 한다.
도 3c는 도 3b의 벌크 전압 인가의 경우 전자 이동 모습을 나타낸 단면도이다.
도 3c를 참조하면, 벌크에 양의 전압을 인가하면, 메모리 셀의 문턱전압이 낮아지는 효과가 발생한다. 따라서 벌크에 전압을 인가한 상태로 프로그램 검증이나 소거를 수행하면, 실제로 메모리 셀의 문턱전압이 높아져 있는 상태라 해도 벌크에 인가된 양의 전압에 의해 정상적인 문턱전압 레벨로 인식될 수 있다. 이에 따라 메모리 셀의 데이터를 독출 하는데 오류를 방지할 수 있다.
상기 벌크에 인가되는 벌크 전압은 제어부(360)에 의해 제어되는데, 일정 횟수의 프로그램과 소거가 진행되면, 벌크 전압을 설정된 레벨만큼 높이게 된다.
벌크에 인가하는 전압을 상승시키면, 메모리 셀의 문턱전압이 낮아지고, 벌크에 인가하는 전압을 낮추면, 메모리 셀의 문턱전압이 높아진다. 따라서 플래시 메모리 소자의 최초 동작시에 음의 전압을 인가하여 메모리 셀의 문턱전압을 상승 시켜 동작시키는 것도 가능하다.
도 4는 본 발명의 실시 예에 따른 벌크전압 제어 방법에서의 벌크 전압 레벨을 나타낸다.
도 4를 참조하면, 벌크 전압이 ISPP 방식으로 증가되는데, 제어부(360)는 메모리 셀 어레이(310)에 소거/프로그램(E/P) 사이클의 횟수에 따라 벌크 전압이 상승될 수 있게 제어한다. 상기와 같이 벌크 전압을 제어하기 위해서는 다음과 같이 동작한다.
도 5는 본 발명의 제 1 실시 예에 따른 벌크 전압 설정 방법의 동작 순서도이다.
도 5를 참조하면, 플래시 메모리 소자의 벌크 전압 설정 동작은 플래시 메모리 소자가 프로그램과 소거를 한번 수행할 때마다 소거/프로그램 사이클이 1회 수행된 것으로 판단하고(S501), 소거/프로그램 사이클이 진행된 후에는 현재의 진행된 사이클 횟수가 미리 설정된 횟수인지 여부를 판단한다(S503). 이때 설정된 횟수는 메모리 셀이 문턱전압이 오류를 발생시킬 수 있을 만큼 진행되는 소거/프로그램 사이클의 횟수를 설정할 수 있다.
단계 S503의 판단결과, 설정된 횟수의 소거/프로그램 사이클이 발생되었다면, 메모리 셀에 대한 검증이 수행된다(S505). 상기 검증을 수행한 결과 메모리 셀들이 모두 패스가 된다면(S507), 벌크 전압을 설정하지 않고 벌크 전압 설정 동작이 종료된다. 그리고 다시 사이클의 횟수를 0부터 카운트하여 설정된 횟수의 사이클이 수행되는지 여부에 따라 벌크전압 설정 동작을 반복하여 수행할 수 있다.
상기 단계 S505의 검증은 소거/프로그램 사이클 이후에 메모리 셀에 프로그램을 수행하여 페일(fail)이 나는 셀이 있는지를 확인하는 것이다. 즉 일반적으로 ISPP 방식으로 프로그램을 수행할 때 설정되는 최고 전압을 인가하여 프로그램을 수행하여도 프로그램 페일이 된다면 문턱전압이 이동되었다 판단한다.
한편, 단계 S507에서 메모리 셀들의 검증이 패스되지 못하면, 메모리 셀들의 문턱전압이 변경된 것으로 판단하여 벌크 전압을 인가한다(S509). 이때 인가되는 벌크 전압은 제어부(360)에 의해 미리 설정된 초기 벌크 전압으로 인가된다.
벌크 전압이 인가된 후에는, 다시 검증을 수행하고(S511), 패스 여부를 판단한다(S513). 벌크 전압이 인가된 후에도 검증에서 패스하지 못하면, 제어부(360)는 벌크 전압을 ISPP 방식과 같이 설정된 전압 레벨만큼 상승하도록 하고(S515), 다시 검증을 하도록 한다(S511).
단계 S511 내지 단계 S515는 검증결과가 패스 될 때까지 반복되며, 패스가 되면, 해당 벌크 전압을 이후로의 플래시 메모리 소자(300)의 프로그램 검증 또는 독출 동작시에 벌크에 인가하는 벌크 전압으로 설정한다(S517).
상기 단계 S501 내지 단계S517의 벌크 전압 설정 과정은 소거/프로그램 사이클이 설정된 횟수만큼 수행되고, 벌크 전압이 설정된 이후에는 사이클 횟수를 '0'으로 리셋 하여 다시 수행한다. 또한 단계 S509의 벌크 전압은 최초에는 초기 전압을 인가하지만, 반복되어 수행될 때는 이전의 벌크 전압 레벨부터 인가할 수 있다.
한편, 상기와 같이 설정된 횟수의 사이클이 수행될 때마다 벌크 전압을 설정하여 소거/프로그램 사이클이 수행되도록 하는 방법 이외에, 소거/프로그램의 한 사이클이 수행될 때마다 벌크 전압을 변경하는 다음의 방법을 적용할 수 있다.
도 6은 본 발명의 제 2 실시 예에 따른 벌크 전압 설정 방법의 동작 순서도이다.
도 6을 참조하면, 본 발명의 제 2 실시 예에 따른 벌크 전압 설정 방법은 우선 최초의 벌크 전압은 0V로 설정된 상태에서 소거/프로그램 사이클이 수행된다(S601). 소거/프로그램 사이클이 한번 수행되면 검증이 수행되고(S603), 검증 결과가 패스된다면(S605) 현재의 벌크 전압을 그대로 적용하여(S609), 소거/프로그램 사이클이 수행된다(S601).
상기 단계 S603의 검증은 소거/프로그램 사이클 이후에 메모레 셀에 프로그램을 수행하여 페일(fail)이 나는 셀이 있는지를 확인하는 것이다. 즉 일반적으로 ISPP 방식으로 프로그램을 수행할 때 설정되는 최고 전압을 인가하여 프로그램을 수행하여도 프로그램 페일이 된다면 문턱전압이 이동되었다 판단한다.
그러나 검증 결과가 패스되지 않는다면, 제어부(360)는 설정된 전압 레벨만큼 벌크 전압을 상승시키고(S607), 다시 검증을 수행하도록 한다(S603). 상기의 단계 S603 내지 단계 S607의 과정은 검증 결과가 패스될 때까지 반복되며, 패스가 되면 패스된 해당 벌크 전압을 이후의 프로그램 검증 또는 복출시에 벌크에 인가하도록 설정한다(S609).
이를 위하여 제어부(360)는 현재 적용하고 있는 벌크 전압 레벨에 대한 정보를 알고 있어야 한다. 그리고 소거/프로그램 사이클은 메모리 셀 블록에 데이터가 프로그램된 후에, 블록 소거가 수행되면 이를 한번의 소거/프로그램 사이클로 판단한다. 또한 벌크 전압은 앞서 언급한 바와 같이, 메모리 셀의 문턱전압을 높이기 위해서는 벌크에 음의 전압으로 제공할 수도 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a는 멀티 레벨 메모리 셀의 프로그램 문턱전압 분포를 나타낸다.
도 1b는 멀티 레벨 메모리 셀의 소거에 의한 문턱전압 분포 이동을 나타낸다.
도 2a는 메모리 셀의 프로그램 동작에 따른 전자 이동모습을 나타낸 단면도이다.
도 2b는 메모리 셀의 소거 동작에 따른 전자 이동모습을 나타낸 단면도이다.
도 2c는 메모리 셀의 프로그램과 소거 사이클에 따른 전자 이동모습을 나타낸 단면도이다.
도 3a는 본 발명의 실시 예에 따른 플래시 메모리 소자의 블록도이다.
도 3b는 본 발명의 실시 예에 따른 벌크전압을 인가하지 않은 경우의 메모리 셀의 전자이동 모습을 나타낸 단면도이다.
도 3c는 도 3b의 벌크 전압 인가의 경우 전자 이동 모습을 나타낸 단면도이다.
도 4는 본 발명의 실시 예에 따른 벌크전압 제어 방법에서의 벌크 전압 레벨을 나타낸다.
도 5는 본 발명의 제 1 실시 예에 따른 벌크 전압 설정 방법의 동작 순서도이다.
도 6은 본 발명의 제 2 실시 예에 따른 벌크 전압 설정 방법의 동작 순서도이다.
*도면의 주요 부분의 간단한 설명*
300 : 플래시 메모리 소자 310 : 메모리 셀 어레이
320 : 페이지 버퍼부 330 : Y 디코더
340 : X 디코더 350 : 전압 제공부
360 : 제어부

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 불휘발성 메모리 소자의 벌크 전압을 제어하는 방법에 있어서,
    상기 불휘발성 메모리 소자의 프로그램 및 소거 사이클이 설정 횟수 수행되는 단계;
    상기 불휘발성 메모리 소자의 메모리 셀의 검증을 수행하는 단계;
    상기 검증 결과, 패스되지 않은 경우 설정된 제 1 전압을 상기 불휘발성 메모리 소자의 벌크에 인가하고, 검증을 수행하여 검증패스 여부를 판단하는 단계; 및
    상기 판단 결과, 패스된 경우, 상기 불휘발성 메모리 소자의 프로그램 검증 또는 독출 동작시에 현재 벌크에 인가되어 있는 전압을 제 1 벌크 전압으로 설정하는 단계
    를 포함하는 불휘발성 메모리 소자의 벌크 전압 제어 방법.
  9. 제 8항에 있어서,
    상기 제 1 벌크 전압 설정 이후, 상기 불휘발성 메모리 소자의 프로그램 및 소거 사이클이 설정 횟수만큼 수행되면, 상기 벌크 전압 설정을 다시 수행하는 것을 특징으로 하는 불휘발성 메모리 소자의 벌크 전압 제어 방법.
  10. 제 8항에 있어서,
    상기 프로그램 및 소거 사이클 이후의 검증은 프로그램 동작시의 프로그램 검증결과 페일이 발생하는지 여부를 확인하는 것을 특징으로 하는 불휘발성 메모리 소자의 벌크 전압 제어 방법.
  11. 제 9항에 있어서,
    상기 벌크전압 설정을 다시 수행하는 단계에서, 상기 제 1 벌크 전압보다 설정된 전압 레벨만큼 높은 제 2 전압을 벌크에 인가하고 검증 패스 여부를 판단하는 단계; 및
    상기 판단결과, 패스가 된 경우 현재 벌크에 인가되어 있는 전압을 제 2 벌크 전압으로 설정하는 단계를 포함하는 불휘발성 메모리 소자의 벌크 전압 제어 방법.
  12. 제 8항 또는 제 11항에 있어서,
    상기 판단결과, 패스가 되지 않은 경우, 현재 벌크에 인가되어 있는 전압보다 설정된 전압 레벨만큼 높은 전압을 인가하여 검증 패스 여부를 판단하는 단계를 포함하는 불휘발성 메모리 소자의 벌크 전압 제어 방법.
  13. 불휘발성 메모리 소자의 벌크 전압을 제어하는 방법에 있어서,
    상기 불휘발성 메모리 소자의 프로그램 및 소거 사이클이 수행되는 단계;
    상기 불휘발성 메모리 소자의 메모리 셀의 검증을 수행하는 단계;
    상기 검증 결과, 패스되지 않은 경우 설정된 제 1 전압을 상기 불휘발성 메모리 소자의 벌크에 인가하고, 검증을 수행하여 검증 패스 여부를 판단하는 단계; 및
    상기 판단 결과, 패스된 경우, 상기 불휘발성 메모리 소자의 프로그램 검증 또는 독출 동작시에 현재 벌크에 인가하고 있는 전압을 제 1 벌크 전압으로 제공하도록 설정하는 단계
    를 포함하는 불휘발성 메모리 소자의 벌크 전압 제어 방법.
  14. 제 13항에 있어서,
    상기 제 1 벌크 전압을 설정한 이후, 상기 불휘발성 메모리 소자의 프로그램 및 소거 사이클이 수행되면, 상기 벌크전압 설정을 다시 수행하는 단계를 포함하는 불휘발성 메모리 소자의 벌크 전압 제어 방법.
  15. 제 13항에 있어서,
    상기 프로그램 및 소거 사이클 이후의 검증은 프로그램 동작시의 프로그램 검증결과 페일이 발생하는지 여부를 확인하는 것을 특징으로 하는 불휘발성 메모리 소자의 벌크 전압 제어 방법
  16. 제 14항에 있어서,
    상기 벌크전압 설정을 다시 수행하는 단계에서, 상기 제 1 벌크 전압보다 설정된 전압 레벨만큼 높은 제 2 전압을 벌크에 인가하고 검증 패스 여부를 판단하는 단계; 및
    상기 판단결과, 패스가 된 경우 현재 벌크에 인가되어 있는 전압을 제 2 벌크 전압으로 설정하는 단계를 포함하는 불휘발성 메모리 소자의 벌크 전압 제어 방 법.
  17. 제 13항 또는 제 16항에 있어서,
    상기 판단결과, 패스가 되지 않은 경우, 현재 벌크에 인가되어 있는 전압보다 설정된 전압 레벨만큼 높은 전압을 인가하여 검증 패스 여부를 판단하는 단계를 포함하는 불휘발성 메모리 소자의 벌크 전압 제어 방법.
KR1020070115601A 2007-11-13 2007-11-13 불휘발성 메모리 소자 및 그 벌크전압 제어 방법 Expired - Fee Related KR100933858B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070115601A KR100933858B1 (ko) 2007-11-13 2007-11-13 불휘발성 메모리 소자 및 그 벌크전압 제어 방법
US12/130,931 US8000154B2 (en) 2007-11-13 2008-05-30 Non-volatile memory device and method of controlling a bulk voltage thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070115601A KR100933858B1 (ko) 2007-11-13 2007-11-13 불휘발성 메모리 소자 및 그 벌크전압 제어 방법

Publications (2)

Publication Number Publication Date
KR20090049372A KR20090049372A (ko) 2009-05-18
KR100933858B1 true KR100933858B1 (ko) 2009-12-24

Family

ID=40623574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070115601A Expired - Fee Related KR100933858B1 (ko) 2007-11-13 2007-11-13 불휘발성 메모리 소자 및 그 벌크전압 제어 방법

Country Status (2)

Country Link
US (1) US8000154B2 (ko)
KR (1) KR100933858B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147487B2 (en) * 2012-11-29 2015-09-29 Macronix International Co., Ltd. Memory device and method for programming memory cell of memory device
KR20160097751A (ko) 2015-02-10 2016-08-18 주식회사 스마비스 소프트웨어 기반으로 복수 개의 비호환 전자화폐가 구비된 rf 스마트카드를 위한 충전권 매개형 원-프로세스 잔액전환 시스템
KR102497212B1 (ko) * 2018-02-26 2023-02-07 삼성전자 주식회사 비휘발성 메모리 장치 및 이의 동작 방법
US11238933B2 (en) 2018-02-26 2022-02-01 Samsung Electronics Co., Ltd. Non-volatile memory device including a verify circuit to control word and bit line voltages and method of operating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050011220A (ko) * 2003-07-22 2005-01-29 삼성전자주식회사 플래시 메모리 셀들의 과소거를 방지할 수 있는 플래시메모리 장치 및 그것의 소거 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353171A (ja) * 2004-06-10 2005-12-22 Toshiba Corp 半導体記憶装置及びそのブランクページ検索方法
KR100850516B1 (ko) * 2007-01-25 2008-08-05 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100898653B1 (ko) * 2007-07-25 2009-05-22 주식회사 하이닉스반도체 플래시 메모리 소자 및 프로그램 방법
US7804722B2 (en) * 2007-07-25 2010-09-28 Hynix Semiconductor Inc. Voltage supply circuit and flash memory device including the same, and method of supplying operating voltage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050011220A (ko) * 2003-07-22 2005-01-29 삼성전자주식회사 플래시 메모리 셀들의 과소거를 방지할 수 있는 플래시메모리 장치 및 그것의 소거 방법

Also Published As

Publication number Publication date
US20090122616A1 (en) 2009-05-14
US8000154B2 (en) 2011-08-16
KR20090049372A (ko) 2009-05-18

Similar Documents

Publication Publication Date Title
KR101312887B1 (ko) 메모리 디바이스에서의 다중 레벨 프로그램 검증
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
JP5583185B2 (ja) 不揮発性半導体メモリ
KR101222063B1 (ko) 불휘발성 메모리 장치 및 그 동작방법
JP4372196B2 (ja) 初期データを用いる不揮発性メモリのパイプライン形プログラミング
CN107731252B (zh) 非易失性存储器设备和包括其的存储设备
US7808829B2 (en) Flash memory device capable of overcoming fast program/slow erase phenomenon and erase method thereof
US7835190B2 (en) Methods of erase verification for a flash memory device
JP6249504B1 (ja) 半導体記憶装置
US8493793B2 (en) Nonvolatile memory device and erasure method thereof
CN108573728A (zh) 半导体存储装置及存储器系统
JP2012226806A (ja) 不揮発性半導体記憶装置
JP2011018397A (ja) Nand型フラッシュメモリ
KR20110065759A (ko) 불휘발성 메모리 소자의 동작 방법
JP2012155798A (ja) 不揮発性半導体記憶装置
KR100933858B1 (ko) 불휘발성 메모리 소자 및 그 벌크전압 제어 방법
JP6042363B2 (ja) 不揮発性半導体記憶装置
KR101029654B1 (ko) 불휘발성 메모리 소자의 동작 방법
KR20090068620A (ko) 불휘발성 메모리 소자의 동작 방법
KR20100089507A (ko) 플래시 메모리 소자의 프로그램 방법
KR20080056845A (ko) 소거 스트레스와 소거 타임을 줄인 불휘발성 반도체 메모리장치
KR20090048112A (ko) 불휘발성 메모리 장치의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071113

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090827

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20091130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20091216

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20091216

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20121121

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee