KR100688122B1 - 미소전자기판 상의 지형 효과 보정 방법 - Google Patents
미소전자기판 상의 지형 효과 보정 방법 Download PDFInfo
- Publication number
- KR100688122B1 KR100688122B1 KR1020000042258A KR20000042258A KR100688122B1 KR 100688122 B1 KR100688122 B1 KR 100688122B1 KR 1020000042258 A KR1020000042258 A KR 1020000042258A KR 20000042258 A KR20000042258 A KR 20000042258A KR 100688122 B1 KR100688122 B1 KR 100688122B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- resin layer
- region
- iii
- terrain
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
- H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
Claims (7)
- 미소전자기판 상의 지형 효과를 보정하기 위한 방법에 있어서,i) 고립영역으로 에워싸이고 양각의 지형을 가지는 평탄화될 구조에 제1 층의 수지(200)를 침적시키는 단계;ⅱ) 하부에 놓인 마스크 될 고립영역보다 작은 크기의 수지 패턴을 부과하는 마스크를 이용해, 하부에 놓인 저밀도 지형 영역에 걸쳐서 중첩되는 영역 내의 상기 수지 층(200)을 포토리소그래피 처리하는 단계;ⅲ) 하부에 놓인 지형과 일대일 대응 없이 표준 메쉬를 처리하는 마스크를 통해, 하부에 놓인 고밀도 지형 영역에 걸쳐서 중첩되는 영역 내의 상기 수지 층(200)을 포토리소그래피 처리하는 단계;ⅳ) 상기와 같이 포토리소그래프된 상기 제1 수지 층(200)을, 상기 제1 수지 층의 생성 영역이 상기 고립영역을 덮도록 열적 흐름으로 처리하는 단계;ⅴ) 제2의 수지 층(210)을 침적시키는 단계;ⅵ) 플라즈마 에칭을 행하는 단계; 및ⅶ) 기계적 화학적 연마를 행하는 단계로 구성되며, 표준 메쉬를 처리하는 마스크를 통한 포토리소그래피의 상기 단계 ⅲ)는 큰 지형의 조밀한 영역을 최적으로 채움으로써 얻기 위한 고립구조를 조정하는 단계로 구성되는 것을 특징으로 하는 미소전자기판 상의 지형 효과 보정 방법.
- 제1항에 있어서,단계 ⅱ) 및 단계 ⅲ)는 하부 지형의 저밀도영역과 고밀도영역에 제공된 공통 마스크를 이용하여 행해지는 것을 특징으로 하는 미소전자기판 상의 지형 효과 보정 방법.
- 제1항에 있어서,단계 ⅱ) 및 단계 ⅲ)는 별개의 마스크를 이용하여 행해지는 것을 특징으로 하는 미소전자기판 상의 지형 효과 보정 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 마스크는 상기 수지 층(200)을 소형의 고립된 고립 영역 패턴으로부터 배제하기에 적합한 마스크 형성 수단에 의해 형성되는 것을 특징으로 하는 미소전자기판 상의 지형 효과 보정 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 단계 ⅲ)에서 사용된 상기 마스크는 라인의 격자를 갖는 마스크 형성 수단에 의해 형성되는 것을 특징으로 하는 미소전자기판 상의 지형 효과 보정 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 단계 ⅲ)에서 사용된 상기 마스크는 서로에 대해 45°의 격자 라인을 갖는 마스크 형성 수단에 의해 형성되는 것을 특징으로 하는 미소전자기판 상의 지형 효과 보정 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 마스크는 상호 2㎛로 이격되고 두께가 0.5 ㎛인 라인들을 갖는 마스크 형성 수단에 의해 형성되는 것을 특징으로 하는 미소전자기판 상의 지형 효과 보정 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9909521A FR2796758B1 (fr) | 1999-07-22 | 1999-07-22 | Procede de correction des effets topographiques sur substrat en micro electronique |
FR9909521 | 1999-07-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010039747A KR20010039747A (ko) | 2001-05-15 |
KR100688122B1 true KR100688122B1 (ko) | 2007-02-28 |
Family
ID=9548403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000042258A KR100688122B1 (ko) | 1999-07-22 | 2000-07-22 | 미소전자기판 상의 지형 효과 보정 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6387808B1 (ko) |
EP (1) | EP1071122B1 (ko) |
JP (1) | JP4578635B2 (ko) |
KR (1) | KR100688122B1 (ko) |
FR (1) | FR2796758B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102768944A (zh) * | 2012-07-03 | 2012-11-07 | 上海华力微电子有限公司 | 一种修补去层次样品的方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004304152A (ja) * | 2003-03-20 | 2004-10-28 | Seiko Epson Corp | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
US7262070B2 (en) * | 2003-09-29 | 2007-08-28 | Intel Corporation | Method to make a weight compensating/tuning layer on a substrate |
FR2910180A1 (fr) * | 2006-12-15 | 2008-06-20 | St Microelectronics | Procede de fabrication d'un transistor cmos a grilles metalliques duales. |
US20100273162A1 (en) * | 2007-10-17 | 2010-10-28 | Sailaja Chandrapati | Rapid detection of microorganisms |
KR101860493B1 (ko) * | 2011-10-20 | 2018-05-24 | 삼성디스플레이 주식회사 | 미세 패턴 마스크의 형성 방법 및 이를 이용한 미세 패턴의 형성 방법 |
CN104465315B (zh) * | 2013-09-24 | 2017-04-05 | 工业和信息化部电子第五研究所 | 3d叠层芯片封装器件的芯片分离方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5580826B2 (ja) * | 2009-08-11 | 2014-08-27 | 浜松ホトニクス株式会社 | レーザ加工装置及びレーザ加工方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0145369B1 (ko) * | 1993-11-17 | 1998-08-17 | 가네꼬 히사시 | 반도체 장치의 제조방법 |
JP2555958B2 (ja) * | 1993-11-17 | 1996-11-20 | 日本電気株式会社 | 半導体装置の製造方法 |
US5925494A (en) * | 1996-02-16 | 1999-07-20 | Massachusetts Institute Of Technology | Vapor deposition of polymer films for photolithography |
JPH09321043A (ja) * | 1996-05-28 | 1997-12-12 | Toshiba Corp | 半導体装置の製造方法 |
US6316363B1 (en) * | 1999-09-02 | 2001-11-13 | Micron Technology, Inc. | Deadhesion method and mechanism for wafer processing |
US6174449B1 (en) * | 1998-05-14 | 2001-01-16 | Micron Technology, Inc. | Magnetically patterned etch mask |
US6258514B1 (en) * | 1999-03-10 | 2001-07-10 | Lsi Logic Corporation | Top surface imaging technique using a topcoat delivery system |
US6207555B1 (en) * | 1999-03-17 | 2001-03-27 | Electron Vision Corporation | Electron beam process during dual damascene processing |
-
1999
- 1999-07-22 FR FR9909521A patent/FR2796758B1/fr not_active Expired - Fee Related
-
2000
- 2000-07-19 EP EP00402053A patent/EP1071122B1/fr not_active Expired - Lifetime
- 2000-07-19 JP JP2000219525A patent/JP4578635B2/ja not_active Expired - Fee Related
- 2000-07-21 US US09/620,896 patent/US6387808B1/en not_active Expired - Fee Related
- 2000-07-22 KR KR1020000042258A patent/KR100688122B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5580826B2 (ja) * | 2009-08-11 | 2014-08-27 | 浜松ホトニクス株式会社 | レーザ加工装置及びレーザ加工方法 |
Non-Patent Citations (1)
Title |
---|
05580826 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102768944A (zh) * | 2012-07-03 | 2012-11-07 | 上海华力微电子有限公司 | 一种修补去层次样品的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4578635B2 (ja) | 2010-11-10 |
EP1071122B1 (fr) | 2004-05-12 |
US6387808B1 (en) | 2002-05-14 |
FR2796758B1 (fr) | 2003-02-14 |
FR2796758A1 (fr) | 2001-01-26 |
KR20010039747A (ko) | 2001-05-15 |
JP2001077021A (ja) | 2001-03-23 |
EP1071122A1 (fr) | 2001-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6043133A (en) | Method of photo alignment for shallow trench isolation chemical-mechanical polishing | |
KR100621255B1 (ko) | 얕은트랜치분리를위한갭충전및평탄화방법 | |
EP0602837B1 (en) | Integrated circuit process using a hard mask | |
US20110012225A1 (en) | Semiconductor device and method of producing the same | |
KR20170056457A (ko) | 반전 톤 패터닝 방법 | |
CN109585279B (zh) | 一种自对准双层图形的形成方法 | |
KR19980032308A (ko) | 반도체 웨이퍼의 평탄화 방법 | |
JPH09107028A (ja) | 半導体装置の素子分離方法 | |
KR100688122B1 (ko) | 미소전자기판 상의 지형 효과 보정 방법 | |
WO1996027206A2 (en) | Polysilicon polish for patterning improvement | |
US6087262A (en) | Method for manufacturing shallow trench isolation structure | |
KR20010003670A (ko) | 반도체 소자의 정렬 키 형성방법 | |
US7601622B2 (en) | Method of forming fine patterns in semiconductor device and method of forming gate using the same | |
KR0168149B1 (ko) | 반도체 소자의 평탄화 방법 | |
KR100216500B1 (ko) | 반도체 소자의 평탄화 방법 | |
US20070148945A1 (en) | Method for forming a fine pattern of a semiconductor device | |
JPH0621054A (ja) | 平坦化された多結晶シリコンゲートを備えた集積回路の製造方法 | |
KR100311495B1 (ko) | 반도체소자의 절연막 평탄화방법 | |
CN110534416B (zh) | 半导体元件制造方法 | |
KR0168150B1 (ko) | 반도체 소자 제조 방법 | |
KR0146254B1 (ko) | 게이트 전극 형성방법 | |
JP2001332621A (ja) | 半導体装置及びその製造方法 | |
Schiltz et al. | Plasma etch-back planarization coupled to chemical mechanical polishing for sub 0.18 μm shallow trench isolation technology | |
US20070145461A1 (en) | Floating gate of flash memory device and method of forming the same | |
KR100437835B1 (ko) | 반도체 소자의 평탄화 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20000722 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20050719 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20000722 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20060623 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20070130 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20070222 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20070223 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20100113 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20110201 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20120131 Start annual number: 6 End annual number: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130130 Year of fee payment: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20130130 Start annual number: 7 End annual number: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20140129 Start annual number: 8 End annual number: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150129 Year of fee payment: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20150129 Start annual number: 9 End annual number: 9 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20170109 |