CN102768944A - 一种修补去层次样品的方法 - Google Patents
一种修补去层次样品的方法 Download PDFInfo
- Publication number
- CN102768944A CN102768944A CN2012102257980A CN201210225798A CN102768944A CN 102768944 A CN102768944 A CN 102768944A CN 2012102257980 A CN2012102257980 A CN 2012102257980A CN 201210225798 A CN201210225798 A CN 201210225798A CN 102768944 A CN102768944 A CN 102768944A
- Authority
- CN
- China
- Prior art keywords
- layer
- level
- repairing
- sample
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000005516 engineering process Methods 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000001020 plasma etching Methods 0.000 claims description 7
- 238000004528 spin coating Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 description 11
- 239000012528 membrane Substances 0.000 description 9
- 239000010409 thin film Substances 0.000 description 5
- 239000003153 chemical reaction reagent Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及半导体集成电路的失效分析领域，尤其涉及一种修补去层次样品的方法。本发明提出一种修补去层次样品的方法，在去层次工艺时出现错层的半导体结构上覆盖机械强度达到研磨工艺要求的介质层，并部分去除介质层至金属层，去除暴露金属层后再继续去层次工艺，如此循环重复，直至目标区域完整的处于同一目标层，以便于后续的失效分析工艺的进行。
Description
技术领域
本发明涉及半导体集成电路的失效分析领域，尤其涉及一种修补去层次样品的方法。
背景技术
在半导体集成电路的失效分析过程中，当要对特定点进行分析时，往往需要去层次到特定位置；现有去层次（delayer）的方法主要是依次通过采用湿法刻蚀、手动研磨、反应离子刻蚀（RIE）工艺相结合的方法实现对目标产品进行特定的去层次。
湿法刻蚀工艺是将目标产品浸泡在一定的化学试剂或试剂溶液中，使没有被抗蚀剂掩蔽的表面与试剂发生化学反应而被除去，这样就使得刻蚀工艺的反应时间不易控制，且易出现过刻蚀现象，所以在层次工艺中距离目标尚有一至两层金属时会停止使用，进行纯手动研磨。
现有的手动研磨技术主要利用研磨液的腐蚀以及绒布的摩擦来实现的。由于研磨液对金属和介质的研磨速率不同，且金属和介质在研磨时受到的机械应力会有差异，从而容易导致研磨不均匀，严重时会出现如图1所示的错层现象，即在已经进行去层次工艺的衬底1上，部分区域的目标层11已经露出，而有些区域仍在上层12处，造成在局部会出现不同层的薄膜，若继续研磨，会导致已经露出的目标层部分被研磨掉，从而无法进行失效分析。
发明内容
本发明公开了一种修补去层次样品的方法，其中，包括以下步骤：
步骤S1：在一去层次出现层错的半导体结构上，制备一机械强度达到研磨工艺要求的介质层覆盖所述半导体结构的上表面；
步骤S2：部分去除所述介质层，使得覆盖在目标层上的金属层暴露；
步骤S3：去除所述暴露的金属层后继续去除所述介质层工艺；
步骤S4：依次重复步骤S2、S3直至目标区域中的目标层完整无损的暴露。
上述的修补去层次样品的方法，其中，所述步骤S1中旋涂光刻胶覆盖所述出现层错的半导体结构的上表面，并继续采用烘烤坚模使得光刻胶层的机械强度达到研磨工艺要求。
上述的修补去层次样品的方法，其中，步骤S2和步骤S3中采用手动研磨或反应离子刻蚀工艺去除所述介质层。
本发明还公开了一种去层次样品的方法，其中，包括上述权利要求1至3中任意一项所述的修补去层次样品的方法。
综上所述，由于采用了上述技术方案，本发明提出一种修补去层次样品的方法，在去层次工艺时出现错层的半导体结构上覆盖机械强度达到研磨工艺要求的介质层，并部分去除介质层至金属层，去除暴露金属层后再继续去层次工艺，如此循环重复，直至目标区域完整的处于同一目标层，以便于后续的失效分析工艺的进行。
附图说明
图1是本发明背景技术中传统去除层次工艺形成的错层现象的结构示意图；
图2-6是本发明修补去层次样品的方法的实施例的流程结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图2-6是本发明修补去层次样品的方法的实施例的流程结构示意图。
如图2-6所示，一种修补去层次样品的方法（A method to improve sample quality by a new delayer method），包括以下步骤：
首先，在失效分析过程中的去层次工艺中，经过湿法蚀刻的半导体2上从下至上顺序依次覆盖有第一层薄膜3、第二层薄膜4、第三层薄膜5和第四层薄膜6；其中，第二层薄膜4为目标层，第四层薄膜6为金属层。
其次，继续手动研磨工艺，以去除覆盖在目标层第二层薄膜4上的第三层薄膜5和第四层薄膜6；由于，第四层薄膜6为金属，而金属和介质在研磨时受到的机械应力存在一定差异，且手动研磨用力不均匀，会造成错层现象，如图3所示，进行手动研磨工艺至第二层薄膜4时，会部分去除第三层薄膜5和第四层薄膜6，剩下的第三层薄膜51和第四层薄膜61依然覆盖在目标层上，使得第二层薄膜4部分暴露，形成错层区域7；若继续采用手动研磨工艺，会造成暴露的目标层第二层薄膜4被研磨掉，从而无法进行失效分析。
之后，在手动研磨工艺形成错层区域7之后，旋涂光刻胶8充满并覆盖错层区域7和剩下的第四层薄膜61的上表面，并继续对光刻胶（spin-on PR）8进行烘烤坚膜（baking）工艺，使得光刻胶8的机械强度达到研磨工艺需求；由于旋涂、烘烤后的光刻胶表面比较平整，从而修复了之前研磨工艺出现的层错现象。
最后，采用反应离子刻蚀（RIE）工艺去除部分的光刻胶至剩下的第四层薄膜61的上表面，从而使得层数较高的金属层暴露出来，去除剩下的第四层薄膜61后，继续采用手动研磨工艺和离子刻蚀工艺去除覆盖在目标层上的薄膜剩余的第三层薄膜51，若覆盖在目标层上的薄膜有多个金属层，可以依次重复上述工艺直至目标区域的目标层第二层薄膜4完整无损的暴露出来。
除了上述修补去层次样品的方法，本发明实施例还提供了一种去层次样品的方法，包括上述的修补去层次样品的方法，其余工艺请参考现有技术，在此不予赘述。
综上所述，由于采用了上述技术方案，本发明实施例提出一种修补去层次样品的方法，在去层次工艺时出现错层的半导体结构上旋涂光刻胶并对其进行烘烤，从而使得光刻胶的机械强度达到研磨工艺要求，并采用反应离子刻蚀工艺部分去除光刻胶至错层区域的金属层后，去除暴露金属层后再继续去层次工艺，如此循环重复，直至目标区域完整的处于同一目标层，以便于后续的失效分析工艺的进行，进而降低失效分析的失败率，对于一个失效点的失效机理分析有很大益处。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (4)
1.一种修补去层次样品的方法，其特征在于，包括以下步骤：
步骤S1：在一去层次出现层错的半导体结构上，制备一机械强度达到研磨工艺要求的介质层覆盖所述半导体结构的上表面；
步骤S2：部分去除所述介质层，使得覆盖在目标层上的金属层暴露；
步骤S3：去除所述暴露的金属层后继续去除所述介质层工艺；
步骤S4：依次重复步骤S2、S3直至目标区域中的目标层完整无损的暴露。
2.根据权利要求1所述的修补去层次样品的方法，其特征在于，所述步骤S1中旋涂光刻胶覆盖所述出现层错的半导体结构的上表面，并继续采用烘烤坚模使得光刻胶层的机械强度达到研磨工艺要求。
3.根据权利要求1或2所述的修补去层次样品的方法，其特征在于，步骤S2和步骤S3中采用手动研磨或反应离子刻蚀工艺去除所述介质层。
4.一种去层次样品的方法，其特征在于，包括上述权利要求1至3中任意一项所述的修补去层次样品的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012102257980A CN102768944A (zh) | 2012-07-03 | 2012-07-03 | 一种修补去层次样品的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012102257980A CN102768944A (zh) | 2012-07-03 | 2012-07-03 | 一种修补去层次样品的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102768944A true CN102768944A (zh) | 2012-11-07 |
Family
ID=47096298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012102257980A Pending CN102768944A (zh) | 2012-07-03 | 2012-07-03 | 一种修补去层次样品的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102768944A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109406555A (zh) * | 2018-10-15 | 2019-03-01 | 上海华力微电子有限公司 | 一种样品去层次方法 |
| CN112198416A (zh) * | 2020-09-28 | 2021-01-08 | 上海华力集成电路制造有限公司 | 一种提高芯片平整度的去层方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1490848A (zh) * | 2002-07-23 | 2004-04-21 | ��һ��Բ���죨�������ǣ��ɷ����� | 一种平整半导体晶片表面的方法 |
| KR100688122B1 (ko) * | 1999-07-22 | 2007-02-28 | 프랑스 뗄레꽁(소시에떼 아노님) | 미소전자기판 상의 지형 효과 보정 방법 |
| CN101086965A (zh) * | 2006-06-07 | 2007-12-12 | 中芯国际集成电路制造(上海)有限公司 | 在金属和多晶硅化学机械研磨中减少大图案凹陷的方法 |
-
2012
- 2012-07-03 CN CN2012102257980A patent/CN102768944A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100688122B1 (ko) * | 1999-07-22 | 2007-02-28 | 프랑스 뗄레꽁(소시에떼 아노님) | 미소전자기판 상의 지형 효과 보정 방법 |
| CN1490848A (zh) * | 2002-07-23 | 2004-04-21 | ��һ��Բ���죨�������ǣ��ɷ����� | 一种平整半导体晶片表面的方法 |
| CN101086965A (zh) * | 2006-06-07 | 2007-12-12 | 中芯国际集成电路制造(上海)有限公司 | 在金属和多晶硅化学机械研磨中减少大图案凹陷的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109406555A (zh) * | 2018-10-15 | 2019-03-01 | 上海华力微电子有限公司 | 一种样品去层次方法 |
| CN112198416A (zh) * | 2020-09-28 | 2021-01-08 | 上海华力集成电路制造有限公司 | 一种提高芯片平整度的去层方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110189985B (zh) | 一种键合结构及其制造方法 | |
| CN103187258B (zh) | 浮栅制造过程中氮化硅层的去除方法 | |
| JP2013065725A (ja) | パターン形成方法 | |
| US12075630B2 (en) | Methods of forming magnetoresistive devices and integrated circuits | |
| CA3075166C (en) | Calcite channel nanofluidics | |
| JP2012099489A5 (zh) | ||
| CN109906511A (zh) | 用于形成没有由凹陷引起的导体残留物的三维存储设备的方法 | |
| CN103171246A (zh) | 太阳能硅电池电极印刷网板的制作方法 | |
| CN102768944A (zh) | 一种修补去层次样品的方法 | |
| CN101308787A (zh) | 多晶硅的刻蚀方法 | |
| CN106409769A (zh) | 一种形成梯形结构的存储堆栈的方法 | |
| TW200945534A (en) | Semiconductor device and manufacturing method thereof | |
| US8627243B1 (en) | Methods for optimizing conductor patterns for ECP and CMP in semiconductor processing | |
| CN101369535A (zh) | 改善绝缘介电层缺陷及形成双镶嵌结构的方法 | |
| CN101452873B (zh) | 浅沟槽隔离工艺方法 | |
| KR20020075485A (ko) | 섀로우 트랜치 분리막 제조 방법 | |
| CN102375328B (zh) | 测试光掩模板及其应用 | |
| CN106066574A (zh) | 图案形成方法 | |
| CN109887916B (zh) | 非易失性三维半导体存储器的双向栅电极及其制备方法 | |
| CN105810637B (zh) | 一种3d nand外围器件的集成方法 | |
| US9701549B2 (en) | Three-dimensional micro-channel structure | |
| JP5837525B2 (ja) | 基板処理方法、プログラム及びコンピュータ記憶媒体 | |
| US20160311704A1 (en) | Conductive micro-channel structure | |
| CN103187391B (zh) | 半导体器件及其制造方法 | |
| CN105097652B (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20121107 |