JP2001077021A - 電子回路基板表面への位相幾何学的影響の補正方法 - Google Patents
電子回路基板表面への位相幾何学的影響の補正方法Info
- Publication number
- JP2001077021A JP2001077021A JP2000219525A JP2000219525A JP2001077021A JP 2001077021 A JP2001077021 A JP 2001077021A JP 2000219525 A JP2000219525 A JP 2000219525A JP 2000219525 A JP2000219525 A JP 2000219525A JP 2001077021 A JP2001077021 A JP 2001077021A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- resin layer
- electronic circuit
- region
- forming means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
- H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 基板上に積層された下地分離層の表面の平坦
化精度の向上と、完成された半導体装置の歩留まりの向
上とを図る。 【解決手段】 位相幾何学的影響を補正する方法は、第
１の樹脂層（２００）を基本構造上に積層された下地分
離領域上に積層するステップと、下地分離領域の表面の
応答形状のうちある程度の広がりを有する低密度領域に
第１の樹脂層（２０４）を積層するステップと、下地分
離領域の表面形状の変化が激しい高密度領域に第１の樹
脂層（２０２）を積層するステップと、写真露光により
第１の樹脂層を溶融させて下地分離領域の凹凸面の凹部
に第１の樹脂層を充填させて一応の平坦面を得るステッ
プと、その上から第２の樹脂層を積層するステップと、
その上からプラズマエッチングを行なうステップと、機
械的・化学的研磨を行なうステップと、を備えている。
化精度の向上と、完成された半導体装置の歩留まりの向
上とを図る。 【解決手段】 位相幾何学的影響を補正する方法は、第
１の樹脂層（２００）を基本構造上に積層された下地分
離領域上に積層するステップと、下地分離領域の表面の
応答形状のうちある程度の広がりを有する低密度領域に
第１の樹脂層（２０４）を積層するステップと、下地分
離領域の表面形状の変化が激しい高密度領域に第１の樹
脂層（２０２）を積層するステップと、写真露光により
第１の樹脂層を溶融させて下地分離領域の凹凸面の凹部
に第１の樹脂層を充填させて一応の平坦面を得るステッ
プと、その上から第２の樹脂層を積層するステップと、
その上からプラズマエッチングを行なうステップと、機
械的・化学的研磨を行なうステップと、を備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路基板表面
への位相幾何学的影響（topographical effects）の補
正方法に係り、超小型電子回路等の集積回路として構成
される半導体装置の製造技術分野に適用される。本発明
は、集積回路の製造技術に用いられて、集積回路基板の
平面化を得るための露光技術（photolithographic tech
niques）にも関する。特に、この発明は、最先端のパタ
ーン描画技術における半導体等の基板の平面度を得るこ
とを可能にする技術、すなわち機械的・化学的研磨法や
平面化処理法（planarization）にも関連するものであ
る。
への位相幾何学的影響（topographical effects）の補
正方法に係り、超小型電子回路等の集積回路として構成
される半導体装置の製造技術分野に適用される。本発明
は、集積回路の製造技術に用いられて、集積回路基板の
平面化を得るための露光技術（photolithographic tech
niques）にも関する。特に、この発明は、最先端のパタ
ーン描画技術における半導体等の基板の平面度を得るこ
とを可能にする技術、すなわち機械的・化学的研磨法や
平面化処理法（planarization）にも関連するものであ
る。
【０００２】
【従来の技術】集積回路の製造過程においては、半導体
層、絶縁層または金属材料層等の複数の層が堆積され、
これに対して、パターン描画（lithography―半導体基
板等にＩＣ回路などのパターンを描画する技術―）やエ
ッチングが行なわれることが必要となっている。これら
の層は、種々の表面形状（topographies―位相幾何学的
形状―）になり得るものであり、すなわちこれらの層は
平面または凹凸にされ得るものである。
層、絶縁層または金属材料層等の複数の層が堆積され、
これに対して、パターン描画（lithography―半導体基
板等にＩＣ回路などのパターンを描画する技術―）やエ
ッチングが行なわれることが必要となっている。これら
の層は、種々の表面形状（topographies―位相幾何学的
形状―）になり得るものであり、すなわちこれらの層は
平面または凹凸にされ得るものである。
【０００３】従来の方法においては、上記パターン描画
は、パターン描画が行なわれる層の上に感光性樹脂の層
を堆積させ、その後、特定の領域の樹脂のみを感光させ
て、樹脂の化学的な特性に適応する現像液の中で現像さ
せることによって行なわれており、これによってパター
ン描画に用いられる層の特定の領域を凹凸ないしは起伏
のある表面形状にさせている。
は、パターン描画が行なわれる層の上に感光性樹脂の層
を堆積させ、その後、特定の領域の樹脂のみを感光させ
て、樹脂の化学的な特性に適応する現像液の中で現像さ
せることによって行なわれており、これによってパター
ン描画に用いられる層の特定の領域を凹凸ないしは起伏
のある表面形状にさせている。
【０００４】種々の材料を堆積させるステップのよう
に、パターン描画ステップは、基本的な表面が平面であ
るときに、より良い結果をもたらすものである。しかし
ながら、行なわれるべき堆積とエッチングとの連続的な
制御を伴って集積回路を製造している間に、基板の幾何
学的な位相の不均一は、特定のステップの実行を臨界に
させるくらいの程度まで大きくなる。
に、パターン描画ステップは、基本的な表面が平面であ
るときに、より良い結果をもたらすものである。しかし
ながら、行なわれるべき堆積とエッチングとの連続的な
制御を伴って集積回路を製造している間に、基板の幾何
学的な位相の不均一は、特定のステップの実行を臨界に
させるくらいの程度まで大きくなる。
【０００５】これは、「平面化」技術が、集積回路の製
造の開始の時点から表面形状を平面にさせるためにどの
ように用いられているかということである。
造の開始の時点から表面形状を平面にさせるためにどの
ように用いられているかということである。
【０００６】これらの技術は、プラズマエッチング、ま
たは基板上に堆積された絶縁材料または導電性材料の薄
膜を研磨することを含む機械的・化学的研磨法により、
基板に対して加えられる平面化により凹凸部分を平らに
する樹脂層の堆積を含んでいる、いわゆる「エッチバッ
ク」平面化処理を備えていても良い。
たは基板上に堆積された絶縁材料または導電性材料の薄
膜を研磨することを含む機械的・化学的研磨法により、
基板に対して加えられる平面化により凹凸部分を平らに
する樹脂層の堆積を含んでいる、いわゆる「エッチバッ
ク」平面化処理を備えていても良い。
【０００７】平面化を得ることは、集積回路を製造する
最初のステップの最中で、特にトランジスタ−絶縁領域
を製造しているときに、非常に重要である。
最初のステップの最中で、特にトランジスタ−絶縁領域
を製造しているときに、非常に重要である。
【０００８】現在では、通常は、絶縁領域が、機械的・
化学的研磨法によって平面に形成される。
化学的研磨法によって平面に形成される。
【０００９】それにかかわらず、この技術は、密集度が
より以上に高められた回路を製造するために用いられ
る、面積をより小さくするのに関連した特定の制限に直
面している。この機械的・化学的研磨法の性能を改善す
る１つの方法は、バックマスキングおよびエッチングに
よる前平面化処理（pre-planarization）技術を用いる
ことにある。
より以上に高められた回路を製造するために用いられ
る、面積をより小さくするのに関連した特定の制限に直
面している。この機械的・化学的研磨法の性能を改善す
る１つの方法は、バックマスキングおよびエッチングに
よる前平面化処理（pre-planarization）技術を用いる
ことにある。
【００１０】これら公知の平面化処理技術について以下
に説明する。
に説明する。
【００１１】ここ数年以上にわたって、この機械的・化
学的研磨技術は、長時間の良好な均一性とスループット
の度合いの良好さから、他の平面化技術に一般的に取っ
て代わっている。
学的研磨技術は、長時間の良好な均一性とスループット
の度合いの良好さから、他の平面化技術に一般的に取っ
て代わっている。
【００１２】この機械的・化学的研磨技術の原理は、複
数の層（通常はシリカ、ごく最近では銅）を、特定の圧
力の下で研磨されるべき層に対して化学的に活性化され
た溶剤を介在させて、研磨布による（回転運動または往
復動作を用いた）機械的な摩擦により研磨することであ
る。この結合された機械的および化学的な研磨は、研磨
速度を高速にすることができると共に、全般的な均一性
を良好にしてウェハの全表面に対する異方性の特性の作
用を可能にしている（機械的な作用が指向性を示すのに
対して、化学的な作用は異方性を示す）。
数の層（通常はシリカ、ごく最近では銅）を、特定の圧
力の下で研磨されるべき層に対して化学的に活性化され
た溶剤を介在させて、研磨布による（回転運動または往
復動作を用いた）機械的な摩擦により研磨することであ
る。この結合された機械的および化学的な研磨は、研磨
速度を高速にすることができると共に、全般的な均一性
を良好にしてウェハの全表面に対する異方性の特性の作
用を可能にしている（機械的な作用が指向性を示すのに
対して、化学的な作用は異方性を示す）。
【００１３】それにも拘わらず、たとえ均一性が長期間
にわたって良好であるとしても機械的・化学的研磨技術
は、他の平面化技術のように、依然として幾何学的な位
相すなわち表面形状の密度に敏感である。表面形状の密
度に対する敏感さは、樹脂の層を堆積させることにより
得られる平面化処理の使用を可能にする技術にとっては
１００ミクロンのオーダーであり、機械的・化学的研磨
技術にとってはその敏感さはミリメータのオーダーであ
る。結果として、密度の低い領域によって分離された僅
か数ミリメータ幅の高密度領域が存在しているチップに
おいては、添付の図１に示されるように、いわゆる「デ
ィッシング（dishing―皿のような形状になること
―）」効果が観察され、これは、密度の低い（または研
磨に対して抵抗力の小さい）領域により皿形状に凹むこ
とや、または、密度の高い（すなわち研磨に対して抵抗
力の強い）領域により膨張することが明らかである。
にわたって良好であるとしても機械的・化学的研磨技術
は、他の平面化技術のように、依然として幾何学的な位
相すなわち表面形状の密度に敏感である。表面形状の密
度に対する敏感さは、樹脂の層を堆積させることにより
得られる平面化処理の使用を可能にする技術にとっては
１００ミクロンのオーダーであり、機械的・化学的研磨
技術にとってはその敏感さはミリメータのオーダーであ
る。結果として、密度の低い領域によって分離された僅
か数ミリメータ幅の高密度領域が存在しているチップに
おいては、添付の図１に示されるように、いわゆる「デ
ィッシング（dishing―皿のような形状になること
―）」効果が観察され、これは、密度の低い（または研
磨に対して抵抗力の小さい）領域により皿形状に凹むこ
とや、または、密度の高い（すなわち研磨に対して抵抗
力の強い）領域により膨張することが明らかである。
【００１４】図１において、符号１０は、低密度領域１
２と高密度領域１４とを有する半導電性の基板を示して
おり、符号３０は、この場合、基板１０の平均面に直交
する軸０−０を中心に基板１０に対して回転させること
による機械的研磨に用いられる布を示している。この密
度に関連する効果に起因して、機械的・化学的研磨技術
は、０．３μｍより大きな寸法での平面化構造に限定さ
れる。
２と高密度領域１４とを有する半導電性の基板を示して
おり、符号３０は、この場合、基板１０の平均面に直交
する軸０−０を中心に基板１０に対して回転させること
による機械的研磨に用いられる布を示している。この密
度に関連する効果に起因して、機械的・化学的研磨技術
は、０．３μｍより大きな寸法での平面化構造に限定さ
れる。
【００１５】より微細な技術のために、機械的・化学的
研磨技術は、これに先行して、図２（ａ）ないし図２
（ｃ）に示されるような表面より突出する積極的な表面
形状の要素の全てをバックマスキングおよびエッチング
することによる前平面化処理が行なわれている。
研磨技術は、これに先行して、図２（ａ）ないし図２
（ｃ）に示されるような表面より突出する積極的な表面
形状の要素の全てをバックマスキングおよびエッチング
することによる前平面化処理が行なわれている。
【００１６】より詳細に説明すると、これらの図２
（ａ）、図２（ｂ）、図２（ｃ）においては、符号１０
は所望の機能に依存して、半導電性層、絶縁層または金
属材料層の種々の層を有する基板を示しており、この基
板１０は例えば酸化層のような最上層１６を有し、この
最上層１６は図２（ａ）に示し得るように、目に見えて
不均一な表面形状を最初は呈しており、すなわち、この
最上層１６は凹凸となった部分を有している。
（ａ）、図２（ｂ）、図２（ｃ）においては、符号１０
は所望の機能に依存して、半導電性層、絶縁層または金
属材料層の種々の層を有する基板を示しており、この基
板１０は例えば酸化層のような最上層１６を有し、この
最上層１６は図２（ａ）に示し得るように、目に見えて
不均一な表面形状を最初は呈しており、すなわち、この
最上層１６は凹凸となった部分を有している。
【００１７】図２（ａ）に示すように、感光性樹脂層２
０が、前記層１６の上に堆積されている。
０が、前記層１６の上に堆積されている。
【００１８】そして、マスク２２が感光性を有する前記
第１の樹脂層２０の上に重ね合わされている。このマス
ク２２は層１６の浮き彫りとなった凹凸の突部に倣い、
かつ、これら突部の上にそれぞれ重ね合わせられたよう
な形状の開口部２４を有している。
第１の樹脂層２０の上に重ね合わされている。このマス
ク２２は層１６の浮き彫りとなった凹凸の突部に倣い、
かつ、これら突部の上にそれぞれ重ね合わせられたよう
な形状の開口部２４を有している。
【００１９】例えば紫外線のような、樹脂が敏感に反応
する放射線の束２６が、マスク２２を介して第１の樹脂
層２０に対して供給される。
する放射線の束２６が、マスク２２を介して第１の樹脂
層２０に対して供給される。
【００２０】そして、第１の樹脂層２０は現像される。
【００２１】これは、図２（ｂ）に示すように、基板の
最上層１６上にこの層１６の起伏のある表面の突出した
部分の間、すなわち窪んだ部分に第１の樹脂層２０が残
存する複数の要素部分２１を発生させることになる。
最上層１６上にこの層１６の起伏のある表面の突出した
部分の間、すなわち窪んだ部分に第１の樹脂層２０が残
存する複数の要素部分２１を発生させることになる。
【００２２】その後、図２（ｃ）に示すように研磨布３
０を用いて、機械的研磨が行なわれる。
０を用いて、機械的研磨が行なわれる。
【００２３】図２（ａ）、図２（ｂ）および図２（ｃ）
に示されるこの公知の技術は、一般的には、「機械的・
化学的研磨に先行して行なわれる浅い溝（shallow tren
ch）による横方向の絶縁性構造のバックマスキングおよ
び直接エッチングによる前平面化処理」と呼ばれてお
り、この浅い溝の絶縁構造（Shallow Trench Isolating
structure）の頭文字をとってＳＴＩとも呼ばれてい
る。
に示されるこの公知の技術は、一般的には、「機械的・
化学的研磨に先行して行なわれる浅い溝（shallow tren
ch）による横方向の絶縁性構造のバックマスキングおよ
び直接エッチングによる前平面化処理」と呼ばれてお
り、この浅い溝の絶縁構造（Shallow Trench Isolating
structure）の頭文字をとってＳＴＩとも呼ばれてい
る。
【００２４】上述した従来の技術は、図１に示された機
械的・化学的研磨技術それ自体が用いられるときに、
０．３ミクロン技術に限定されることになる。
械的・化学的研磨技術それ自体が用いられるときに、
０．３ミクロン技術に限定されることになる。
【００２５】これらは、図２に示された積極的な表面形
状の要素のバックマスキングやエッチングによる前平面
化の技術と結び付けられて用いられたときに、０．２５
ミクロン技術に限定されることになる。
状の要素のバックマスキングやエッチングによる前平面
化の技術と結び付けられて用いられたときに、０．２５
ミクロン技術に限定されることになる。
【００２６】後者の技術は、マスク２２と基本的な半導
体装置との間の可能性のある不均衡の問題によって制限
されることになり、この問題は写真露光（photolithogr
aphy）装置にとって固有のものである。この不均衡は
０．１μｍのオーダーのものであり、また、マスク２２
がオフセットされたときに、絶縁領域の好ましくないオ
ーバーエッチング（エッチングのし過ぎ）を導く虞れも
ある。
体装置との間の可能性のある不均衡の問題によって制限
されることになり、この問題は写真露光（photolithogr
aphy）装置にとって固有のものである。この不均衡は
０．１μｍのオーダーのものであり、また、マスク２２
がオフセットされたときに、絶縁領域の好ましくないオ
ーバーエッチング（エッチングのし過ぎ）を導く虞れも
ある。
【００２７】それゆえに、０．１８ミクロン以下の技術
にとっては、他の技術が求められいる。
にとっては、他の技術が求められいる。
【００２８】２層の連続する樹脂層を堆積させることに
よる前平面化処理の技術は、しばしば用いられる。この
技術は、２層平面化処理（Two-layer planarization）
またはＴＬＰとして知られている。第１の参考文献「電
気化学のＪ（J. of Electro-chem. Soc., Vol.133,178
-1986-, A. Schiltz および M. Pons）」にこの説明を
見出すことができる。この技術は図３（ａ）ないし図３
（ｄ）に線図的に示されている。図３（ａ）は半導電性
層、絶縁層、または金属材料層等の種々の層を有し、目
立って不均一な表面形状［図３（ａ）］を最初は呈する
最上層１６を備える基板１０を示している。
よる前平面化処理の技術は、しばしば用いられる。この
技術は、２層平面化処理（Two-layer planarization）
またはＴＬＰとして知られている。第１の参考文献「電
気化学のＪ（J. of Electro-chem. Soc., Vol.133,178
-1986-, A. Schiltz および M. Pons）」にこの説明を
見出すことができる。この技術は図３（ａ）ないし図３
（ｄ）に線図的に示されている。図３（ａ）は半導電性
層、絶縁層、または金属材料層等の種々の層を有し、目
立って不均一な表面形状［図３（ａ）］を最初は呈する
最上層１６を備える基板１０を示している。
【００２９】感光性の第１の樹脂層２０は、小さなサイ
ズの開口部２４［図３（ａ）参照］を有し、さらに引き
続いて基板１０上の分離された領域［図３（ｂ）参照］
をマスクするのに用いられる結果としての樹脂２１にお
けるサイズを小さくされたパターンを連続的に発生させ
る特別なバックマスク２２が堆積されて、パターンが印
刷形成されている。
ズの開口部２４［図３（ａ）参照］を有し、さらに引き
続いて基板１０上の分離された領域［図３（ｂ）参照］
をマスクするのに用いられる結果としての樹脂２１にお
けるサイズを小さくされたパターンを連続的に発生させ
る特別なバックマスク２２が堆積されて、パターンが印
刷形成されている。
【００３０】このことは、マスクを集中させることは、
不均一に対する反応を鈍らせて分離用の溝の中に樹脂が
熱溶融して流れ込むことを許容することを意味している
［図３（ｃ）参照］。熱処理はまた、第１の樹脂層２０
を取り除くのに役に立ち、これによって、この層を不溶
性にさせると共に、第２の樹脂層２８が堆積することを
可能にしている。
不均一に対する反応を鈍らせて分離用の溝の中に樹脂が
熱溶融して流れ込むことを許容することを意味している
［図３（ｃ）参照］。熱処理はまた、第１の樹脂層２０
を取り除くのに役に立ち、これによって、この層を不溶
性にさせると共に、第２の樹脂層２８が堆積することを
可能にしている。
【００３１】この第２の樹脂層２８は、残りの波状の表
面形状を平面化し、図３（ｃ）に示すように、殆ど平面
的な表面が全ての表面領域上に得られることを可能にし
ている。
面形状を平面化し、図３（ｃ）に示すように、殆ど平面
的な表面が全ての表面領域上に得られることを可能にし
ている。
【００３２】樹脂の２つの層が堆積された後に、樹脂層
２１および２８と下地の酸化膜１６が同一の速度で全て
エッチングされるような条件の下で、図３（ｃ）および
図３（ｄ）に示すようなプラズマエッチングにより基板
にまで表面の平面化が及ぶ。エッチングは、例えば窒化
膜のような活性化領域層上の１００ナノメータのところ
で停止し、ウェハは、平面化が窒化膜内で継続され停止
される機械的・化学的研磨ステーションに移動させられ
て、これによりシリコンの中に埋め込まれた分離領域を
伴う平面構造が得られる。
２１および２８と下地の酸化膜１６が同一の速度で全て
エッチングされるような条件の下で、図３（ｃ）および
図３（ｄ）に示すようなプラズマエッチングにより基板
にまで表面の平面化が及ぶ。エッチングは、例えば窒化
膜のような活性化領域層上の１００ナノメータのところ
で停止し、ウェハは、平面化が窒化膜内で継続され停止
される機械的・化学的研磨ステーションに移動させられ
て、これによりシリコンの中に埋め込まれた分離領域を
伴う平面構造が得られる。
【００３３】
【発明が解決しようとする課題】それはともかくとし
て、マスク２２内の開口部２４のサイズの縮小の故に樹
脂内のパターンの大きさが減少することにより［図３
（ｂ）参照］、非常に小さなパターンを有する基板の領
域が外側に閉め出されるので、表面形状の密度に対して
依然としてこの技術は影響を受けやすいことになる。も
しもこれらの領域が大きくなるならば、これらは、図４
（ａ）ないし図４（ｅ）に示されるように、純粋な機械
的・化学的研磨に含まれるディッシング効果と同等の現
象を発生させることになる。
て、マスク２２内の開口部２４のサイズの縮小の故に樹
脂内のパターンの大きさが減少することにより［図３
（ｂ）参照］、非常に小さなパターンを有する基板の領
域が外側に閉め出されるので、表面形状の密度に対して
依然としてこの技術は影響を受けやすいことになる。も
しもこれらの領域が大きくなるならば、これらは、図４
（ａ）ないし図４（ｅ）に示されるように、純粋な機械
的・化学的研磨に含まれるディッシング効果と同等の現
象を発生させることになる。
【００３４】図４（ａ）ないし図４（ｅ）において、図
４（ａ）は、平面化プロセスに先だって除去される最上
層１６を有する基板１０を示している。
４（ａ）は、平面化プロセスに先だって除去される最上
層１６を有する基板１０を示している。
【００３５】図４（ｂ）は、第１の樹脂層２０の堆積お
よび露光処理がされた後の構造を示している。
よび露光処理がされた後の構造を示している。
【００３６】図４（ｃ）は、第２の樹脂層２８が堆積さ
れて焼きなま（anneal）された後の構造を示している。
れて焼きなま（anneal）された後の構造を示している。
【００３７】図４（ｄ）は、プラズマ平面化処理（平面
プロファイルの転送）された後の構造を示している。
プロファイルの転送）された後の構造を示している。
【００３８】図４（ｅ）は、機械的・化学的研磨後の構
造を示している。
造を示している。
【００３９】図４（ｅ）において、表面の凹凸の度合い
が高密度である領域であっても、凹凸の密度が低い領域
との間の平面度の違いが示されており、このような表面
形状に違いがあっても、この高密度領域上に第２の樹脂
層２８が堆積されるのに先立って（そして、プラズマエ
ッチングおよび機械的・化学的研磨にも先立って）、第
１の樹脂層２０の如何なる痕跡も特に残されないことに
なる。
が高密度である領域であっても、凹凸の密度が低い領域
との間の平面度の違いが示されており、このような表面
形状に違いがあっても、この高密度領域上に第２の樹脂
層２８が堆積されるのに先立って（そして、プラズマエ
ッチングおよび機械的・化学的研磨にも先立って）、第
１の樹脂層２０の如何なる痕跡も特に残されないことに
なる。
【００４０】このような流れにより、本発明の目的は、
半導体装置を製造するプロセスの間に改善された半導体
装置の平面化を可能にすることができる新規な手段を提
案することにある。
半導体装置を製造するプロセスの間に改善された半導体
装置の平面化を可能にすることができる新規な手段を提
案することにある。
【００４１】
【課題を解決するための手段】本発明は、電子回路基板
表面への位相幾何学的影響の補正方法により、上記目的
を達成するものであり、本発明の基本構成に係る補正方
法は、（ｉ）分離された領域によって囲まれている起伏
のある表面形状を有している平面化処理すべき基板上に
第１の樹脂層を堆積させるステップと、（ii）マスクさ
れるべき下地となっている分離領域よりも小さい寸法の
樹脂パターンを重ねたマスクによって、写真露光に対す
る表面形状の密度が低い下地領域上に前記樹脂層を重ね
合わさせるステップと、（iii）表面形状が大きい密度
の領域の最適な充填を得るために分離を調整することを
含む基準メッシュを所有するマスクを介して、すなわ
ち、下地の表面形状に１対１では一致しない基準メッシ
ュを所有するマスクを介して写真露光に対する表面形状
の密度の高い下地の領域上に前記樹脂層を重ね合わさせ
るステップと、（iv）第１の樹脂層を熱溶融によって表
面形状に倣うようにさせて、その結果形成された第１の
樹脂層の下地分離領域を覆うようにするステップと、
（ｖ）第２の樹脂層を堆積させるステップと、（vi）プ
ラズマエッチングを行なうステップと、（vii）機械的
・化学的研磨を行うステップと、を備えている。
表面への位相幾何学的影響の補正方法により、上記目的
を達成するものであり、本発明の基本構成に係る補正方
法は、（ｉ）分離された領域によって囲まれている起伏
のある表面形状を有している平面化処理すべき基板上に
第１の樹脂層を堆積させるステップと、（ii）マスクさ
れるべき下地となっている分離領域よりも小さい寸法の
樹脂パターンを重ねたマスクによって、写真露光に対す
る表面形状の密度が低い下地領域上に前記樹脂層を重ね
合わさせるステップと、（iii）表面形状が大きい密度
の領域の最適な充填を得るために分離を調整することを
含む基準メッシュを所有するマスクを介して、すなわ
ち、下地の表面形状に１対１では一致しない基準メッシ
ュを所有するマスクを介して写真露光に対する表面形状
の密度の高い下地の領域上に前記樹脂層を重ね合わさせ
るステップと、（iv）第１の樹脂層を熱溶融によって表
面形状に倣うようにさせて、その結果形成された第１の
樹脂層の下地分離領域を覆うようにするステップと、
（ｖ）第２の樹脂層を堆積させるステップと、（vi）プ
ラズマエッチングを行なうステップと、（vii）機械的
・化学的研磨を行うステップと、を備えている。
【００４２】すなわち、本発明の基本構成に係る位相幾
何学的影響の補正方法は、トレンチ等を有する基板が異
なる密度の表面形状を有していることによりその上に積
層された下地分離層の表面形状が不均一な面に対して第
１の樹脂層を積層させる第１のステップと、表面形状の
変化が少なく広い範囲にわたって低く窪んだ箇所に対し
てはその領域の全体にわたって第１の樹脂層を積層させ
る第２のステップと、基板の形状に倣って表面形状が細
かく変化する箇所に対しては細かい表面形状の窪みに対
して第１の樹脂層を積層させる第３のステップと、均一
なメッシュのマスクにより積層された第１の樹脂層をマ
スクして第２および第３のステップにより積層された第
１の樹脂層を溶融させて下地分離領域の窪んだ箇所を埋
め込むことにより下地分離層の表面を平面化させる第４
のステップと、この上に第２の樹脂層を均一に堆積させ
る第５のステップと、その上からプラズマエッチングを
行なう第６のステップと、その上から機械的・化学的研
磨を行なう第７のステップと、を備えているさらに、第
１の構成に係る電子回路基板表面への位相幾何学的影響
の補正方法は、上記基本構成の補正方法において、前記
ステップ（ii）および（iii）が、下地層としての表面
形状の低密度領域と高密度領域とのそれぞれに対するそ
れぞれ専用の領域を有する汎用のマスクを用いて行なわ
れていることを特徴としても良い。
何学的影響の補正方法は、トレンチ等を有する基板が異
なる密度の表面形状を有していることによりその上に積
層された下地分離層の表面形状が不均一な面に対して第
１の樹脂層を積層させる第１のステップと、表面形状の
変化が少なく広い範囲にわたって低く窪んだ箇所に対し
てはその領域の全体にわたって第１の樹脂層を積層させ
る第２のステップと、基板の形状に倣って表面形状が細
かく変化する箇所に対しては細かい表面形状の窪みに対
して第１の樹脂層を積層させる第３のステップと、均一
なメッシュのマスクにより積層された第１の樹脂層をマ
スクして第２および第３のステップにより積層された第
１の樹脂層を溶融させて下地分離領域の窪んだ箇所を埋
め込むことにより下地分離層の表面を平面化させる第４
のステップと、この上に第２の樹脂層を均一に堆積させ
る第５のステップと、その上からプラズマエッチングを
行なう第６のステップと、その上から機械的・化学的研
磨を行なう第７のステップと、を備えているさらに、第
１の構成に係る電子回路基板表面への位相幾何学的影響
の補正方法は、上記基本構成の補正方法において、前記
ステップ（ii）および（iii）が、下地層としての表面
形状の低密度領域と高密度領域とのそれぞれに対するそ
れぞれ専用の領域を有する汎用のマスクを用いて行なわ
れていることを特徴としても良い。
【００４３】さらに、第２の構成に係る電子回路基板表
面への位相幾何学的影響の補正方法は、上記基本構成に
係る補正方法において、前記ステップ（ii）および（ii
i）が、特定のマスクを用いて行なわれていることを特
徴としても良い。
面への位相幾何学的影響の補正方法は、上記基本構成に
係る補正方法において、前記ステップ（ii）および（ii
i）が、特定のマスクを用いて行なわれていることを特
徴としても良い。
【００４４】さらに、第３の構成に係る電子回路基板表
面への位相幾何学的影響の補正方法は、上述した全ての
構成に係る補正方法において、前記ステップ（iii）で
用いられる前記マスクを形成するマスク形成手段が設け
られ、このマスク形成手段が、小さな寸法を有し、か
つ、分離された複数の分離領域パターンから前記第１の
樹脂層を取り除くために適用されていることを特徴とし
ても良い。
面への位相幾何学的影響の補正方法は、上述した全ての
構成に係る補正方法において、前記ステップ（iii）で
用いられる前記マスクを形成するマスク形成手段が設け
られ、このマスク形成手段が、小さな寸法を有し、か
つ、分離された複数の分離領域パターンから前記第１の
樹脂層を取り除くために適用されていることを特徴とし
ても良い。
【００４５】さらに、本発明の第４の構成に係る電子回
路基板表面への位相幾何学的影響の補正方法は、上述し
た全ての構成に係る補正方法において、前記ステップ
（iii）で用いられる前記マスクを形成するマスク形成
手段が設けられ、このマスク形成手段が、複数の線条よ
りなる格子を有していることを特徴としても良い。
路基板表面への位相幾何学的影響の補正方法は、上述し
た全ての構成に係る補正方法において、前記ステップ
（iii）で用いられる前記マスクを形成するマスク形成
手段が設けられ、このマスク形成手段が、複数の線条よ
りなる格子を有していることを特徴としても良い。
【００４６】また、本発明の第５の構成に係る電子回路
基板表面への位相幾何学的影響の補正方法は、上述して
全ての構成に係る補正方法において、前記ステップ（ii
i）で用いられる前記マスクを形成するマスク形成手段
が設けられ、このマスク形成手段が、互いに４５度の角
度で交差する複数の線条よりなる格子を有していること
を特徴としても良い。
基板表面への位相幾何学的影響の補正方法は、上述して
全ての構成に係る補正方法において、前記ステップ（ii
i）で用いられる前記マスクを形成するマスク形成手段
が設けられ、このマスク形成手段が、互いに４５度の角
度で交差する複数の線条よりなる格子を有していること
を特徴としても良い。
【００４７】また、本発明の第６の構成に係る電子回路
基板表面への位相幾何学的影響の補正方法は、上述した
全ての構成に係る補正方法において、前記ステップ（ii
i）で用いられる前記マスクを形成するマスク形成手段
が設けられ、このマスク形成手段が、２μｍの間隔で離
隔された０．５μｍの厚さを有する複数の線条を有して
いることを特徴としても良い。
基板表面への位相幾何学的影響の補正方法は、上述した
全ての構成に係る補正方法において、前記ステップ（ii
i）で用いられる前記マスクを形成するマスク形成手段
が設けられ、このマスク形成手段が、２μｍの間隔で離
隔された０．５μｍの厚さを有する複数の線条を有して
いることを特徴としても良い。
【００４８】本発明のこれ以外の特徴、目的、有利点等
は、本発明をこれに限定するものではない実施例のため
に提供される以下の詳細な説明と添付の図面とを参照す
ることにより明らかとなるであろう。
は、本発明をこれに限定するものではない実施例のため
に提供される以下の詳細な説明と添付の図面とを参照す
ることにより明らかとなるであろう。
【００４９】
【発明の実施の形態】上述したように、本発明は、平面
およびパターンの密度に拘わらず、全体的な半導体の構
造にわたって殆ど完璧な平面化を得ようとするものであ
る。
およびパターンの密度に拘わらず、全体的な半導体の構
造にわたって殆ど完璧な平面化を得ようとするものであ
る。
【００５０】この目的のために、本発明は、領域が下地
の半導体構造において高いパターン密度または低いパタ
ーン密度を有する領域の下地として存在しているか否か
に依存する樹脂層の異なる領域に対する異なる処理を与
えるための写真露光を用いることを提案するものであ
る。
の半導体構造において高いパターン密度または低いパタ
ーン密度を有する領域の下地として存在しているか否か
に依存する樹脂層の異なる領域に対する異なる処理を与
えるための写真露光を用いることを提案するものであ
る。
【００５１】図５（ａ）は、平面化処理のプロセスに先
立って起伏のある最上層１６を有する基板１０を示して
いる。
立って起伏のある最上層１６を有する基板１０を示して
いる。
【００５２】本発明のこのような説明の流れにおいて、
平面化されるべき基板上の第１の樹脂層２００を堆積さ
せた後に、表面形状の下にある高密度の領域上に積層さ
れたこれらの領域が、基準メッシュ、すなわち直接かつ
特別には表面形状の下地としては一致していないメッシ
ュを所有するマスクという手段により写真露光させられ
ている。
平面化されるべき基板上の第１の樹脂層２００を堆積さ
せた後に、表面形状の下にある高密度の領域上に積層さ
れたこれらの領域が、基準メッシュ、すなわち直接かつ
特別には表面形状の下地としては一致していないメッシ
ュを所有するマスクという手段により写真露光させられ
ている。
【００５３】このマスクが分離された小さなサイズのパ
ターンを考慮に入れていないことは注意されるであろ
う。
ターンを考慮に入れていないことは注意されるであろ
う。
【００５４】しかしながら、半導体基板の低密度領域の
上方に積層された樹脂層２００の領域は、マスクされる
べき下地の分離領域よりも小さいサイズの樹脂パターン
を有するマスクを介して写真露光させられている。
上方に積層された樹脂層２００の領域は、マスクされる
べき下地の分離領域よりも小さいサイズの樹脂パターン
を有するマスクを介して写真露光させられている。
【００５５】図５（ｂ）において、符号２０２は、基準
メッシュ（網目）を備えるマスクを用いる写真露光によ
り第１の樹脂層２２０に形成される複数の要素を示して
おり、符号２０４は、第１の樹脂層２００の複数の要素
が表面形状の密度として低い領域の上部側に積層された
状態を示している。
メッシュ（網目）を備えるマスクを用いる写真露光によ
り第１の樹脂層２２０に形成される複数の要素を示して
おり、符号２０４は、第１の樹脂層２００の複数の要素
が表面形状の密度として低い領域の上部側に積層された
状態を示している。
【００５６】表面形状においてそれぞれ高密度領域や低
密度領域を備える樹脂層２００に対して写真露光を行な
うために用いられるマスクは、汎用のマスクであって
も、特定用途のマスクであっても何れにより構成されて
いても良い。
密度領域を備える樹脂層２００に対して写真露光を行な
うために用いられるマスクは、汎用のマスクであって
も、特定用途のマスクであっても何れにより構成されて
いても良い。
【００５７】基準メッシュマスクのような低密度の表面
形状の領域の上方に写真露光のために用いられる前記マ
スクが、小さなサイズの表面形状的として分離されたパ
ターンから前記樹脂層２００を除外するために適用され
ていることは注意されるであろう。
形状の領域の上方に写真露光のために用いられる前記マ
スクが、小さなサイズの表面形状的として分離されたパ
ターンから前記樹脂層２００を除外するために適用され
ていることは注意されるであろう。
【００５８】好ましくは、この発明の論旨に沿えば、基
準メッシュのマスクは互いに例えば４５度の角度で交差
する線条よりなる格子を有している。
準メッシュのマスクは互いに例えば４５度の角度で交差
する線条よりなる格子を有している。
【００５９】第１の樹脂層２００が完全に写真露光され
た後に、この層は好ましくは熱溶融により流れ込むステ
ップに置かれ、溶融した樹脂２００と下地のシリカ１６
における粘度と表面張力は、溶融した樹脂２０２および
２０４を分離領域内に流れ込ませることになる。
た後に、この層は好ましくは熱溶融により流れ込むステ
ップに置かれ、溶融した樹脂２００と下地のシリカ１６
における粘度と表面張力は、溶融した樹脂２０２および
２０４を分離領域内に流れ込ませることになる。
【００６０】この状態は、熱溶融の前後のそれぞれで高
密度の表面形状を有している領域の上方にある樹脂層２
００をそれぞれ写真により示している図６および図７の
それぞれによって観察することができる。
密度の表面形状を有している領域の上方にある樹脂層２
００をそれぞれ写真により示している図６および図７の
それぞれによって観察することができる。
【００６１】本発明においては、その後で第２の樹脂層
２１０が体積される。この第２の樹脂層２１０は、図５
（ｄ）に示されると共にプラズマエッチングにより下地
となっている層１６へとその後に移動して殆ど完全な平
面化を導くことになる。その後になされるべき全てのこ
とは、従来の機械的・化学的研磨であり、これにより図
５（ｅ）に示されるように、殆ど平面的な構成を得るこ
とができる。
２１０が体積される。この第２の樹脂層２１０は、図５
（ｄ）に示されると共にプラズマエッチングにより下地
となっている層１６へとその後に移動して殆ど完全な平
面化を導くことになる。その後になされるべき全てのこ
とは、従来の機械的・化学的研磨であり、これにより図
５（ｅ）に示されるように、殆ど平面的な構成を得るこ
とができる。
【００６２】このように、本発明に係る方法は、ウェハ
の全領域上に５０ｎｍよりも小さい残存する表面形状と
しての変位を有するくらいの良好な最終的平面度ヲ得る
ことを可能にしている。
の全領域上に５０ｎｍよりも小さい残存する表面形状と
しての変位を有するくらいの良好な最終的平面度ヲ得る
ことを可能にしている。
【００６３】基準メッシュますくの線条およびそれらの
間の隙間の幅は、第２の文献（J. Appl. Phys., Vol.3
4,pp. 4185-4194,-1995-, A. Shiltz）に述べられてい
る種類の平面化モデルに基づいて高密度の領域への充填
を含めた計算を行なった結果として得ることができる。
間の隙間の幅は、第２の文献（J. Appl. Phys., Vol.3
4,pp. 4185-4194,-1995-, A. Shiltz）に述べられてい
る種類の平面化モデルに基づいて高密度の領域への充填
を含めた計算を行なった結果として得ることができる。
【００６４】厚さを０．４μｍで、０．２μｍの幅を有
し、０．３μｍの隙間により離隔されたＳＴＩタイプの
パターンを平面化するためには、マスクの網目状の格子
は、０．５μｍ幅で２μｍの隙間により離隔された線条
に依存することができる。
し、０．３μｍの隙間により離隔されたＳＴＩタイプの
パターンを平面化するためには、マスクの網目状の格子
は、０．５μｍ幅で２μｍの隙間により離隔された線条
に依存することができる。
【００６５】さらに、樹脂の厚さは、０．４μｍから
０．５μｍの高さを有するＳＴＩパターンに対して、約
０．６μｍから０．７μｍの高さで固定されるようにし
ても良い。
０．５μｍの高さを有するＳＴＩパターンに対して、約
０．６μｍから０．７μｍの高さで固定されるようにし
ても良い。
【００６６】低密度の領域の上方に設けられる樹脂層２
００の写真露光のために用いられるマスクは、好ましく
は、実際の下地層の表面的な形状に比べて０．２μｍか
ら０．８μｍの範囲で小型化された特有のサイズを有し
ている。
００の写真露光のために用いられるマスクは、好ましく
は、実際の下地層の表面的な形状に比べて０．２μｍか
ら０．８μｍの範囲で小型化された特有のサイズを有し
ている。
【００６７】第１の樹脂層２００に適用される２つのマ
スクによるパターン描画技術は、好ましくは、第２のマ
スクをウェハに再装着する無駄時間を避けるために、感
光体（光受容体）上で連続的に行なわれる。
スクによるパターン描画技術は、好ましくは、第２のマ
スクをウェハに再装着する無駄時間を避けるために、感
光体（光受容体）上で連続的に行なわれる。
【００６８】本発明の方法において、基準メッシュマス
クに適用されるより広いまたはより狭い分離領域を用い
ることによりＳＴＩ装置の高さに依存すると共に、標準
的な条件の下において好ましい状態で分離される低密度
領域上に積層されている特定のマスクに対して、樹脂層
２００内に形成される格子の線条の幅を調整できるもの
であることもまた注意されるべきである。
クに適用されるより広いまたはより狭い分離領域を用い
ることによりＳＴＩ装置の高さに依存すると共に、標準
的な条件の下において好ましい状態で分離される低密度
領域上に積層されている特定のマスクに対して、樹脂層
２００内に形成される格子の線条の幅を調整できるもの
であることもまた注意されるべきである。
【００６９】この調整は、殆ど完全な全体にわたる平面
度を得るために、高密度の領域の霊的な充填を目的とし
て、格子の線条に関する離隔の度合いの演算を修正した
り変更したりすることを可能にしている。
度を得るために、高密度の領域の霊的な充填を目的とし
て、格子の線条に関する離隔の度合いの演算を修正した
り変更したりすることを可能にしている。
【００７０】本発明に係る方法が、「アイ・ライン（i.
line）」感光性樹脂、すなわち、通常は０．３５μｍ
技術におけるパターンのために意図された感光性樹脂、
を用いることを可能にしていることもまた、注意される
べきである。これは、バックマスクに小さなパターンを
有していないことを理由にして、可能となっている。
line）」感光性樹脂、すなわち、通常は０．３５μｍ
技術におけるパターンのために意図された感光性樹脂、
を用いることを可能にしていることもまた、注意される
べきである。これは、バックマスクに小さなパターンを
有していないことを理由にして、可能となっている。
【００７１】このように、本発明は、「非臨界的な」実
行を可能にしており、それは本発明が非常に従来の技術
に近い樹脂や装置を用いていても、ＤＶＵタイプのごく
最近の技術よりも、より実施の非困難性が高く、コスト
的にもより安い手順により実施することが可能であるこ
とを理由としている。
行を可能にしており、それは本発明が非常に従来の技術
に近い樹脂や装置を用いていても、ＤＶＵタイプのごく
最近の技術よりも、より実施の非困難性が高く、コスト
的にもより安い手順により実施することが可能であるこ
とを理由としている。
【００７２】もちろん、本発明は、上述した個々の実施
形態に限定されるものではなく、さらに、本発明の概念
・精神の範囲内における如何なる変形に対して発展させ
ることができる。
形態に限定されるものではなく、さらに、本発明の概念
・精神の範囲内における如何なる変形に対して発展させ
ることができる。
【００７３】
【発明の効果】以上詳細に説明したように本発明に係る
電子回路基板表面への位相幾何学的影響の補正方法は、
第１の樹脂層を下地分離領域の表面形状に倣うように溶
融充填させてから第２の樹脂層を積層し、その後、プラ
ズマエッチングや機械的・化学的研磨を行なうようにし
ているので、下地分離領域の表面の形状の如何に拘わら
ず第１の樹脂層により下地分離領域の表面を埋め込んで
平坦にすることができ、従来の平坦化処理に比べてより
高精度の平坦面を得ることができる。これにより完成さ
れた半導体電子回路の歩留まり向上を図ることもでき
る。
電子回路基板表面への位相幾何学的影響の補正方法は、
第１の樹脂層を下地分離領域の表面形状に倣うように溶
融充填させてから第２の樹脂層を積層し、その後、プラ
ズマエッチングや機械的・化学的研磨を行なうようにし
ているので、下地分離領域の表面の形状の如何に拘わら
ず第１の樹脂層により下地分離領域の表面を埋め込んで
平坦にすることができ、従来の平坦化処理に比べてより
高精度の平坦面を得ることができる。これにより完成さ
れた半導体電子回路の歩留まり向上を図ることもでき
る。
【図１】従来の機械的・化学的研磨を実行するときに、
低い密度の領域上で得られるディッシング効果、および
これとは逆に密度の高い領域で得られる研磨効果を示す
説明図である。
低い密度の領域上で得られるディッシング効果、および
これとは逆に密度の高い領域で得られる研磨効果を示す
説明図である。
【図２】バックマスキングおよび直接エッチングによっ
て前平面化処理のための従来のプロセスにおける連続す
る（ａ）（ｂ）（ｃ）の主たるステップを示す断面図で
ある。
て前平面化処理のための従来のプロセスにおける連続す
る（ａ）（ｂ）（ｃ）の主たるステップを示す断面図で
ある。
【図３】機械的・化学的研磨に先立って行なわれるプラ
ズマエッチングによる平面度の変化に伴い、２層技術に
よる前平面化処理のための従来のプロセスにおける連続
する（ａ）（ｂ）（ｃ）（ｄ）の主たるステップを示す
断面図である。
ズマエッチングによる平面度の変化に伴い、２層技術に
よる前平面化処理のための従来のプロセスにおける連続
する（ａ）（ｂ）（ｃ）（ｄ）の主たるステップを示す
断面図である。
【図４】本発明に係るプロセスにおける連続する（ａ）
（ｂ）（ｃ）（ｄ）（ｅ）の５つの主たるステップの間
に得られる構造を示す断面図である。
（ｂ）（ｃ）（ｄ）（ｅ）の５つの主たるステップの間
に得られる構造を示す断面図である。
【図５】本発明の方法を実行する連続する（ａ）（ｂ）
（ｃ）（ｄ）（ｅ）の５つのステップの間に得られる構
造を示す断面図である。
（ｃ）（ｄ）（ｅ）の５つのステップの間に得られる構
造を示す断面図である。
【図６】基準メッシュを所有するマスクに伴う写真露光
の後の第１の樹脂層の構造を示す平面図である。
の後の第１の樹脂層の構造を示す平面図である。
【図７】第１の樹脂層が溶融されて流れた後の同一の層
を示す平面図である。
を示す平面図である。
２００ 第１の樹脂層 ２０２ 第１の樹脂層の要素部分（細かい凹部への充
填） ２０４ 第１の樹脂層の要素部分（広い凹部への充填） ２１０ 第２の樹脂層
填） ２０４ 第１の樹脂層の要素部分（広い凹部への充填） ２１０ 第２の樹脂層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 パトリック、シアボンヌ フランス国ビラール、ボノ、リュ、ビクト ル、ファビエ、３ (72)発明者 アラン、プローラ フランス国グルノーブル、アレ、デュ、パ ルク、ジェ．ポンピドゥー、11
Claims (7)
- 【請求項１】（ｉ）複数の分離された領域によって囲ま
れることにより表面に起伏のある幾何学的な位相を有す
る平面化処理を行なうべき構造の上に第１の樹脂層（２
００）を堆積させるステップと、 （ii）マスクされるべき、かつ、下地分離領域よりも小
さい寸法の樹脂パターン（２０４）を前記下地分離領域
に積層するマスクにより、幾何学的な位相が低くなって
いる前記下地分離領域の上に写真露光により前記第１の
樹脂層を積層するステップと、 （iii）幾何学的な位相変化の度合いが大きい領域を最
適に埋めるために、下地分離領域の分離状態を調整する
基準メッシュであり、下地の幾何学的な位相の変化の度
合いに対して１対１では一致しない前記基準メッシュを
有するマスクを介して、写真露光により前記幾何学的な
位相の変化の度合いの高い下地分離領域の上に前記第１
の樹脂層（２０２）を積層させるステップと、 （iv）前記幾何学的な位相に倣うように第１の樹脂層を
熱溶融により流し込んで、前記第１の樹脂層が前記下地
分離領域を覆うようにするステップと、 （ｖ）第２の樹脂層を堆積させるステップと、 （vi）プラズマエッチングを行なうステップと、 （vii）機械的・化学的研磨を行うステップと、 を備えることを特徴とする電子回路基板表面への位相幾
何学的影響の補正方法。 - 【請求項２】前記ステップ（ii）および（iii）が、下
地層としての幾何学的な位相低密度領域と高密度領域と
のそれぞれに対するそれぞれ専用の領域を有する汎用の
マスクを用いて行なわれていることを特徴とする請求項
１に記載の電子回路基板表面への位相幾何学的影響の補
正方法。 - 【請求項３】前記ステップ（ii）および（iii）が、特
定のマスクを用いて行なわれていることを特徴とする請
求項１に記載の電子回路基板表面への位相幾何学的影響
の補正方法。 - 【請求項４】前記ステップ（iii）で用いられる前記マ
スクを形成するマスク形成手段が設けられ、このマスク
形成手段が、小さな寸法を有し、かつ、分離された複数
の分離領域パターンから前記第１の樹脂層を取り除くた
めに適用されていることを特徴とする請求項１ないし３
の何れかに記載の電子回路基板表面への位相幾何学的影
響の補正方法。 - 【請求項５】前記ステップ（iii）で用いられる前記マ
スクを形成するマスク形成手段が設けられ、このマスク
形成手段が、複数の線条よりなる格子を有していること
を特徴とする請求項１ないし４の何れかに記載の電子回
路基板表面への位相幾何学的影響の補正方法。 - 【請求項６】前記ステップ（iii）で用いられる前記マ
スクを形成するマスク形成手段が設けられ、このマスク
形成手段が、互いに４５度の角度で交差する複数の線条
よりなる格子を有していることを特徴とする請求項１な
いし５の何れかに記載の電子回路基板表面への位相幾何
学的影響の補正方法。 - 【請求項７】前記ステップ（iii）で用いられる前記マ
スクを形成するマスク形成手段が設けられ、このマスク
形成手段が、２μｍの間隔で離隔された０．５μｍの厚
さを有する複数の線条を有していることを特徴とする請
求項１ないし６の何れかに記載の電子回路基板表面への
位相幾何学的影響の補正方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9909521A FR2796758B1 (fr) | 1999-07-22 | 1999-07-22 | Procede de correction des effets topographiques sur substrat en micro electronique |
| FR9909521 | 1999-07-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001077021A true JP2001077021A (ja) | 2001-03-23 |
| JP4578635B2 JP4578635B2 (ja) | 2010-11-10 |
Family
ID=9548403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000219525A Expired - Fee Related JP4578635B2 (ja) | 1999-07-22 | 2000-07-19 | 電子回路基板上の表面形状の影響を補正する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6387808B1 (ja) |
| EP (1) | EP1071122B1 (ja) |
| JP (1) | JP4578635B2 (ja) |
| KR (1) | KR100688122B1 (ja) |
| FR (1) | FR2796758B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004304152A (ja) * | 2003-03-20 | 2004-10-28 | Seiko Epson Corp | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
| US7262070B2 (en) * | 2003-09-29 | 2007-08-28 | Intel Corporation | Method to make a weight compensating/tuning layer on a substrate |
| FR2910180A1 (fr) * | 2006-12-15 | 2008-06-20 | St Microelectronics | Procede de fabrication d'un transistor cmos a grilles metalliques duales. |
| US20100273162A1 (en) * | 2007-10-17 | 2010-10-28 | Sailaja Chandrapati | Rapid detection of microorganisms |
| KR101860493B1 (ko) * | 2011-10-20 | 2018-05-24 | 삼성디스플레이 주식회사 | 미세 패턴 마스크의 형성 방법 및 이를 이용한 미세 패턴의 형성 방법 |
| CN102768944A (zh) * | 2012-07-03 | 2012-11-07 | 上海华力微电子有限公司 | 一种修补去层次样品的方法 |
| CN104465315B (zh) * | 2013-09-24 | 2017-04-05 | 工业和信息化部电子第五研究所 | 3d叠层芯片封装器件的芯片分离方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0145369B1 (ko) * | 1993-11-17 | 1998-08-17 | 가네꼬 히사시 | 반도체 장치의 제조방법 |
| JP2555958B2 (ja) * | 1993-11-17 | 1996-11-20 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5925494A (en) * | 1996-02-16 | 1999-07-20 | Massachusetts Institute Of Technology | Vapor deposition of polymer films for photolithography |
| JPH09321043A (ja) * | 1996-05-28 | 1997-12-12 | Toshiba Corp | 半導体装置の製造方法 |
| US6316363B1 (en) * | 1999-09-02 | 2001-11-13 | Micron Technology, Inc. | Deadhesion method and mechanism for wafer processing |
| US6174449B1 (en) * | 1998-05-14 | 2001-01-16 | Micron Technology, Inc. | Magnetically patterned etch mask |
| US6258514B1 (en) * | 1999-03-10 | 2001-07-10 | Lsi Logic Corporation | Top surface imaging technique using a topcoat delivery system |
| US6207555B1 (en) * | 1999-03-17 | 2001-03-27 | Electron Vision Corporation | Electron beam process during dual damascene processing |
| EP2465634B1 (en) * | 2009-08-11 | 2021-11-10 | Hamamatsu Photonics K.K. | Laser machining device and laser machining method |
-
1999
- 1999-07-22 FR FR9909521A patent/FR2796758B1/fr not_active Expired - Fee Related
-
2000
- 2000-07-19 EP EP00402053A patent/EP1071122B1/fr not_active Expired - Lifetime
- 2000-07-19 JP JP2000219525A patent/JP4578635B2/ja not_active Expired - Fee Related
- 2000-07-21 US US09/620,896 patent/US6387808B1/en not_active Expired - Fee Related
- 2000-07-22 KR KR1020000042258A patent/KR100688122B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP4578635B2 (ja) | 2010-11-10 |
| EP1071122B1 (fr) | 2004-05-12 |
| US6387808B1 (en) | 2002-05-14 |
| KR100688122B1 (ko) | 2007-02-28 |
| FR2796758B1 (fr) | 2003-02-14 |
| FR2796758A1 (fr) | 2001-01-26 |
| KR20010039747A (ko) | 2001-05-15 |
| EP1071122A1 (fr) | 2001-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736424A (en) | Device fabrication involving planarization | |
| US9263292B2 (en) | Processing for overcoming extreme topography | |
| KR20170056457A (ko) | 반전 톤 패터닝 방법 | |
| KR19980018523A (ko) | 얕은 트랜치 분리를 위한 갭 충진 및 평탄화 방법 | |
| US5961794A (en) | Method of manufacturing semiconductor devices | |
| JP4578635B2 (ja) | 電子回路基板上の表面形状の影響を補正する方法 | |
| KR100843211B1 (ko) | 웨이퍼 뒷면 금속층 배선 방법, 그 구조, 그에 따른 칩패키지 적층 방법 및 그 구조 | |
| KR0145369B1 (ko) | 반도체 장치의 제조방법 | |
| US20020127870A1 (en) | Method of manufacturing a semiconductor device including etching of a peripheral area before chemical-mechanical polishing | |
| JP2665568B2 (ja) | 半導体装置の製造方法 | |
| US20080157384A1 (en) | Alignment Key of Semiconductor Device and Method of Manufacturing the Same | |
| JP3557166B2 (ja) | 半導体素子の接触部形成方法 | |
| KR100311495B1 (ko) | 반도체소자의 절연막 평탄화방법 | |
| US20070148945A1 (en) | Method for forming a fine pattern of a semiconductor device | |
| JP3097630B2 (ja) | 半導体装置の製造方法 | |
| US7563717B2 (en) | Method for fabricating a semiconductor device | |
| TWI259528B (en) | Method of preventing cracking in wafer during semiconductor manufacturing process | |
| KR101016341B1 (ko) | 반도체 소자의 인덕터 제조 방법 | |
| JPH11186268A (ja) | 半導体装置の絶縁膜平坦化方法 | |
| US20010055853A1 (en) | Process for fabricating a semiconductor device | |
| JP2001023981A (ja) | 半導体装置の製造方法 | |
| JP2997794B2 (ja) | コンタクトホールの形成方法 | |
| KR100693789B1 (ko) | 반도체 소자의 제조방법 | |
| JPH06163711A (ja) | 半導体装置及びその製造方法 | |
| JPH04167448A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100205 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100506 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100730 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100825 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |