[go: up one dir, main page]

KR100663391B1 - 발광소자 표시장치 및 그의 구동방법 - Google Patents

발광소자 표시장치 및 그의 구동방법 Download PDF

Info

Publication number
KR100663391B1
KR100663391B1 KR1020047004006A KR20047004006A KR100663391B1 KR 100663391 B1 KR100663391 B1 KR 100663391B1 KR 1020047004006 A KR1020047004006 A KR 1020047004006A KR 20047004006 A KR20047004006 A KR 20047004006A KR 100663391 B1 KR100663391 B1 KR 100663391B1
Authority
KR
South Korea
Prior art keywords
current
voltage
gradation
signal line
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020047004006A
Other languages
English (en)
Other versions
KR20040041620A (ko
Inventor
가츠히토 사토
히로야스 야마다
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=29996602&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100663391(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20040041620A publication Critical patent/KR20040041620A/ko
Application granted granted Critical
Publication of KR100663391B1 publication Critical patent/KR100663391B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시장치는 각 전류가 임의의 전류값을 얻도록 제공되는 신호선, 상기 신호선을 경유하여 흐르는 전류의 전류값에 따라서 각각 광동작하는 광소자, 및 상기 신호선을 통해 흐르는 전류의 전류값을 상기 신호선을 통해 정적으로 설정하기 위한 정전압을 제공하기 위한 정전압 제공 회로를 포함한다.
표시, 신호, 주사, 광소자, 유기 EL 소자, 발광, 스위치, 트랜지스터

Description

발광소자 표시장치 및 그의 구동방법{LIGHT EMITTING ELEMENT DISPLAY APPARATUS AND DRIVING METHOD THEREOF}
본 발명은 전류값에 따라 광동작을 수행하는 광소자를 포함하는 표시장치와 연관되는데, 특히 각 픽셀에 대한 전류값에 따른 휘도로 발광하는 발광소자, 및 그 장치의 구동방법과 연관된다.
일반적으로, 표시장치는 단순 매트릭스(simple matrix)와 같은 수동형 구동 시스템의 장치, 및 스위칭 트랜지스터가 각 픽셀에 설치된 능동형 매트릭스 구동 시스템의 장치를 포함한다. 능동형 매트릭스 구동 시스템의 액정 표시 소자에서, 도 16에 도시된 바와 같이, 집광기로서 작용하고 액정을 포함하는 액정 소자(501), 및 스위칭 소자로서 작용하는 트랜지스터(502)는 각 픽셀에 배치된다. 능동형 매트릭스 구동 시스템에서, 펄스 신호가 주사선(503)을 선택하는 선택주기내의 주사 구동기에 의하여 주사선(503)내로 입력될 때, 그리고 액정의 투과율을 제어하기 위한 전압이 데이터 구동기에 의하여 주사선(504)에 인가될 때, 그 전압이 트랜지스터(502)를 경유하여 액정 소자(501)로 인가된다. 액정 소자에서, 액정 미립자는 액정 소자를 통해 투과된 광의 투과율을 적정하게 바꾸는 인가 전압에 따른 방향으로 지향된다. 트랜지스터(502)가 선택 주기 이후에 비-선택 주기의 오프상태 로 될지라도, 액정 소자(501)는 집광기로서 작용한다. 그러므로, 전하는 다음 선택주기까지 허용가능한 범위의 전압값에 따라 유지되고, 그리하여 액정 미립자의 지향 방향은 상기 주기내에서 유지된다. 상기한 바와 같이, 액정 표시 소자는 선택 주기 시간에서 액정 소자(501)의 광 투과율을 얻기 위하여 전압이 새로이 기록된 전압 제어 시스템의 표시장치이고, 전압값에 따라 임의의 단계적 변화 표시가 수행된다.
반면에, 유기 EL 소자가 자발형광 소자로서 사용되는 표시장치는 액정 표시장치와 다른 백라이트를 요하지 않고 소형화를 위하여 최적화된다. 나아가, 액정 표시장치와 다르게 가시 범위 각도의 어떤 제한이 없어서, 차세대 표시장치로 다량 및 실용적으로 사용될 것으로 예측된다. 액정 소자와 다르게, 유기 EL 소자는 내부에 전류 흐름에 의하여 발광한다. 그러므로, 발광 휘도는 직접적으로 전압에 의존하지 않고, 전류 밀도에 의존한다.
고휘도, 대비, 및 미세도의 관점에서, 유기 EL 표시장치에서 또한, 액정 표시 소자와 동일한 방식으로 능동형 매트릭스 구동 시스템을 위한 특별한 요구사항을 갖는다. 유기 EL 표시장치에 대하여, 선택 주기내에 흐르는 전류는 수동형 구동 시스템에서 증가되어야 한다. 반면에, 능동형 구동 시스템에서, 유기 EL 소자의 타단에 인가되는 전압을 유지하기 위한 소자는 광이 비-선택 주기에서조차 발광하도록 소정의 휘도에서 각 유기 EL 소자의 연속 발광을 유지하기 위하여 각 픽셀에 배치된다. 그러므로, 단위 시간당 흐르는 전류값은 작을 수 있다. 그러나, 유기 EL 소자는 집광기로서 단지 현저하게 작은 캐퍼시티를 가지고 있다. 그러므로, 유기 EL 소자가 도 16에 도시된 각 픽셀의 회로내에 액정 소자(501) 대신에 배치될 때, 유기 EL 소자가 비-선택 주기내에 발광을 유지하는 것이 어렵다.
그 문제를 해결하기 위하여, 예를 들어, 도 17에 도시된 바와 같이, 능동형 매트릭스 구동 시스템의 유기 EL 표시장치내에서, 내부에 현재 흐르는 전류값에 비례하는 휘도에서 발광하는 유기 EL 소자(601), 스위칭 소자로서 작용하는 트랜지스터(602), 및 트랜지스터(602)에 인가된 게이트 전압에 따라서 유기 EL 소자(601)를 통해 구동 전류를 통과시키기 위한 트랜지스터(605)는 각 픽셀에 배치된다. 이러한 표시장치에서, 펄스 신호가 주사선(603)에 연결되는 트랜지스터(605)를 선택한 선택 주기내의 주사 구동기에 의하여 주사선(603)으로 입력될 때, 트랜지스터(605)를 통해 소정의 전류값을 갖는 구동 전류가 통하도록 신호 전압이 데이터 구동기에 의하여 신호선(604)에 인가된다. 그 때, 전압은 트랜지스터(605)의 게이트 전극에 인기되고 휘도 데이터는 트랜지스터(605)의 게이트 전극에 기록된다. 따라서, 트랜지스터(605)는 온 상태가 되고, 게이트 전극에 인가된 전압값에 따른 계조를 갖는 구동 전류가 전원으로부터 트랜지스터(605)를 경유하여 유기 EL 소자(601)를 통해 흐르고, 유기 EL 소자(601)는 구동 전류의 전류값에 따른 휘도에서 발광한다. 선택 주기 이후 비-선택 주기내에서, 트랜지스터(602)가 오프 상태일 경우조차도, 전하는 트랜지스터(605)의 게이트와 소스 사이에 기생 캐퍼시티에 의한 트랜지스터(605)의 게이트와 소스 사이에 전압에 따라서 계속 보유되고, 이에 따라 구동 전류는 유기 EL 소자(601)를 통해 연속적으로 통과된다. 상기한 바와 같이, 구동 전류는 원칙적으로 소정의 계조 휘도에서 유기 EL 소자로부터 발광하는 선택 주기내에서 출력된 트랜지스터(605)의 게이트 전압의 전압값에 의하여 제어된다.
일반적으로, 트랜지스터에 대하여, 채널 저항은 대기 온도에 의존하고, 채널 저항은 오랜 시간동안 사용에 의하여 변화한다. 그러므로, 게이트 임계 전압은 시간 경과에 따라 변화하고, 동일 표시 영역내의 각 트랜지스터의 게이트 임계 전압은 변화한다. 그러므로, 트랜지스터(605)의 게이트 전극에 인가된 전압의 전압값이 제어될 때, 유기 EL 소자(601)를 통해 흐르는 전류값이 제어된다. 다시 말하면, 트랜지스터(605)의 게이트 전극에 인가되는 전압의 레벨이 제어될 때, 유기 EL 소자(601)의 휘도를 정확하게 제어하는 것은 어렵다.
이 문제를 풀기 위하여, 트랜지스터에 인가되는 전압의 레벨에 의한 것이 아니라, 전류값에 의하여 휘도를 제어하는 기술이 연구되고 있다. 즉, 게이트 전압의 레벨이 신호선에 지정되는 전압 지정 시스템 대신에, 유기 EL 소자를 통해 흐르는 전류값이 신호선에 직접적으로 지정되는 전류 지정 시스템이 유기 EL 표시장치의 능동 매트릭스 구동 시스템에 적용된다.
그러나, 전류 지정 시스템의 유기 EL 표시장치에서, 지정된 전류값은 지정 전류가 통과할 때 선택 주기내에서 일정하다. 그러나, 지정된 전류값이 작을 때, 전압이 지정 전류에 의하여 정상상태가 될 때까지 많은 시간이 요구된다. 그러므로, 유기 EL 소자는 원하는 휘도로 발광하지 않고, 이는 유기 EL 표시장치의 화질을 떨어뜨리게 된다.
반면에, 선택 주기가 길어질 때, 선택 시간은 전압을 정상상태가 되도록 하는 시간보다 더 길어진다. 그러나, 선택 시간이 길어질 때, 표시 스크린이 깜박인 다. 이러한 형태로, 유기 EL 표시장치의 화질이 떨어지게 된다.
그러므로, 본 발명의 장점은 고화질 표시를 수행하는 것이다.
상기한 장점을 얻기 위하여, 본 발명의 일면에 따라서, 예를 들어, 도 1, 10, 12, 13, 15에 도시된 바와 같이,
복수의 행에 배열된 복수의 주사선(예를 들어, 선택 주사선(X1 내지 Xm), 전원 주사선(Z1 내지 Zm))과 복수의 열에 배열된 복수의 신호선(예를 들어, 신호선(Y 1 내지 Yn))의 교차부에 배치되고 상기 신호선으로부터의 계조 전류에 따라서 흐르는 구동 전류에 의하여 광학적으로 동작하는 광소자(예를 들어, 유기 EL 소자(Ei,j))를 포함하는 복수의 픽셀(예를 들어, 픽셀(Pi,j));
상기 계조 전류에 의하여 상기 신호선에 충전된 전하에 따라 상기 신호선의 전위를 리셋 전압(예를 들어, 리셋 전압(VR))으로 설정하기 위한 리셋 수단(예를 들어, 전류/전압 변환부(7, 107))을 포함하는 표시장치가 제공된다.
본 발명에서, 소정의 행의 픽셀이 선택될 때, 계조 전류는 각 신호선을 통해 흐른다. 그러나, 이전 행의 픽셀에 대하여 신호선을 통해 흐르는 계조 전류에 의하여 정적으로 설정된 전위와 다음 행의 픽셀에 대하여 신호선을 통해 흐르는 계조 전류에 의하여 정적으로 설정된 전위 사이의 차이가 크고, 다음 픽셀에 대한 계조 전류의 전류값이 작을 때라도, 리셋 전압은 다음 행 이전에 즉시 신호선으로 인가 된다. 그러므로, 신호선은 다음 행에 대하여 계조 전류에 따른 전압에서 정적으로 빠르게 설정될 수 있다.
나아가, 본 발명의 다른 측면에 따라서,
임의의 전류값을 얻도록 하기 위하여 전류가 제공되는 신호선(예를 들어, 신호선(Y1 내지 Yn));
상기 신호선을 경유하여 흐르는 상기 전류의 전류값에 따라서 광학적으로 동작하는 광소자(예를 들어, 유기 EL 소자(Ei,j)); 및
상기 신호선을 통해 흐르는 전류의 전류값을 상기 신호선에 정적이 되도록 설정하는 정전압을 제공하기 위한 정전압 제공 수단(예를 들어, 전류/전압 변환부(7, 107))을 포함하는 표시장치가 제공된다.
본 발명에서, 미세 전류가 신호선을 통해 통과될 때, 미세 전류의 전류값에서, 사전에 신호선에 연결된 캐퍼시티내에 축적된 전하가 소정의 주기내에서 불충분하게 쉬프트되고, 그리하여 미세 전류의 전류값을 정적으로 설정하는 것이 어렵다. 이러한 경우에서 조차, 정전압 제공 수단은 신호선에 정전압을 제공하기 때문에, 신호선에 연결되는 캐퍼시티의 전하량은 강제적으로 변화되어 신호선을 통해 통과된 미세 전류는 빠르게 정적으로 설정될 수 있다.
본 발명의 다른 측면에 따라서,
복수의 행으로 배열된 복수의 주사선(예를 들어, 선택 주사선(X1 내지 Xm), 전원 주사선(Z1 내지 Zm))과 복수의 열로 배열된 복수의 신호선(예를 들어, 신호선(Y1 내지 Yn))의 교차부내에 배치되고 상기 신호선으로부터 계조 전류에 따라서 흐르는 구동 전류에 의하여 광학적으로 동작하는 광소자(예를 들어, 유기 EL 소자(Ei,j))를 포함하는 복수의 픽셀(예를 들어, 픽셀(Pi,j))로 구성된 표시장치의 구동방법이고, 여기서 상기 방법은
상기 신호선을 통해 상기 계조 전류를 통과시키는 계조 전류 단계; 및
상기 계조 전류에 의하여 설정된 상기 신호선에 충전된 전하에 따라서 전위를 리셋 전압으로 대체하는 리셋 전압 단계를 포함하는 표시장치의 구동방법을 제공한다.
본 발명에 따른 표시장치의 구동방법에서, 계조 전류 단계내에서 계조 전류에 의하여 신호선에 충전된 전하에 따른 전위는 리셋 전압 단계에서 리셋 전압으로 대체되기 때문에, 신호선을 통해 흐르는 전류는 빠르게 임의의 전류값에서 정적으로 설정된다.
도 1은 본 발명에 적용되는 표시장치의 구체적 실시예를 나타내는 회로도이다.
도 2는 도 1의 픽셀을 나타내는 개략적 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ 선을 따른 단면도이다.
도 4는 도 2의 Ⅳ-Ⅳ 선을 따른 단면도이다.
도 5는 도 2의 Ⅴ-Ⅴ 선을 따른 단면도이다.
도 6은 매트릭스 형태로 배열된 복수의 픽셀을 나타내는 회로도이다.
도 7은 N채널형의 전계 효과 트랜지스터의 전류/전압 특성을 나타내는 도면이다.
도 8은 도 1의 표시장치내 신호의 타이밍 차트이다.
도 9a는 전류/전압 변환부가 본 발명의 표시장치로부터 제거된 비교예의 표시장치내에서 신호선을 흐르는 전류의 전압을 도시하는 도표이고, 도 9b는 본 발명의 표시장치내에서 신호선을 통해 흐르는 전류의 전압을 도시하는 도표이다.
도 10은 본 발명에 적용되는 다른 표시장치의 구체적인 실시예를 나타내는 회로도이다.
도 11은 도 10의 표시장치내에서 신호의 레벨을 나타내는 다이밍 차트이다.
도 12는 본 발명에 적용되는 다른 표시장치의 구체적인 실시예를 나타내는 회로도이다.
도 13은 본 발명에 적용되는 다른 표시장치의 구체적인 실시예를 나타내는 회로도이다.
도 14는 도 13의 표시장치내에서 신호의 레벨을 도시한 타이밍 차트이다.
도 15는 본 발명에 적용되는 다른 표시장치의 구체적인 실시예를 나타내는 회로도이다.
도 16은 액정 표시 소자의 픽셀의 등가 회로를 나타내는 도면이다.
도 17은 전압 지정형의 표시장치의 픽셀의 등가 회로를 나타내는 도면이다.
[제 1실시예]
본 발명의 구체적인 실시예는 이하에서 첨부도면을 참조로 하여 설명될 것이다. 나아가, 본 발명의 범위는 여기에 나타난 실시예에 국한되지 않는다.
도 1은 본 발명에 적용되는 표시장치를 나타내는 도면이다. 도 1에 도시된 바와 같이, 표시장치(1)는 기본적으로 능동 매트릭스 구동 시스템에 의하여 색상표시를 수행하는 유기 EL 표시 패널(2)과, 유기 EL 표시 패널(2)을 통한 계조 지정 전류(계조 전류) 싱크를 통하게 하는 데이터 구동기(3)를 포함하도록 구성된다. 여기에서, 싱크 전류는 이하 언급할 픽셀(P1,1 내지 Pm,n)의 각각으로부터 신호선(Y1 , Yn)의 각각의 방향내로 흐르는 전류이다.
유기 EL 표시 패널(2)은 투명 기판(8); 이미지가 실질적으로 표시되는 표시 영역으로서 표시부(4); 표시부(4) 주위에 배치된, 즉, 비-표시 영역내의 선택 주사 구동기(5); 전원 주사 구동기(6); 및 전류/전압 변환부(7)를 포함하여 기본적으로 구성된다. 이러한 회로들(4 내지 7)은 투명 기판(8)상에 형성된다.
표시부(4)내에서, (m×n) 픽셀(P1,1 내지 Pm,n)(m, n은 자연수임)은 매트릭스 형태로 투명 기판(8)상에 배치된다. 열방향에서, 즉, 종방향에서, m 픽셀(P1,j 내지 Pm,j)(j는 1≤j≤n인 자연수)이 배치된다. 나아가, 행방향에서, 즉, 횡방향에서, n 픽셀(Pi,1 내지 Pi,n)(i는 1≤i≤m인 자연수)이 배치된다. 다시 말하면, 종방향으로 상부로부터 i번째(즉 i번째 행)이고 횡방향으로 좌측으로부터 j번째(즉 j번째 열) 인 픽셀이 픽셀(Pi,j)이다.
표시부(4)에서, 행방향으로 연장하는 m 선택 주사선(X1 내지 Xm)은 투명 기판(8)상에 열방향내에서 배치된다. 행방향으로 연장하는 m 전원 주사선(Z1 내지 Zm)은 선택 주사선(X1 내지 Xm)에 대응 배치되고 투명 기판(8)상에 열방향내에 배치된다. 각 전원 주사선(Zk)(1≤k≤m-1)은 선택 주사선(Xk)과 선택 주사선(Xk+1) 사이에 배치되고, 선택 주사선(Xm)은 전원 주사선(Zm-1)과 전원 주사선(Zm) 사이에 배치된다. 열방향으로 연장하는 n 신호선(Y1 내지 Yn)은 투명 기판(8)의 행방향내에 배치되고, 이러한 선택 주사선(X1 내지 Xm), 전원 주사선(Z1 내지 Zm), 및 신호선(Y1 내지 Yn)은 이들 사이에 배치된 절연 필름에 의하여 서로 절연된다. 선택 주사선(Xi)과 전원 주사선(Zi)은 행방향으로 배열된 n 픽셀(Pi,1 내지 Pi,n)에 연결되고, 신호선(Yj)은 열방향으로 배열된 m 픽셀(P1,j 내지 Pm,j)에 연결되며, 픽셀(P i,j)은 선택 주사선(Xi), 전원 주사선(Zi), 및 신호선(Yj)에 둘러싸이는 위치에 배치된다.
다음으로, 각 픽셀(Pi,j)은 도 2, 3, 4, 5, 및 6을 참조하여 설명될 것이다. 도 2는 픽셀(Pi,j)을 나타내는 평면도이다. 이해를 돕기 위하여, 산화 절연막(41), 채널 보호용 절연막(45), 및 공통 전극(53)은 도면에서 생략된다. 도 3은 도 2의 Ⅲ-Ⅲ 선을 따른 단면도이고, 도 4는 도 2의 Ⅳ-Ⅳ 선을 따른 단면도이며, 도 5는 도 2의 Ⅴ-Ⅴ 선을 따른 단면도이다. 도 6은 4개의 인접 픽셀(Pi,j, Pi+1,j, Pi,j+1 , Pi+1,j+1)의 등가 회로도이다.
픽셀(Pi,j)은 구동 전류의 전류값에 따른 휘도에서 발광하는 유기 EL 소자(Ei,j), 및 유기 EL 소자(Ei,j)의 근처에 배치되고 유기 EL 소자(Ei,j)를 구동하는 픽셀 회로(Di,j)로 구성된다. 픽셀 회로(Di,j)는 데이터 구동기(3), 선택 주사 구동기(5), 및 전원 주사 구동기(6)로부터 출력된 신호에 기초하여 소정의 주기동안 유기 EL 소자(Ei,j)의 발광휘도를 유지하기 위하여 주어진 발광 주기내에서 유기 EL 소자(Ei,j)를 통해 흐르는 전류의 전류값을 보유한다.
유기 EL 소자(Ei,j)는 투명 기판(8)상에 양극으로 작용하는 픽셀 전극(51), 유기 EL층(52), 음극으로 작용하는 공통 전극(53)이 순서대로 적층된 적층 구조를 포함한다. 유기 EL층은 전기장에 의하여 주입된 정공과 전자를 수송하는 작용을 하 고, 수송된 정공과 전자가 재결합되는 재결합 영역과 재결합에 의하여 생성된 여기자가 넓은 관점에서 발광층으로서 작용하기 위하여 발광하도록 캡처된 발광 영역을 포함한다.
픽셀 전극(51)은 신호선(Y1 내지 Yn)에 서로 인접 배치된 2개의 신호선과 선택 주사선(X1 내지 Xm)에 서로 인접 배치된 2개의 선들에 둘러싸이는 영역내의 각 픽셀(Pi,j)로 분할된다. 전극의 주변 가장자리는 각 픽셀 회로(Di,j)의 3개의 트랜지 스터(21, 22, 23)에 코팅된 질화 규소 또는 산화 규소를 포함하는 삽입층 절연막(54)으로 코팅되고, 전극의 상부 중앙 표면은 삽입층 절연막(54)의 접점공(55)에 의하여 노출된다. 삽입층 절연막(54)을 위하여, 폴리이미드와 같은 물질로 만들어진 절연층을 형성하는 제 2층이 질화 규소 또는 산화 규소의 제 1층상에 더 배치될 수 있다.
픽셀 전극(51)은 전도성 뿐만 아니라 가시광선에 대한 투과 특징을 갖는다. 픽셀 전극(51)은 상대적으로 고작업 효율을 갖고, 바람직하게 유기 EL층(52)내로 정공을 효율적으로 주입한다. 예를 들어, 픽셀 전극(51)은 주석-도핑된 산화 인듐(ITO), 아연-도핑된 산화 인듐, 산화 인듐(IN2O3), 산화 주석(SnO2) 및 산화 아연(ZnO)과 같은 주요 구성물질을 포함하는 막으로 형성된다.
유기 EL층(52)은 각 픽셀 전극(51)상의 막내에 형성된다. 유기 EL층(52)은 또한 각 픽셀(Pi,j)에 대하여 패턴화된다. 유기 EL층(52)은 유기 화합물인 발광 물질(형광 물질)을 포함하나, 그 발광 물질은 중합체-기반 물질 또는 저-분자 물질중 하나일 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 유기 EL층(52)은 또한 얇은 정공 수송층(52A)과 발광층(52B)이 픽셀 전극(51) 일측으로부터 순서대로 적층된 2중의 층구조를 포함할 수 있다. 발광층은 전자와 정공이 재-결합되는 재-결합 영역과 재-결합에 의하여 생성된 여기자가 발광하도록 캡처되는 발광 영역을 포함한다. 상기 층은 정공 수송층, 좁은 관점의 발광층, 및 전자 수송층을 픽셀 전극(51)으로부터 순서대로 포함하는 3개의 층구조; 좁은 관점의 발광층을 포함하는 하나의 층 구조; 층구조내의 적절한 층 사이에 전자 또는 정공 주입층이 배치된 적층구조; 또는 다른 층구조를 포함할 수 있다.
유기 EL 표시 패널(2)내에서, 완전 색상 표시 또는 다중 색상 표시가 가능하다. 이러한 경우, 각 픽셀(Pi,j)의 유기 EL층(52)은 넓은 관점의 발광층이고, 예를 들어, 붉은색, 녹색, 파란색의 어떤 색으로 발광하는 기능을 갖는다. 다시 말하면, 픽셀(Pi,j)들의 각각이 적절한 합성에 의하여 취득되는 빨간색, 초록색, 파란색 색톤의 광을 선택적으로 발광할 때 어떤 색들이 표시될 수 있다.
유기 EL층(52)은 바람직하게 전기적으로 중성인 유기 화합물로 구성되고, 이에 따라 정공과 전자는 주입되고 유기 EL층(52)에 의하여 수송된다. 전자 수송 특성을 갖는 물질이 좁은 관점에서의 혼합층내에 적정하게 혼합될 수 있거나, 정공 수송 특성을 갖는 물질이 좁은 관점에서 발광층내에 혼합될 수 있거나, 또는 전자 및 정공 수송 특성을 갖는 물질이 좁은 관점에서 발광층에 혼합될 수 있다. 전자 수송층 또는 정공 수송층인 전하 수송층은 재-결합 영역으로서 작용할 수 있고, 형광 물질은 또한 발광하도록 전하 수송층내에 혼합될 수 있다.
유기 EL층(52)상에 형성된 공통 전극(53)은 모든 픽셀(P1,1 내지 Pm,n)에 연결되는 하나의 전극이다. 그 대신에, 공통 전극(53)은 각 열에 연결되는 복수의 띠형상 전극일 수 있고, 열방향으로 픽셀(P1,h-1 내지 Pm,h-1)(h는 2≤h≤n인 임의의 자연수)의 집합에 연결되는 띠형상 공통 전극, 또는 픽셀(P1,h 내지 Pm,h)의 집합에 연결 되는 띠형상 공통 전극으로 구성될 수 있다. 나아가, 공통 전극은 각 열에 연결되는 복수의 띠형상 전극이고, 행방향으로 픽셀(Pg-1,1 내지 Pg-1,n)(g는 2≤g≤n인 임의의 자연수)의 집합에 연결되는 띠형상 공통 전극, 픽셀(Pg,1 내지 Pg,n)의 집합에 연결되는 띠형상 공통 전극으로 구성될 수 있다.
어떤 경우에, 공통 전극(53)은 선택 주사선(Xi), 신호선(Yj), 및 전원 주사선(Zi)으로부터 전기적으로 절연된다. 공통 전극(53)은, 인듐, 마그네슘, 칼슘, 리튬, 바륨, 및 희귀 금속, 및 합금의 적어도 하나를 포함하는 물질과 같이, 낮은 일함수를 갖는 물질로 구성된다. 공통 전극(53)은 또한 복수의 다양한 물질층이 적층된 적층 구조를 포함할 수 있다. 구체적으로, 공통 전극은, 유기 EL층(52)과 접촉하는 접면측상에 개제된, 낮은 일함수를 갖는 고순도 바륨층과 바륨층에 코팅된 알루미늄층의 적층 구조를 포함할 수 있고, 또는 리튬층이 하부층에 개제되고 알루미늄층이 상부층에 개제되는 적층 구조를 포함할 수 있다. 픽셀 전극(51)이 투과 전극으로 수행되고, 그리고 유기 EL 표시 패널(2)의 유기 EL층(52)으로부터 발광된 빛이 투명 기판(8)측상에 픽셀 전극(51)을 경유하여 발광될 때, 공통 전극(53)은 유기 EL층(52)으로부터 발광된 빛에 대하여 바람직하게 방어 특성을 갖고, 나아가 유기 EL층(52)으로부터 발광된 빛에 대하여 바람직하게 고반사 특성을 갖는다.
상기한 바와 같이, 적층 구조를 갖는 유기 EL 소자(Ei,j)내에서, 정 바이어스 전압이 픽셀 전극(51)과 공통 전극(53) 사이에 인가될 때, 정공은 픽셀 전극(51)으 로부터 유기 EL층(52)내로 주입되고, 전자는 공통 전극(53)으로부터 유기 EL층(52)내로 주입된다. 나아가, 정공과 전자가 유기 EL층(52)에 의하여 수송되고, 정공과 전자가 유기 EL층(52)내에서 재-결합되어 여기자를 형성하며, 여기자가 유기 EL층(52)을 여기시켜서, 유기 EL층(52)이 발광한다.
여기에서, 유기 EL 소자(Ei,j)의 발광 휘도(단위 cd/㎡)는 유기 EL 소자(Ei,j)를 통해 흐르는 전류의 전류값에 의존한다. 유기 EL 소자(Ei,j)의 발광 휘도는 유기 EL 소자(Ei,j)의 발광 주기내에서 일정하게 유지되거나, 발광 휘도는 데이터 구동기(3)로부터 출력된 계조 신호의 전류값에 따라서 설정된다. 이러한 목적을 위하여, 유기 EL 소자(Ei,j)의 전류값을 제어하는 픽셀 회로(Di,j)는 각 픽셀(Pi,j )에 대하여 유기 EL 소자(Ei,j)의 주위에 배치된다.
각 픽셀 회로(Di,j)는 N채널 MOS 구조의 전계 효과형의 박막 트랜지스터(TFT)로 구성된 제 1 내지 제 3 트랜지스터(21, 22, 23), 및 캐퍼시터(24)를 포함한다.
각 제 1 트랜지스터(21)는 게이트 전극(21g), 게이트 절연막(42), 반도체층(43), 소스 전극(21s), 및 드레인 전극(21d)으로 구성된 MOS형 전계 효과 트랜지스터이다. 각 제 2 트랜지스터(22)는 게이트 전극(22g), 게이트 절연막(42), 반도체층(43), 소스 전극(22s), 및 드레인 전극(22d)으로 구성된 MOS형 전계 효과 트랜지스터이다. 각 제 3 트랜지스터(23)는 게이트 전극(23g), 게이트 절연막(42), 반도체층(43), 소스 전극(23s), 및 드레인 전극(23d)으로 구성된다.
구체적으로, 도 3에 도시된 바와 같이, 제 1 트랜지스터(21)는 투명 기판(8)상에 배치된 알루미늄으로 구성된 게이트 전극(21g); 상기 게이트 전극(21g)을 코팅하기 위하여 배치된 양극-산화 알루미늄에 의하여 구성된 산화 절연막(41); 산화 절연막(41)이 코팅된 질화 규소 또는 산화 규소로 형성된 게이트 절연막(42); 상기 게이트 절연막(42)상에 형성된 섬형 반도체층(43); 상기 반도체층(43)상에 형성된 질화 규소로 구성된 채널 보호 절연막(45); 반도체층(43)과 n+ 규소막의 타단에 배치된 불순물 반도체층(44, 44); 및 불순물 반도체층(44, 44)상에 형성된 크롬, 크롬 합금, 알루미늄, 알루미늄 합금의 선택된 물질의 소스 전극(21s)과 드레인 전극(21d)을 포함하는 반전 스태거형 트랜지스터이다.
제 2 및 제 3 트랜지스터(22, 23)는 또한 제 1 트랜지스터의 구성과 동일한 구성을 갖지만, 트랜지스터(21, 22, 23) 각각의 모양, 크기, 치수, 반도체층(43)의 채널폭, 반도체층(43)의 채널길이, 및 기타 등등이 트랜지스터(21, 22, 23)의 기능에 따라서 적절하게 설정된다.
나아가, 트랜지스터(21, 22, 23)는 동일 공정내에서 동시에 형성될 수 있다. 이러한 경우에, 트랜지스터(21, 22, 23)는 게이트 전극, 산화 절연막(41), 게이트 절연막(42), 반도체층(43), 불순물 반도체층(44, 44), 소스 전극, 및 드레인 전극의 동일한 구성을 갖는다.
트랜지스터(21, 22, 23)의 반도체층(43)이 비정질 실리콘일 때 조차도, 충분한 구동이 가능하나, 반도체층은 또한 다결정-실리콘 또는 단결정 실리콘일 수 있다. 트랜지스터(21, 22, 23)의 구조는 반전 스태거형에 국한되지 않고, 또한 스태 거 또는 공면형일 수 있다.
각 캐퍼시터(24)는 각 제 3 트랜지스터(23)의 게이트 전극(23g)에 연결되는 전극(24A), 트랜지스터(23)의 소스 전극(23s)에 연결되는 전극(24B), 및 전극(24A)과 전극(24B) 사이에 삽입되는 게이트 절연막(42)의 일부를 포함하는 유전체에 연결되고 트랜지스터(23)의 소스 전극(23s)과 드레인 전극(23d) 사이에 전하를 축적한다.
도 6에 도시된 바와 같이, 제 i행의 픽셀 회로(Di,1 내지 Di,n)의 각 제 2 트랜지스터(22)에서, 게이트 전극(22g)은 제 i행의 선택 주사선(Xi)에 연결되고, 드레인 전극(22d)은 제 i행의 전원 주사선(Zi)에 연결된다. 제 i행의 픽셀 회로(Di,1 내지 Di,n)의 각 제 3 트랜지스터(23)의 드레인 전극(23d)은 제 i행의 전원 주사선(Zi)에 연결된다. 제 i행의 픽셀 회로(Di,1 내지 Di,n)의 각 제 1 트랜지스터(21)의 게이트 전극(21g)은 제 i행의 선택 주사선(Xi)에 연결된다. 제 j열의 픽셀 회로(D1,j 내지 Dm,j)의 각 제 1 트랜지스터(21)의 소스 전극(21s)은 제 j열의 신호선(Yj)에 연결된다.
도 4에 도시된 바와 같이, 픽셀(P1,1 내지 Pm,n)내에서, 제 2 트랜지스터(22)의 소스 전극(22s)은 게이트 절연막(42)내에 형성된 접점공(25)을 경유하여 제 3 트랜지스터(23)의 게이트 전극(23g)에 연결되고, 캐퍼시터(24)의 하나의 전극(24A)에 연결된다. 트랜지스터(23)의 소스 전극(23s)은 캐퍼시터(24)의 다른 전극(24B) 에 연결되고, 또한 트랜지스터(21)의 드레인 전극(21d)에 연결된다. 제 3 트랜지스터(23)의 소스 전극(23s)의 어느 것과, 캐퍼시터(24)의 다른 전극(24B), 및 제 1 트랜지스터(21)의 드레인 전극(21d)은 유기 EL 소자(Ei,j)의 픽셀 전극(51)에 연결된다. 유기 EL 소자(Ei,j)의 공통 전극(53)의 전압은 기준 전압(VSS)이다. 본 발명 실시예에서, 모든 유기 EL 소자(E1,1 내지 Em,n)의 공통 전극(53)은 접지되고 기준 전압(VSS)은 0[V]로 설정된다.
선택 주사선(Xi)과 신호선(Yj) 사이에서, 그리고 전원 주사선(Zi)과 신호선(Yj) 사이에서, 게이트 절연막(42)에 추가하여 보호막(43A)이 형성되고 트랜지스터(21 내지 23)의 각각의 반도체층(43)의 막과 동일한 막을 형성시킴에 의하여 개제된다.
도 1, 6에 도시된 바와 같이, 선택 주사선(X1 내지 Xm)은 선택 주사 구동기(5)에 연결되고, 전원 주사선(Z1 내지 Zm)은 전원 주사 구동기(6)에 연결된다.
선택 주사 구동기(5)는 소위 쉬프터 레지스터로 구성된다. 결과적으로, 소정의 시간(상세하게, 이하 언급할 리셋 주기(TRESET))후에, 선택 주사 구동기(5)는 외부(선택 주사선(Xm) 다음으로 선택 주사선(X1))로부터 클럭 신호에 기초한 순서대로 연속적으로 선택 주사선(Xm)에 선택 주사선(X1)으로부터 주사 신호를 출력하고, 주 사선(X1 내지 Xm)의 트랜지스터(21, 22)가 선택된다.
상세하게, 도 8에 도시된 바와 같이, 선택 주사선(X1 내지 Xm)에 대하여, 선택 주사 구동기(5)는 연속적으로 하이 레벨의 온-전압(Von)(기준 전압(VSS)보다 충분히 더 높음)을 출력하고, 이는 각 선택 주기(TSE)에서 트랜지스터(21, 22)를 온 상태가 되게 하고, 각 비-선택 주기(TNSE)에서 트랜지스터(21, 22)를 오프 상태가 되게 하는 로우 레벨의 오프-전압(Voff)(기준 전압(VSS)보다 크지 않음)을 출력한다. 여기에서, 선택 주사선(X1 내지 Xm)의 각각에는, 선택 주기와 비-선택 주기가 교대로 반복되고, 선택 주사선(X1 내지 Xm)의 선택 주기는 서로 중첩되지 않게 설정된다. 그러므로, TSE+TNSE=TSC로 표현되는 주기는 일 주사 주기이다.
다시 말하면, 어떤 선택선(Xi)이 선택 주사선(X1 내지 Xm)으로부터 선택된 선택 주기(TSE)내에서, 선택 주사 구동기(5)가 선택 주사선(Xi)에 온-전압(Von)의 펄스 신호를 출력할 때, 선택 주사선(Xi)에 연결된 트랜지스터(21, 22)(픽셀 회로(Di,1, Di,2, Di,3 … Di,n)의 모든 트랜지스터(21, 22))는 온 상태가 된다. 트랜지스터(21)가 온 상태일 때, 신호선(Yj)을 통해 흐르는 전류는 픽셀 회로(Di,j)를 통해 흐를 수 있다. 이때에, 선택 주사선(X1 내지 Xm)에 대하여, 선택 주사선(Xi)과 다르게 X1 내지 Xi-1, Xi+1 내지 Xm의 각각의 트랜지스터(21, 22)가 비-선택 주기(TNSE )에 있다. 그러므로, 오프-전압(Voff)이 출력되고 트랜지스터(21, 22)의 양쪽 모두가 오프 상태이다. 트랜지스터(21, 22)가 이러한 방식으로 오프 상태로 될 때, 신호선(Yj)을 통해 흐르는 전류는 픽셀 회로(Di,j)를 통해 흐를 수 없다.
여기에서, 제 i행의 선택 주기(TSE)는 제 (i+1)행의 선택주기로 연속하지 않고, 선택 주기(TSE)보다 더 짧은 리셋 주기(TRESET)가 제 i행과 제 (i+1)행의 선택 주기(TSE) 사이에 존재한다. 다시 말하면, 온-전압(Von)의 펄스 신호가 제 i행의 선택 주사선(Xi)에 완전하게 출력된 후 리셋 주기(TRESET)의 경과 이후에 선택 주사 구동기(5)는 제 (i+1)행의 선택 주사선(Xi+1)에 온-전압(Von)의 펄스 신호를 출력한다. 따라서, 제 i행의 선택이 완료된 후 리셋 주기(TRESET)의 경과 후에, 제 (i+1)행이 선택된다.
상세한 내용은 이하 언급될 것이다. 선택 주사선(X1 내지 Xm)이 선택되는 각 선택 주기(TSE)에서, 데이터 구동기(3)가 전류 단자(OT1 내지 OTn)를 통해 전류를 적정하게 통과시킬 때, 계조 지정 전류가 도 6의 화살표에 의하여 나타난 방향으로 신호선(Y1 내지 Yn)을 통해 흐른다. 여기에서, 계조 지정 전류가 신호선(Y1 내지 Yn)으로부터 전류 단자(OT1 내지 OTn)를 경유하여 데이터 구동기(3)로 흐르는 싱크 전 류이고, 이미지 데이터에 따른 휘도 계조에서 발광하도록 하기 위하여 유기 EL 소자(E1,1 내지 Em,n)를 통해 흐르는 전류의 전류값과 동일하다.
도 1에 도시된 전원 주사 구동기(6)는 소위 쉬프트 레지스터로 구성된다. 전원 주사 구동기(6)는 연속적으로 선택 주사 구동기(5)에 동기화하여 전원 주사선(Z1 내지 Zm)에 연결되는 트랜지스터(23)에 소정의 소스/드레인 전압을 인가한다. 전원 주사 구동기(6)는 연속적으로 전원 주사선(Z1)으로부터 전원 주사선(Zm)으로(전원 주사선(Zm) 다음에는 전원 주사선(Z1)) 선택 주사 구동기(5)의 동일 행의 온-전압(Von)의 펄스 신호와 동기화하여 외부로부터의 클럭 신호에 기초하여 순서대로 펄스 신호를 출력한다. 따라서, 리셋 주기(TRESET) 후에, 소정의 전압이 연속적으로 전원 주사선(Z1 내지 Zm)에 인가된다.
상세하게, 도 8에 도시된 바와 같이, 전원 주사 구동기(6)는 로우 레벨(기준 전압(VSS) 이하의 전위)의 전하 전압(VCH)을 각 전원 주사선(Zi)에 소정의 주기내에서 인가한다. 다시 말하면, 각 선택 주사선(Xi)이 선택된 선택 주기(TSE)내에서, 계조 지정 전류가 제 3 트랜지스터(23)의 소스와 드레인 사이에 흐르도록 전원 주사 구동기(6)는 전원 주사선(Zi)에 로우 레벨의 전하 전압(VCH)을 인가한다. 반면에, 비-선택 주기(TNSE)내에서, 구동 전류가 트랜지스터(23)의 소스와 드레인 사이를 흐 르도록 전원 주사 구동기(6)는 전원 주사선(Zi)에 전하 전압(VCH) 보다 더 높은 전원 전압(VDD)을 인가한다. 전원 전압(VDD)은 기준 전압(VSS)및 리셋 전압(V R)보다 더 높고, 제 3 트랜지스터(23)는 온 상태가 된다. 이 경우, 제 1 트랜지스터(21)가 오프상태일 때, 전류는 전원 주사선(Zi)으로부터 유기 EL 소자(Ei,j)에 흐른다.
다음으로 전원 전압(VDD)이 설명될 것이다. 도 7은 N 채널형의 전계 효과 트랜지스터(23)의 전류/전압 특성을 도시한 그래프이다. 도 7내에서, 횡좌표는 드레인/소스 전압(VDS)을 나타내고, 종좌표는 드레인과 소스 사이 전류의 전류값(IDS)을 나타낸다. 불포화영역(드레인/소스 전압(VDS)＜드레인 포화 임계치 전압(VTH): 드레인 포화 임계치 전압(VTH)은 게이트/소스 전압(VGS)을 따름)내에서, 게이트/소스 전압(VGS)이 일정하고 소스/드레인 전압(VDS)이 상승할 때, 소스와 드레인 사이 전류의 전류값(IDS)은 증가한다. 나아가, 도시된 포화 영역(소스/드레인 전압(VDS)≥드레인 포화 임계치 전압(VTH))내에서, 게이트/소스 전압(VGS)이 일정할 때, 그리고 심지어 소스/드레인 전압(VDS)이 상승할 때 조차, 소스와 드레인 사이에 흐르는 전류의 전류값(IDS)은 실질적으로 일정하다.
나아가, 도 7내에서, 게이트/소스 전압(VGS0 내지 VGSMAX)은 VGS0=0＜VGS1＜VGS2＜VGS3＜VGS4＜VGS5＜…＜V GSMAX의 관계를 갖는다. 도 7로부터 명백한 바 와 같이, 드레인/소스 전압(VDS)이 일정하고, 게이트/소스 전압(VGS)이 상승할 때, 드레인/소스 전류의 전류값(IDS)은 불포화 영역 및 포화 영역중 하나내에서 증가한다. 나아가, 게이트/소스 전압(VGS)이 상승할 때, 드레인 포화 임계치 전압(VTH)은 증가한다.
상기한 바와 같이, 불포화 영역내에서, 드레인/소스 전압(VDS)이 미세하게 변할 때 조차도, 소스/드레인 전류의 전류값(IDS)이 변화한다. 그러나, 불포화 영역내에서, 게이트/소스 전압(VGS)이 결정될 때, 드레인/소스 전류의 전류값(IDS)은 소스/드레인 전압(VDS)과 관계없이 특정값으로 결정된다.
여기에서, 최대 게이트/소스 전압(VGSMAX)이 제 3 트랜지스터(23)에 인가될 때 드레인/소스 전류의 전류값(IDS)은 픽셀 전극(51)과 최대 휘도에서 발광하는 유기 EL 소자(Ei,j)의 공통 전극(53) 사이에 흐르는 전류의 전류값으로 설정된다.
제 3 트랜지스터(23)의 게이트/소스 전압(VGS)이 최대 전압(VGSMAX)일 때 조차도, 트랜지스터(23)는 바람직하게 포화 영역을 유지하기 위하여 다음의 (1)의 조건 방정식을 만족한다.
VDD-VE-VSS≥VTHMAX … (1)
여기에서 VE는 최대 휘도 시간에서 유기 EL 소자(Ei,j)로 나뉘는 예측 최대 전압이 고, 유기 EL 소자(Ei,j)의 발광 수명 주기내에서 유기 EL 소자(Ei,j)의 고저항성을 위하여 점차 증가하고, VTHMAX 는 VGSMAX 의 시간에서 제 3 트랜지스터(23)의 소스와 드레인 사이의 포화 임계치 전압이다. 전원 전압(VDD)은 상기 조건 방정식을 만족하도록 결정된다.
도 1에 도시된 바와 같이, 신호선(Y1 내지 Yn)은 전류/전압 스위치부(7)에 연결된다. 전류/전압 스위치부(7)는 스위치 회로(S1 내지 Sn)로 구성되고 신호선(Y 1 내지 Yn)은 스위치 회로(S1 내지 Sn)에 각각 연결된다. 나아가, 데이터 구동기(3)의 전류 단자(OT1 내지 OTn)는 스위치 회로(S1 내지 Sn)에 연결된다. 스위치 회로(S1 내지 Sn)는 스위치 신호 입력 단자(140)에 연결되고, 스위치 신호(φ)는 스위치 회로(S1 내지 Sn)에 화살표로 도시된 바와 같이 입력된다. 스위치 회로(S1 내지 Sn)는 리셋 전압 입력 단자(141)에 연결되고, 리셋 전압(VR)은 이 단자를 경유하여 스위치 회로(S1 내지 Sn)에 인가된다.
리셋 전압(VR)은 최고 계조 전압(Vhsb)보다 더 높은 전압으로 설정된다. 이러한 최고 계조 전압(Vhsb)은 유기 EL 소자(E1,1 내지 Em,n)를 통해 흐르는 최대 계조 구동 전류(IMAX)의 값과 동일한 전류값을 갖는 계조 지정 전류에 의하여 신호선(Y1 내지 Yn)내에 충전된 전하에 따라서 고정된 값으로 설정된 전압(V)인데, 이 경우 유기 EL 소자(E1,1 내지 Em,n)는 선택 주기(TSE)내에서 가장 밝은 최대 계조 휘도(LMAX)에서 발광한다. 리셋 전압(VR)은 바람직하게 최소 계조 휘도(LMIN)를 갖는 유기 EL 소자(E1,1 내지 Em,n)를 통해 흐르는 최소 계조 구동 전류(IMIN)의 값과 동일한 전류값(추가적으로, 전류값은 0 A를 넘음)을 갖는 계조 지정 전류에 의하여 신호선(Y1 내지 Yn)내에 충전된 전하에 따라서 고정된 값으로 설정되는 최저 계조 전압(Vlsb)과, 보다 바람직하게 최저 계조 전압(Vlsb)의 이상이고 가장 바람직하게 전하 전압(VCH)과 같은 값인 최고 계조 전압(Vhsb) 사이의 중간값을 갖는 중간 전압 보다 더 작지 않다.
스위치 회로(Sj)(스위치 회로(Sj)는 제 j열의 신호선(Yj)에 연결됨)는 데이터 구동기(3)의 전류 단자(OTj)로부터의 신호에 따라서 신호선(Yj)을 통한 전류의 통과와 리셋 전압 입력 단자(141)로부터 신호선(Yj)으로 소정의 전압 레벨의 리셋 전압(VR)의 출력중 하나를 스위치한다. 다시 말하면, 스위치 신호 입력 단자(140)로부터 스위치 회로(Sj)로 입력된 스위치 신호(φ)가 하이 레벨일 때, 스위치 회로(Sj)는 전류 단자(OTj)의 싱크 전류를 차단하고, 리셋 전압 입력 단자(141)로부터 신호선(Yj)으로 리셋 전압을 출력한다. 반면에, 스위치 신호 입력 단자(140)로부터 스위치 회로(Sj)로 입력된 스위치 신호(φ)가 로우 레벨일 때, 스위치 회로(Sj) 는 전류 단자(OTj)와 신호선(Yj) 사이의 싱크 전류를 통과시키고 리셋 전압 입력 단자(141)로부터 리셋 전압(VR)을 차단한다.
이러한 방식으로, 제 3 트랜지스터(23)의 소스/드레인 전압은 도 7에 도시된 포화 영역내의 고전압으로 설정될 때, 신호선(Yj)을 통해 흐르는 계조 지정 전류의 전류값은 트랜지스터(23)의 게이트/소스 전압에 의하여 결정된다. 즉, 트랜지스터(23)의 게이트 전압이 소스 전압 보다 충분히 더 높을 때, 트랜지스터(23)의 소스와 드레인 사이에 흐르고 신호선(Yj)을 통해 흐르는 계조 지정 전류가 커진다. 트랜지스터(23)의 게이트 전압이 소스 전압 보다 크게 높지 않을 때, 적은 전류가 취득된다.
여기에서, 표시장치는, 본 발명의 전류/전압 스위치부(7)가 배치되지 않고 데이터 구동기(3)가 신호선(Yj)으로부터 직접적으로 전류를 유도한다는 가정에서 고려된다.
제 i행과 제 j열의 픽셀(Pi,j)에서, 제 i행의 선택 주기내에서, 선택 주사선(Xi)에 연결되는 제 2 트랜지스터(22)는 온 상태가 된다. 따라서, 전하 전압(VCH)이 전원 주사선(Zi)으로부터 제 3 트랜지스터(23)의 게이트에 인가되고, 전하가 제 3 트랜지스터(23) 측의 하나의 전극(24A)으로부터 캐퍼시터(24)내로 충전된다. 다시 말하면, 선택 주기의 트랜지스터(23)의 게이트 전압은 항상 전하 전 압(VCH)에서 실질적으로 일정하다. 이때에, 트랜지스터(21)가 온 상태이기 때문에 트랜지스터(23)의 소스(23s)의 전위는 신호선(Yj)의 전위와 동일하다. 나아가, 데이터 구동기(3)는 트랜지스터(23)의 소스와 드레인 사이의 소정의 전류값을 갖는 계조 지정 전류를 강제적으로 통과시킨다. 그러므로, 계조 지정 전류의 전류값이 클 때, 트랜지스터(23)의 게이트/소스 전압은 높고, 그러므로 신호선(Yj)의 전위가 상대적으로 더 낮다.
보다 상세하게, 도 9a에 도시된 바와 같이, 최대 전류값을 갖는 싱크 전류가 최대 계조(최대 휘도)에서 제 i행의 선택 주기(TSE)내에서 픽셀(Pi,j)의 유기 EL 소자(Ei,j)로부터 신호선(Yj)을 통해 통과될 때, 상기 전류의 전류값을 충족하는 전하가 캐퍼시터(24)의 다른 전극(24B)에 충전될 시간에 신호선(Yj)에 인가된 최고 계조 전압(Vhsb)은 상대적으로 기준 전압(VSS) 또는 전하 전압(VCH) 보다 충분히 더 작다.
나아가, 최소 전류값을 갖는 싱크 전류(추가적으로, 흐름이 없지 않음)가 최소 계조 휘도(최소 휘도)에서 다음 제 (i+1)행의 픽셀(Pi+1,j)의 유기 EL 소자(Ei+1,j)로부터 발광하도록 신호선(Yj)을 통해 통과될 때, 최저 계조 전압(Vlsb)은 캐퍼시터(24)의 전류의 전류값을 충족하는 전하를 충전하도록 설정되어야 한다. 최저 계조 전압(Vlsb)은 제 3 트랜지스터(23)의 게이트/소스 전압이 낮게 되도록 전하 전압(VCH)에 근사화되고, 최고 계조 전압(Vhsb)보다 충분히 더 높다. 그러나, 신호선(Yj)을 통해 흐르는 최소 계조 지정 전류의 전류값이 상당히 작기 때문에, 단위 시간에 바뀐 신호선(Yj)의 전위 차이가 작다. 그러므로, 캐퍼시터(24)가 충전될 때부터 신호선(Yj)의 전위가 최고 계조 전압(Vhsb)으로부터 최저 계조 전압(Vlsb )에서 일정하게 설정될 때까지 많은 시간이 필요하다. 특히, 표시장치의 행의 수가 픽셀수의 증가에 따라서 클 때, 선택 주기(TSE)가 짧게 설정되어야 한다. 최저 계조 전압(Vlsb)에 이르지 못한다면, 전압(VDF)의 차이가 생성되고, 픽셀(Pi+1,j)의 유기 EL 소자(Ei+1,j)가 정확한 휘도에서 발광할 수 없다.
반면에, 전류/전압 스위치부(7)가, 도 9b에 도시된 바와 같이, 본 발명 실시예의 표시장치(1)에 리셋 주기(TRESET)에서 배치되기 때문에, 스위치 회로(Sj)는 강제적으로 최고 계조 전압(Vhsb)보다 충분히 더 높은 리셋 전압(VR)으로 신호선(Yj )의 전위를 스위치한다. 그러므로, 미세 전류값을 갖는 최저 계조 지정 전류가 선택 주기(TSE)내에서 신호선(Yj)을 통해 통과될 때 조차, 캐퍼시터(24)는 빠르게 전환되고 신호선(Yj)은 최저 계조 전압(Vlsb)에서 일정하게 설정될 수 있다.
다음으로, 스위치 회로(Sj)의 하나의 실시예가 설명될 것이다. 스위치 회로(Sj)는 P 채널형 전계 효과 트랜지스터인 제 4 트랜지스터(31), 및 N 채널형 전계 효과 트랜지스터인 제 5 트랜지스터(32)로 구성된다. 제 4 및 제 5 트랜지스터(31, 32)의 게이트 전극은 스위치 신호 입력 단자(140)에 연결된다. 제 4 트랜지스터(31)의 소스 전극은 신호선(Yj)에 연결되고, 드레인 전극은 전류 단자(OTj)에 연결된다. 제 5 트랜지스터(32)의 드레인 전극은 신호선(Yj)에 연결되고, 소스 전극은 리셋 전압 입력 단자(141)에 연결된다. 이러한 구성에서, 스위치 신호 입력 단자(140)로부터의 스위치 신호(φ)가 하이 레벨일 때, 제 5 트랜지스터(32)는 온 상태가 되고, 제 4 트랜지스터(31)는 오프 상태가 된다. 반면에, 스위치 신호 입력 단자(140)로부터의 스위치 신호(φ)가 로우 레벨일 때, 제 4 트랜지스터(31)는 온 상태가 되고, 제 5 트랜지스터(32)는 오프 상태가 된다. 본 발명 실시예와 다르게, 제 4 트랜지스터(31)는 P 채널형으로 설정되고, 제 5 트랜지스터(32)는 N 채널형으로 설정되며, 스위치 신호(φ)의 하이/로우 레벨은 스위치 회로(Sj)의 스위칭을 전환하는 반전 위상으로 변환될 수 있다.
여기에서, 스위치 신호 입력 단자(140)에 입력된 스위치 신호(φ)의 주기가 설명될 것이다. 선택 주사 구동기(5)가 도 8에 도시된 바와 같이 선택 주사선(X1 내지 Xm)의 어느 것에 온-전압(Von)을 인가할 때, 스위치 신호 입력 단자(140)내에 입력된 스위치 신호(φ)는 로우 레벨이다. 반면에, 선택 주사 구동기(5)가 선택 주사선(X1 내지 Xm)의 모두에 오프-전압(Voff)을 인가할 때, 즉, 제 1 내지 제 m행의 어느 것이 리셋 주기(TRESET)내일 때, 스위치 신호 입력 단자(140)내에 입력된 스위치 신호(φ)는 하이 레벨이다. 예를 들어, 제 i행의 싱크 전류에 의하여 신호선(Y1 내 지 Yn)의 전위가 리셋 전압(VR)으로 설정되는 리셋 주기(TRESET)는 제 i행의 선택 주기(TSE)의 종료 시간(ti)과 제 (i+1)행의 선택 주기(TSE)의 시작 시간(t i+1)의 사이이다. 즉, 스위치 신호 입력 단자(140)에 입력된 스위치 신호(φ)는 일 주사 주기(TSC)내에서 매 n 리셋 주기(TRESET)의 하이 레벨을 얻는다. 이 스위치 신호(φ)는 외부로부터 입력된 클럭 신호와 동일한 주파수를 또한 가질 수 있다.
데이터 구동기(3)는 외부로부터 클럭 신호에 의하여 전류 단자(OT1 내지 OTn)에 계조 지정 전류를 통과시킨다. 스위치 신호 입력 단자(140)내로 입력된 스위치 신호(φ)가 로우 레벨일 때, 데이터 구동기(3)는 동시에 전류 단자(OT1 내지 OTn)에 계조 지정 전류를 받아들인다. 스위치 신호 입력 단자(140)내로 입력된 스위치 신호(φ)가 하이 레벨일 때, 데이터 구동기(3)는 전류 단자(OT1 내지 OTn)의 어느 것으로부터 계조 지정 전류를 받아들이지 않는다.
그러므로, 각 행의 선택 주기(TSE)내에서, 계조 지정 전류는 신호선(Y1 내지 Yn)으로부터 전류 단자(OT1 내지 OTn)내로 흐른다. 반면에, 각 행의 리셋 주기(TRESET)내에서, 리셋 전압(VR)은 신호선(Y1 내지 Yn)으로 인가되어 정상 상태가 된다.
다음으로, 데이터 구동기(3)의 계조 지정 전류가 상세하게 논의될 것이다. 각 행의 선택 주기(TSE)내에서, 데이터 구동기(3)는 제 3 트랜지스터(23), 제 1 트 랜지스터(21), 신호선(Y1 내지 Yn), 및 스위치 회로(Y1 내지 Yn)를 통해 전하 전압(VCH)을 출력하는 전원 주사선(Z1 내지 Zm)으로부터 각 전류 단자(OT 1 내지 OTn)를 향해 계조 지정 전류를 생성한다. 계조 지정 전류값은 이미지 데이터에 따른 레벨을 갖는다. 즉, 계조 지정 전류의 전류값은 이미지 데이터에 따른 휘도 계조에서 발광하도록 유기 EL 소자(E1,1 내지 Em,n)를 통해 흐르는 전류의 전류값과 동일하다.
다음으로, 상기와 같이 구성된 표시장치의 표시 동작과 구동방법을 설명할 것이다.
도 8에 도시된 바와 같이, 선택 주사 구동기(5)는 연속적으로 온-전압(Von)(하이 레벨)의 펄스 신호를 입력된 클럭 신호에 기초한 제 1 행의 선택 주사선(X1)으로부터 제 m 행의 선택 주사선(Xm)으로 출력한다. 나아가, 전원 주사 구동기(6)는 연속적으로 전하 전압(VCH)(로우 레벨)의 펄스 신호를 입력된 클럭 신호에 기초한 제 1 행의 전원 주사선(Z1)으로부터 제 m 행의 전원 주사선(Zm)으로 출력한다. 각 행의 선택 주기(TSE)내에서, 데이터 구동기(3)는 클럭 신호에 기초하여 모든 전류 단자(OT1 내지 OTn)로부터 스위치 회로(S1 내지 Sn)로 계조 지정 전류를 취득한다.
나아가, 스위치 신호 입력 단자(140)에 입력된 스위치 신호(φ)는 각 행의 선택 주기(TSE)내에서 로우 레벨을 갖기 때문에, 스위치 회로(S1 내지 Sn)의 제 4 트랜지스터(31)는 온 상태가 되고, 제 5 트랜지스터(32)는 오프 상태가 된다. 반면 에, 스위치 신호 입력 단자에 입력된 스위치 신호(φ)는 각 행의 리셋 주기(TRESET)내에서 하이 레벨을 갖기 때문에, 스위치 회로(S1 내지 Sn)의 제 4 트랜지스터(31)는 오프 상태가 되고, 제 5 트랜지스터(32)는 온 상태가 된다. 즉, 전류/전압 스위치부(7)가 각 행의 선택 주기(TSE)내에서 리셋 전압 입력 단자(141)로부터 신호선(Y1 내지 Yn)의 연결을 끊을 때, 상기 스위치부는 이미지 데이터에 따른 휘도 계조에서 발광하도록 유기 EL 소자(E1,1 내지 Em,n)를 통해 흐르는 전류의 전류값과 동일한 계조 지정 전류를 통과시킨다. 스위치부는 나아가 신호선(Y1 내지 Yn)에 리셋 전압(VR)을 인가하지 않는 작용을 한다. 반면에, 각 행의 리셋 주기(TRESET)내에서, 전류/전압 스위치부(7)는 전류 단자(OT1 내지 OTn)로부터 신호선(Y1 내지 Yn)의 연결을 끊고, 리셋 전압 입력 단자(141)에 신호선(Y1 내지 Yn)을 연결한다. 따라서, 스위치부는 신호선(Y1 내지 Yn)의 각각의 전위를 빠르게 리셋 전압(VR)으로 설정하도록 작용한다.
여기에서, 온-전압(Von)이 선택 주사선(Xi)으로 출력되는 타이밍은 실질적으로 전하 전압(VCH)이 전원 주사선(Zi)으로 출력되는 타이밍과 일치하고, 온-전압(Von)의 시간 길이는 실질적으로 전하 전압(VCH)의 시간 길이와 동일하며, 펄스 신호는 시간(ti)과 시간(tiR) 사이(이 주기는 제 i행의 선택 주기(TSE)임)에 출력 된다. 즉, 선택 주사 구동기(5)로부터 출력된 온-전압(Von)이 쉬프트하는 주기는 전원 주사 구동기(6)로부터 출력된 전하 전압(VCH)의 주기와 동기화된다. 온 레벨의 펄스 신호가 선택 주사선(Xi)으로 출력될 때, 스위치 신호 입력 단자(140)로 입력된 스위치 신호(φ)는 로우 레벨을 갖고, 그러므로 트랜지스터(31)가 온 상태가 된다.
전원 주사선(Zi)으로 출력되는 전하 전압(VCH)이 선택 주기(TSE)내의 기준 전압(VSS)보다 크지 않기 때문에, 계조 지정 전류는 유기 EL 소자(E1,1 내지 Em,n )를 통해 흐르지 않는다. 그러므로, 계조를 충족하는 전류값을 갖는 계조 지정 전류는 트랜지스터(23)로부터 데이터 구동기(3)를 통해 흐른다. 그러므로, 전하는 트랜지스터(23)의 게이트와 소스 사이에 정확한 전압을 유지하기 위하여 캐퍼시터(24)에 기록되고, 이는 제 3 트랜지스터(23)가 계조 지정 전류를 통과할 것을 요한다. 결과적으로, 트랜지스터(23)는 발광 주기(TEM)내에서 조차도 계조 지정 전류의 전류값과 동일한 전류값을 갖는 구동 전류를 통과시킨다. 트랜지스터(21)는 발광 주기(TEM)내에서 오프 상태를 갖기 때문에, 이러한 구동 전류는 신호선(Y1 내지 Yn)을 통해 흐르지 않고, 유기 EL 소자(E1,1 내지 Em,n)를 통해 흐르며, 정밀한 휘도 계조의 전류 제어가 가능하다.
상기한 바와 같이, 선택 주사 구동기(5)와 전원 주사 구동기(6)가 연속적으로 선형으로 펄스 신호를 제 1행으로부터 제 m행으로 쉬프트할 때, 제 m행의 픽셀(Pm,1 내지 Pm,n)로 제 1행의 픽셀(P1,1 내지 P1,n)이 데이터 구동기(3)의 계조 지정 전류에 기초하여 업데이트된다. 이러한 선형의 연속적인 주사가 반복될 때, 유기 EL 표시 패널(2)의 표시부(4)가 이미지를 표시한다.
여기에서, 일 주사 주기(TSC)내에 선택된 제 i행의 픽셀(Pi,1 내지 Pi,n)의 업데이트와 선택된 제 i행의 픽셀(Pi,1 내지 Pi,n)의 계조 개념에 관하여 설명할 것이다.
제 i행의 선택 주기(TSE)내에서, 선택 주사 구동기(5)가 제 i행의 선택 주사선(Xi)에 하이 레벨의 펄스 신호를 출력할 때, 선택 주사선(Xi)에 연결되는 모든 픽셀 회로(Di,1 내지 Di,n)의 트랜지스터(21, 22)는 선택 주기(TSE)내에서 온 상태가 된다. 나아가, 제 i행의 선택 주기(TSE)내에서, 전원 주사 구동기(6)는 기준 전압(VSS)과 동일하거나 더 작은 전하 전압(VCH)만큼의 로우 레벨의 펄스 신호를 제 i행의 전원 주사선(Zi)에 인가한다. 이 때, 트랜지스터(22)가 온 상태이기 때문에, 전압은 또한 제 3 트랜지스터(23)의 게이트 전극(23g)에 인가되고, 제 3 트랜지스터(23)는 온 상태가 된다.
반면에, 스위치 신호 입력 단자(140)내에 입력되는 스위치 신호(φ)가 제 i행의 선택 주기(TSE)내에서 로우 레벨을 갖기 때문에, 모든 스위치 회로(S1 내지 S n)의 트랜지스터(31)가 온 상태가 되고, 트랜지스터(32)는 오프 상태가 된다. 나아 가, 제 i행의 선택 주기내에서 데이터 구동기(3)내로 입력된 이미지 데이터에 따라서, 제 i행의 모든 픽셀 회로(Di,1 내지 Di,n)내에서, 계조 지정 전류는, 계조 지정 전류가 상대적으로 높은 전압의 전하 전압(VCH)이 인가되는 전원 주사선(Zi) → 제 3 트랜지스터(23) → 제 1 트랜지스터(21) → 제 4 트랜지스터(31)를 통해 흐르도록 하기 위하여, 상대적으로 낮은 전압으로 설정된 데이터 구동기(3)를 통해 흐른다. 이 때, 제 3 트랜지스터(23)의 소스/드레인 전류는 계조 지정 전류의 전류값을 갖고 상기 트랜지스터(23)의 게이트와 소스 사이의 전압은 발광 주기(TEM)내에서 트랜지스터(23)의 소스와 드레인 사이에 흐르는 계조 지정 전류의 전류값을 얻는다. 이러한 전압을 얻기 위하여, 전하는 캐퍼시터(24)내에 충전된다.
이러한 방식으로, 제 i행의 선택 주기(TSE)내에서, 일정한 레벨을 갖는 계조 지정 전류는 강제적으로 전원 주사선(Zi) → 픽셀 회로(Di,1 내지 Di,n)의 제 3 트랜지스터(23) → 픽셀 회로(Di,1 내지 Di,n)의 제 1 트랜지스터(21) → 신호선(Y1 내지 Yn) → 스위치 회로(S1 내지 Sn)의 제 4 트랜지스터(31) → 데이터 구동기(3)의 전류 단자(OT1 내지 OTn)를 통해 통과한다. 따라서, 제 i행의 선택 주기(TSE)내에서, 전원 주사선(Zi), 픽셀 회로(Di,1 내지 Di,n)의 제 3 트랜지스터(23), 픽셀 회로(D i,1 내지 Di,n)의 제 1 트랜지스터(21), 신호선(Y1 내지 Yn), 스위치 회로(S1 내지 Sn)의 제 4 트랜지스터(31), 데이터 구동기(3)의 전류 단자(OT1 내지 OTn)내의 전압들이 정적 상태를 얻는다. 제 1 내지 제 n 열의 어느 열에서, 발광 주기(TEM)내에서 유기 EL 소자(Ei,1 내지 Ei,n)를 통해 흐르는 구동 전류의 전류값은 신호선(Y1 내지 Yn)을 통해 흐르는 계조 지정 전류의 전류값이 된다.
즉, 계조 지정 전류가 트랜지스터(23)를 통해 흐르고, 전원 주사선(Zi) → 픽셀 회로(Di,1 내지 Di,n)의 제 3 트랜지스터(23) → 픽셀 회로(Di,1 내지 Di,n)의 제 1 트랜지스터(21) → 신호선(Y1 내지 Yn) → 스위치 회로(S1 내지 Sn )의 제 4 트랜지스터(31) → 데이터 구동기(3)의 전류 단자(OT1 내지 OTn)내의 전압이 정적 상태가 된다. 따라서, 트랜지스터(23)를 통해 흐르는 계조 지정 전류의 전류값에 따른 레벨의 전압은 트랜지스터(23)의 게이트 전극(23g)과 소스 전극(23s) 사이에 인가되고, 트랜지스터(23)의 게이트 전극(23g)과 소스 전극(23s) 사이의 전압 레벨에 따른 크기를 갖는 전하는 캐퍼시터(24)내에 충전된다. 다시 말하면, 제 i행의 선택 주기(TSE)내에서, 제 i행의 픽셀 회로(Di,1 내지 Di,n)에서, 트랜지스터(21, 22)는 트랜지스터(23)를 통한 신호선(Y1 내지 Yn)을 통해 흐르는 계조 지정 전류를 통과시키는 작용을 하고, 상기 트랜지스터(23)는 강제적으로 흐르는 계조 지정 전류의 전류값에 따라서 게이트/소스 전압을 얻는 작용을 하고, 캐퍼시터(24)는 게이트/소스 전압의 레벨을 유지하는 작용을 한다.
여기에서, 계조 지정 전류가 흐르는 전원 주사선(Zi), 픽셀 회로(Di,1 내지 Di,n)의 트랜지스터(23), 픽셀 회로(Di,1 내지 Di,n)의 트랜지스터(21), 신호선(Y1 내지 Yn), 스위치 회로(S1 내지 Sn)의 트랜지스터(31), 및 데이터 구동기(3)의 전류 단자(OT1 내지 OTn)를 통한 각 전류 경로에서, 각 트랜지스터(23)의 소스 전극(23s)으로부터 신호선(Y1 내지 Yn)의 각각에 전류 경로의 정전 용량이 C라고 가정하면, 전압(v)에서 각 전류 경로에 충전되는 전하(Q)는 다음과 같다.
Q = Cv …(2)
dQ = C·dv …(3)
소정의 픽셀(Pi,j)의 계조 지정 전류의 전류값이 Idata라고 가정하면(Idata는 선택 주기(TSE)내에서 일정함), 전원 주사선(Zi), 픽셀 회로(Di,j)의 트랜지스터(23), 픽셀 회로(Di,j)의 트랜지스터(21), 신호선(Yj), 스위치 회로(Sj)의 트랜지스터(31), 및 데이터 구동기(3)의 전류 단자(OTj)내에서 상기 전압을 정적 상태로 하기 위하여 필요한 시간(dt)은 다음의 방정식을 따른다.
dt = dQ/Idata …(4)
여기에서 dQ는 시간(dt)내에 전류 경로의 전하의 변화량을 나타내고, 또한 전위차(dv)내의 신호선(Yj)의 전하의 변화량을 나타낸다. 상기한 바와 같이, Idata가 감소할수록, dt는 길어진다. dQ가 증가할수록, dt는 길어진다.
상기한 바와 같이, 제 i행의 선택 주기(TSE)내에서, 제 i행의 픽셀 회로(Di,1 내지 Di,n)의 캐퍼시터(24)내에 충전된 전하량의 크기는 이전의 일 주사 주기(TSC)로부터 업데이트되고, 제 i행의 픽셀 회로(Di,1 내지 Di,n)의 트랜지스터(23)를 통해 흐르는 구동 전류의 전류값은 이전의 일 주사 주기(TSC)로부터 업데이트된다.
여기에서, 트랜지스터(23) → 제 1 트랜지스터(21) → 신호선(Yj)내의 임의의 점내에서의 전위는 시간 경과로 변화하는 트랜지스터(21, 22, 23)의 내부 저항에 따라 변화한다. 그러나, 본 발명의 실시예에서, 트랜지스터(23) → 트랜지스터(21) → 신호선(Yj)을 통해 흐르는 계조 지정 전류의 전류값에 대하여, 심지어 트랜지스터(21, 22, 23)의 내부 저항이 시간 경과로 변화할 때조차, 트랜지스터(23) → 트랜지스터(21) → 신호선(Yj)을 통해 흐르는 계조 지정 전류의 전류값은 원하는 값이다.
나아가, 제 i행의 선택 주기(TSE)내에서, 제 i행의 유기 EL 소자(Ei,1 내지 Ei,n)의 공통 전극은 기준 전압(VSS)이다. 기준 전압(VSS)과 동일하거나 더 낮은 전하 전압(VCH)은 전원 주사선(Zi)에 인가되고, 그러므로 역 바이어스 전압이 제 i행의 유기 EL 소자(Ei,1 내지 Ei,n)에 인가되고, 전류는 제 i행의 유기 EL 소자(Ei,1 내지 Ei,n)를 통해 흐르지 않으며, 유기 EL 소자(Ei,1 내지 Ei,n)가 발광하지 않는다. 나아가, 신호선(Y1 내지 Yn)을 통하여 흐르는 계조 지정 전류에 의하여, 신호선(Y1 내지 Yn)은 전하 전압(VCH)보다 더 낮은 전압에서 정적상태가 된다. 유기 EL 소자(Ei,1 내지 Ei,n)를 통해 구동 전류를 통과시키기 위한 캐퍼시터(24)로의 전하는 신호선(Y1 내지 Yn)으로부터 데이터 구동기(3)를 통한 계조 지정 전류에 의하여 유일하게 결정된다.
결과적으로, 제 i행의 선택 주기(TSE)의 종료 시간(tiR)(즉, 제 i행의 비-선택 주기(TNSE)의 시작 시간)내에서, 선택 주사 구동기(5)는 선택 주사선(Xi)으로 하이 레벨의 펄스 신호의 출력을 끝내고, 전원 주사 구동기(6)는 전원 주사선(Zi)으로 로우 레벨의 펄스 신호의 출력을 끝낸다. 즉, 종료 시간(t2)으로부터 제 i행의 다음 선택 주기(TSE)의 시작 시간(t1)까지 비-선택 주기(TNSE)내에서, 오프-전압(V off)은 선택 주사 구동기(5)에 의하여 제 i행의 픽셀 회로(Di,1 내지 Di,n)의 트랜지스터(21)의 게이트 전극(21g)과 트랜지스터(22)의 게이트 전극(22g)에 인가되고, 전원 전압(VDD)은 전원 주사 구동기(6)에 의하여 전원 주사선(Zi)에 인가된다.
그러므로, 제 i행의 비-선택 주기(TNSE)내에서, 제 i행의 픽셀 회로(Di,1 내지 Di,n)의 트랜지스터(21)는 오프 상태를 얻고, 전원 주사선(Zi)으로부터 신호선(Y1 내지 Yn)을 통해 흐르는 계조 지정 전류는 차단된다. 더욱이, 제 i행의 비-선택 주기(TNSE)내에서, 제 i행의 픽셀 회로(Di,1 내지 Di,n)의 어느 것에서, 제 2 트랜지스 터(22)는 오프 상태를 얻는다. 제 i행의 이전 선택 주기(TSE)내에서 캐퍼시터(24)에 충전된 전하는 트랜지스터(21 및 22)에 의하여 제한된다. 즉, 비-선택 주기(TNSE)와 이전 선택 주기(TSE)내에서, 제 3 트랜지스터(23)의 게이트/소스 전압(VGS)은 동일하게 된다. 그러므로, 트랜지스터(23)의 게이트와 소스 사이에서, 선택 주기(TSE)내에서 흐르는 계조 전류의 값과 동일한 전류값을 갖도록 전류를 통과시키기 위한 전압은 심지어 비-선택 주기(TNSE)를 통해서도 계속적으로 인가된다.
제 i행의 비-선택 주기(TNSE)내에서, 상기 조건 방정식 (1)을 만족하는 VDD는 전원 주사선(Zi)으로부터 인가되기 때문에, 제 i행의 픽셀 회로(Di,1 내지 Di,n )의 제 3 트랜지스터(23)는 이전 선택 주기(TSE)내에서의 계조 지정 전류와 같은 구동 전류를 연속적으로 통과시킨다. 나아가, 제 i행의 비-선택 주기(TNSE)내에서, 제 i행의 유기 EL 소자(Ei,1 내지 Ei,n)의 공통 전극은 기준 전압(VSS)을 갖는다. 나아가, 전원 주사선(Zi)은 기준 전압(VSS)보다 더 높은 전원 전압(VDD)을 갖는다. 그러므로, 정 바이어스 전압은 제 i행의 유기 EL 소자(Ei,1 내지 Ei,n)에 인가된다. 나아가, 제 i행의 각 트랜지스터(21)가 오프 상태를 갖기 때문에, 구동 전류는 트랜지스터(21)를 경유하여 신호선(Y1 내지 Yn)을 통해 흐르지 않고, 트랜지스터(23)의 작용에 의하여 제 i행의 유기 EL 소자(Ei,1 내지 Ei,n)를 통해 흐르고, 유기 EL 소자(Ei,1 내지 Ei,n) 는 발광한다.
즉, 픽셀 회로(Di,1 내지 Di,n)내에서, 트랜지스터(21 및 22)는 선택 주기(TSE )내에 각 트랜지스터(23)의 소스와 드레인 사이에 계조 지정 전류에 따라서 충전된 캐퍼시터(24)의 전하를 비-선택 주기(TSE)에서 구속하는 작용을 한다. 각 트랜지스터(21)는 각 트랜지스터(23)를 통해 흐르는 구동 전류가 비-선택 주기(TSE)내에서 신호선(Y1 내지 Yn)을 통해 흐르지 않도록 하기 위하여 트랜지스터(23)로부터 전기적으로 신호선(Yj)을 차단시키도록 작용한다. 나아가, 각 캐퍼시터(24)는 트랜지스터(23)가 계조 지정 전류를 통과시킬 때 각 트랜지스터(23)의 게이트/소스 전압을 유지하기 위한 전하를 정적상태로 충전되도록 작용한다. 각 트랜지스터(23)는 각 캐퍼시터(24)에 의하여 보유된 게이트/소스 전압에 따라서 유기 EL 소자(Ei,1 내지 Ei,n)를 통한 계조 지정 전류의 전류값과 동일한 값을 갖는 구동 전류를 통과시키기 위하여 작용한다.
상기한 바와 같이, 제 i행의 선택 주기(TSE)내에서, 원하는 전류값을 갖는 계조 지정 전류는 강제적으로 제 i행의 픽셀 회로(Di,1 내지 Di,n)의 트랜지스터(23)를 통해 통과되고, 그러므로 유기 EL 소자(Ei,1 내지 Ei,n)를 통한 구동 전류의 전류값이 원하는 값으로 얻어지고, 유기 EL 소자(Ei,1 내지 Ei,n)는 소정의 계조 휘도에서 발광한다.
전류 지정 시스템이 능동형 매트릭스 구동 표시장치에 적용될 때, 단위 시간당 각 유기 EL 소자를 통해 흐르는 구동 전류의 전류값은 감소될 수 있다. 이를 위하여, 비-선택 주기내에서, 구동 전류의 전류값과 동일한 전류값을 갖는 계조 지정 전류에 따라서, 제 3 트랜지스터(23)의 소스(23s)로부터 신호선(Yj)으로의 전류 경로의 전하량(C)이 빠르게 충전된다.
여기에서, 픽셀(Pi,j)내에서, 유기 EL 소자(Ei,j)로부터 제 i행의 비-선택 주기(TNSE)내에서 최고 계조 휘도(Lhsb)로 발광하도록 신호선(Yj)을 통해 통과되는 계조 지정 전류의 전류값은 제 i행의 선택 주기(TSE)내에서 Ihsb로 한정된다. 결과적으로, 픽셀(Pi+1,j)내에서, 최저 계조 휘도(Llsb)에서 유기 EL 소자(Ei+1,j)로부터 발광(추가적으로, 미세 전류가 흐르고, 유기 EL 소자(Ei+1,j)가 낮은 휘도에서 발광함)하도록 하기 위하여 신호선(Yj)을 통해 통과되는 제 (i+1)행의 비-선택 주기(TNSE)내에서 계조 지정 전류의 전류값은 제 (i+1)행의 선택 주기(TSE)내에서 Ilsb로 정의된다. 이 때, 다음의 관계식이 성립한다.
Ihsb ＞ Ilsb … (5)
데이터 구동기(3)의 일측상에 신호선(Yj)의 일측에 인가되는 전압은 신호선(Yj)이 전류값(Ihsb)에서 정적상태를 얻도록 Vhsb로 된다. 데이터 구동기(3)의 일측상에 신호선(Yj)의 일단에 인가되는 전압은 신호선(Yj)이 전류값(Ilsb)에서 정적 상태를 얻도록 Vlsb로 된다. 이 때, 다음의 관계식이 성립한다.
VCH ＞ Vlsb ＞ Vhsb … (6)
즉, 트랜지스터(23)의 드레인(23d)과 소스(23s) 사이의 전위차가 VCH―Vlsb이고 낮을 때, 트랜지스터(23)를 통해 흐르는 소스/드레인 전류는 Ilsb로 감소한다. 트랜지스터(23)의 드레인(23d)과 소스(23s) 사이의 전위차가 VCH―Vhsb이고 높을 때, 트랜지스터(23)를 통해 흐르는 소스/드레인 전류는 Ihsb로 증가한다.
트랜지스터의 소스 전극(23s)으로부터 신호선(Yj)으로의 전류 경로내에 축적된 전하량(Q1)은 최저 계조 휘도(Llsb)를 최고 계조 휘도(Lhsb)로 변조하기 위하여 다음과 같다:
Q1 = C(Vlsb―Vhsb) …(7)
전하량(Q1)을 축적하기 위하여 신호선(Yj)을 통해 흐르는 전류의 전류값은 Ihsb 이고, 전하량(Q1)은 상대적으로 큰 전류 때문에 빨리 충전된다. C는 전류 경로의 캐퍼시티를 나타낸다.
반면에, 최고 계조 휘도(Lhsb)를 최저 계조 휘도(Llsb)로 변조하기 위하여 축적된 전하량(Q2)은 전하량(Q1)의 절대값이나, 이 때 신호선(Yj)을 통해 흐르는 전류는 Ilsb이다.
여기에서, 본 발명의 표시장치(1)로부터 전류/전압 스위치부(7)가 제거된 비교예에 따른 구성에서, 전압(Vhsb)은 전류값(Ihsb)을 갖는 계조 지정 전류를 신호선(Yj)을 통해 제 i행의 선택 주기(TSE)내에서 통과시키고 정적 전류값(Ihsb )을 얻기 위하여 데이터 구동기(3)측상에 신호선(Yj)의 일측에 인가된다. 그 이후에, 전압(Vlsb)은 전류값(Ilsb)을 갖는 계조 지정 전류를 신호선(Yj)을 통해 제 (i+1)행의 선택 주기(TSE)내에서 통과시키고 정적 전류값(Ihsb)을 얻기 위하여 데이터 구동기(3)측상에 신호선(Yj)의 일측에 인가된다. 이러한 경우에, 계조 지정 전류의 전류값(Ilsb)이 상당히 작기 때문에, 도 9a에 도시된 바와 같이, 많은 시간이 정적 상태의 전압(Vlsb)을 얻기 위해 요구되고 고속 반응이 불가능하다. 그러므로, 이미지 데이터가 쉽게 동화상과 같이 변화하는 이미지를 부드럽게 표시하기가 어렵다.
그러나, 도 1에 도시된 바와 같이 전류/전압 스위치부(7)가 배치된 표시장치(1)내에서, 제 i행의 선택 주기(TSE)가 끝나는 시간(tiR)과 제 (i+1)행의 선택 주기(TSE)가 시작하는 시간(ti+1) 사이에, 즉, 제 (i+1)행의 리셋 주기(TRESET )내에서, 스위치 신호 입력 단자(140)로 입력된 스위치 신호(φ)는 하이 레벨이고, 제 4 트랜지스터(31)가 오프 상태를 얻고, 제 5 트랜지스터(32)가 온 상태를 얻는다. 그러므로, 도 9b에 도시된 바와 같이, 제 (i+1)행의 리셋 주기(TRESET)내에서, 계조 지정 전류는 신호선(Y1 내지 Yn)의 어느 것을 통해서 흐르지 않지만, 리셋 전압(VR )은 모든 신호선(Y1 내지 Yn)에 강제적으로 인가된다.
리셋 전압(VR)은, 유기 EL 소자(E1,1 내지 Em,n)가 선택 주기(TSE )내에서 가장 밝은 최대 계조 휘도(LMAX)에서 발광할 때, 유기 EL 소자(E1,1 내지 Em,n)를 통해 흐르는 최대 계조 구동 전류(IMAX)의 전류값과 동일한 전류값을 갖는 계조 지정 전류에 의하여 적어도 신호선(Y1 내지 Yn)내에 충전된 전하에 따라서 정적으로 설정된 최고 계조 전압(Vhsb)보다 더 큰 전압으로 설정된다. 리셋 전압(VR)은 바람직하게 각 유기 EL 소자(E1,1 내지 Em,n)가 최소 계조 휘도(LMIN)를 가질 때(추가적으로, 전류값이 0 A를 초과함) 신호선(Y1 내지 Yn)내에 충전된 전하에 따라서 유기 EL 소자(E1,1 내지 Em,n)를 통해 흐르는 최소 계조 구동 전류(IMIN)의 전류값과 동일한 전류값을 갖는 계조 지정 전류에 의하여 정적으로 설정된 최저 계조 전압(Vlsb)과 최고 계조 전압(Vhsb) 사이의 중간값을 갖는 중간 전압보다 작지 않게 설정되고, 보다 바람직하게 최저 계조 전압(Vlsb)과 동일하거나 더 크게 설정되며, 보다 더 바람직하게 전하 전압(VCH)과 동일하게 설정된다.
이러한 방식으로, 리셋 전압(VR)이 적어도 최고 계조 전압(Vhsb)보다 더 높기 때문에, 리셋 주기내에서, 트랜지스터(23)의 소스와 드레인 사이의 전위차는 VCH－Vhsb보다 더 낮게 설정될 수 있다. 즉, 제 3 트랜지스터(23)의 소스 전극(23s) 으로부터 신호선(Yj)으로의 전류 경로의 캐퍼시티(C)의 전하는 상대적으로 낮은 계조 구동 전류, 즉, 상대적으로 작은 계조 지정 전류가 빠르게 정적이 될 수 있도록 하기 위하여 충전되고, 신호선(Y1 내지 Yn)의 전위는 리셋 전압(VR)으로 빠르게 정적상태가 된다.
나아가, 제 (i+1)행의 선택 주기(TSE)가 시작할 때, 제 i행에서와 동일한 방식으로, 선택 주사선(Xi+1)과 전원 주사선(Zi+1)은 선택 주사 구동기(5)와 전원 주사 구동기(6)에 의하여 선택되고, 나아가 제 4 트랜지스터(31)가 온 상태가 된다. 따라서, 각 열에서, 계조 지정 전류는 전원 주사선(Zi+1) → 제 3 트랜지스터(23) → 트랜지스터(21) → 신호선(Y) → 제 4 트랜지스터(31) → 데이터 구동기(3)를 통해 흐른다. 그 이후에, 제 (i+1)행의 비-선택 주기(TNSE)내에서, 제 i행과 동일한 방식으로, 제 (i+1)행의 유기 EL 소자(Ei+1,1 내지 Ei+1,n)는 각 구동 전류의 전류값에 따른 휘도 계조에서 발광한다.
여기에서, 계조 지정 전류에 의하여 전원 주사선(Zi+1), 트랜지스터(23), 트랜지스터(21), 트랜지스터(31), 데이터 구동기(3)내에 정적 상태의 전압을 도입하기 위하여 필요한 시간(dt)은 상기 방정식 (2) 내지 (4)로 표현된다. 만약 제 i행의 선택 주기(TSE)내에서 신호선(Y1 내지 Yn)을 통해 흐르는 계조 지정 전류의 전류값이 크다면, 제 (i+1)행의 선택 주기(TSE)내에서 신호선(Y1 내지 Yn)을 통해 흐르는 계조 지정 전류의 전류값은 최소 계조 휘도(Llsb) 시간에서 전류값(Ilsb)과 같이 작고, 제 (i+1)행의 계조 지정 전류를 얻는 신호선(Y1 내지 Yn)을 위한 전압은 정적으로 설정된다. 그 때 dt는 상기 방정식 (2) 내지 (4)에 의하여 표현되는 바와 같이 길어지고, dt가 선택 주기(TSE)보다 더 길어질 가능성이 있다. 그러므로, 만약 계조 지정 전류의 전류값이 상기한 바와 같이 제 (i+1)행의 선택 주기(TSE)내에서 작다면, 전류/전압 스위치부(7)가 배치되지 않은 표시장치(1)에 대하여, 도 9a에 도시된 바와 같이, 제 (i+1)행의 선택 주기(TSE)는 캐퍼시터(24)와 제 3 트랜지스터(23)에 인가되는 전압이 정적 상태가 되기 이전에 종료한다. 제 (i+1)행의 유기 EL 소자(Ei+1,1 내지 Ei+1,n)의 구동 전류의 전류값이 계조 지정 전류와 다를 가능성이 있다.
그러나, 전류/전압 스위치부(7)가 본 발명의 실시예의 표시장치(1)내에 배치되기 때문에, 리셋 주기(TRESET)는 제 (i+1)행의 선택 주기(TSE) 이전에 즉시 설정된다. 제 (i+1)행의 유기 EL 소자(Ei+1,1 내지 Ei+1,n)가 낮은 휘도에서 발광할 때 신호선(Y1 내지 Yn)을 계조 지정 전류의 전류값의 정적상태로 설정하기 위하여, 리셋 전압(VR)은 전류 경로의 캐퍼시티(C)내에 전하를 빠르게 충전하기 위하여 인가되고, 신호선(Y1 내지 Yn)의 전위가 급하게 상승한다. 특히, 리셋 전압(VR)이 전하 전압(VCH) 또는 최저 계조 전압(Vlsb)의 근처의 값으로 설정될 때와, 심지어 최저 계 조 휘도(Llsb)에 대하여 최저 계조 전류(Ilsb)와 같은 최저 휘도의 전류가 제 (i+1)행의 선택 주기(TSE)내에서 신호선(Y1 내지 Yn)을 통해 통과될 때에도, 상기 방정식 (2) 내지 (4)에 표현된 바와 같이, 리셋 주기(TRESET)와 제 (i+1)행의 선택 주기(TSE)내에서 신호선(Y1 내지 Yn)의 전하의 변화량이 최소화될 수 있다.
그러므로, 심지어 제 (i+1)행의 계조 지정 전류가 최저 계조 휘도(Llsb)에 대하여 최저 계조 전류(Ilsb)일 때 조차, 신호선(Y1 내지 Yn)은 제 (i+1)행의 선택 주기(TSE)내에서 최저 계조 전압(Vlsb)에서 정적 상태를 얻는다. 전하는 선택 주기(T SE)내에서 계조 지정 전류의 전류값에 따라서 캐퍼시터(24)내에 충전될 수 있고, 픽셀의 휘도 계조는 빠르게 업데이트될 수 있다.
나아가, 동일 픽셀(Pi,j)내에서, 캐퍼시터(24)는 이전 주사 주기(TSC)(또는 이전 발광 주기(TEM))내에서 고계조 휘도를 얻을 수 있는 큰 전하량으로 충전된다. 그 상태에서, 캐퍼시터(24)의 전하량이 다음 주사 주기(TSC)내에서 낮은 계조 휘도로 휘도가 업데이트되어 감소되고, 즉, 전류 경로가 큰 계조 지정 전류에 의하여 제어되는 높은 계조 낮은 전압으로부터 미세 계조 지정 전류에 의하여 제어되는 낮은 계조 높은 전압으로 변화할 때, 리셋 전압(VR)에 의한 전류는 그 이전에 신호선(Y1 내지 Yn)을 통해 통과된다. 따라서, 전류 경로의 전하는 저계조 고전압측으로 쉬프 트된다. 그러므로, 신호선(Y1 내지 Yn)과 캐퍼시터(24)가 하나의 캐퍼시터로 고려될 때, 캐퍼시터의 전하량은 선택 주기(TSE)이전에 저계조측에 가까워질 수 있다. 즉, 심지어 원하는 저계조 지정 전류의 전류값이 작을 때 조차, 캐퍼시터(24)와 신호선(Y1 내지 Yn)의 전위는 저계조 지정 전류에 따라 각 캐퍼시터(24)내에 전하를 빠르게 충전하기 위하여 빠르게 정적으로 될 수 있다.
그러므로, 제 (i+1)행의 선택 주기(TSE)내에서 픽셀(Pi+1,1 내지 Pi+1,n)의 각 캐퍼시터(24)의 하나의 폴의 전압과 신호선(Y1 내지 Yn)의 전위는 계조 지정 전류의 전류값에 의존하지 않고 빠르게 정적 상태를 얻는다. 그러므로, 어떤 계조에서, 발광 주기(TEM)(비-선택 주기(TNSE))내에서 구동 전류의 전류값은 이전 선택 주기(TSE )의 지정된 전류의 전류값과 동일하고, 유기 EL 소자(Ei+1,1 내지 Ei+1,n)는 원하는 발광 휘도에서 발광한다. 다시 말하면, 각 행의 선택 주기(TSE)를 길게하지 않고, 유기 EL 소자(Ei,j)는 원하는 휘도에서 발광한다. 그러므로, 표시 스크린은 깜박거리지 않고, 표시장치(1)의 화질이 향상될 수 있다.
[제 2 실시예]
도 10은 제 1 실시예의 표시장치(1)와 독립적인 실시예의 표시장치(101)를 도시하는 도면이다. 도 10에 도시된 바와 같이, 표시장치(101)는 능동형 매트릭스 구동 시스템에 의하여 색표시를 수행하는 유기 EL 표시 패널(102), 및 쉬프트 레지 스터(103)을 포함하는 기본 구성을 포함한다.
유기 EL 표시 패널(102)은 투명 기판(8); 이미지가 실질적으로 표시되는 표시부(4); 상기 표시부(4)의 주위에 배치된 선택 주사 구동기(5); 전원 주사 구동기(6); 및 전류/전압 변환부(107)을 기본 구성으로 형성하여 포함한다. 이러한 회로(4 내지 6, 107)는 투명 기판(8)상에 형성된다. 표시부(4), 선택 주사 구동기(5), 전원 주사 구동기(6), 및 투명 기판(8)은 제 1 실시예의 표시장치(1)에서와 동일하다. 그러므로, 제 2 실시예의 유기 EL 장치(101)에서, 선택 주사 구동기(5)에 의한 전압 인가 타이밍, 전원 주사 구동기(6)에 의한 전압 인가 타이밍, 픽셀(P1,1 내지 Pm,n)의 업데이트, 및 픽셀(P1,1 내지 Pm,n)의 계조 재현은 제 1 실시예의 표시장치(1)와 동일하다.
전류/전압 변환부(107)내에서, 제 4 트랜지스터(31)와 제 5 트랜지스터(32)로 구성된 스위치 회로(Sj 내지 Sn)는 각 열에 배치된다. 추가적으로, 전류 미러 회로(M1 내지 Mn)와 전류 미러 회로(M1 내지 Mn)를 제어하는 트랜지스터(U 1 내지 Un)와 트랜지스터(W1 내지 Wn)는 배치된다. 전류/전압 변환부(107)의 일단은 신호선(Y1 내지 Yn)에 연결되고, 타단은 쉬프트 레지스터(103)에 연결된다.
전류 미러 회로(Mj)는 캐퍼시터(30)와 2개의 MOS형 트랜지스터(61, 62)로 구성된다. 트랜지스터(61, 62, 31, 32, U1 내지 Un, 및 W1 내지 Wn)는 MOS형 전계-효과 박막 트랜지스터이고, 반도체 층으로서 사용되는 비정질 실리콘인 a-Si 트랜지스터 이지만, 반도체 층내에 사용되는 다결정실리콘 또는 단결정실리콘인 p-Si 트랜지스터일 수 있다. 트랜지스터(31, 32, U1 내지 Un, 및 W1 내지 Wn)의 구조는 반전 스태거형 또는 동일면형일 수 있다. 이하에서, 트랜지스터(61, 62, 32, U1 내지 Un, 및 W1 내지 Wn)는 N채널형 전계-효과 트랜지스터로서 기술되고, 트랜지스터(31)는 P채널형의 전계-효과 트랜지스터로 기술될 것이다.
트랜지스터(61)의 채널 길이는 트랜지스터(62)의 채널 길이와 동일하고, 트랜지스터(61)의 채널폭은 트랜지스터(62)의 채널폭 보다 더 길다. 즉, 트랜지스터(62)의 채널 저항은 트랜지스터(61)의 채널 저항보다 더 높다. 예를 들어, 트랜지스터(62)의 채널 저항은 트랜지스터(61)의 채널 저항의 10배이다. 이러한 방식으로, 트랜지스터(62)의 채널 저항이 트랜지스터(61)의 채널 저항보다 더 높을 때, 트랜지스터(61, 62)의 채널 길이는 동일하지 않을 수 있다.
각 열이 설명될 것이다. 전류 미러 회로(Mj)에 대하여, 트랜지스터(61)의 드레인 전극은 트랜지스터(Wj)의 소스 전극에 연결되고, 트랜지스터(61 및 62)의 게이트 전극은 트랜지스터(Uj)의 소스 전극과 또한 캐퍼시터(30)의 하나의 폴에 연결된다. 트랜지스터(62)의 드레인 전극은 트랜지스터(31)의 소스 전극에 연결된다. 트랜지스터(61 및 62)의 소스 전극들은 서로 연결되고, 또한 캐퍼시터(30)의 다른 폴에 연결되며, 나아가 일정 레벨에서 저전류/전압 스위치부(VCC)의 저전압 입력 단자(142)에 연결된다. 저전압 입력 단자(142)의 저전류/전압 스위치부(VCC)는 기준 전압(VSS)보다 더 낮고, 나아가 전하 전압(VCH)보다 더 낮으며, 예를 들어, -20[V]이다.
제 j열내에서, 트랜지스터(31, 32)의 드레인 전극은 양쪽이 신호선(Yj)에 연결되고, 트랜지스터(31, 32)의 게이트 전극은 양쪽인 스위치 신호 입력 단자(140)에 연결된다. 각 열의 트랜지스터(32)의 소스 전극은 리셋 전압 입력 단자(141)에 연결된다.
트랜지스터(Uj 및 Wj)의 게이트 전극은 서로 연결되고, 쉬프트 레지스터(103)의 출력 단자(Rj)에 연결된다. 트랜지스터(Uj 및 Wj)의 드레인 전극은 서로 연결되고, 공통 계조 신호 입력 단자(170)에 연결된다.
쉬프트 레지스터(103)는 외부로부터 클럭 신호에 기초한 펄스 신호를 쉬프트하고, 연속적으로 출력 단자(R1)로부터 출력 단자(Rn)로 순서대로 온 레벨의 펄스 신호를 출력(출력 단자(R1)는 출력 단자(Rn)의 다음에 있음)하여, 따라서 연속적으로 전류 미러 회로(M1 내지 Mn)를 선택한다. 쉬프트 레지스터(103)의 하나의 쉬프트 주기는 선택 주사 구동기(5) 또는 전원 주사 구동기(6)의 주기 보다 더 짧다. 선택 주사 구동기(5) 또는 전원 주사 구동기(6)가 제 i행으로부터 제 (i+1)행으로 펄스 신호를 쉬프트하는 동안, 쉬프트 레지스터(103)는 출력 단자(R1)로부터 출력 단자(Rn)에 순서대로 한 행에 대하여 펄스 신호를 쉬프트 하고, 온 레벨의 n 펄스 신호를 출력한다.
계조 신호 입력 단자(170)는 외부 데이터 구동기의 계조 신호를 출력하고, 이러한 계조 신호는 쉬프트 레지스터(103)의 펄스 신호에 의하여 연속적으로 선택된 전류 미러 회로(M1 내지 Mn)가 그 계조에 따른 전류값을 갖는 계조 지정 전류를 통과시키도록 설정된다. 계조 지정 전류에 의하여, 선택 주기(TSE)내에서, 유기 EL 소자(E1,1 내지 Em,n)의 휘도 계조에 따른 전류가 트랜지스터(23)의 소스와 드레인 사이로 통과되고 신호선(Y1 내지 Yn)을 통해 통과된다. 따라서, 비-선택 주기(TNSE )(발광 주기(TEM))내에서 전류는 트랜지스터(23)의 소스와 드레인 사이 및 휘도 계조에 따른 유기 EL 소자(E1,1 내지 Em,n)를 통해 흐른다. 계조 지정 전류는 아날로그 또는 디지털 신호일 수 있고, 온 레벨의 펄스 신호가 쉬프트 레지스터(103)의 출력 단자(R1 내지 Rn)로부터 입력되는 타이밍에 트랜지스터(U1 내지 Un 및 W1 내지 Wn)의 드레인 전극으로 입력된다. 한 행에 대하여 계조 지정 전류의 주기는 선택 주사 구동기(5) 또는 전원 주사 구동기(6)의 하나의 쉬프트 주기 보다 더 짧다. 선택 주사 구동기(5) 또는 전원 주사 구동기(6)는 제 i행으로부터 제 (i+1)행으로 펄스 신호를 쉬프트하는 동안, n 계조 지정 전류는 입력된다.
스위치 신호(φ)는 외부로부터 스위치 신호 입력 단자(140)에 입력된다. 스위치 신호(φ)의 주기는 선택 주사 구동기(5) 또는 전원 주사 구동기(6)의 하나의 쉬프트 주기와 동일하다. 트랜지스터(31)의 온 레벨의 스위치 신호(φ)가 입력되는 타이밍은 선택 주사 구동기(5) 또는 전원 주사 구동기(6)가 트랜지스터(21, 22)의 온-레벨 펄스 신호를 출력하는 시간이다. 그러므로, 선택 주사 구동기(5) 또는 전원 주사 구동기(6)가 제 1행으로부터 제 m행으로 쉬프트하는 동안, 스위치 신호(φ)의 m 온-레벨 전압은 입력된다.
계조 신호가 계조 신호 입력 단자(170)로부터 출력될 때, 전압은 트랜지스터(61)의 드레인 전극과 게이트 전극에 인가되고, 전류는 트랜지스터(61)의 드레인과 소스 사이에서 흐른다. 이때에, 전류는 또한 트랜지스터(62)의 드레인과 소스 사이로 흐른다. 여기에서, 트랜지스터(62)의 채널 저항은 트랜지스터(61)의 그것보다 더 높고, 트랜지스터(62)의 게이트 전극은 트랜지스터(61)의 게이트 전극의 전압 레벨과 동일한 레벨을 갖는다. 그러므로, 트랜지스터(62)의 드레인과 소스 사이에 전류의 전류값은 트랜지스터(61)의 드레인과 소스 사이의 전류의 전류값 보다 더 작다. 상세하게, 트랜지스터(62)의 드레인과 소스 사이의 전류의 전류값은 실질적으로 트랜지스터(61)의 드레인과 소스 사이에 전류의 전류값에 의한 트랜지스터(61)의 채널 저항 대 트랜지스터(62)의 채널 저항의 비로 곱하여 얻어지는 값(결과)이다. 트랜지스터(62)의 드레인과 소스 사이의 전류의 전류값은 트랜지스터(61)의 드레인과 소스 사이의 전류의 전류값 보다 더 낮다. 그러므로, 트랜지스터(62)를 통해 흐르는 미세 계조 지정 전류는 쉽게 계조/제어될 수 있다. 트랜지스터(61)의 채널 저항 대 트랜지스터(62)의 채널 저항의 비는 이하에서 전류 감소비로서 언급될 것이다.
다음으로, 상기와 같이 구성된 표시장치(101)의 동작에 관하여 설명할 것이 다. 제 1 실시예와 동일한 방식으로, 도 8에 도시된 바와 같이, 선택 주사 구동기(5)와 전원 주사 구동기(6)는 제 1행으로부터 제 m행으로 펄스 신호를 선형으로 연속적으로 쉬프트한다.
반면에, 도 11에 도시된 바와 같이, 제 (i-1)행의 선택 주기(TSE)의 종료로부터 제 i행의 선택 주기(TSE)의 시작까지, 즉, 리셋 주기(TRESET)내에서, 쉬프트 레지스터(103)는 출력 단자(R1)로부터 출력 단자(Rn)로 트랜지스터(U1 내지 Un 및 W1 내지 Wn)의 온-레벨의 펄스 신호를 쉬프트한다. 쉬프트 레지스터(103)가 펄스 신호를 쉬프트하는 동안, 스위치 신호 입력 단자(140)의 스위치 신호(φ)의 전압 레벨은 트랜지스터(31)의 오프 레벨에 대응하고, 트랜지스터(32)의 온 레벨의 하이 레벨(H)에서 유지된다. 그러므로, 리셋 주기(TRESET)내에서, 신호선(Y1 내지 Yn )내에, 전압은 리셋 전압 입력 단자(141)로부터 리셋 전압(VR)으로 빠르게 바뀐다.
여기에서, 쉬프트 레지스터(103)는 출력 단자(Rj)에 온 레벨의 펄스 신호를 출력할 때, 계조 신호 입력 단자(170)는 제 i행과 제 j열의 계조 휘도를 지정하는 레벨의 계조 신호를 입력한다. 이 때, 제 j열의 트랜지스터(Uj 및 Wj)가 온 상태를 갖기 때문에, 제 i행과 제 j열의 계조 휘도를 위한 값을 나타내는 전류값의 계조 신호는 전류 미러 회로(Mj)내로 입력되어, 트랜지스터(61 및 62)가 온 상태가 되고, 계조 신호의 전류값에 따른 크기를 갖는 전하는 캐퍼시터(30)에 충전된다. 즉, 트 랜지스터(Uj 및 Wj)는 제 j열의 선택 시간에서 전류 미러 회로(Mj)내로 계조 신호를 갖도록 하기 위하여 작용한다.
트랜지스터(61)가 온 상태가 될 때, 전류 미러 회로(Mj)내에서, 전류는 계조 신호 입력 단자(170) → 트랜지스터(61) → 저전압 입력 단자(142)를 통해 흐른다. 계조 신호 입력 단자(170) → 트랜지스터(61) → 저전압 입력 단자(142)를 통해 흐르는 전류의 전류값은 계조 신호에 따른다.
이 때, 스위치 신호 입력 단자(140)의 레벨이 트랜지스터(31)의 오프 레벨에 대응하기 때문에, 제 j열의 트랜지스터(31)가 오프 상태가 되고, 전류 미러 회로(Mj)와 신호선(Yj)을 통해 흐르는 계조 지정 전류는 흐르지 않는다.
결과적으로, 쉬프트 레지스터(103)가 출력 단자(Rj+1)에 펄스 신호를 출력할 때, 제 i행과 제 (j+1)열의 계조 휘도를 위한 값을 지정하는 전류값의 계조 신호가 입력된다. 제 j열에서와 동일한 방식으로, 계조 신호의 전류값에 따른 크기를 갖는 전하는 제 (j+1)열의 캐퍼시터(30)내에 충전된다. 이 경우, 제 j열의 트랜지스터(Uj 및 Wj)가 오프 상태가 될지라도, 제 j열의 캐퍼시터(30)내에 충전된 전하는 트랜지스터(Uj)에 의해 구속되고, 그러므로 제 j열의 트랜지스터(61 및 62)는 온 상태를 유지한다. 즉, 트랜지스터(Uj)는 제 j열의 선택 시간에서, 심지어 제 j열의 비-선택 시간에서도 계조 신호의 전류의 전류값에 따라 게이트 전압 레벨을 유지하기 위하여 작용한다.
상기한 바와 같이, 쉬프트 레지스터(103)가 펄스 신호를 쉬프트할 때, 계조 신호의 전류값에 따른 크기를 갖는 전하가 연속적으로 제 1열의 캐퍼시터(30)로부터 제 n열의 캐퍼시터(30)내로 충전된다. 제 n열의 캐퍼시터(30)내로 충전이 종료될 때, 쉬프트 레지스터(103)의 쉬프트가 일단 종료하고, 스위치 신호 입력 단자(140)의 스위치 신호(φ)는 하이 레벨로부터 오프 레벨로 스위치한다. 트랜지스터(31)의 모두가 동시에 온 상태가 되고, 트랜지스터(32)의 모두가 오프 상태가 된다. 이 때, 전하는 모든 열의 캐퍼시터(30)내에 충전되기 때문에, 트랜지스터(61, 62)는 온 상태가 된다. 나아가, 이 시간이 제 i행의 선택주기이기 때문에, 계조 지정 전류는 전원 주사선(Zi) → 트랜지스터(23) → 트랜지스터(21) → 신호선(Y1 내지 Yn) → 트랜지스터(62) → 제 i행의 모든 픽셀 회로(Di,1 내지 Di,n)내의 저전압 입력 단자(142)를 통해 흐른다. 이 때, 제 1열 내지 제 n열의 어느 열에서, 전원 주사선(Zi) → 트랜지스터(23) → 트랜지스터(21) → 신호선(Y1 내지 Yn) → 트랜지스터(62) → 저전압 입력 단자(142)의 방향으로 흐르는 계조 지정 전류의 전류값은 계조 신호 입력 단자(170) → 트랜지스터(61) → 저전압 입력 단자(142)의 방향으로 흐르는 전류에 전류 미러 회로(Mj)의 전류 감소비를 곱한 값이다.
신호선(Y1 내지 Yn)의 어느 것에서, 고휘도를 갖는 상대적으로 고계조 지정 전류가 이전 행의 선택 주기(TSE)내에서 통과되고, 전하는 트랜지스터(23)의 소스(23)로부터 신호선(Yj)으로 전류 경로의 캐퍼시티내에서 축적되며, 전위가 낮아진다. 이 경우에, 다음 선택 주기(TSE)내에서 흐르는 계조 지정 전류의 전류값이 작을 때라도, 전류 경로의 전위는 이전 리셋 주기(TRESET)내에서 인가된 리셋 전압(VR)에 의하여 높게 된다. 그러므로, 신호선(Y1 내지 Yn)의 전위를 계조 싱크 전류에 따른 전위에서 정적 상태로 빠르게 설정하는 것이 가능하다.
결과적으로, 선택 주사 구동기(5)와 전원 주사 구동기(6)의 펄스 신호는 제 (i+1)행으로 쉬프트되고, 제 i행의 비-선택 주기(TSE)가 얻어진다. 제 1 실시예와 동일한 방식으로, 제 i행의 유기 EL 소자(Ei,1 내지 Ei,n)는 업데이트된다.
결과적으로, 스위지 신호 입력 단자(140)는 하이 레벨에 이르고, 쉬프트 레지스터(103)는 유사하게 제 1열로부터 제 n열로 펄스 신호의 쉬프트를 반복한다. 따라서, 제 (i+1)행의 유기 EL 소자(Ei+1,1 내지 Ei+1,n)의 계조 휘도를 업데이트하기 위하여, 전하는 연속적으로 제 1열로부터 제 n열의 캐퍼시터(30)내에 충전된다.
제 2 실시예에서, 전류 미러 회로(Mj)가 표시부(4)의 외부에 배치되기 때문에, 각 픽셀에 배치되는 트랜지스터의 수가 최소화될 수 있고, 픽셀의 수치상의 간극이 떨어지는 것이 방지될 수 있다. 전류 미러 회로(Mj)가 배치되기 때문에, 계조 신호 입력 단자(170)내의 외부 노이즈 또는 기생 캐퍼시티로 인하여 계조 신호가 원래 출력된 전류값에서 약간 벗어나게 되고, 신호선(Yj)의 계조 지정 전류값의 편 차는 전류 감소비에 따라서 최소화되고, 나아가 유기 EL 소자(E)의 휘도 계조의 편차가 억제될 수 있다.
도 10에 도시된 실시예에서, 전류 미러 회로(M1 내지 Mn)를 제어하는 트랜지스터(U1 내지 Un)가 배치된다. 그러나, 도 12에 도시된 바와 같이, 트랜지스터(W1 내지 Wn)의 소스 전극은 트랜지스터(61)의 드레인 전극, 트렌지스터(62)의 게이트 전극에 연결되어, 트랜지스터(U1 내지 Un)는 생략될 수 있다.
상기한 실시예에서, 스위치 회로(S1 내지 Sn)는 N채널 및 P채널 트랜지스터의 CMOS 구조를 포함하나, 도 13에 도시된 바와 같이 전류 미러 회로(M1 내지 Mn)와 동일 채널형의 트랜지스터가 배치된다. 전류/전압 변환부(107)의 트랜지스터는 단지 단일-채널형 트랜지스터를 포함할 수 있다. 이러한 방식으로, 전류/전압 변환부(107)의 제조 공정을 단순화시키는 것이 가능하다.
나아가, 전류/전압 변환부(107)의 트랜지스터의 채널형은 표시부(4)내의 트랜지스터(21 내지 23)의 채널형과 동일하다. 그 때, 전류/전압 변환부(107)내의 트랜지스터는 표시부(4)내에 트랜지스터(21 내지 23)로 집합적으로 형성될 수 있다. 만약 표시부(4)의 트랜지스터(21 내지 23)의 채널형과 동일한 채널형의 트랜지스터가 전류/전압 변환부(107)내에 부분적으로 배치된다면, 트랜지스터는 당연히 동시에 형성될 수 있다.
도 13에 도시된 표시장치(201)내에서, 스위치 회로(S1 내지 Sn)의 각각은 스 위치 신호(φ)가 입력되는 스위치 신호 입력 단자(140)에 연결되는 N채널형 트랜지스터(132); 스위치 신호(φ)의 반전 신호로서 스위치 신호(￢φ)(￢는 논리 부정임)가 입력되는 스위치 신호 입력 단자(143)에 연결되는 N채널형 트랜지스터(131)로 구성된다.
도 14에 도시된 바와 같이, 트랜지스터(131)는 스위치 신호(￢φ)에 의하여 선택 주기(TSE)내에서 온 상태가 되고, 미세 계조 지정 전류를 전원 주사선(Z1 내지 Zm), 트랜지스터(23), 트랜지스터(21), 신호선(Y1 내지 Yn), 트랜지스터(62), 및 저전압 입력 단자(142)로 통과시키기 위한 스위치로서 작용하고, 리셋 주기(TRESET)내에서 오프 상태가 된다. 트랜지스터(132)는 스위치 신호(φ)에 의하여 선택 주기(TSE)내에서 오프 상태가 되고, 리셋 주기(TRESET)내에서 온 상태가 되며, 신호선(Y1 내지 Yn)에 리셋 전압(VR)을 인가하기 위한 스위치로서 작용한다. 도 1에 도시된 스위치 회로(S1 내지 Sn)내에서, 동일한 채널형의 트랜지스터(131, 132)가 사용될 수 있다. 각 트랜지스터(131)는 스위치 신호 입력 단자(143)에 연결될 수 있고, 스위치 신호 입력 단자(140)는 각 트랜지스터(132)에 연결될 수 있다. 이러한 경우에 있어서도, 유사한 효과가 얻어질 수 있다.
도 13에 도시된 실시예내에서, 전류 미러 회로(M1 내지 Mn)를 제어하기 위한 트랜지스터(U1 내지 Un)가 배치된다. 그러나, 도 15에 도시된 바와 같이, 트랜지스 터(W1 내지 Wn)의 소스 전극이 트랜지스터(61)의 드레인 전극, 트랜지스터(61)의 게이트 전극, 및 트랜지스터(62)의 게이트 전극에 연결될 때, 트랜지스터(U1 내지 Un)는 생략될 수 있다.
본 발명은 상기한 실시예에 국한되지 않고, 본 발명의 범위를 벗어나지 않는 범위내에서 다양한 변형이 가능하다.
예를 들어, 표시장치(1)에서, 계조 휘도는 픽셀(Pi,j)로부터 추출된 싱크 전류의 전류값에 의하여 픽셀(Pi,j)내에 지정된다. 그러나, 역으로, 전류는 신호선(Yj)으로부터 픽셀(Pi,j)을 통해 통과될 수 있고, 픽셀(Pi,j)은 전류의 전류값에 따른 계조 휘도에서 발광할 수 있다. 이러한 능동형 매트릭스 구동 시스템의 표시장치가 또한 사용될 수 있다.
이러한 경우에도, 스위치 회로는 각 행의 선택 주기내에서 신호선을 통해 데이터 구동기의 지정 전류를 통과시키고, 일정한 레벨의 정전압이 신호 주기 사이에 리셋 주기내에서 신호선에 인가된다. 그러나, 휘도 계조가 더 높을 때, 신호선 전압은 높고, 신호선 전류는 크다. 휘도 계조가 낮을 때, 신호선 전압은 낮고 신호선 전류는 작다. 그러므로, 전압들(VR, Vlsb, Vhsb)이 도 9b에서 수직축상으로 역전되는 전위 관계가 얻어진다. 리셋 전압(VR)은 바람직하게, 유기 EL 소자(E1,1 내지 Em,n )가 선택 주기(TSE)내에서 가장 밝은 최대 계조 휘도(LMAX)에서 발광할 때, 유기 EL 소자(E1,1 내지 Em,n)를 통해 흐르는 최대 계조 구동 전류(IMAX)와 동일한 전류값을 갖는 계조 지정 전류에 의하여 신호선(Y1 내지 Yn)에 충전된 전하에 따라서 정적으로 설정된 최고 계조 전압(Vhsb)보다 적어도 더 낮은 전압으로 설정된다. 리셋 전압은 바람직하게, 각 유기 EL 소자(E1,1 내지 Em,n)가 가장 어두운 최소 계조 휘도(LMIN )(추가적으로, 전류값은 0A를 초과함)를 가질 때 유기 EL 소자(E1,1 내지 Em,n)를 통해 흐르는 최소 계조 구동 전류(IMIN)의 전류값과 동일한 전류값을 갖는 계조 지정 전류에 의하여 신호선(Y1 내지 Yn)내에 충전된 전하에 따라 정적으로 설정된 최저 계조 전압(Vlsb)과 최고 계조 전압(Vhsb)의 중간값을 갖는 중간 전압과 동일하거나 더 작게 설정되고, 보다 바람직하게 최저 계조 전압(Vlsb)과 동일하거나 더 낮은 값으로 설정된다.
나아가, 이러한 경우에, 픽셀(Pi,j)의 회로는 적절하게 변경될 수 있다. 주사선이 선택될 때, 신호선을 통해 흐르는 지정 전류는 지정 전류의 전류값을 전압 레벨로 변환하는 픽셀 회로를 통해 통과된다. 주사선이 선택되지 않을 때, 주사선을 통해 흐르는 지정 전류는 차단된다. 주사선이 선택되지 않을 때 변환된 전압 레벨은 유지된다. 나아가, 유기 EL 소자를 통하여 유지되는 전압 레벨에 따른 레벨을 갖는 구동 전류를 통과시키기 위한 픽셀 회로는 바람직하게 각 유기 EL 소자의 주위에 배치된다.
그 실시예에서, 유기 EL 소자는 발광소자로서 사용된다. 그러나, 예를 들어, 역 바이어스 전압이 인가될 때 전류가 흐르지 않는 반면 정 바이어스 전압이 인가될 때 전류가 흐르고 내부에 흐르는 전류의 크기에 따른 휘도에서 발광할 수 있는 발광소자가 사용될 수 있다. 발광소자의 예는 유기 EL 소자와 다른 발광 다이오드(LED) 소자를 포함할 수 있다.
본 발명에 따라서, 소정의 행의 픽셀이 선택될 때, 계조 전류는 각 신호선을 통해 흐른다. 이전 행의 픽셀에 대하여 신호선을 통해 흐르는 계조 전류에 의하여 정적으로 설정된 전압과 다음 행의 픽셀에 대하여 신호선을 통해 통과된 계조 전류에 의하여 정적으로 설정된 전압 사이의 차이가 크고, 다음 픽셀의 계조 전류의 전류값이 작을 때 조차도, 리셋 전압은 다음 행 이전에 신호선에 인가되어, 그에 따라 신호선이 다음 행을 위한 계조 전류에 따른 전압에서 빠르게 정적으로 설정될 수 있다.
그러므로, 다음 주사선이 선택된 후에, 발광소자를 통해 흐르는 구동 전류의 전류값은 지정 전류의 전류값과 동일하고, 발광소자는 원하는 휘도에서 발광한다. 즉, 각 주사선이 선택되는 주기가 길어짐이 없이, 발광소자는 원하는 휘도에서 발광한다. 그러므로, 표시 스크린은 깜박이지 않고, 표시장치의 화질이 높아진다.
본 발명은 원하는 휘도에서 고화질로 표시할 수 있는 발광소자 표시장치로 사용될 수 있다.

Claims (37)

  1. 복수의 행에 배열된 복수의 주사선과 복수의 열에 배열된 복수의 신호선의 교차부에 배치되고 상기 신호선으로부터의 계조 전류에 따라서 흐르는 구동 전류에 의하여 광학적으로 동작하는 광소자를 포함하는 복수의 픽셀;
    상기 계조 전류에 의하여 상기 신호선에 충전된 전하에 따라 상기 신호선의 전위를, 상기 광소자에 흐르는 최고계조 구동전류에 대응하는 계조전류가 상기 신호선에서 정적이 되는 경우에 있어서의 상기 신호선에서의 최고계조전압과, 상기 광소자에 흐르는 최저계조 구동전류에 대응하는 계조전류가 상기 신호선에서 정적이 되는 경우에 있어서의 상기 신호선에서의 최저계조전압 중 어느 한쪽의 전압보다 크거나 또는 그와 동일한 전압인 리셋 전압으로 설정하기 위한 리셋 수단;을 포함하며,
    상기 복수의 픽셀의 각각은 상기 광소자에 상기 구동 전류를 제공하는 픽셀 회로를 포함하며,
    상기 소정의 행의 픽셀내에 상기 픽셀 회로는,
    상기 소정의 행의 선택 주기내에서 상기 신호선을 통해 흐르는 상기 계조 전류에 따라서 전하를 보유하기 위한 전하 보유 수단;
    상기 소정의 행의 상기 선택 주기 이후에 상기 광소자를 통해 상기 전하 보유 수단에 의하여 보유된 전하에 따라서 상기 계조 전류의 전류값과 동일한 전류값을 갖는 구동 전류를 통과시키기 위한 구동 전류 스위치 수단; 및
    상기 구동 전류 스위치 수단을 경유하여 상기 신호선을 통하여 흐르는 상기 계조 전류의 흐름을 제어하기 위한 계조 전류 제어 스위치 수단;을 포함하며,
    상기 소정의 행의 픽셀내에 상기 픽셀 회로의 상기 계조 전류 제어 스위치 수단은,
    상기 전하 보유 수단내에 전하를 보유하는 상기 소정의 행의 선택 주기 내에서 상기 구동 전류 스위치 수단을 경유하여 상기 신호선을 통해 흐르는 상기 계조 전류를 통과시키는 수단; 및
    상기 소정의 행의 발광 주기내에서 상기 구동 전류 스위치 수단을 통해 통과하는 상기 계조 전류를 정지시키는 수단;을 포함하는 표시장치.
  2. 제 1항에 있어서, 상기 리셋 수단은
    소정의 행의 선택 주기내에서 신호선을 통해 상기 계조 전류를 통과시키는 수단; 및
    상기 신호선의 전위를 상기 선택 주기 이후와 다음 행의 선택 주기 이전의 상기 리셋 전압으로 설정하는 수단을 포함하는 표시장치.
  3. 제 1항에 있어서, 상기 리셋 수단은
    상기 신호선을 통해 상기 계조 전류를 통과시키는 계조 전류를 위한 트랜지스터; 및
    상기 신호선의 전위를 상기 리셋 전압으로 설정하는 리셋 전압을 위한 트랜지스터를 포함하는 표시장치.
  4. 제 1항에 있어서, 상기 리셋 수단은 상기 계조 신호에 따라서 상기 계조 전류를 생성하는 전류 미러 회로를 포함하는 표시장치.
  5. 제 4항에 있어서, 쉬프트 레지스터를 더 포함하고,
    여기서 상기 리셋 수단은 상기 쉬프트 레지스터로부터의 상기 계조 신호에 따라서 각 열에 대응하는 상기 전류 미러 회로에 상기 계조 신호를 제공하기 위한 계조 신호 스위치 수단을 포함하는 표시장치.
  6. 제 1항에 있어서, 데이터 구동기를 더 포함하고,
    여기서 상기 리셋 수단은 상기 데이터 구동기로부터 상기 신호선을 통해 상기 계조 전류를 통과시키는 계조 전류를 위한 트랜지스터; 및
    상기 신호선의 전위를 상기 리셋 전압으로 설정하는 리셋 전압을 위한 트랜지스터를 포함하는 표시장치.
  7. 제 1항에 있어서, 상기 리셋 전압은 상기 신호선내의 최고 계조 전압보다 더 높은데, 여기서 상기 최고 계조 전압은 상기 광소자를 통해 흐르는 최고 계조 구동 전류와 동일한 상기 계조 전류가 상기 신호선내에서 정적인 경우 전압인 표시장치.
  8. 제 1항에 있어서, 상기 리셋 전압은 상기 광소자를 통해 흐르는 최고 계조 구동 전류와 동일한 계조 전류가 상기 신호선내에서 정적인 경우의 전압인 상기 신 호선내의 최고 계조 전압과 상기 광소자를 통해 흐르는 최저 계조 구동 전류와 동일한 계조 전류가 상기 신호선내에서 정적인 경우의 전압인 최저 계조 전압 사이의 전압인 표시장치.
  9. 제 1항에 있어서, 상기 리셋 전압은 상기 신호선내의 최저 계조 전압과 동일하고, 여기서 상기 최저 계조 전압은 상기 광소자를 통해 흐르는 최저 계조 구동 전류와 동일한 계조 전류가 상기 신호선내에서 정적인 경우의 전압인 표시장치.
  10. 제 1 항에 있어서, 상기 구동 전류 스위치 수단은 트랜지스터를 갖는 표시장치.
  11. 제 1 항에 있어서,
    상기 구동 전류 스위치 수단은 구동 트랜지스터를 갖고,
    상기 계조 전류 제어 스위치 수단은,
    소스와 드레인이 상기 신호선과 상기 구동 트랜지스터의 상기 소스에 각각 연결되는 전류 경로 제어 트랜지스터; 및
    소스가 상기 구동 트랜지스터의 게이트에 연결되는 데이터 기록 제어 트랜지스터;를 포함하는 표시장치.
  12. 제 1 항에 있어서, 상기 리셋 전압은 상기 신호선의 최고 계조 전압 보다 더 높고,
    여기서, 상기 최고 계조 전압은 상기 광소자를 통해 흐르는 최고 계조 구동 전류와 동일한 상기 계조 전류가 상기 신호선내에서와 상기 구동 트랜지스터의 소스에서 정적인 표시장치.
  13. 제 1 항에 있어서, 상기 리셋 전압은 상기 광소자를 통해 흐르는 최고 계조 구동 전류와 동일한 계조 전류가 상기 신호선내와 상기 구동 트랜지스터의 소스에서 정적인 경우의 전압인 상기 신호선내의 최고 계조 전압과 상기 광소자를 통해 흐르는 최저 계조 구동 전류와 동일한 계조 전류가 상기 신호선내와 상기 구동 트랜지스터의 소스에서 정적인 경우의 전압인 최저 계조 전압 사이의 전압인 표시장치.
  14. 제 1 항에 있어서, 상기 리셋 전압은 상기 신호선내의 최저 계조 전압과 동일하고, 여기서 상기 최저 계조 전압은 상기 광소자를 통해 흐르는 최저 계조 구동 전류와 동일한 계조 전류가 상기 신호선내와 상기 구동 트랜지스터의 소스에서 정적인 경우의 전압인 표시장치.
  15. 제 1 항에 있어서, 상기 리셋 전압은, 상기 광소자가 광학 동작을 나타낼 때, 상기 구동 트랜지스터의 드레인에 인가되는 전압과 동일한 표시장치.
  16. 제 1항에 있어서, 상기 광소자는 유기 EL 소자인 표시장치.
  17. 제 1항에 있어서, 상기 광소자는 발광 다이오드를 포함하는 표시장치.
  18. 제 1항에 있어서, 상기 구동 전류의 전류값은 상기 계조 전류의 전류값과 동일한 표시장치.
  19. 임의의 전류값을 얻도록 하기 위하여 전류가 제공되는 복수의 신호선;
    상기 신호선을 경유하여 흐르는 상기 전류의 전류값에 따라서 각각이 광학적으로 동작하는 복수의 광소자;
    상기 신호선을 통해 흐르는 전류의 전류값을 정적이 되도록 설정하며, 상기 광소자에 흐르는 최고계조 구동전류에 대응하는 계조전류가 상기 신호선에서 정적이 되는 경우에 있어서의 상기 신호선에서의 최고계조전압과, 상기 광소자에 흐르는 최저계조 구동전류에 대응하는 계조전류가 상기 신호선에서 정적이 되는 경우에 있어서의 상기 신호선에서의 최저계조전압 중 어느 한쪽의 전압보다 크거나 또는 그와 동일한 정전압을 상기 신호선에 제공하기 위한 정전압 제공 수단; 및
    상기 신호선을 통해 흐르는 전류가 임의의 전류값을 갖도록 허용하는 구동 회로;를 포함하며,
    상기 구동 회로는 전류 미러 회로를 포함하는 표시장치.
  20. 제 19 항에 있어서, 상기 정전압 제공 수단은
    임의의 전류값을 갖는 전류를 통과시키는 계조 전류를 위한 트랜지스터; 및
    상기 신호선의 전위를 상기 리셋 전압으로 설정하는 리셋 전압을 위한 트랜지스터;를 포함하는 표시장치.
  21. 제 19 항에 있어서, 상기 정전압 제공 수단에 의하여 인가되는 상기 정전압은 상기 선택 주기내에서 상기 신호선을 통해 흐르는 전류에 의하여 상기 신호선에 연결된 캐퍼시티내에 축적된 전하가 비-선택 주기내에서 소정의 전하량을 갖도록 허용하는 전압인 표시장치.
  22. 제 19 항에 있어서, 상기 정전압 제공 수단에 의하여 인가된 상기 정전압은 상기 신호선을 통해 흐르는 최대 전류에 의하여 신호선에 연결되는 캐퍼시티내에 축적된 전하를 소정의 전하량으로 대체하는 전압인 표시장치.
  23. 제 19 항에 있어서, 상기 정전압 제공 수단에 의하여 인가된 상기 정전압은 상기 선택 주기내에서 상기 신호선을 통해 흐르는 전류에 의하여 상기 신호선에 연결되는 캐퍼시티내에 축적된 전하가 상기 선택 주기들 사이의 비-선택 주기내에서 소정의 전하량을 갖도록 허용하는 전압이고, 그리하여 상기 신호선을 통해 흐르는 전하의 전류값은 상기 다음 선택 주기 이전에 정적인 표시장치.
  24. 복수의 행으로 배열된 복수의 주사선과 복수의 열로 배열된 복수의 신호선의 교차부내에 배치되고 상기 신호선으로부터 계조 전류에 따라서 흐르는 구동 전류에 의하여 광학적으로 동작하는 광소자를 포함하는 복수의 픽셀로 구성되며,
    상기 복수의 픽셀 각각은 상기 광소자에 상기 구동 전류를 제공하는 픽셀 회로를 포함하며,
    상기 소정의 행의 픽셀내에 상기 픽셀 회로는,
    상기 소정의 행의 선택 주기내에서 상기 신호선을 통해 흐르는 상기 계조 전류에 따라서 전하를 보유하기 위한 전하 보유 수단;
    상기 소정의 행의 광동작 주기내에서 상기 광소자를 통해 상기 전하 보유 수단에 의하여 보유된 전하에 따라서 상기 계조 전류의 전류값과 같은 전류값을 갖는 전류를 통과시키기 위한 구동 전류 스위치 수단; 및
    상기 구동 전류 스위치 수단을 경유하여 상기 신호선을 통해 흐르는 상기 계조 전류의 흐름을 제어하기 위한 계조 전류 제어 스위치 수단;을 포함하며,
    상기 소정의 행의 픽셀내에 상기 픽셀 회로의 상기 계조 전류 제어 스위치 수단은,
    상기 전하 보유 수단내에 전하를 보유하기 위하여 상기 소정의 행의 선택 주기내에서 상기 구동 전류 스위치 수단을 경유하여 상기 신호선을 통하여 흐르는 상기 계조 전류를 통과시키는 수단; 및
    상기 소정의 행의 광동작 주기내에서 상기 구동 전류 스위치 수단을 통해 상기 계조 전류의 통과를 멈추게 하는 수단;을 포함하는 표시장치의 구동방법으로서,
    여기서, 상기 구동방법은,
    상기 신호선을 통해 상기 계조 전류를 통과시키는 계조 전류 단계; 및
    상기 계조 전류에 의하여 상기 신호선에 충전된 전하에 따른 전위를, 상기 광소자에 흐르는 최고계조 구동전류에 대응하는 계조전류가 상기 신호선에서 정적이 되는 경우에 있어서의 상기 신호선에서의 최고계조전압과, 상기 광소자에 흐르는 최저계조 구동전류에 대응하는 계조전류가 상기 신호선에서 정적이 되는 경우에 있어서의 상기 신호선에서의 최저계조전압 중 어느 한쪽의 전압보다 크거나 그와 동일한 전압인 리셋 전압으로 대체하는 리셋 전압 단계;를 포함하는 표시장치의 구동방법.
  25. 제 24항에 있어서, 상기 계조 전류 단계는 상기 선택 주기내에서 수행되고, 상기 광소자의 각각은 상기 선택 주기 이후에 상기 계조 전류에 따라서 흐르는 상기 구동 전류에 의하여 광학적으로 동작하는 구동방법.
  26. 제 24 항에 있어서, 상기 리셋 전압 단계는 상기 신호선을 통해 흐르는 소정의 행의 상기 픽셀을 위한 계조 전류 이후와 상기 신호선을 통해 흐르는 그 다음 행의 상기 픽셀을 위한 계조 전류 이전에 수행되는 표시장치의 구동방법.
  27. 제 24 항에 있어서, 상기 광소자를 통해 흐르는 최고 계조 구동 전류의 전류값과 동일한 전류값을 갖는 계조 전류에 의하여 상기 신호선내에 충전된 전하에 따라서 정적인 최고 계조 전압 보다 더 높게 설정되고, 여기서 상기 최고 계조 구동 전류는 상기 광소자가 최고 계조에서 광동작을 수행하는 경우의 전류인 표시장치의 구동방법.
  28. 제 24 항에 있어서, 상기 구동 전류의 전류값은 상기 계조 전류의 전류값과 동일한 표시장치의 구동방법.
  29. 제 24 항에 있어서, 상기 광소자는 유기 EL 소자를 갖는 표시장치의 구동방법.
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
KR1020047004006A 2002-06-20 2003-06-11 발광소자 표시장치 및 그의 구동방법 Expired - Fee Related KR100663391B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00180284 2002-06-20
JP2002180284A JP4610843B2 (ja) 2002-06-20 2002-06-20 表示装置及び表示装置の駆動方法
PCT/JP2003/007430 WO2004001714A1 (en) 2002-06-20 2003-06-11 Light emitting element display apparatus and driving method thereof

Publications (2)

Publication Number Publication Date
KR20040041620A KR20040041620A (ko) 2004-05-17
KR100663391B1 true KR100663391B1 (ko) 2007-01-02

Family

ID=29996602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047004006A Expired - Fee Related KR100663391B1 (ko) 2002-06-20 2003-06-11 발광소자 표시장치 및 그의 구동방법

Country Status (11)

Country Link
US (1) US7515121B2 (ko)
EP (1) EP1417670B1 (ko)
JP (1) JP4610843B2 (ko)
KR (1) KR100663391B1 (ko)
CN (2) CN100367334C (ko)
AU (1) AU2003238700B2 (ko)
CA (1) CA2460747C (ko)
MX (1) MXPA04002755A (ko)
NO (1) NO20041152L (ko)
TW (1) TWI250483B (ko)
WO (1) WO2004001714A1 (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP3918642B2 (ja) 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
JP4610843B2 (ja) 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4103500B2 (ja) 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP3952965B2 (ja) * 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
US8378939B2 (en) 2003-07-11 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5116206B2 (ja) * 2003-07-11 2013-01-09 株式会社半導体エネルギー研究所 半導体装置
US8937580B2 (en) * 2003-08-08 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of light emitting device and light emitting device
US8085226B2 (en) 2003-08-15 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4203656B2 (ja) * 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP4665419B2 (ja) * 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置
JP2006003752A (ja) 2004-06-18 2006-01-05 Casio Comput Co Ltd 表示装置及びその駆動制御方法
KR100670139B1 (ko) 2004-08-05 2007-01-16 삼성에스디아이 주식회사 발광 표시 장치 및 발광 표시 패널
KR100598431B1 (ko) * 2004-11-25 2006-07-11 한국전자통신연구원 능동 구동 전압/전류형 유기 ｅｌ 화소 회로 및 표시 장치
KR100700846B1 (ko) * 2004-12-24 2007-03-27 삼성에스디아이 주식회사 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100611914B1 (ko) * 2004-12-24 2006-08-11 삼성에스디아이 주식회사 데이터 집적회로 및 이를 이용한 발광 표시장치와 그의구동방법
KR100805542B1 (ko) * 2004-12-24 2008-02-20 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동방법
KR100613088B1 (ko) * 2004-12-24 2006-08-16 삼성에스디아이 주식회사 데이터 집적회로 및 이를 이용한 발광 표시장치
US7907137B2 (en) 2005-03-31 2011-03-15 Casio Computer Co., Ltd. Display drive apparatus, display apparatus and drive control method thereof
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR100731741B1 (ko) 2005-04-29 2007-06-22 삼성에스디아이 주식회사 유기전계발광장치
TWI429327B (zh) 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
US8629819B2 (en) * 2005-07-14 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI485681B (zh) * 2005-08-12 2015-05-21 Semiconductor Energy Lab 顯示裝置
GB2430069A (en) * 2005-09-12 2007-03-14 Cambridge Display Tech Ltd Active matrix display drive control systems
JP2007241012A (ja) * 2006-03-10 2007-09-20 Casio Comput Co Ltd 表示装置及びその駆動制御方法
JP4595869B2 (ja) * 2006-03-31 2010-12-08 カシオ計算機株式会社 発光素子の駆動装置、発光素子の駆動方法及びプロジェクタ
JP4595867B2 (ja) * 2006-03-31 2010-12-08 カシオ計算機株式会社 発光素子の駆動装置、発光素子の駆動方法及びプロジェクタ
KR100784014B1 (ko) * 2006-04-17 2007-12-07 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 구동방법
JP5114889B2 (ja) * 2006-07-27 2013-01-09 ソニー株式会社 表示素子及び表示素子の駆動方法、並びに、表示装置及び表示装置の駆動方法
JP4203773B2 (ja) * 2006-08-01 2009-01-07 ソニー株式会社 表示装置
JP4314638B2 (ja) * 2006-08-01 2009-08-19 カシオ計算機株式会社 表示装置及びその駆動制御方法
TWI385621B (zh) 2006-08-01 2013-02-11 Casio Computer Co Ltd 顯示驅動裝置及其驅動方法、以及顯示裝置及其驅動方法
US20080106500A1 (en) * 2006-11-03 2008-05-08 Ihor Wacyk Amolded direct voltage pixel drive for minaturization
JP5467484B2 (ja) 2007-06-29 2014-04-09 カシオ計算機株式会社 表示駆動装置及びその駆動制御方法並びにそれを備える表示装置
JP2009014796A (ja) * 2007-06-30 2009-01-22 Sony Corp Ｅｌ表示パネル、電源線駆動装置及び電子機器
JP4420080B2 (ja) * 2007-08-01 2010-02-24 エプソンイメージングデバイス株式会社 走査線駆動回路、電気光学装置及び電子機器
KR101396698B1 (ko) * 2007-08-21 2014-05-19 엘지디스플레이 주식회사 전계 발광 화소와 이를 구비한 표시 패널 및 표시장치
GB2453372A (en) * 2007-10-05 2009-04-08 Cambridge Display Tech Ltd A pixel driver circuit for active matrix driving of an organic light emitting diode (OLED)
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US8638276B2 (en) * 2008-07-10 2014-01-28 Samsung Display Co., Ltd. Organic light emitting display and method for driving the same
JP2010015187A (ja) * 2009-10-22 2010-01-21 Casio Comput Co Ltd 表示装置及びその駆動制御方法
WO2011052472A1 (ja) * 2009-10-29 2011-05-05 シャープ株式会社 画素回路及び表示装置
KR20120062251A (ko) * 2010-12-06 2012-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP5982147B2 (ja) 2011-04-01 2016-08-31 株式会社半導体エネルギー研究所 発光装置
US8922464B2 (en) 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
KR102308441B1 (ko) * 2011-05-13 2021-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102646388B (zh) * 2011-06-02 2015-01-14 京东方科技集团股份有限公司 一种驱动装置、oled面板及oled面板驱动方法
US8710505B2 (en) 2011-08-05 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013054724A1 (ja) * 2011-10-11 2013-04-18 シャープ株式会社 表示装置およびその駆動方法
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101975489B1 (ko) * 2012-09-10 2019-05-08 삼성디스플레이 주식회사 표시장치 및 그 구동 방법
TWI497472B (zh) * 2013-06-06 2015-08-21 Au Optronics Corp 顯示器之畫素驅動方法及其顯示器
CN105810143B (zh) * 2014-12-29 2018-09-28 昆山工研院新型平板显示技术中心有限公司 一种数据驱动电路及其驱动方法和有机发光显示器
KR20180071896A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 유기발광표시장치 및 그의 구동방법
TWI696163B (zh) * 2019-03-25 2020-06-11 友達光電股份有限公司 控制電路
CN110379365B (zh) * 2019-07-22 2021-03-16 高创(苏州)电子有限公司 一种有机发光显示面板、显示装置和驱动方法
CN113823221B (zh) * 2021-09-13 2022-09-02 京东方科技集团股份有限公司 显示面板的驱动电路、显示面板的补偿方法及显示装置

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2506840B2 (ja) 1987-11-09 1996-06-12 松下電器産業株式会社 アクティブマトリックスアレイの検査方法
JP3442449B2 (ja) * 1993-12-25 2003-09-02 株式会社半導体エネルギー研究所 表示装置及びその駆動回路
US5640067A (en) 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
TW331599B (en) 1995-09-26 1998-05-11 Toshiba Co Ltd Array substrate for LCD and method of making same
CN1176732A (zh) * 1995-12-30 1998-03-18 卡西欧计算机株式会社 根据信号光进行显示操作的显示装置及其驱动方法
KR100272723B1 (ko) * 1996-06-06 2000-11-15 니시무로 타이죠 평면표시장치
TW441136B (en) * 1997-01-28 2001-06-16 Casio Computer Co Ltd An electroluminescent display device and a driving method thereof
JP4147594B2 (ja) * 1997-01-29 2008-09-10 セイコーエプソン株式会社 アクティブマトリクス基板、液晶表示装置および電子機器
EP1255240B1 (en) 1997-02-17 2005-02-16 Seiko Epson Corporation Active matrix electroluminescent display with two TFTs and storage capacitor in each pixel
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6023259A (en) 1997-07-11 2000-02-08 Fed Corporation OLED active matrix using a single transistor current mode pixel design
JP3765918B2 (ja) 1997-11-10 2006-04-12 パイオニア株式会社 発光ディスプレイ及びその駆動方法
US6377235B1 (en) * 1997-11-28 2002-04-23 Seiko Epson Corporation Drive circuit for electro-optic apparatus, method of driving the electro-optic apparatus, electro-optic apparatus, and electronic apparatus
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP2000163014A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
WO2000043981A1 (en) * 1999-01-21 2000-07-27 Koninklijke Philips Electronics N.V. Organic electroluminescent display device
JP3686769B2 (ja) 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
TW526455B (en) 1999-07-14 2003-04-01 Sony Corp Current drive circuit and display comprising the same, pixel circuit, and drive method
JP2003509728A (ja) 1999-09-11 2003-03-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリックスｅｌディスプレイ装置
JP4061905B2 (ja) 1999-10-18 2008-03-19 セイコーエプソン株式会社 表示装置
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
US6750835B2 (en) * 1999-12-27 2004-06-15 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
TW582011B (en) * 2000-01-06 2004-04-01 Toshiba Corp Array substrate and method of inspecting the same
KR100566813B1 (ko) * 2000-02-03 2006-04-03 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 셀 구동회로
GB0008019D0 (en) * 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Display device having current-addressed pixels
US6611108B2 (en) * 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
TW493153B (en) * 2000-05-22 2002-07-01 Koninkl Philips Electronics Nv Display device
ATE470923T1 (de) 2000-07-07 2010-06-15 Seiko Epson Corp Stromabtastschaltung für organische elektrolumineszenzanzeige
KR100710279B1 (ko) * 2000-07-15 2007-04-23 엘지.필립스 엘시디 주식회사 엘렉트로 루미네센스 패널
JP4561033B2 (ja) * 2000-07-28 2010-10-13 日亜化学工業株式会社 ディスプレイ装置の駆動回路およびディスプレイ装置
JP3736399B2 (ja) * 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
JP2003195815A (ja) 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP4929431B2 (ja) 2000-11-10 2012-05-09 Ｎｌｔテクノロジー株式会社 パネル表示装置のデータ線駆動回路
JP3950988B2 (ja) * 2000-12-15 2007-08-01 エルジー フィリップス エルシーディー カンパニー リミテッド アクティブマトリックス電界発光素子の駆動回路
JP2002215095A (ja) * 2001-01-22 2002-07-31 Pioneer Electronic Corp 発光ディスプレイの画素駆動回路
TW569016B (en) 2001-01-29 2004-01-01 Semiconductor Energy Lab Light emitting device
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
JP4027614B2 (ja) * 2001-03-28 2007-12-26 株式会社日立製作所 表示装置
KR100593276B1 (ko) * 2001-06-22 2006-06-26 탑폴리 옵토일렉트로닉스 코포레이션 유기 발광 다이오드 픽셀 회로 구동 방법 및 구동기
US6667580B2 (en) * 2001-07-06 2003-12-23 Lg Electronics Inc. Circuit and method for driving display of current driven type
JP2003043998A (ja) 2001-07-30 2003-02-14 Pioneer Electronic Corp ディスプレイ装置
JP5636147B2 (ja) 2001-08-28 2014-12-03 パナソニック株式会社 アクティブマトリックス型表示装置
JP4650601B2 (ja) 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP2003177709A (ja) 2001-12-13 2003-06-27 Seiko Epson Corp 発光素子用の画素回路
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
GB2386462A (en) * 2002-03-14 2003-09-17 Cambridge Display Tech Ltd Display driver circuits
JP3918642B2 (ja) * 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
JP2004070293A (ja) * 2002-06-12 2004-03-04 Seiko Epson Corp 電子装置、電子装置の駆動方法及び電子機器
JP4610843B2 (ja) 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4103500B2 (ja) * 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
US6960680B2 (en) * 2003-01-08 2005-11-01 Rhodia Chirex, Inc. Manufacture of water-soluble β-hydroxynitriles
JP4103957B2 (ja) * 2003-01-31 2008-06-18 東北パイオニア株式会社 アクティブ駆動型画素構造およびその検査方法
JP3952965B2 (ja) * 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
US8213301B2 (en) * 2003-11-07 2012-07-03 Sharp Laboratories Of America, Inc. Systems and methods for network channel characteristic measurement and network management
JP4203656B2 (ja) * 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP4665419B2 (ja) * 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置

Also Published As

Publication number Publication date
HK1073379A1 (zh) 2005-09-30
EP1417670B1 (en) 2013-05-22
EP1417670A1 (en) 2004-05-12
US7515121B2 (en) 2009-04-07
CA2460747C (en) 2009-02-17
WO2004001714A1 (en) 2003-12-31
CN101071538A (zh) 2007-11-14
JP4610843B2 (ja) 2011-01-12
CN1565013A (zh) 2005-01-12
AU2003238700B2 (en) 2006-03-16
CA2460747A1 (en) 2003-12-31
TW200405237A (en) 2004-04-01
NO20041152L (no) 2005-01-19
JP2004021219A (ja) 2004-01-22
AU2003238700A1 (en) 2004-01-06
US20040246241A1 (en) 2004-12-09
CN100561557C (zh) 2009-11-18
TWI250483B (en) 2006-03-01
MXPA04002755A (es) 2004-06-29
CN100367334C (zh) 2008-02-06
KR20040041620A (ko) 2004-05-17

Similar Documents

Publication Publication Date Title
KR100663391B1 (ko) 발광소자 표시장치 및 그의 구동방법
KR100570903B1 (ko) 디스플레이장치 및 디스플레이장치 구동방법
KR100675551B1 (ko) 표시 장치, 데이터 구동 회로, 및 표시 패널 구동 방법
US7205967B2 (en) Display apparatus and drive method therefor
US6583576B2 (en) Light-emitting device, and electric device using the same
US6873116B2 (en) Light emitting device
US7683860B2 (en) Display device, driving method thereof, and element substrate
JP4486335B2 (ja) 表示装置及び表示パネルの駆動方法
HK1074275B (en) Organic el display device and organic el display device driving method
HK1073379B (en) Light emitting element display apparatus and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20040318

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20051229

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20060628

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20051229

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20060728

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20060628

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20061004

Appeal identifier: 2006101006637

Request date: 20060728

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20060728

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20060728

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20060224

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20061004

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20060905

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061226

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091210

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101208

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111206

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121130

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20131213

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20131213

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20141212

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20141212

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160119

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20161125

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20170929

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20180928

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20190924

Start annual number: 14

End annual number: 14

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20211002