[go: up one dir, main page]

KR100579190B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100579190B1
KR100579190B1 KR1020030075661A KR20030075661A KR100579190B1 KR 100579190 B1 KR100579190 B1 KR 100579190B1 KR 1020030075661 A KR1020030075661 A KR 1020030075661A KR 20030075661 A KR20030075661 A KR 20030075661A KR 100579190 B1 KR100579190 B1 KR 100579190B1
Authority
KR
South Korea
Prior art keywords
lower substrate
liquid crystal
crystal display
common electrodes
common electrode
Prior art date
Application number
KR1020030075661A
Other languages
English (en)
Other versions
KR20050040455A (ko
Inventor
박동진
정태혁
허해진
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030075661A priority Critical patent/KR100579190B1/ko
Priority to US10/916,666 priority patent/US7518686B2/en
Priority to JP2004265064A priority patent/JP2005134882A/ja
Priority to CNB2004100898054A priority patent/CN100399171C/zh
Publication of KR20050040455A publication Critical patent/KR20050040455A/ko
Application granted granted Critical
Publication of KR100579190B1 publication Critical patent/KR100579190B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

액정표시장치를 제공한다. 상기 액정표시장치는 하부기판을 구비한다. 상기 하부기판 상에 일방향으로 복수개의 데이터 라인이 배열된다. 상기 하부기판 상부에 상기 하부기판에 대향하는 대향면을 갖는 상부기판이 위치한다. 상기 상부기판의 대향면 상에 소정간격에 의해 서로 이격된 스트라이프 형태의 공통전극들이 위치하되, 상기 간격은 상기 하부기판의 데이터 라인이 위치한 영역에 대응된다. 이로써, 수평 크로스토크 현상을 억제할 수 있다.
공통전극, 수평 크로스토크, 커플링 캐패시터

Description

액정표시장치 {Liquid Crystal Display}
도 1은 수평 크로스토크 현상이 발생한 화면에 대한 평면도이다.
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치를 설명하기 위한 평면도로서, 하부기판과 상부기판을 동시에 도시한 도면이다.
도 3은 본 발명의 제 2 실시예에 따른 액정표시장치를 설명하기 위한 평면도로서, 하부기판과 상부기판을 동시에 도시한 도면이다.
도 4는 도 2 또는 도 3의 절단선 Ⅰ- I'를 따라 취해진 액정표시장치의 제조방법을 설명하기 위한 단면도이다.
(도면의 주요 부위에 대한 부호의 설명)
100 : 하부기판 130 : 박막트랜지스터
150 : 화소전극 127 : 데이터 라인
500 : 상부기판 530 : 공통전극
본 발명은 액정표시장치에 관한 것으로, 특히 패터닝된 공통전극을 갖는 액정표시장치에 관한 것이다.
박막트랜지스터 액정표시장치(Thin Film Transistor Liquid Crystal Display ; 이하, TFT LCD라 한다)는 콘트라스트 비가 크고, 계조표시나 동화상 구현에 적합하며, 풀칼라 구현이 용이한 잇점으로 인해 각광받고 있다.
이러한 TFT LCD는 디스플레이 면적이 커지고 해상도가 높아짐에 따라, 크로스토크(crosstalk), 플리커(flicker) 및 잔상(residual image)과 같은 화상의 열화문제가 점차 중요해지고 있다. 이 중, 크로스토크는 화이트 또는 블랙 표시가 화면의 일부 영역에서 이루어질 때, 그의 상하 또는 좌우에 위치하는 영역의 계조가 상기 화이트 또는 블랙 표시에 의해 영향 받아 본래의 계조 표시와는 다른 계조를 표시하게 되는 것을 말한다. 이 때, 상하 방향에 위치하는 영역에서 크로스토크가 발생하는 것을 수직형 크로스토크(vertical crosstalk)라고 하고, 좌우 방향에 위치하는 영역에서 크로스토크가 발생하는 것을 수평 크로스토크(horizontal crosstalk)라고 한다. 이는 대면적 TFT LCD에서 화상품질을 크게 저하시킨다.
도 1은 수평 크로스토크 현상이 발생한 화면에 대한 평면도로서, 상기 화면을 표시한 액정표시장치는 노말리 화이트(normaly white) 형이다.
도 1을 참조하면, 제 1 내지 제 3 행(R1, R2, R3) 및 제 1 내지 제 3 열(C1, C2, C3)을 매트릭스 형태로 갖는 화면이 도시되어 있다. 상기 제 2 행(R2)과 상기 제 2 열(C2)에 의해 정의되는 윈도우(W)에 블랙을 표시하도록 하고, 상기 윈도우 주변은 그레이를 표시하도록 한다. 이를 위해, 상기 제 1, 상기 제 2, 상기 제 3 행(R1, R2, R3)이 순차적으로 선택되는데, 상기 제 1 행(R1)이 선택되었을 때는 제 1 내지 제 3 열(C1, C2, C3)의 데이터 라인들에는 제 1 전압이 동일하게 인가된다. 이어서, 상기 제 2 행(R2)이 선택되었을 때는 제 1 및 제 3 열(C1, C3)의 데이터 라인들에는 상기 제 1 전압이 인가되나, 제 2 열(C2)의 데이터 라인에는 제 1 전압보다 높은 제 2 전압이 인가된다. 이어서, 제 3 행(R3)이 선택되었을 때는 제 1 내지 제 3 열(C1, C2, C3)의 데이터 라인들에는 상기 제 1 전압이 동일하게 인가된다. 그러나, 공통전극 전압은 상기 화면전체에 일정하게 인가된다.
한편, 상기 데이터 라인 전압들은 액정의 열화를 방지하기 위해 각 라인 선택 시간동안 주기적으로 스윙(swing)하는데, 이로 인해 데이터 라인과 상기 공통전극 사이에는 용량 결합(capacitive coupling)으로 인한 커플링 캐패시터(coupling capacitor)가 생성되고, 이로 인해 상기 공통전극전압은 왜곡(distortion)된다. 또한, 상기 데이터 라인 전압이 클수록 상기 스윙 폭이 커져 상기 공통전극전압의 왜곡은 커진다.
상기 제 1 또는 제 3 행(R1, R3)이 선택되었을 때는 상기 제 1 내지 제 3 열(C1, C2, C3)의 데이터 라인들에는 제 1 전압이 동일하게 인가되므로, 상기 공통전극전압의 왜곡 정도가 동일하여 크로스토크가 발생하지 않는다. 그러나, 상기 제 2 행(R2)이 선택되었을 때는 상기 제 2 열(C2)의 데이터 라인 전압이 상기 제 1 및 제 3 열(C1, C3)의 데이터 라인들의 전압에 비해 커서, 상기 제 2 열(C2)의 데이터 라인 전압에 의한 공통전극전압의 왜곡은 상기 윈도우 좌우 주변에 비해 크고 이는 상기 윈도우 좌우 주변에 영향을 미쳐 상기 윈도우 좌우 주변의 계조 표시를 변화시킨다. 따라서, 상기 윈도우 좌우 주변은 원래 표시하고자 했던 그레이보다 밝은 그레이를 표시하게 된다.
일반적인 액정표시장치는 상기 데이터 라인들이 위치한 하부기판과 상기 공통전극이 위치한 상부기판을 구비하는데, 상기 공통전극은 상기 상부기판 전체에 위치하여 상기 공통전극과 상기 데이터 라인들과의 커플링 캐패시터 생성을 용이하게 할 뿐 아니라, 상기 공통전극 전압왜곡이 주변화소에 영향을 미치는 것 또한 용이하게 한다.
이러한 수평 크로스토크를 해결하기 위해, 칼럼 반전(column inversion) 구동방식이 채택되고 있다. 그러나, 이는 상기 박막트랜지스터에 인가되는 전압의 수준을 높게 하여 소비전력의 증가를 가져온다.
본 발명이 이루고자 하는 기술적 과제는 상기한 종래기술의 문제점을 해결하기 위한 것으로, 수평 크로스토크 현상이 억제된 액정표시장치를 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명은 액정표시장치를 제공한다. 상기 액정표시장치는 하부기판을 구비한다. 상기 하부기판 상에 일방향으로 복수개의 데이터 라인이 배열된다. 상기 하부기판 상부에 상기 하부기판에 대향하는 대향면을 갖는 상부기판이 위치한다. 상기 상부기판의 대향면 상에 소정간격에 의해 서로 이격된 스트라이프 형태의 공통전극들이 위치하되, 상기 간격은 상기 하부기판의 데이터 라인이 위치한 영역에 대응된다.
상기 액정표시장치의 구동에 있어, 상기 공통전극들에는 동일한 전압이 인가되는 것이 바람직하다.
상기 공통전극은 투명 도전막인 것이 바람직하고, 상기 투명 도전막은 ITO(Indium Tin Oxide)막인 것이 바람직하다.
한편, 상기 공통전극들은 포토리소그라피를 사용하여 동시에 형성된 것이 바람직하다.
상기 액정표시장치는 상기 공통전극들의 일단들 및/또는 다탄들에 위치하여 상기 공통전극들을 서로 연결하는 공통전극 연결부를 더욱 포함하는 것이 바람직하다. 상기 공통전극들과 상기 공통전극 연결부는 투명 도전막인 것이 바람직하고, 상기 투명 도전막은 ITO(Indium Tin Oxide)막인 것이 바람직하다. 한편, 상기 공통전극들과 상기 공통전극 연결부는 포토리소그라피를 사용하여 동시에 형성된 것이 바람직하다.
상기 액정표시장치는 상기 하부기판 하부에 위치하는 적색, 녹색 및 청색의 백라이트들을 더욱 포함할 수 있다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예들을 첨부된 도면들을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다.
도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소를 나타낸다.
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치를 설명하기 위한 평면도 로서, 하부기판과 상부기판을 동시에 도시한 도면이다.
도 2를 참조하면, 하부기판(100) 상에 일방향으로 복수개(G1 내지 Gn)의 게이트 라인들(106)과 상기 각 게이트 라인(106)에 교차하는 복수개(D1 내지 Dm)의 데이터 라인들(127)이 위치한다. 상기 게이트 라인들(106)과 상기 데이터 라인들(127)의 교차에 의해 정의된 열(A1 내지 Am)과 행을 갖는 단위화소 영역들이 매트릭스 형태로 위치한다. 상기 각 단위화소 영역에는 화소전극(150)이 위치하고, 또한 상기 게이트 라인(106)의 제어에 의해 스위칭되어 상기 데이터 라인(127)에 인가된 전압을 상기 화소전극(150)에 인가하는 박막트랜지스터(130)가 위치한다.
한편, 상기 하부기판(100)에 대향하는 위치에 상기 하부기판(100)과 대향하는 대향면을 갖는 상부기판(500)이 위치한다. 상기 상부기판의 대향면 상에 소정간격(540)에 의해 서로 이격된 스트라이프 형태의 공통전극들(530)이 위치하되, 상기 간격(540)은 상기 하부기판(100) 상의 데이터 라인(127)이 위치한 영역에 대응된다. 다시 말해서, 상기 공통전극들(530)은 상기 하부기판 상의 단위화소영역의 열들(A1 내지 Am)에 각각 대응하여 위치하고, 상기 하부기판(100) 상의 데이터 라인(127)이 위치한 영역에 대응되는 영역(540)에는 위치하지 않는다. 상기 공통전극들(530)은 투명 도전막인 것이 바람직하다. 상기 투명 도전막은 ITO막인 것이 바람직하다.
상기 하부기판(100)과 상부기판(500) 사이에는 액정(미도시)이 위치한다. 상기 각 단위화소 영역의 화소전극(150), 상기 화소전극(150)에 대향하는 상기 공통전극(530) 및 이들 사이에 개재된 액정은 하나의 액정캐패시터를 형성한다. 상기 각 박막트랜지스터(130)와 상기 각 액정캐패시터는 하나의 단위화소를 형성하며, 상기 단위화소는 열(A1 내지 Am)과 행으로 배열되어 단위화소 어레이를 형성한다.
상술한 바와 같은 액정표시소자를 구동함에 있어, 상기 게이트 라인들(106)중 어느 하나와 상기 데이터 라인들(127) 중 어느 하나를 선택하여 이들 각각에 전압을 인가함으로써, 특정 단위화소를 선택한다. 상기 게이트 라인(106)에 인가된 전압에 따라 턴-온된 상기 박막트랜지스터(130)는 상기 데이터 라인(127)에 인가된 전압을 상기 화소전극(150)에 전달함으로써 상기 화소전극에 전압이 인가된다. 한편, 상기 화소전극(150)에 대향하는 상기 공통전극(530)에는 공통전압이 인가된다. 이 때, 상기 화소전극(150)과 상기 공통전극(530) 사이에 위치하는 액정은 상기 화소전극(150)과 상기 공통전극(530) 즉, 상기 액정캐패시터의 양단에 인가된 전압차에 의해 배열을 달리하며, 이로 인해 상기 액정캐패시터를 통해 투과되는 빛의 투과도가 조절된다. 이로써, 상기 단위화소에 있어 계조표시가 구현된다.
이 때, 상기 상부기판(500) 에 위치한 공통전극들(530) 모두 즉, 상기 선택된 단위화소를 제외한 단위화소 어레이 전체의 공통전극들(530)에는 동일한 전압이 인가된다. 그러나, 상기 공통전극들(530)은 상기 하부기판(100) 상의 상기 데이터라인(127)이 위치한 영역에 대응하는 영역에는 위치하지 않음으로써, 상기 공통전극(530)과 상기 선택된 데이터라인(127) 사이에 유도된 용량 결합(capacitive coupling)으로 인한 커플링 캐패시터(coupling capacitor; Cdc)의 생성을 억제할 수 있다. 따라서, 상기 공통전극전압의 왜곡이 억제된다. 결과적으로, 특정 계조를 표시하는 선택된 단위화소에 있어서의 공통전압 왜곡으로 인해 이에 인접한 좌우의 단위화소의 계조에 영향을 미치는 수평 크로스토크 현상을 개선할 수 있다.
한편, 상기 공통전극들(530)에 동일한 전압을 인가하는 것은 공통전압 인가회로(미도시)로부터 상기 공통전극들(530) 각각에 연결된 배선을 통해 구현될 수 있다.
도 3은 본 발명의 제 2 실시예에 따른 액정표시장치를 설명하기 위한 평면도로서, 하부기판과 상부기판을 동시에 도시한 도면이다. 본 실시예에 있어서의 액정표시장치는 상기 제 1 실시예에 있어서의 액정표시장치와는 공통전극의 구조를 달리한다. 따라서, 본 실시예의 액정표시장치는 후술하는 것을 제외하고는 상기 제 1 실시예의 액정표시장치와 동일하다.
도 3을 참조하면, 하부기판(100) 상에 위치한 복수개(G1 내지 Gn)의 게이트 라인들(106)과 복수개(D1 내지 Dm)의 데이터 라인들(127)에 의해 매트릭스 형태의 단위화소영역들이 정의되고, 상기 각 단위화소영역들에는 화소전극(150)과 박막트랜지스터(130)가 위치한다.
상기 하부기판(100)에 대향하는 위치에 상기 하부기판(100)과 대향하는 대향면을 갖는 상부기판(500)이 위치한다. 상기 상부기판의 대향면 상에 소정간격(540)에 의해 서로 이격된 스트라이프 형태의 공통전극들(530)이 위치하되, 상기 간격(540)은 상기 하부기판(100) 상의 데이터 라인(127)이 위치한 영역에 대응된다. 다시 말해서, 상기 공통전극들(530)은 상기 하부기판 상의 단위화소영역의 열들(A1 내지 Am)에 각각 대응하여 위치하고, 상기 하부기판(100)의 데이터 라인(127)이 위치한 영역에 대응되는 영역(540)에는 위치하지 않는다.
상기 상부기판(500)의 대향면 상에는 상기 공통전극들(530)의 일단들 및/또는 다탄들에 위치하여 상기 공통전극들을 서로 연결하는 공통전극 연결부(535)가 배치된다. 상기 제 1 공통전극 연결부(535)와 상기 공통전극들(530)은 모두 투명 도전막인 것이 바람직하다. 상기 투명 도전막은 ITO(Indium Tin Oxide)막인 것이 바람직하다.
상술한 바와 같은 액정표시소자의 구동에 있어, 상기 공통전극들(530)에는 동일한 전압이 인가되는데, 상기 공통전극들(530)에 동일한 전압을 인가하는 것은 공통전압 인가회로(미도시)로부터 공통전극 연결부(535)에 연결된 배선을 통해 구현될 수 있다.
도 4는 도 2 또는 도 3의 절단선 Ⅰ-Ⅰ'를 따라 취해진 액정표시장치의 제조방법을 설명하기 위한 단면도이다. 단, 도 2 또는 도 3에 있어서의 A3 내지 Am-2 열의 단위화소는 생략되었다.
도 4를 참고하면, A1 내지 Am의 단위화소영역들을 갖는 하부기판(100) 상에 각 단위화소영역별로 게이트(105)들을 형성하고, 상기 게이트(105)들을 포함한 기판 전면을 덮는 게이트 절연막(110)을 형성한다. 상기 게이트 절연막(110) 상에 상기 게이트(105)와 대응되는 반도체층(120)을 형성하고, 상기 반도체층(120)의 양 가장자리에 소오스/드레인 전극들(125, 126)을 형성함과 동시에 상기 소오스 전극(126)에 연결된 데이터라인(127)을 형성한다. 이로써, 각 단위화소 영역에 상기 게이트(105), 반도체층(120) 및 소오스/드레인 전극들(125, 126)을 갖는 박막트랜지스터(130)가 형성된다. 이어서, 상기 드레인 전극(125)의 소정영역을 노출시키 는 콘택홀을 갖는 보호막(160)을 형성하고, 상기 보호막(160) 상에 상기 콘택홀을 통해 상기 드레인 전극(125)과 접하는 화소전극(150)을 형성한다. 이어서, 상기 화소전극(150)을 포함하는 하부기판 전면에 하부배향막(170)을 형성한다.
한편, 상부기판(500)을 준비하고, 상기 상부기판(500) 상에 상기 하부기판(100)의 상기 박막트랜지스터(130), 상기 데이터라인(127) 및 상기 게이트라인(도 2 또는 도 3의 106)이 형성된 영역을 가리는 차광막(510)을 형성하고, 상기 차광막(510)이 형성된 상부기판(500)전면을 덮는 절연막(520)을 형성한다. 이어서, 상기 절연막(530) 상에 투명전극물질, 바람직하게는 ITO를 증착(deposition)하고 상기 증착된 ITO를 포토리소그라피공정을 사용하여 패터닝함으로써, 상기 상부기판(500) 상에 소정간격(540)에 의해 서로 이격된 스트라이프 형태의 공통전극들(530)을 형성한다. 상기 간격(540)은 상기 하부기판(100) 상의 데이터 라인(127)이 형성된 영역에 대응하여 형성된다. 다시 말해서 상기 공통전극들(530)은 상기 하부기판 상의 단위화소영역의 열들(A1 내지 Am)에 각각 대응하여 위치하도록 형성하되, 상기 하부기판(100) 상의 데이터 라인(127)이 형성된 영역에 대응되는 영역(540)에는 형성하지 않는다. 상기 포토리소그라피 공정에서 상기 상부기판(500) 상에 증착된 투명전극물질, 바람직하게는 ITO를 패터닝함에 있어, 상기 공통전극들(530)과 상기 공통전극 연결부(도 3의 535)를 동시에 형성하는 것이 바람직하다. 이어서, 상기 공통전극들(530) 상에 상부배향막(550)을 형성한다.
이어서, 상기 하부기판(100)과 상기 상부기판(500)이 일정간격을 유지하도록 하여 합착하고, 상기 하부기판(100)과 상기 상부기판(500) 사이에 액정(600)을 주 입한다.
상기 액정표시장치는 칼라이미지를 표시하기 위해서는 상기 하부기판(100) 하부에 상기 각 단위화소 별로 R, G, B 백라이트(700)가 배열되는 구조를 갖을 수 있다. 이러한 액정표시장치를 필드순차구동방식 액정표시장치라고 하는데, 이는 R, G, B 백라이트로부터 R, G, B 3원색의 광을 하나의 단위화소에 위치한 액정을 통해 시분할적으로 순차 디스플레이함으로써, 눈의 잔상효과를 이용하여 칼라이미지를 디스플레이한다. 이와는 달리, 상기 액정표시장치는 상기 절연막(520) 하부의 차광막(510) 상에 각 단위화소별로 배치된 R, G, B 칼라필터층(미도시)을 더욱 구비하여 칼라이미지를 구현할 수도 있다.
상술한 바와 같이 본 발명에 따르면, 데이터 라인과 대응되는 영역에는 공통전극을 형성하지 않음으로써 상기 데이터 라인과 상기 공통전극 간의 용량 결합에 따른 커플링 캐패시터의 생성을 억제할 수 있고, 이로 인해 공통전극전압의 왜곡이 완화된다. 결과적으로 수평 크로스토크 현상을 억제할 수 있다.

Claims (10)

  1. 하부기판;
    상기 하부기판 상에 일방향으로 배열된 복수개의 데이터 라인;
    상기 하부기판 상부에 위치하여 상기 하부기판에 대향하는 대향면을 갖는 상부기판; 및
    상기 상부기판의 대향면 상에 상기 하부기판의 데이터 라인이 위치한 영역에 대응하는 거리 만큼 서로 이격된 스트라이프 형태의 공통전극들이 위치하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 공통전극들에는 동일한 전압이 인가되는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 공통전극들은 투명 도전막인 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 투명 도전막은 ITO(Indium Tin Oxide)막인 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 공통전극들은 포토리소그라피를 사용하여 동시에 형성된 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 공통전극들의 일단들, 타단들 또는 일단들과 타단들에 위치하여 상기 공통전극들을 서로 연결하는 공통전극 연결부를 더욱 포함하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 공통전극들과 상기 공통전극 연결부는 투명 도전막인 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 투명 도전막은 ITO(Indium Tin Oxide)막인 것을 특징으로 하는 액정표시장치.
  9. 제 6 항에 있어서,
    상기 공통전극들과 상기 공통전극 연결부는 포토리소그라피를 사용하여 동시에 형성된 것을 특징으로 하는 액정표시장치.
  10. 제 1 항에 있어서,
    상기 액정표시장치는 상기 하부기판 하부에 위치하는 적색(R), 녹색(G) 및 청색(B)의 백라이트들을 더욱 포함하는 것을 특징으로 하는 액정표시장치.
KR1020030075661A 2003-10-28 2003-10-28 액정표시장치 KR100579190B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030075661A KR100579190B1 (ko) 2003-10-28 2003-10-28 액정표시장치
US10/916,666 US7518686B2 (en) 2003-10-28 2004-08-11 Liquid crystal display
JP2004265064A JP2005134882A (ja) 2003-10-28 2004-09-13 液晶表示装置
CNB2004100898054A CN100399171C (zh) 2003-10-28 2004-10-26 液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030075661A KR100579190B1 (ko) 2003-10-28 2003-10-28 액정표시장치

Publications (2)

Publication Number Publication Date
KR20050040455A KR20050040455A (ko) 2005-05-03
KR100579190B1 true KR100579190B1 (ko) 2006-05-11

Family

ID=34511155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030075661A KR100579190B1 (ko) 2003-10-28 2003-10-28 액정표시장치

Country Status (4)

Country Link
US (1) US7518686B2 (ko)
JP (1) JP2005134882A (ko)
KR (1) KR100579190B1 (ko)
CN (1) CN100399171C (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796592B1 (ko) * 2005-08-26 2008-01-21 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
JP5695946B2 (ja) * 2011-03-17 2015-04-08 株式会社ジャパンディスプレイ 液晶表示装置
FR2998682B1 (fr) * 2012-11-26 2016-01-15 Volfoni R&D Modulateur de polarisation optique a cristaux liquides
CN103676357A (zh) * 2013-12-13 2014-03-26 合肥京东方光电科技有限公司 彩膜基板及其制造方法和液晶显示面板
CN103941509A (zh) * 2014-04-16 2014-07-23 深圳市华星光电技术有限公司 阵列基板与液晶面板
CN107065329A (zh) * 2017-06-05 2017-08-18 京东方科技集团股份有限公司 显示基板以及制备方法、显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH023022A (ja) 1988-06-20 1990-01-08 Fujitsu Ltd 液晶ディスプレイ装置
JPH05107555A (ja) 1991-10-14 1993-04-30 Toshiba Corp アクテイブマトリクス型液晶表示装置
JPH05323370A (ja) 1992-05-20 1993-12-07 Matsushita Electric Ind Co Ltd アクティブマトリックス型液晶表示素子
JPH06118447A (ja) 1992-10-06 1994-04-28 Sony Corp 液晶パネル
JPH06281959A (ja) 1993-03-29 1994-10-07 Casio Comput Co Ltd アクティブマトリックス液晶表示装置
US5852485A (en) * 1996-02-27 1998-12-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
US6219113B1 (en) * 1996-12-17 2001-04-17 Matsushita Electric Industrial Co., Ltd. Method and apparatus for driving an active matrix display panel
KR100254870B1 (ko) 1997-07-14 2000-05-01 구본준 액정 표시 장치의 칼라 필터 구조 및 그 제조 방법
US6486933B1 (en) * 1998-03-12 2002-11-26 Samsung Electronics Co., Ltd. Liquid crystal display with preventing vertical cross-talk having overlapping data lines
JP3006586B2 (ja) * 1998-06-01 2000-02-07 日本電気株式会社 アクティブマトリクス型液晶表示装置
CN1296194A (zh) 1999-11-10 2001-05-23 张穗彬 大屏幕彩色液晶显示器
JP3689003B2 (ja) 2000-03-30 2005-08-31 シャープ株式会社 アクティブマトリクス型液晶表示装置
JP2001318391A (ja) 2000-05-11 2001-11-16 Alps Electric Co Ltd アクテイブマトリクス型液晶表示装置
KR100698032B1 (ko) 2000-12-18 2007-03-23 엘지.필립스 엘시디 주식회사 액정셀의 두께 공차가 큰 고 해상도 액정표시소자
JP2003295833A (ja) 2002-03-29 2003-10-15 Nippon Hoso Kyokai <Nhk> 画像表示装置及びその駆動方法
US6962429B2 (en) * 2002-07-19 2005-11-08 Matsushita Electric Industrial Co., Ltd. Backlight device and liquid crystal display

Also Published As

Publication number Publication date
US7518686B2 (en) 2009-04-14
KR20050040455A (ko) 2005-05-03
CN100399171C (zh) 2008-07-02
US20050088582A1 (en) 2005-04-28
JP2005134882A (ja) 2005-05-26
CN1612025A (zh) 2005-05-04

Similar Documents

Publication Publication Date Title
US8207924B2 (en) Display device
US7375790B2 (en) Upper substrate, liquid crystal display apparatus having the same and method of fabricating the same
JP4508870B2 (ja) 液晶表示装置
KR100386739B1 (ko) 액정 표시 장치 및 그 제조방법
JP5335902B2 (ja) 液晶パネル
US7612839B2 (en) Active matrix substance and display device including the same
KR101350430B1 (ko) 씨오에이 구조 횡전계 방식 액정표시장치용 어레이기판
KR101080134B1 (ko) 컬러필터 기판 및 액정표시장치
KR101410503B1 (ko) 표시 기판 및 이를 갖는 표시 장치
US6741305B2 (en) Color display device
CN100507690C (zh) 彩色液晶显示装置
KR20080047788A (ko) 액정 표시 장치
KR100579190B1 (ko) 액정표시장치
JP5589018B2 (ja) 液晶表示装置
KR100560788B1 (ko) 액정표시장치
JP2005128424A (ja) 表示装置
KR100226785B1 (ko) 액정표시장치
JP4302816B2 (ja) 液晶表示装置
KR20070082244A (ko) 표시판 및 이를 구비한 표시 장치
KR100920356B1 (ko) 액정 표시 장치용 박막 다이오드 표시판 및 이를 포함하는액정 표시 장치
KR100885017B1 (ko) 액정 표시 장치
KR100831304B1 (ko) 액정표시장치
KR100920345B1 (ko) 액정 표시 장치
KR20080020320A (ko) 박막트랜지스터 기판과 이를 포함하는 액정표시장치
KR20080008571A (ko) 표시 패널

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031028

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050822

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20060117

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20050822

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20060216

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20060117

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20060414

Appeal identifier: 2006101001413

Request date: 20060216

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20060317

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20060216

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20051020

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20060414

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20060405

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060504

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060508

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090428

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100426

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20110502

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20110502

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee