[go: up one dir, main page]

KR20080020320A - 박막트랜지스터 기판과 이를 포함하는 액정표시장치 - Google Patents

박막트랜지스터 기판과 이를 포함하는 액정표시장치 Download PDF

Info

Publication number
KR20080020320A
KR20080020320A KR1020060083672A KR20060083672A KR20080020320A KR 20080020320 A KR20080020320 A KR 20080020320A KR 1020060083672 A KR1020060083672 A KR 1020060083672A KR 20060083672 A KR20060083672 A KR 20060083672A KR 20080020320 A KR20080020320 A KR 20080020320A
Authority
KR
South Korea
Prior art keywords
pixel electrode
gate line
pixel
line
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020060083672A
Other languages
English (en)
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060083672A priority Critical patent/KR20080020320A/ko
Publication of KR20080020320A publication Critical patent/KR20080020320A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막트랜지스터 기판과 이를 포함하는 액정표시장치에 관한 것으로서, 제1절연기판과; 제1절연기판 상에 형성되어 있는 게이트선과; 게이트선과 절연 교차하여 화소영역을 정의하는 제1데이터선 및 제2데이터선과; 화소영역에 형성되어 있는 화소전극을 포함하며, 화소전극은 게이트선 및 제1데이터선과 연결되어 게이트선의 일측에 형성되어 있는 제1화소전극과, 게이트선 및 제2데이터선과 연결되어 게이트선의 타측에 형성되어 있는 제2화소전극을 포함하는 것을 특징으로 한다. 이에 의해 고속 구동 및 고화질의 구현이 가능한 액정표시장치가 제공된다.

Description

박막트랜지스터 기판과 이를 포함하는 액정표시장치{THIN FILM TRANSISTOR SUBSTRATE AND LIQUID CRYSTAL DISPLAY DEVICE HAVING THE SAME}
도 1은 본 발명의 제1실시예에 따른 박막트랜지스터 기판의 배치도이고,
도 2는 도 1의 ‘Ａ’를 확대한 요부 확대도이며,
도 3는 도 2의 Ⅲ-Ⅲ을 따른 액정표시장치의 단면도이고,
도 4는 본 발명의 제1실시예에 따르는 컬러필터의 배치구조를 설명하기 위한 도면이며,
도 5는 본 발명의 제2실시예에 따른 박막트랜지스터 기판의 배치도이고,
도 6은 본 발명의 제2실시예에 따르는 컬러필터의 배치구조를 설명하기 위한 도면이다.
* 도면의 주요부분의 부호에 대한 설명 *
100 : 박막트랜지스터 기판 121 : 게이트선
141a : 제1데이터선 141b : 제2데이터선
161 : 제1화소전극 162 : 제2화소전극
163 : 제3화소전극 200 : 컬러필터 기판
231 : 컬러필터 231a : 제1서브층
231b : 제2서브층 231c : 제3서브층
251 : 공통전극 300 : 액정층
본 발명은, 박막트랜지스터 기판과 이를 포함하는 액정표시장치에 관한 것으로, 고속 구동 및 고화질의 구현이 가능한 박막트랜지스터 기판과 이를 포함하는 액정표시장치에 관한 것이다.
최근 종래의 CRT를 대신하여 액정표시장치(LCD), PDP(plasma display panel), OLED(organic light emitting diode) 등의 평판표시장치가 많이 개발되고 있다.
이 중 액정표시장치는 액정표시패널을 포함하며, 액정표시패널은 박막트랜지스터 기판, 컬러필터 기판 및 양 기판 사이에 주입되어 있는 액정을 포함한다. 박막트랜지스터 기판에는 게이트선과, 상기 게이트선과 교차하여 화소영역을 정의하는 데이터선과, 화소영역에 형성되어 있는 화소전극을 포함한다. 그리고, 컬러필터 기판에는 청색, 녹색, 적색의 컬러필터를 포함한다.
최근, 액정표시장치의 해상도가 증가함에 따라, 게이트선의 수가 증가하게 되고, 이에 따라 게이트 온 시간(gate on time)이 줄어들게 되었다.
그러나, 게이트 온 시간의 감소는 화질의 저하를 야기하는 문제점이 있다. 한편, 게이트 온 시간의 감소를 보상하기 위하여는 액정표시장치를 고속으로 구동하여야 하는데, 현재의 게이트선, 데이터선 및 박막트랜지스터의 배치 구조로는 고 속 구동이 어려운 문제점이 있다.
따라서 본 발명의 목적은 고속 구동 및 고화질의 구현이 가능한 박막트랜지스터 기판과 이를 포함하는 액정표시장치를 제공하는 것이다.
상기의 목적은 본 발명에 따라, 제1절연기판과; 제1절연기판 상에 형성되어 있는 게이트선과; 게이트선과 절연 교차하여 화소영역을 정의하는 제1데이터선 및 제2데이터선과; 화소영역에 형성되어 있는 화소전극을 포함하며, 화소전극은 게이트선 및 제1데이터선과 연결되어 게이트선의 일측에 형성되어 있는 제1화소전극과, 게이트선 및 제2데이터선과 연결되어 게이트선의 타측에 형성되어 있는 제2화소전극을 포함하는 것을 특징으로 하는 액정표시장치에 의하여 달성된다.
여기서, 화소전극은 게이트선의 연장방향으로 제1화소전극에 인접하여 위치하는 제3화소전극을 더 포함하며, 제2화소전극은 게이트선을 중심으로 제1화소전극 및 제3화소전극 각각의 일부와 마주하도록 배치되어 있을 수 있다.
그리고, 제3화소전극은 제1화소전극 및 제2화소전극과 동일한 게이트선에 연결되어 있고, 서로 다른 데이터선에 연결되어 있을 수 있다.
또한, 제1 및 제2데이터선은 게이트선과 실질적으로 수직하게 마련된 제1부분과, 게이트선과 실질적으로 평행하게 마련된 제2부분을 포함할 수 있다.
여기서, 제2부분은 게이트선과 중첩되지 않도록 배치되어 있을 수 있다.
그리고, 제1 및 제2데이터선과 게이트선의 교차지점에 위치하는 제1박막트 랜지스터와 제1박막트랜지스터를 더 포함하며, 제1화소전극은 제1박막트랜지스터로부터 전압을 전달 받고, 제2화소전극은 상기 제2박막트랜지스터로부터 전압을 전달 받을 수 있다.
또한, 제1절연기판과 대향 배치되는 제2절연기판을 더 포함하며, 제2절연기판에는 컬러필터가 마련되어 있고, 컬러필터는 제1 내지 제3화소전극에 각각 대응하는 서로 다른 색의 컬러필터가 배치되어 있는 델타(Delta) 구조로 마련되어 있을 수 있다.
여기서, 게이트선은 분지되어 제1화소전극에 인접하는 제1서브 게이트선과, 제2화소전극에 인접하는 제2서브 게이트선을 포함할 수 있다.
그리고, 제1화소전극과 제2화소전극은 제1 및 제2데이터선과 나란히 일렬로 배치되어 있을 수 있다.
또한, 제1화소전극은 제1서브 게이트선에 연결되어 있고, 제2화소전극은 제2서브 게이트선에 연결되어 있을 수 있다.
여기서, 제1서브 게이트선과 제1데이터선의 교차지점에 마련된 제1박막트랜지스터와, 제2서브 게이트선과 제2데이터선의 교차지점에 마련된 제2박막트랜지스터를 더 포함하며, 제1화소전극은 제1박막트랜지스터로부터 전압을 전달 받고, 제2화소전극은 제2박막트랜지스터로부터 전압을 전달 받을 수 있다.
그리고, 제1절연기판과 대향 배치되는 제2절연기판을 더 포함하며, 제2절연기판에는 컬러필터가 마련되어 있고, 컬러필터는 제1 및 제2화소전극에 각각 대응하는 동일한 색의 컬러필터가 배치되어 있는 스트라이프(Stripe) 구조로 마련될 수 있다.
여기서, 제1화소전극과 제2화소전극은 동시에 온(ON) 될 수 있다.
그리고, 제1화소전극과 제2화소전극은 제1데이터선과 제2데이터선 사이에 배치되어 있을 수 있다.
본 발명의 목적은, 절연기판과; 절연기판 상에 형성되어 있는 복수의 게이트선과; 게이트선과 절연 교차하는 복수의 데이터선과; 복수의 게이트선을 중심으로 서로 마주하고 있으며, 동일한 게이트선에 연결되어 있는 제1화소열 및 제2화소열을 포함하며, 제1화소열과 상기 제2화소열은 복수의 화소전극을 포함하고, 복수의 화소전극은 서로 다른 데이터선에 연결되어 있는 것을 특징으로 하는 액정표시장치에 의하여 달성된다.
여기서, 제1화소열과 상기 제2화소열은 동시에 온(ON) 될 수 있다.
그리고, 복수의 화소전극은 제1화소열에 위치하며 상호 인접한 제1 및 제3화소전극과, 제2화소열에 위치하며 제1 및 제2 화소전극과 인접하는 제2화소전극을 포함하며, 제1화소전극, 제2화소전극 및 제3화소전극은 실질적으로 삼각형 구조로 배열되어 있을 수 있다.
또한, 복수의 화소전극은 제1화소열에 위치하는 제1화소전극과, 기 제2화소열에 위치하는 제2화소전극을 포함하며, 제1화소전극과 제2화소전극은 데이터선을 따라 일렬로 배치되어 있을 수 있다.
상기의 목적은 본 발명에 따라, 제1절연기판과; 제1절연기판 상에 형성되어 있는 게이트선과; 게이트선과 절연 교차하여 화소영역을 정의하는 제1데이터선 및 제2데이터선과; 화소영역에 형성되어 있는 화소전극을 포함하며, 화소전극은 게이트선 및 제1데이터선과 연결되어 게이트선의 일측에 형성되어 있는 제1화소전극과, 게이트선 및 제2데이터선과 연결되어 게이트선의 타측에 형성되어 있는 제2화소전극을 포함하는 것을 특징으로 하는 박막트랜지스터 기판에 의하여 달성된다.
여기서, 화소전극은 게이트선의 연장방향으로 제1화소전극에 인접하여 위치하는 제3화소전극을 더 포함하며, 제2화소전극은 게이트선을 중심으로 제1화소전극 및 제3화소전극 각각의 일부와 마주하도록 배치되어 있을 수 있다.
그리고, 게이트선은 분지되어 제1화소전극에 인접하는 제1서브 게이트선과, 제2화소전극에 인접하는 제2서브 게이트선을 포함할 수 있다.
이하 첨부된 도면을 참조로 하여 본 발명을 더욱 상세히 설명하겠다.
상세한 설명에 앞서, 여러 실시예에 있어 동일한 구성요소에는 동일한 참조번호를 부여하였다. 동일한 구성요소에 대하여는 제1실시예에서 대표적으로 설명하며 다른 실시예에서는 설명하지 않을 수 있다.
도 1 내지 도 4을 참조하여 본 발명의 제1실시예에 따른 액정표시장치에 대하여 설명한다.
액정표시장치(1)는, 도2 및 도3에 도시된 바와 같이, 서로 대향하여 배치된 박막트랜지스터 기판(100)과 컬러 필터 기판(200), 그리고 양 기판(100, 200) 사이에 위치하는 액정층(300)을 포함한다.
우선 박막트랜지스터 기판(100)을 보면 제1절연기판(111)위에는 게이트 배선(121, 122)이 형성되어 있다. 게이트 배선(121, 122)은 금속 단일층 또는 다중층 일 수 있다. 게이트 배선(121, 122)은 가로 방향으로 뻗어 있는 게이트선(121) 및 게이트선(121)에 연결되어 있는 게이트 전극(122)을 포함한다. 게이트 전극(122)은 게이트선(121)의 상측 및 하측으로 번갈아 가며 마련되어 있다. 그리고, 하나의 게이트선(121)에는 게이트선(121)의 일측과 타측에 각각 위치하는 후술할 제1화소열(R1)과 제2화소열(R2)이 모두 연결되어 있다.
도시되지 않았지만 게이트 배선(121, 122)은 화소전극(151)과 중첩되어 저장 용량을 형성하는 저장전극선(storage electrode line)을 더 포함할 수 있다.
제1절연기판(111)위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(131)이 게이트 배선(121, 122)을 덮고 있다.
게이트 전극(122)의 게이트 절연막(131) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(132)이 형성되어 있으며, 반도체층(132)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 만들어진 저항 접촉층(133)이 형성되어 있다. 저항 접촉층(133)은 2부분으로 분리되어 있다.
저항 접촉층(133) 및 게이트 절연막(131) 위에는 제1 데이터 배선(141a, 142a, 143a)과 제2데이터 배선(141b, 142b, 143b)이 형성되어 있다. 제1 데이터 배선(141a, 142a, 143a)과 제2데이터 배선(141b, 142b, 143b)은 후술할 제1화소전극(161)의 양측에 각각 배치되어 있다. 제1 및 제2데이터 배선(141a, 141b, 142a, 142b 143a, 143b) 역시 금속층으로 이루어진 단일층 또는 다중층일 수 있다. 제1 및 제2데이터 배선(141a, 141b, 142a, 142b 143a, 143b)은 세로방향으로 형성되어 게이트선(121)과 교차하여 화소영역을 정의하는 제1 및 제2데이터선(141a, 141b), 제1 및 제2데이터선(141a, 141b)의 분지이며 저항 접촉층(133)의 상부까지 연장되어 있는 제1 및 제2소스 전극(142a, 142b), 제1 및 제2소스 전극(142a, 142b)과 분리되어 있으며 일측의 저항 접촉층(133) 상부에 형성되어 있는 제1 및 제2드레인 전극(143a, 143b)을 포함한다.
여기서, 제1 및 제2 데이터 배선(141a, 141b, 142a, 142b 143a, 143b)은 화소전극(161, 162, 163)을 사이에 두고 양 측에 각각 배치되어 있다. 즉, 화소전극(161, 162, 163)의 좌측에는 제1데이터 배선(141a, 142a, 143a)이 위치하며, 하나의 화소전극(161, 162, 163)의 우측에는 제2데이터 배선(141b, 142b, 143b)이 위치한다. 그리고, 서로 인접한 화소전극(161, 162, 163) 사이에는 제1 및 제2 데이터 배선(141a, 141b, 142a, 142b 143a, 143b)이 인접한 상태로 연장되어 있다.
구체적으로, 제1 및 제2데이터선(141a, 141b)은 전체적으로 상하방향으로 연장되어 있지만, 화소전극(161)의 측변을 따라 절곡되어 있다. 구체적으로, 제1 및 제2 데이터선(141a, 141b)는 게이트선(121)과 실질적으로 수직하게 마련된 제1부분(p)과, 게이트선(121)과 실질적으로 평행하게 마련된 제2부분(h)을 포함한다. 제1부분(p)은 서로 인접하여 배치된 화소전극(161, 162, 163) 사이에 위치한다. 그리고, 제2부분(h)은 제1화소열(R1)과 제2화소열(R2) 사이에 위치한다. 여기서, 제1데이터선(141a)의 제2부분(h)는 게이트선(121)을 중심으로 제1화소열(R1)에 인접하여 배치되어 있고, 제2데이터선(141b)의 제2부분(h)은 게이트선(121)을 중심으로 제2화소열(R2)에 인접하여 배치되어 있다. 여기서, 제1 및 제2 데이터선(141a, 141b)의 제2부분(h)은 게이트선(121)과 중첩되지 않도록 마련되는 것이 바람직하다. 이는, 게이트선(121)과 제2부분(h)가 중첩되도록 배치되는 경우, 게이트선(121)과 데이터선(141a, 141b) 그리고 이들 사이에 위치하는 보호막(151)에 의하여 기생 캐패시터(capacitor)가 생성되기 때문이다. 기생 캐패시터는 박막트랜지스터(T1, T2)의 특성을 저하시킨다. 제1소스 전극(142a)은 제1데이터선(141a)의 제1부분(p)과 제2부분(h)의 연결지점으로부터 분지되어 있고, 제2소스 전극(142b)은 제2데이터선(141b)의 제1부분(p)과 제2부분(h)의 연결지점으로부터 분지되어 있다. 제1 및 제2드레인 전극(143a, 143b)은 게이트 전극(122)를 사이에 두고 제1 및 제2소스전극(142a, 142b)와 분리되어 제1 및 제2화소전극(161, 162)과 연결되어 있다.
제1 및 제2데이터 배선(141a, 141b, 142a, 142b 143a, 143b) 및 이들이 가리지 않는 반도체층(132)의 상부에는 질화규소, PECVD 방법에 의하여 증착된 a-Si:C:O 막 또는 a-Si:O:F막 및 아크릴계 유기절연막 등으로 이루어진 보호막(151)이 형성되어 있다. 보호막(151)에는 제1 및 제2드레인 전극(143a, 143b)을 드러내는 제1 및 제2접촉구(152a, 152b)가 형성되어 있다.
보호막(151)의 상부에는 복수의 화소전극(161, 162, 163)이 형성되어 있다. 화소전극(161, 162, 163)은 통상 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 본 발명에 따르는 복수의 화소전극(161, 162, 163)은 제1화소열(R1)에 속하는 제1화소전극(161) 및 제3화소전극(163)과, 제2화소열(R2)에 속하는 제2화소전극(162)을 포함한다. 여기서, 제1 내지 제3화소전극(161, 162, 163)은 각각 서브-화소(sub-pixel)에 해당한다. 3개의 서브 화소전극(161, 162 163)이 모여 하나의 화소(pixel)를 형성한다.
제1화소열(R1)과 제2화소열(R2)은 게이트선(121)을 중심으로 구분되어 서로 마주하고 있으며, 제1화소열(R1)과 제2화소열(R2)은 동일한 게이트선(121)에 연결되어 있다. 제1화소열(R1)에 위치하는 제1화소전극(161) 및 제3화소전극(163)은 서로 인접하여 배치되어 있고, 제2화소열(R2)에 위치하는 제2화소전극(162)은 제1 및 제2화소전극(161, 163)과 실질적으로 삼각형 구조로 배열되도록 제1 및 제2화소전극(161, 163)과 인접하여 배치되어 있다. 그리고, 제1화소전극(161), 제2화소전극(162) 및 제3화소전극(163)은 서로 다른 데이터 배선에 연결되어 있다. 더욱 구체적으로, 제1화소전극(161)과 제3화소전극(163)은 게이트선(121)의 연장방향으로 서로 인접하여 배치되어 있다. 그리고, 제1화소전극(161)과 제3화소전극(163)은 게이트선(121)의 일측에 위치하고 있으며, 제2화소전극(162)은 게이트선(121)의 타측에 위치하여 게이트선(121)을 중심으로 제1화소전극(161) 및 제3화소전극(163) 각각의 일부와 마주하도록 배치되어 있다.
이렇게 배치된 제1 내지 제3화소전극(161, 162, 163)은 서로 다른 데이터선(141a, 141b)에 연결되어 있다. 그리고, 동일한 게이트선(121)에 연결되어 있다. 구체적으로, 제1화소전극(161)은 게이트 배선(121, 122) 및 제1데이터 배선(141a, 142a, 143a)에 연결되어 있고, 제2화소전극(162)은 게이트 배선(121, 122) 및 제2데이터 배선(141b, 142b, 143b)에 연결되어 있으며, 제3화소전극(163)은 게이트 배선(121, 122) 및 다른 데이터 배선에 연결되어 있다. 즉, 제1화소전극(161)은 제1박막트랜지스터(T1)로부터 전압을 인가 받고, 제2화소전극(162)은 제2박막트랜지스 터(T2)로부터 전압을 인가 받으며, 제3화소전극(163)은 다른 박막트랜지스터로부터 전압을 전달 받는다. 그리고, 하나의 게이트선(121)에 연결된 제1화소열(R1)과 제2화소열(R2)은 동시에 온(ON) 된다.
한편, 다른 실시예로, 화소전극(161, 162, 163)에는 화소전극 절개패턴(미도시)이 형성되어 있을 수 있다. 화소전극 절개패턴(미도시)은 공통전극(251)에 마련될 수 있는 공통전극 절개패턴(미도시)과 함께 액정층(300)을 다수의 도메인으로 분할하기 위해 형성되어 있는 것이다.
이하, 컬러필터 기판(200)에 대하여 도3 및 도4를 참조하여 설명한다. 컬러필터 기판(200)을 보면 제2절연기판(211) 위에 블랙매트릭스(221)가 형성되어 있다. 블랙매트릭스(221)는 일반적으로 적색, 녹색 및 청색 필터 사이를 구분하며, 박막트랜지스터 기판(100)에 위치하는 박막트랜지스터(T1, T2)로의 직접적인 광조사를 차단하는 역할을 한다. 블랙매트릭스(221)는 통상 검은색 안료가 첨가된 감광성 유기물질로 이루어져 있다. 상기 검은색 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용한다.
컬러필터(231)는 블랙매트릭스(221)를 경계로 하여 형성되어 있으며, 각각 적색, 녹색 및 청색을 가지는 3개의 서브층(231a, 231b, 231c)을 포함한다. 컬러필터(231)는 백라이트 유닛(도시하지 않음)으로부터 조사되어 액정층(300)을 통과한 빛에 색상을 부여하는 역할을 한다. 컬러필터(231)는 통상 감광성 유기물질로 이루어져 있다. 3개의 서브층(231a, 231b, 231c)은, 도1 및 4에 도시된 바와 같이, 각각 제1 내지 제3화소전극(161, 162, 163)에 대응하도록 배치되어 있다. 즉, 델 타(Delta) 구조를 이루도록 서로 다른 색의 서브층(231a, 231b, 231c)이 마련되어 있다.
컬러필터(231)와 블랙매트릭스(221) 상에는 오버 코트층(241)이 형성되어 있다. 오버 코트층(241)은 유기물질로 이루어져 있으며, 평탄한 표면을 제공한다.
오버 코트층(241) 상에는 공통전극(251)이 형성되어 있다. 공통전극(251)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 공통전극(251)은 박막트랜지스터 기판의 화소전극(161, 162, 163)과 함께 액정층(300)에 직접 전압을 인가한다.
한편 다른 실시예로, 공통전극(251)에는 화소전극 절개패턴과 함께 액정층(300)을 복수의 도메인으로 구분하는 공통전극 절개패턴(미도시)이 형성되어 있을 수 있다.
이하, 본 발명의 제1실시예에 따른 액정표시장치의 구동방법 및 효과에 대하여 설명한다.
(n-1)번 째 게이트선(121)에 게이트 온 전압이 공급되면, 여기에 연결되어 있는 박막트랜지스터(T1, T2)가 온(ON) 된다. 이에 따라 (n-1)번 째 게이트선(121)에 연결되어 있는 제1 및 제2화소열(R1, R2)의 화소전극(161, 162, 163)이 모두 온(ON) 된다. 즉, 하나의 화소(pixel)를 이루는 3개의 서브 화소가 하나의 게이트선(121)의 온(ON)에 의하여 화소(pixel) 표시가 완성되게 된다. 그리고, 데이터선(141a, 141b)은 제1 내지 제3화소전극(161, 162, 163)에 해당하는 데이터 전압을 게이트선(121)의 구동에 맞추어 공급한다. 이어, (n)번 째 게이트선에 게이트 온 전압이 공급되면 다른 화소(pixel) 표시가 완성된다. 즉, 하나의 게이트선에 게이트 온 전압이 공급되어 하나의 독립된 화소 표시가 완성되게 된다.
종래의 델타 셀 구조에서는 2번의 게이트 온 신호에 의하여 하나의 화소 표시가 완성되었으나, 본 발명에 따르는 델타셀 구조는 한번의 게이트 온 신호로써 하나의 화소 표시가 완성된다. 이에 따라, 종래의 델타 셀 구조에 비하여 게이트 온 시간(Gate On Time)이 감소되어 고속 구동에 무리가 없게 된다. 120Hz 구동(동화상 응답시간 향상을 위한 고속구동)도 가능하게 된다. 그리고, 델타 구조의 특징인 청색, 녹색 및 적색의 혼색 우수성이 유지되어 부드러운 고화질의 화상 구현이 가능하다. 즉, HD급(1366*768) 또는 Full HD(1920*1080)의 해상도에서도 120Hz의 고속구동이 가능하게 된다.
이하, 도5 및 도6을 참조하여, 본 발명의 제2실시예에 대하여 설명하도록 한다. 제2실시예에서는 제1실시예와 구별되는 특징만을 발췌하여 설명하도록 하며, 설명이 생략되거나 요약된 부분은 제1실시예 또는 공지의 기술에 따른다. 그리고, 설명의 편의를 위하여 동일한 구성요소에 대하여는 동일한 도면번호를 부여하여 설명하도록 한다.
제2실시예는 고속구동이 가능한 스트라이프 셀(stripe cell) 구조를 나타낸 것이다.
도5에 도시된 바와 같이, 하나의 게이트선(121)은 분지되어 제1서브 게이트선(121a)과 제2서브 게이트선(121b)을 포함한다. 제1서브 게이트선(121a)은 제1화소전극(161)에 인접하여 배치되며, 제2서브 게이트선(121b)은 제2화소전극(162)에 인접하여 배치된다. 그리고, 제1서브 게이트선(121a)에는 제1화소열(R1)이 연결되고, 제2서브 게이트선(121b)에는 제2화소열(R2)이 연결되어 있다.
제1데이터선(141a)과 제2데이터선(141b)은 절곡되어 있지 않고, 직선을 이루고 있다. 제1데이터선(141a)과 제2데이터선(141b)은 화소전극(161, 162)을 사이에 두고 서로 이격되어 배치되어 있다.
제1화소열(R1)에 위치하는 제1화소전극(161)과 제2화소열(R2)에 위치하는 제2화소전극(162)은 제1 및 제2데이터선(141a, 141b)를 따라 일렬로 배치되어 있다. 제1 및 제2화소전극(161, 162)은 제1서브 게이트선(121a)과 제2서브 게이트선(121b)에 각각 연결되어 동일한 게이트 온 전압을 인가 받게 된다. 제1화소전극(161)은 제1서브 게이트선(121a)과 제1데이터선(141a)을 포함하는 제1박막트랜지스터(T1)에 연결되어 전압을 인가 받고, 제2화소전극(162)은 제2서브 게이트선(121b)과 제2데이터선(141b)을 포함하는 제2박막트랜지스터(T2)에 연결되어 전압을 인가 받는다. 본 발명의 스트라이프(stripe) 구조에서는 게이트선(121)의 연장방향을 따라 상호 인접한 3개의 화소전극이 하나의 화소를 이룬다.
컬러필터(231)는, 도5 및 도6에 도시된 바와 같이, 스트라이프(stripe) 구조로 배치되어 있다. 즉, 동일한 색상의 서브층(231a, 231b, 231c)은 각각 제1 및 제2데이터선(141a, 141b)을 따라 연장되어 있다. 그리고, 서로 다른 색상의 3개의 서브층(231a, 231b, 231c)은 게이트선(121)을 따라 배치되어 있다.
종래의 스트라이프 셀 구조에서는 QXGA급(2732*1536) 이상의 고속 구동시 게이트 온 시간(Gate On Time)이 줄어 들어 과부하가 발생하여 구동이 어려운 문제 점이 있었다. 그러나, 본 발명에 스트라이프 셀(stripe cell) 구조는 두개의 게이트선을 묶어 하나의 게이트 온 전압이 동시에 인가되도록 하였다. 이와 함께, 데이터선을 두배로 늘리고 제1 및 제2화소열(R1, R2)에 위치하는 각각의 화소전극이 서로 다른 데이터선에 연결되도록 함으로써, 하나의 게이트 온 전압 인가시 화소 표시가 완성되도록 제작하였다. 이에 따라, 게이트 온 시간(Gate On Time)이 늘어나, QXGA급(2732*1536) 이상에서도 안정적 구동이 가능하다.
비록 본발명의 몇몇 실시예들이 도시되고 설명되었지만, 본발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이 본 발명에 따르면고속 구동 및 고화질의 구현이 가능한 박막트랜지스터 기판과 이를 포함하는 액정표시장치가 제공된다.

Claims (21)

  1. 제1절연기판과;
    상기 제1절연기판 상에 형성되어 있는 게이트선과;
    상기 게이트선과 절연 교차하여 화소영역을 정의하는 제1데이터선 및 제2데이터선과;
    상기 화소영역에 형성되어 있는 화소전극을 포함하며,
    상기 화소전극은 상기 게이트선 및 상기 제1데이터선과 연결되어 상기 게이트선의 일측에 형성되어 있는 제1화소전극과, 상기 게이트선 및 상기 제2데이터선과 연결되어 상기 게이트선의 타측에 형성되어 있는 제2화소전극을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서,
    상기 화소전극은 상기 게이트선의 연장방향으로 상기 제1화소전극에 인접하여 위치하는 제3화소전극을 더 포함하며,
    상기 제2화소전극은 상기 게이트선을 중심으로 상기 제1화소전극 및 상기 제3화소전극 각각의 일부와 마주하도록 배치되어 있는 것을 특징으로 하는 액정표시장치.
  3. 제2항에 있어서,
    상기 제3화소전극은 상기 제1화소전극 및 상기 제2화소전극과 동일한 게이트선에 연결되어 있고, 서로 다른 데이터선에 연결되어 있는 것을 특징으로 하는 액정표시장치.
  4. 제3항에 있어서,
    상기 제1 및 제2데이터선은 상기 게이트선과 실질적으로 수직하게 마련된 제1부분과, 상기 게이트선과 실질적으로 평행하게 마련된 제2부분을 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제4항에 있어서,
    상기 제2부분은 상기 게이트선과 중첩되지 않도록 배치되어 있는 것을 특징으로 하는 액정표시장치.
  6. 제5항에 있어서,
    상기 제1 및 제2데이터선과 상기 게이트선의 교차지점에 위치하는 제1박막트랜지스터와 제1박막트랜지스터를 더 포함하며,
    상기 제1화소전극은 상기 제1박막트랜지스터로부터 전압을 전달 받고, 상기 제2화소전극은 상기 제2박막트랜지스터로부터 전압을 전달 받는 것을 특징으로 하는 액정표시장치.
  7. 제2항에 있어서,
    상기 제1절연기판과 대향 배치되는 제2절연기판을 더 포함하며,
    상기 제2절연기판에는 컬러필터가 마련되어 있고,
    상기 컬러필터는 상기 제1 내지 제3화소전극에 각각 대응하는 서로 다른 색의 제1 내지 제3서브층을 포함하고, 제1 내지 제3서브층은 델타(Delta) 구조로 마련된 것을 특징으로 하는 액정표시장치.
  8. 제1항에 있어서,
    상기 게이트선은 분지되어 상기 제1화소전극에 인접하는 제1서브 게이트선과, 상기 제2화소전극에 인접하는 제2서브 게이트선을 포함하는 것을 특징으로 하는 액정표시장치.
  9. 제8항에 있어서,
    상기 제1화소전극과 상기 제2화소전극은 상기 제1 및 제2데이터선과 나란히 일렬로 배치되어 있는 것을 특징으로 하는 액정표시장치.
  10. 제9항에 있어서,
    상기 제1화소전극은 상기 제1서브 게이트선에 연결되어 있고,
    상기 제2화소전극은 상기 제2서브 게이트선에 연결되어 있는 것을 특징으로 하는 액정표시장치.
  11. 제10항에 있어서,
    상기 제1서브 게이트선과 상기 제1데이터선의 교차지점에 마련된 제1박막트랜지스터와, 상기 제2서브 게이트선과 상기 제2데이터선의 교차지점에 마련된 제2박막트랜지스터를 더 포함하며,
    상기 제1화소전극은 상기 제1박막트랜지스터로부터 전압을 전달 받고, 상기 제2화소전극은 상기 제2박막트랜지스터로부터 전압을 전달 받는 것을 특징으로 하는 액정표시장치.
  12. 제9항에 있어서,
    상기 제1절연기판과 대향 배치되는 제2절연기판을 더 포함하며,
    상기 제2절연기판에는 컬러필터가 마련되어 있고,
    동일한 색의 상기 컬러필터는 상기 제1데이터선을 따라 연장되어 있는 스트라이프(Stripe) 구조로 마련된 것을 특징으로 하는 액정표시장치.
  13. 제6항 또는 제11항에 있어서,
    상기 제1화소전극과 상기 제2화소전극은 동시에 온(ON) 되는 것을 특징으로 하는 액정표시장치.
  14. 제13항에 있어서,
    상기 제1화소전극과 상기 제2화소전극은 상기 제1데이터선과 상기 제2데이터선 사이에 배치되어 있는 것을 특징으로 하는 액정표시장치.
  15. 절연기판과;
    상기 절연기판 상에 형성되어 있는 복수의 게이트선과;
    상기 게이트선과 절연 교차하는 복수의 데이터선과;
    상기 복수의 게이트선을 중심으로 서로 마주하고 있으며, 동일한 게이트선에 연결되어 있는 제1화소열 및 제2화소열을 포함하며,
    상기 제1화소열과 상기 제2화소열은 복수의 화소전극을 포함하고,
    상기 복수의 화소전극은 서로 다른 데이터선에 연결되어 있는 것을 특징으로 하는 액정표시장치.
  16. 제15항에 있어서,
    상기 제1화소열과 상기 제2화소열은 동시에 온(ON) 되는 것을 특징으로 하는 액정표시장치.
  17. 제16항에 있어서,
    상기 복수의 화소전극은 상기 제1화소열에 위치하며 상호 인접한 제1 및 제3화소전극과, 상기 제2화소열에 위치하며 상기 제1 및 제2 화소전극과 인접하는 제 2화소전극을 포함하며,
    상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극은 실질적으로 삼각형 구조로 배열되어 있는 것을 특징으로 하는 액정표시장치.
  18. 제16항에 있어서,
    상기 복수의 화소전극은 상기 제1화소열에 위치하는 제1화소전극과, 상기 제2화소열에 위치하는 제2화소전극을 포함하며,
    상기 제1화소전극과 상기 제2화소전극은 상기 데이터선을 따라 일렬로 배치되어 있는 것을 특징으로 하는 액정표시장치.
  19. 절연기판과;
    상기 절연기판 상에 형성되어 있는 게이트선과;
    상기 게이트선과 절연 교차하여 화소영역을 정의하는 제1데이터선 및 제2데이터선과;
    상기 화소영역에 형성되어 있는 화소전극을 포함하며,
    상기 화소전극은 상기 게이트선 및 상기 제1데이터선과 연결되어 상기 게이트선의 일측에 형성되어 있는 제1화소전극과, 상기 게이트선 및 상기 제2데이터선과 연결되어 상기 게이트선의 타측에 형성되어 있는 제2화소전극을 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
  20. 제19항에 있어서,
    상기 화소전극은 상기 게이트선의 연장방향으로 상기 제1화소전극에 인접하여 위치하는 제3화소전극을 더 포함하며,
    상기 제2화소전극은 상기 게이트선을 중심으로 상기 제1화소전극 및 상기 제3화소전극 각각의 일부와 마주하도록 배치되어 있는 것을 특징으로 하는 박막트랜지스터 기판.
  21. 제19항에 있어서,
    상기 게이트선은 분지되어 상기 제1화소전극에 인접하는 제1서브 게이트선과, 상기 제2화소전극에 인접하는 제2서브 게이트선을 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
KR1020060083672A 2006-08-31 2006-08-31 박막트랜지스터 기판과 이를 포함하는 액정표시장치 Withdrawn KR20080020320A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083672A KR20080020320A (ko) 2006-08-31 2006-08-31 박막트랜지스터 기판과 이를 포함하는 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083672A KR20080020320A (ko) 2006-08-31 2006-08-31 박막트랜지스터 기판과 이를 포함하는 액정표시장치

Publications (1)

Publication Number Publication Date
KR20080020320A true KR20080020320A (ko) 2008-03-05

Family

ID=39395360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083672A Withdrawn KR20080020320A (ko) 2006-08-31 2006-08-31 박막트랜지스터 기판과 이를 포함하는 액정표시장치

Country Status (1)

Country Link
KR (1) KR20080020320A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12175927B2 (en) 2012-03-06 2024-12-24 Samsung Display Co., Ltd. Pixel arrangement structure for organic light emitting diode display
US12324335B2 (en) 2012-03-06 2025-06-03 Samsung Display Co., Ltd. Pixel arrangement structure for organic light emitting display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12175927B2 (en) 2012-03-06 2024-12-24 Samsung Display Co., Ltd. Pixel arrangement structure for organic light emitting diode display
US12183272B2 (en) 2012-03-06 2024-12-31 Samsung Display Co., Ltd. Pixel arrangement structure for organic light emitting diode display
US12266298B2 (en) 2012-03-06 2025-04-01 Samsung Display Co., Ltd. Pixel arrangement structure for organic light emitting diode display
US12324335B2 (en) 2012-03-06 2025-06-03 Samsung Display Co., Ltd. Pixel arrangement structure for organic light emitting display device

Similar Documents

Publication Publication Date Title
JP4851696B2 (ja) 液晶表示装置
US6791633B2 (en) Liquid crystal display and manufacturing method of same
JP5148202B2 (ja) 液晶表示装置
KR101352113B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
TWI464882B (zh) 薄膜電晶體基板及其製造方法
US8704990B2 (en) Electro-optical display apparatus
US8736781B2 (en) Liquid crystal display device and method of driving the same
KR20150054555A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US6850303B2 (en) Liquid crystal display device having additional storage capacitance
KR20090092415A (ko) 표시 기판 및 이를 갖는 표시 장치
CN101013557B (zh) 有机发光二极管显示器
US20070296898A1 (en) Liquid Crystal Display
KR101385472B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
WO2010103676A1 (ja) アクティブマトリクス基板、表示パネル、表示装置、並びに電子機器
KR102098161B1 (ko) 액정표시장치용 어레이 기판
KR20080047788A (ko) 액정 표시 장치
KR20080025872A (ko) 액정표시장치
JP5016404B2 (ja) 表示基板及びこれを有する表示パネル
JP2007128094A (ja) 表示基板、これを具備する液晶表示パネル及び表示装置
KR100579190B1 (ko) 액정표시장치
KR20080020320A (ko) 박막트랜지스터 기판과 이를 포함하는 액정표시장치
KR102585533B1 (ko) 표시장치용 어레이 기판
WO2019153299A1 (zh) 一种显示屏及终端设备
US11003031B2 (en) Display apparatus
KR20120035364A (ko) 횡전계형 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060831

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid