[go: up one dir, main page]

KR100369748B1 - 매트릭스형 화상표시장치 - Google Patents

매트릭스형 화상표시장치 Download PDF

Info

Publication number
KR100369748B1
KR100369748B1 KR10-2000-0055278A KR20000055278A KR100369748B1 KR 100369748 B1 KR100369748 B1 KR 100369748B1 KR 20000055278 A KR20000055278 A KR 20000055278A KR 100369748 B1 KR100369748 B1 KR 100369748B1
Authority
KR
South Korea
Prior art keywords
signal line
line driver
driver circuit
signal
circuit
Prior art date
Application number
KR10-2000-0055278A
Other languages
English (en)
Other versions
KR20010039905A (ko
Inventor
쿠보타야스시
와시오하지메
마에다카즈히로
카인즈그래함에이.
브라운로우마이클제이.
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20010039905A publication Critical patent/KR20010039905A/ko
Application granted granted Critical
Publication of KR100369748B1 publication Critical patent/KR100369748B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)

Abstract

매트릭스형 화상표시장치는, 제어회로에서의 표시화상에 영향을 주지 않는 신호의 조합으로 NAND 게이트에 의해 생성된 초기화 신호를 사용하여, 주사신호선 구동회로 및 데이터신호선 구동회로에서의 모든 시프트 레지스터의 내부상태(시프트 레지스터에 포함되는 플립플롭의 출력)가 비액티브(inactive)되는 구조를 갖는다. 이에 의해, 전원 공급시 시프트 레지스터가 초기화되므로, 전원 공급시 부정상태 (indefinite state)를 방지할 수 있다. 따라서, 시프트 레지스터를 제어하는 신호(클록신호 등)를 선택적으로 입력함으로써, 신호선 부하의 과도한 증가를 방지할 수 있다. 결국, 화상표시장치의 안정된 동작을 이룰 수 있다. 또한, 제어회로를 내장한 외부 IC의 구동력 및 전원회로의 공급력을 증대시킬 필요가 없으므로, 외부 IC의 비용 및 소비전력을 줄일 수 있다.

Description

매트릭스형 화상표시장치{MATRIX TYPE IMAGE DISPLAY DEVICE}
본 발명은, 클록신호 등에 동기하여 디지털 신호를 전송하는 시프트 레지스터의 동작을 안정시키는 구성, 특히, 전원 공급시 내부상태가 불안정하게 되는 것에 의해 발생하는 동작이상을 방지하기 위한 구성을 포함하는 매트릭스형 화상표시장치에 관한 것이다.
본 발명은, 여러 가지의 화상표시장치를 대상으로 하지만, 여기서는, 특히, 액티브 매트릭스형의 액정표시장치를 예로 들어 설명한다. 그러나, 본 발명은, 이것에 한하지 않고, 같은 목적을 위한 다른 분야의 장치나 시스템에 대해서도 적용할 수 있다.
종래의 화상표시장치의 하나로서, 액티브 매트릭스 구동방식의 액정표시장치가 알려져 있다. 이 액정표시장치는, 도43에 나타낸 바와 같이, 화소어레이( 101), 주사신호선 구동회로(102), 데이터신호선 구동회로(103), 프리챠지회로(104), 제어회로(105)를 포함하고 있다.
화소어레이(101)는, 서로 교차하는 다수의 주사신호선(GL...)(GLj,GLj+1,...)과 다수의 데이터신호선(SL...)(SLi, SLi+1,...) 및 매트릭스상으로 배치된 화소(도43의 PIX)(101a)를 포함하고 있다. 화소(101a)는, 도5에 나타낸 바와 같이, 스위칭소자인 화소트랜지스터(SW)와, 액정커패시터(CL)을 포함하는 화소커패시터(CP) (필요에 따라서 보조커패시터 CS가 부가된다)을 포함하고 있다.
데이터신호선 구동회로(103)는, 클록신호(SCK)와 같은 제어신호에 동기하여, 입력된 화상신호 DAT(데이터)를 샘플링하고, 필요에 따라 증폭하며, 각 데이터신호선(SL)에 출력한다. 주사신호선 구동회로(102)는, 클록신호(GCK)와 같은 제어신호에 동기하여, 주사신호선(GL)을 순차 선택하고, 화소(101a) 내의 화소트랜지스터(SW)의 개폐를 제어하여, 각 데이터신호선(SL)에 출력된 화상신호 DAT를, 각 화소(101a)에 기입함과 동시에, 각 화소(101a)에 저장시킨다. 프리챠지회로(104)는, 데이터신호선(SL)으로의 화상신호의 출력을 보조하기 위해서 필요한 경우에 제공되는 회로이고, 데이터신호선 구동회로(103)로부터 데이터신호선(SL)으로 화상신호(DAT)를 출력하기 전에, 데이터신호선(SL)을 예비충전 시킨다.
그런데, 상기와 같은 종래의 액티브 매트릭스형 액정표시장치에 있어서는, 유리기판과 같은 투명 기판 위에 형성된 비정질실리콘 박막이, 화소트랜지스터(SW)의 재료로서 이용되고 있다. 또한, 주사신호선 구동회로(102)와 데이터신호선 구동회로(103)는, 각각 외부의 집적회로(IC)로 구성되어 있다.
이에 대하여, 최근에는, 화면 크기의 증대에 따르는 화소트랜지스터(SW)의구동력 향상, 구동 IC의 설치비용의 절감, 설치에 있어서의 신뢰성 문제를 해결하기 위해서, 화소어레이(101)와 구동회로(102,103)를 다결정실리콘 박막을 이용하여 모놀리식(monolithic)하게 제조하는 기술이 개발되어, 보고되고 있다. 더욱이, 화면 크기를 더욱 증대하고 비용을 더 절감하기 위하여, 유리의 왜곡점 온도(약 600 ℃)이하의 프로세스 온도로, 화소어레이(101)와 구동회로(102,103)를 유리기판상의 다결정실리콘 박막으로 형성하는 것도 시도되고 있다.
예컨대, 도44에 나타낸 액정표시장치는, 유리기판(107)위에 화소어레이(101), 주사신호선 구동회로(102) 및 데이터신호선 구동회로(103)가 탑재되고, 제어회로(105) 및 전원회로(106)가 이들에 접속되는 구성을 하고 있다.
다음으로, 데이터신호선 구동회로(103)의 구성에 관해서 설명한다. 데이터신호선 구동회로(103)에 관해서는, 입력되는 화상신호의 차이에 의해 점순차 구동방식과 선순차 구동방식이 알려져 있다. 일반적으로, 구동회로와 화소가 일체화된 다결정실리콘 TFT 패널에 있어서는, 그 회로구성의 간단함 때문에, 점순차 구동방식의 구동회로가 쓰이는 경우가 많다. 따라서, 여기서는 점순차 구동방식의 주사신호선 구동회로(102)와 데이터신호선 구동회로(103)에 대해서 설명한다.
점순차 구동방식의 데이터신호선 구동회로(103)는, 예컨대, 도45에 나타난 바와 같이, 클록신호(SCK) 및 반전클록신호(/SCK) (SCK의 반전신호)의 타이밍으로 스타트신호(SST)를 순차 전송하는 시프트 레지스터(111)를 포함하고 있다. 이 데이터신호선 구동회로(103)에서는, 시프트 레지스터(111)에 있는 2개의 인접하는 플립플롭(111a)의 출력펄스의 논리연산결과가, 예컨대, NAND 게이트(111c)에 의해 얻어지며, 버퍼회로(112)를 거친 NAND 게이트(111c)의 출력펄스는 샘플링스위치(113)의 제어신호로 공급된다. 샘플링스위치(113)는, 제어신호에 의해서 ON 되었을 때에, 입력화상신호(DAT)를 취합하여 데이터신호선 (SLn) (n=1,2,3,4, ...)에 출력한다.
단, NAND 게이트(111c)와 같은 논리연산회로는 필요한 경우에만 설치된다. 따라서, 논리연산이 불필요한 경우는, 플립플롭(11la)의 출력펄스에 의해 화상신호(DAT)가 샘플링된다.
주사신호선 구동회로(102)는, 도46에 나타낸 바와 같이, 클록신호(GCK)와 반전클록신호(/GCK)(GCK의 반전신호)의 타이밍으로 스타트신호(GST)를 순차 전송하는 시프트 레지스터(111)를 포함하고 있다. 이 주사신호선 구동회로(102)에서는, 시프트 레지스터(111)에 있는 2개의 인접하는 플립플롭(111a)의 출력신호의 논리연산결과가 예컨대 NAND 게이트(11lc)에 의해서 얻어지며, 주사신호가 얻어진다. 더 구체적으로는, NAND 게이트(111c)의 출력펄스와, 제어회로(105)로부터 공급되는 인에이블 신호(GEN)의 반전신호(/GEN)의 논리연산결과가 예컨대 NOR 게이트(114)에 의해 얻어지며, 그 결과는 주사신호로서 버퍼회로(115)를 경유하여 주사신호선(GLn) (n=1,2,3,4, ...)에 출력된다.
단, 논리연산이 불필요한 경우는, 플립플롭(11la)의 출력이 주사신호로서 이용된다.
이상과 같이, 데이터신호선 구동회로(103)와 주사신호선 구동회로(102)의 어느 경우에 있어서도, 펄스신호를 순차 전송하는 시프트 레지스터(111)가 이용되고있다. 이 시프트 레지스터(111)는, 복수의 플립플롭(111a)이 직렬로 접속된 구성으로 되어 있고, 도45 및 도46에 나타낸 바와 같이, 각각 클록신호(SCK)와 반전클록신호(/SCK) 및 클록신호(GCK)와 반전클록신호(/GCK)에 의해 구동된다.
도47에 도시한 플립플롭은, 1개의 인버터(121)와 2개의 클록트 인버터(122, 123)를 포함하고 있다. 2개의 클록트 인버터(122,123)에 입력되는 클록신호(CK) 및 반전클록신호(/CK)는, 각각 역위상의 관계로 되어 있다. 그리고, 인접하는 플립플롭에 있어서, 입력되는 클록신호는, 각각 역위상의 관계로 되어 있다. 이 타입의 플립플롭은, 일반적으로 D 플립플롭으로 호칭된다.
다른 데이터 신호선 구동회로(103)는, 예컨대, 도48에 도시한 바와 같이, 내부를 액티브 상태로 하는 세트 신호 및 비액티브(inactive) 상태로 하는 리세트 신호에 의해 구동되는 SR 플립플롭(11lb)으로 구성되어 있다.
SR 플립플롭(111b)에서는, 도48 및 도49에 도시한 바와 같이, 전단의 플립플롭(11lb)의 출력신호(G)가 제어하는 바에 따라 입력된 반전클록신호(/CK 또는 /SCK)가 세트신호로서 사용이고, 후단의 플립플롭(11lb)의 출력신호가 리세트신호 (RES)로서 사용된다. 그리고, 인접하는 플립플롭(111b)에는, 각각 역위상의 클록신호가 입력된다. 이 플립플롭(11lb)에서는, 반전클록신호(/SCK)가 반전클록신호 (/CK)로서 사용된다.
이 플립플롭(11lb)에서는, 액티브인 반전클록신호(/CK)가 출력신호(G)에 의해서 ON 되는 N채널 트랜지스터(131)를 경유하여 입력되면, P채널 트랜지스터(132)가 ON 되는 한편, N채널 트랜지스터(133,134)는 OFF 된다. 따라서, 이때, 전원레벨의 신호가 인버터(135, 136)를 경유하여 출력된다. 또한, 세트신호가 비액티브되고, 리세트신호(RES)가 활성화되면, N채널 트랜지스터(133,137)가 ON 되는 한편, P채널 트랜지스터(138)가 OFF 되기 때문에, 결국, 접지레벨의 신호가 인버터(135,136)를 경유하여 출력된다.
그런데, 전술한 데이터 신호선 구동회로(103)에 사용되고 있는 시프트 레지스터(111)(도45 및 도48 참조)에 있어서, 클록신호(SCK) 및 반전클록신호(/SCK)가 모든 플립플롭(11la,111b)에 입력되기 때문에, 클록신호선의 부하용량이 지극히 커진다. 이 때문에, 클록신호선을 구동하기 위한 제어회로(105)를 내장한 콘트롤러 IC 같은 외부 IC로서, 구동력이 큰 IC를 사용해야 하기 때문에, 비용의 상승뿐만 아니라, 소비전력의 증가도 초래하게 된다.
반면, 클록신호선의 부하용량을 작게 하기 위해서, 시프트 레지스터의 각 단(플립플롭)의 출력이 유효한(액티브 상태) 경우에만, 클록신호가 플립플롭에 입력되는 것과 같은 구성이, 일본국 공개 특허 공보 91-147598호 공보(공개일 1991년 6월24일)에 개시되어 있다. 더 구체적으로, 이 시프트 레지스터에서, 클록신호선과 각 플립플롭의 접속 또는 분리는, 각 플립플롭의 출력신호, 또는 복수의 인접한 플립플롭의 출력신호의 논리합 신호에 의해 제어된다.
그러나, 상기 구성에 있어서, 전원 공급시, 시프트 레지스터의 내부 노드의 최초 상태(전압레벨)는 어떠한 상태로도 될 수 있는 불안정 상태이기 때문에, 최악의 경우, 전원 공급시, 시프트 레지스터의 모든 내부노드가 액티브 상태로 되는 경우도 있다. 이 상태는, 시프트 레지스터를 초기화하기 위해서 비액티브에 해당하는신호가 시프트 레지스터 전체를 주사할 때까지 계속 된다.
이 상태에서는, 클록신호가 모든 플립플롭에 입력되기 때문에, 클록신호선의 부하용량은, 통상상태(normal condition) (클록신호가 입력되는 플립플롭의 수가 1개 또는 수 개로 제한되는 시프트 레지스터에 1개의 펄스신호가 주사되는 상태)에 비해 지극히 크다. 그리하여, 외부 IC가, 작은 부하용량에 대하여 최적화된 충분한 구동력을 가지고 있지 않은 경우, 클록신호선이 소정의 시간 내에 구동될 수 없고, 시프트 레지스터가 작동할 수 없는 경우가 발생할 수 있다.
전술한 바와 같이, 화소어레이와 구동회로가 동일 유리기판 위에 모놀리식으로 제조되는 구성(도44참조)에서는, 최근의 IC와 같이 소비전력을 절감시키고, 동작 속도를 증가시키기 위해, 구동회로의 입력전압(진폭)을 감소시키려는 경향이 있다. 또한, 입력 인터페이스를 간소화하기 위해서도, 입력전압의 진폭을 감소시킬 필요가 있다. 그러나, 구동회로 내에서는, 소정의 구동력을 얻기 위해서, 입력전압보다 높은 전압을 사용해야 한다. 이로 인해, 시프트 레지스터를 구성하는 각 플립플롭에 승압회로(레벨시프트회로)를 내장시켜, 입력전압을 승압시키고 있다.
여기서, 레벨시프트회로의 동작마진을 크게 하기 위해서, 전류구동형 레벨시프트회로를 사용하는 경우, 동작중 입력단의 트랜지스터는 항상 도통되어 있기 때문에, 정상전류가 흐르게 된다. 이로 인해, 시프트 레지스터의 다수의 노드가 액티브로 될 때에는, 소비전류가 대단히 커질 뿐만 아니라, 전압강하가 발생하게 되어, 이후의 동작에 에러가 발생할 염려가 있다.
따라서, 전원 공급시, 시프트 레지스터의 내부노드(각 플립플롭의 출력)를리세트할 필요가 있다. 그러나, 리세트신호를 외부에서 공급하려면, 구동회로가 설치되는 액정표시소자에 리세트신호를 입력하기 위한 단자수가 증가할 뿐 아니라, 제어회로(콘트롤러)의 부하도 커지게 된다.
본 발명의 목적은, 상기 리세트신호를 외부에서 입력하지 않고, 시프트 레지스터의 내부노드를 리세트할 수 있으며, 전력소비와 비용을 절감할 수 있고, 구동회로의 일부로서 시프트 레지스터를 포함한 매트릭스형 화상표시장치를 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명의 제1 매트릭스형 화상표시장치는, 매트릭스 상으로 정렬된 복수의 화소, 각 화소에 기입되는 화상데이터를 공급하기 위한 복수의 데이터 신호선, 상기 화소에 화상데이터가 기입되는 것을 제어하기 위한 복수의 주사신호선, 상기 데이터신호선을 구동하기 위한 데이터 신호선 구동회로, 상기 주사신호선을 구동하기 위한 주사신호선 구동회로, 상기 데이터신호선 구동회로와 주사신호선 구동회로 중 적어도 일방의 내부상태를 리세트하는 리세트수단, 및 상기 데이터신호선 구동회로와 주사신호선 구동회로의 일부인 시프트 레지스터를 포함하고 있다. 그리고, 이 매트릭스형 화상표시장치는 상기 리세트수단이, 통상구동 시에는 사용되지 않은 신호의 조합을 기초로, 상기 데이터신호선 구동회로와 주사신호선 구동회로 중 적어도 일방을 구성하는 시프트 레지스터의 내부상태를 리세트하기 위한 리세트신호를 생성하는 것을 특징으로 한다.
상기 구성에서, 리세트 수단은 상기와 같은 신호의 특정 조합을 기초로 리세트 신호를 생성하기 때문에, 이 리세트 신호를 이용하여 데이터 신호선 구동회로 및 주사신호선 구동회로에 제공된 시프트 레지스터가 리세트된다(내부노드가 비액티브 상태로 된다). 이에 의해, 전원투입시의 불안정상태를 방지할 수 있다. 또한, 리세트 신호를 발생시키기 위해서, 콘트롤러와 같은 외부제어회로에서 발생한 기존의 신호를 이용할 수 있다. 이에 의해, 상기 신호들을 입력하기 위한 입력단자의 후단에 리세트 수단이 제공되면, 리세트 신호용의 입력단자를 별도로 제공할 필요가 없다. 그러므로, 외부제어회로의 규모의 증대를 억제함과 동시에, 단자수의 증가도 억제할 수 있다.
상기 목적을 달성하기 위해, 본 발명의 제2 매트릭스형 화상표시장치는, 매트릭스 형태로 정렬된 복수의 화소, 각 화소에 기입되는 화상데이터를 공급하기 위한 복수의 데이터 신호선, 화상데이터의 상기 화소에의 기입을 제어하는 복수의 주사신호선, 상기 데이터신호선을 구동하기 위한 데이터신호선 구동회로, 상기 주사신호선을 구동하기 위한 주사신호선 구동회로, 상기 데이터신호선 구동회로와 상기 주사신호선 구동회로 중 적어도 일방의 내부상태를 리세트하는 리세트수단, 상기 데이터신호선 구동회로와 주사신호선 구동회로의 일부인 시프트 레지스터를 포함하고 있다. 또한, 상기 매트릭스형 화상표시장치는, 상기 리세트수단이, 표시화상에 영향을 미치지 않는 복수의 신호 조합을 기초로, 상기 데이터신호선 구동회로와 주사신호선 구동회로 중 적어도 일방을 구성하는 시프트 레지스터의 내부상태를 리세트하기 위한 리세트신호를 발생시키는 것을 특징으로 한다.
상기 구성에서, 표시화상에 영향을 미치지 않는 조합으로는, 예컨대, 귀선기간(flyback period)과 같은 화상표시기간 이외에 생기는 신호의 조합이나, 표시기간동안에도 표시에 사용되지 않은 회로에 관한 신호의 조합을 예로 들 수 있다. 이러한 조합에 의해서, 표시화상에 영향을 주지 않고, 시프트 레지스터의 내부상태를 리세트하는 것이 가능해져, 전원 공급시의 불안정상태를 방지할 수가 있다.
상기 목적을 달성하기 위해, 본 발명의 제3 매트릭스형 화상표시장치는, 단일 기판상에 매트릭스 형태로 형성된 복수의 화소, 각 화소에 기입되는 화상데이터를 공급하기 위한 복수의 데이터신호선, 화상데이터의 상기 화소로의 기입을 제어하는 복수의 주사신호선, 기판 외부에서 입력된 신호를 기초로 상기 데이터신호선을 구동하기 위한 데이터신호선 구동회로, 기판외부에서 입력된 신호를 기초로 상기 주사신호선을 구동하기 위한 주사신호선 구동회로, 기판외부에서 입력된 신호를 기초로, 상기 데이터신호선의 구동에 앞서 예비충전하는 프리챠지회로, 상기 데이터신호선 구동회로와 주사신호선 구동회로 중 적어도 일방의 내부상태를 리세트하는 리세트수단, 및 상기 데이터신호선 구동회로와 주사신호선 구동회로 중 일부인 시프트 레지스터를 포함하고 있다. 또한, 상기 매트릭스형 화상표시장치는, 상기 데이터신호선 구동회로, 주사신호선 구동회로 및 프리챠지회로 중 적어도 하나가, 상기 화소가 형성되는 기판 위에 형성되어 있고, 상기 기판상에 형성되어 있는 데이터신호선 구동회로, 주사신호선 구동회로와 프리챠지회로 중 적어도 어느 하나에 대하여 기판 외부에서 입력되는 복수의 신호의 조합을 기초로, 상기 데이터신호선 구동회로와 주사신호선 구동회로 중 적어도 일방을 구성하는 시프트 레지스터의 내부상태를 리세트하기 위한 리세트신호를 생성하는 것을 특징으로 한다.
상기 구성에 의하면, 기판상에 형성되어 있는 데이터신호선 구동회로, 주사신호선 구동회로 및 프리챠지회로 중 적어도 하나에 대하여 기판외부에서 입력되는 복수의 신호의 조합을 기초로, 상기 데이터신호선 구동회로와 주사신호선 구동회로 중 적어도 일방을 구성하는 시프트 레지스터의 내부상태를 리세트하기 위한 리세트신호가 생성된다.
따라서, 시프트 레지스터의 내부상태를 리세트하기 위해서, 기판외부에서 기판상의 회로(데이터신호선 구동회로, 주사신호선 구동회로 및 프리챠지회로)에 입력되는 신호와 독립하여, 리세트신호를 기판외부에서 기판상의 회로에 공급할 필요가 없게 된다. 따라서, 기판외부에서 기판상의 회로에 공급하는 신호수를 절감할 수 있다.
그 결과, 기판외부에서 기판상의 회로에 신호를 공급하기 위한 신호선의 개수를 절감할 수 있으므로, 비용의 절감이나 소형화를 꾀할 수 있다. 또한, 기판외부에서 기판상의 회로에 신호를 공급하는 외부 IC의 구동력 및 전원공급회로의 공급능력을 증대시킬 필요가 없기 때문에, 결과적으로 외부 IC의 비용 절감이나 소비전력의 절감을 꾀할 수 있다.
또한, 제3 매트릭스형 화상표시장치에는, 데이터신호선 구동회로, 주사신호선 구동회로 및 프리챠지회로 중 적어도 하나가, 상기 화소가 형성되는 기판상에 형성되어 있기 때문에, 데이터신호선 구동회로, 주사신호선 구동회로 및 프리챠지회로 중 적어도 하나가, 화소가 형성되는 동일 기판위에 단일 프로세스로 형성될 수 있다.
상기 목적을 달성하기 위해서, 본 발명의 제4 매트릭스형 화상표시장치는, 단일 기판상에 매트릭스 상으로 형성된 복수의 화소, 각 화소에 기입되는 화상데이터를 공급하는 복수의 데이터신호선, 화상데이터의 상기 화소로의 기입을 제어하는 복수의 주사신호선, 기판 외부에서 입력된 신호를 기초로 상기 데이터신호선을 구동하기 위한 데이터신호선 구동회로, 기판외부에서 입력된 신호를 기초로 상기주사신호선을 구동하기 위한 주사신호선 구동회로, 상기 데이터신호선 구동회로와 주사신호선 구동회로 중 적어도 일방의 내부상태를 리세트하는 리세트수단, 상기 데이터신호선 구동회로와 주사신호선 구동회로의 일부인 시프트 레지스터를 포함한다. 또한, 상기 매트릭스형 화상표시장치에 있어서, 상기 데이터신호선 구동회로 및 상기주사신호선 구동회로 중 적어도 일방이, 상기 화소가 형성되는 기판위에 형성되어 있고, 상기 리세트수단은, 상기 기판상에 형성되어 있는 데이터신호선 구동회로 및 주사신호선 구동회로 중 적어도 일방에 대하여 기판외부에서 입력되는 복수의 신호의 조합을 기초로, 상기 데이터신호선 구동회로 및 주사신호선 구동회로 중 적어도 일방을 구성하는 시프트 레지스터의 내부상태를 리세트하기 위한 리세트신호를 생성하는 것을 특징으로 한다.
상기 구성에 의하면, 기판상에 형성되어 있는 데이터신호선 구동회로 및 주사신호선 구동회로 중 적어도 일방에 대하여 기판 외부에서 입력되는 복수의 신호의 조합을 기초로, 상기 데이터신호선 구동회로 및 주사신호선 구동회로 중 적어도 일방을 구성하는 시프트 레지스터의 내부상태를 리세트하기 위한 리세트신호가 생성된다. 그러므로, 시프트 레지스터의 내부상태를 리세트하기 위해서, 기판 외부에서 기판상의 회로(데이터신호선 구동회로 및 주사신호선 구동회로)에 입력되는 신호와 독립하여, 리세트신호를 기판 외부에서 기판상의 회로에 공급하는 것이 불필요하게 된다. 따라서, 기판외부에서 기판상의 회로에 공급하는 신호수를 절감할 수 있다.
그 결과, 기판 외부에서 기판상의 회로에 신호를 공급하기 위한 신호선의 개수를 절감할 수 있으므로 비용의 절감이나 소형화를 꾀할 수 있다. 또한, 기판 외부에서 기판상의 회로에 신호를 공급하는 외부 IC의 구동력 및 전원공급회로의 공급능력을 증대시킬 필요가 없기 때문에, 외부 IC의 저비용화나 소비전력의 절감을 꾀할 수 있다.
또한, 제4의 매트릭스형 화상표시장치에서는, 상기 데이터신호선 구동회로 및 주사신호선 구동회로 중 적어도 일방이, 상기 화소가 형성되는 기판위에 형성되어 있기 때문에, 데이터신호선 구동회로 및 주사신호선 구동회로 중 적어도 일방을, 화소가 형성되는 기판상에 단일 프로세스에 의해 형성하는 것이 가능하다.
또한, 상기 제1 내지 제4 매트릭스형 화상표시장치에서의 리세트수단은, 복수의 신호의 극성을 데이터신호선 구동회로 또는 주사신호선 구동회로에 대응하도록 변환시키고, 복수의 신호에 기초해서 리세트신호를 생성하는 연산소자와 일정 레벨로 바이어스하는 저항 또는 커패시터로 구성될 수 있다.
상기 목적을 달성하기 위해서, 본 발명의 제5 매트릭스형 화상표시장치의 특징은, 상기 리세트수단이, 상기 데이터신호선 구동회로 및 주사신호선 구동회로 중 적어도 일방을 구성하는 시프트 레지스터의 내부노드를 리세트하기 위해서, 상기 내부노드에 부가된 커패시터라는 것이다.
이 구성은, 전원 공급시 커패시터를 이용하여 시프트 레지스터가 초기화(리세트)되기 때문에, 초기화를 위한 스위치가 불필요하고, 따라서 회로규모를 작게 할 수 있다. 또한, 초기화 스위치를 구동하기 위한 신호를 생성할 필요가 없으므로 회로구성이 단순하게 된다.
상기 목적을 달성하기 위해서, 본 발명의 제6 매트릭스형 화상표시장치의 특징은, 상기 리세트수단이, 상기 데이터신호선 구동회로 및 주사신호선 구동회로 중 적어도 일방을 구성하는 시프트 레지스터의 내부노드를 리세트하기 위해서, 상기 내부노드에 부가된 저항이라는 점이다.
이 구성은, 전원 공급시 저항을 이용하여 시프트 레지스터가 초기화(리세트)되기 때문에, 초기화를 위한 스위치가 불필요하고, 따라서 회로규모를 작게 할 수 있다. 또한, 초기화 스위치를 구동하기 위한 신호를 생성할 필요가 없으므로 회로구성이 단순하게 된다.
본 발명의 그 외의 다른 목적과 특징 및 장점은, 첨부도면을 참조하여 이하 계속되는 설명에 의해서 충분히 이해될 수 있다.
도1은 본 발명의 제1 실시예 및 제5 실시예에 따른 화상표시장치의 제1 실시예의 구성을 나타내는 블록도이다.
도2는 본 발명의 제1 실시예 및 제5 실시예에 따른 화상표시장치의 제2 실시예의 구성을 나타내는 블록도이다.
도3은 본 발명의 제1 실시예 및 제5 실시예에 따른 화상표시장치의 제3 실시예의 구성을 나타내는 블록도이다.
도4는 본 발명의 제1 실시예 및 제5 실시예에 따른 화상표시장치의 제4 실시예의 구성을 나타내는 블록도이다.
도5는 상기 각각의 화상표시장치가 액티브 매트릭스형 액정표시장치인 경우의 화소의 구성을 나타내는 회로도이다.
도6은 상기 각각의 화상표시장치에 제공된 프리챠지회로의 구성을 나타내는 회로도이다.
도7은 상기 각각의 화상표시장치에 제공된 데이터신호선 구동회로의 구성을 나타내는 회로도이다.
도8은 상기 데이터신호선 구동회로에 내장되는 시프트 레지스터를 구성하는D 플립플롭의 구성을 나타내는 회로도이다.
도9는 상기 각각의 화상표시장치에 제공된 주사신호선 구동회로의 구성을 나타내는 회로도이다.
도10은 상기 각각의 화상표시장치에 제공된 데이터신호선 구동회로의 다른 구성을 나타내는 회로도이다.
도11은 상기 주사신호선 구동회로, 데이터신호선 구동회로 및 프리챠지 회로를 포함하는 구동 시스템의 동작을 나타내는 타이밍도이다.
도12는 상기 주사신호선 구동회로에 공급되는 인에이블신호 및 상기 프리챠지회로에 공급되는 프리챠지 제어신호를 기초로 리세트신호를 생성하는 경우의 상기 구동 시스템의 동작을 나타내는 타이밍도이다.
도13은 상기 데이터신호선 구동회로에 공급되는 스타트신호 및 상기 프리챠지 제어신호를 기초로 리세트신호를 생성하는 경우의 상기 구동 시스템의 동작을 나타내는 타이밍도이다.
도14는 상기 주사신호선 구동회로에 공급되는 스타트신호 및 상기 프리챠지제어신호를 기초로 리세트신호를 생성하는 경우의 상기 구동 시스템의 동작을 나타내는 타이밍도이다.
도15는 상기 양 구동회로 각각에 공급되는 2개의 스타트신호를 기초로 리세트신호를 생성하는 경우의 상기 구동 시스템의 동작을 나타내는 타이밍도이다.
도16은 상기 인에이블신호 및 상기 프리챠지 제어신호를 기초로 리세트신호를 생성하는 경우에 통상의 표시동작을 중단하여 리세트할 때의 상기 구동 시스템의 동작을 나타내는 타이밍도이다.
도17은 화면의 상하부분에 사이드블랙(side black) 부분이 표시되는 표시모드의 표시화면예를 나타내는 설명도이다.
도18은 상기 표시모드에서의 상기 구동 시스템의 동작을 나타내는 타이밍도이다.
도19는 본 발명의 제 2 실시예 의한 화상표시장치의 구성을 나타내는 블록도이다.
도20은 도19의 화상표시장치에 설치된 데이터신호선 구동회로의 구성을 나타내는 회로도이다.
도21은 도20의 데이터신호선 구동회로에 내장되는 시프트 레지스터를 구성하는 RS 플립플롭의 구성을 나타내는 회로도이다.
도22는 도20의 데이터신호선 구동회로에 내장되는 시프트 레지스터를 구성하는 RS 플립플롭의 다른 구성을 나타내는 회로도이다.
도23은 본 발명의 제3 실시예에 의한 화상표시장치의 구성을 나타내는 블록도이다.
도24는 도23의 화상표시장치에 설치된 데이터신호선 구동회로의 구성을 나타내는 회로도이다.
도25는 도24의 데이터신호선 구동회로에 내장되는 시프트 레지스터를 구성하는 RS 플립플롭의 구성을 나타내는 회로도이다.
도26은 본 발명의 제4 실시예에 의한 화상표시장치의 구성을 나타내는 블록도이다.
도27은 도26의 화상표시장치에 설치된 데이터신호선 구동회로의 구성을 나타내는 회로도이다.
도28은 도27의 데이터신호선 구동회로의 시프트 레지스터를 구성하는 D 플립플롭의 구성을 나타내는 회로도이다.
도29는 도27의 데이터신호선 구동회로의 시프트 레지스터를 구성하는 D 플립플롭의 다른 구성을 나타내는 회로도이다.
도30은, 도26의 화상표시장치에 설치된 데이터신호선 구동회로의 다른 구성을 나타내는 회로도이다.
도31은 도27의 데이터신호선 구동회로에 내장되는 시프트 레지스터를 구성하는 RS 플립플롭의 구성을 나타내는 회로도이다.
도32는 도27의 데이터신호선 구동회로에 내장되는 시프트 레지스터를 구성하는 RS형 플립플롭의 다른 구성을 나타내는 회로도이다.
도33은 도27의 데이터신호선 구동회로에 내장되는 시프트 레지스터를 구성하는 RS 플립플롭의 다른 구성을 나타내는 회로도이다.
도34는 본 발명의 제5 실시예에 따라 화상표시장치에 설치된 데이터신호선 구동회로의 구성을 나타내는 회로도이다.
도35는 본 발명의 제5 실시예에 따라 화상표시장치에 설치된 데이터신호선 구동회로의 다른 구성을 나타내는 회로도이다.
도36은 본 발명의 제5 실시예에 따라 화상표시장치에 설치된 데이터신호선구동회로의 다른 구성을 나타내는 회로도이다.
도37은 도36의 데이터신호선 구동회로에서 시프트 레지스터의 D 플립플롭 대신 설치되는 RS 플립플롭의 구성을 나타내는 회로도이다.
도38은 도36의 데이터신호선 구동회로에서 시프트 레지스터의 플립플롭에 내장되는 레벨시프트회로의 구성을 나타내는 회로도이다.
도39는 도36의 데이터신호선 구동회로에서 시프트 레지스터의 플립플롭에 내장되는 레벨시프트회로의 다른 구성을 나타내는 회로도이다.
도40은 본 발명의 제6 실시예에 의한 화상표시장치의 구성을 나타내는 블록도이다.
도41은, 도40의 화상표시장치를 구성하는 다결정 실리콘 박막 트랜지스터의 구조를 나타내는 단면도이다.
도42a 내지 도42k는, 도41의 다결정실리콘 박막 트랜지스터의 제조공정에서의 각 단계의 구조를 나타내는 단면도이다.
도43은 종래의 화상표시장치의 구성을 나타내는 블록도이다.
도44는 종래의 화상표시장치의 다른 구성을 나타내는 블록도이다.
도45는 도43 및 도44의 화상표시장치에 설치되는 데이터신호선 구동회로의 구성을 나타내는 회로도이다.
도46은 도43 및 도44의 화상표시장치에 설치되는 주사신호선 구동회로의 구성을 나타내는 회로도이다.
도47은 도45의 데이터신호선 구동회로의 시프트 레지스터를 구성하는 D 플립플롭의 구성을 나타내는 회로도이다.
도48은 도43 및 도44의 화상표시장치에 설치되는 데이터신호선 구동회로의 다른 구성을 나타내는 회로도이다.
도49는 도48의 데이터신호선 구동회로의 시프트 레지스터를 구성하는 RS 플립플롭의 구성을 나타내는 회로도이다.
(제1 실시예)
이하, 도1 내지 18을 참조하여 본 발명의 제1 실시예를 설명한다. 본 실시예에서, 종래의 화상표시장치와 동일한 기능을 갖는 소자는 동일 부호로 표시된다.
도1 내지 4에 도시된 바와 같이, 본 실시예의 화상표시장치는, 주사 신호선 구동회로(이하 주사선 드라이버로 표기)(2), 데이터 신호선 구동회로(이하 데이터선 드라이버로 표기)(3), 프리챠지 회로(4) 및 제어회로(5)를 포함한다.
화소 어레이(1)는, 서로 교차하는 복수의 주사 신호선(GL)(GLj, GLj+1, ...) 및 데이터 신호선(SL)(SLj, SLj+1, ...)을 포함한다. 화소(1a)는 인접한 2개의 주사신호선(GL) 및 인접한 2개의 데이터 신호선(SL)으로 둘러싸인 영역에서 형성된다.
본 화상표시장치가 액티브 매트릭스형 액정표시장치일 때, 도5에 도시된 바와 같이, 상기 화소(1a)는, 주사신호선(GL)의 제어하에 데이터 신호선(SL)에 의해 공급되는 화상신호(DAT)(화상 데이터)를 화소커패시터(CP)(화소)에 기입하는 액티브 스위칭 소자인 전계효과 트랜지스터, 및 액정커패시터(CL)을 포함하는 화소커패시터 (CP)(필요에 따라 보조커패시터(CS)이 부가됨)로 형성된다. 상기 화소(1a)에서, 화소커패시터(CP)의 전극 중 하나와 데이터 신호선(SL)은 화소 트랜지스터(SW)의 드레인 및 소스를 통해 서로 접속되며, 화소 트랜지스터(SW)의 게이트는 주사 신호선(GL)에 접속되고, 화소커패시터(CP)의 다른 전극은 모든 화소에 공통된 공통전극선(도시 안됨)에 접속된다. 상기 구조에서, 화소커패시터(CP)의 액정 커패시터(CL)에 전압이 인가될 때, 액정의 투과율(transmittance) 또는 반사율(reflectance)은 변조되고, 화상신호(DAT)에 대응하는 화상은 화소 어레이(1)에 표시된다.
주사선 드라이버(2)는, 제어회로(5)로부터의 클록신호(GCK), 인에이블 신호(GEN) 및 스타트신호(스타트펄스)(GST)를 기초로 각각의 로우(Row) 화소에 접속된 주사 신호선(GLj, GLj+1, ... )에 인가되는 주사신호를 순차적으로 생성한다. 상기 인에이블 신호(GEN)는 주사선 드라이버(2)를 동작 가능하게 하는 제어신호이다. 예컨대, 도8에 도시된 바와 같이, 시프트 레지스트(11)를 포함한 상태에서, 주사선 드라이버(2)는, 주사신호를 제공하도록 클록신호(GCK)와 동기된 스타트신호(GST)(개시 신호)를 시프트시킨다. 주사신호는, 시프트 레지스터(11) 및 인에이블 신호(GEN)의 각 단(stage)에 있는 출력신호가 모두 액티브될 때 얻어진다.
데이터선 드라이버(3)는, 제어회로(5)로부터의 클록신호(SCK) 및 스타트신호(스타트펄스)(SST)를 기초로 제어회로(5)로부터 공급된 화상신호(화상데이터)(DAT)를 샘플링하여, 그 결과치를 각각의 칼럼의 화소에 접속된 데이터 신호선(SLi,SLi+1...)에 출력한다. 예컨대, 도7에 도시된 바와 같이, 시프트 레지스트(11)를 포함한 상태에서, 상기 데이터선 드라이버(3)는, 화상신호(DAT)를 샘플링하기 위한 신호를 제공하도록 클록신호(SCK)와 동기된 스타트신호(SST)(개시 신호)를 시프트시킨다.
프리챠지 회로(4)는, 데이터 신호선(SL)에 대한 화상신호의 출력을 보조하기 위한 화상신호를 출력하기 전에 데이터 신호선(SL)을 예비충전하기 위한 회로이다. 도6에 도시된 바와 같이, 상기 프리챠지 회로(4)는 인버터(4a) 및 복수의 아날로그 스위치(4b)를 포함한다. 인버터(4a)는 제어회로(5)로부터 공급된 프리챠지 제어신호(PCT)를 반전시킨다. 아날로그 스위치(4b)는 각각의 데이터 신호선(SL)을 위해 제공되고, 상기 프리챠지 제어신호(PCT) 및 이에 반전된 신호에 따라 개폐된다. 상기 프리챠지 신호(PCT)가 액티브되는 주기동안, 차지 레벨 신호(PSG)가 아날로그 스위치(4b)에 입력되고 데이터 신호선(SLn)(n=1,2,3,4...)에 출력된다. 그 결과, 데이터 신호선(SLn)은 상기 차지 레벨 신호(PSG)의 전위로 예비충전된다.
또한, 액정 표시장치의 태양(화면 크기, 화소 수, 입력신호의 주파수 등)에 따라 예비충전은 필요 없을 수도 있다. 상기의 경우, 프리챠지 회로(4)는 필요 없다.
제어회로(5)는, 주사선 드라이버(2), 데이터선 드라이버(3) 및 프리챠지 회로(4)를 제어하기 위한 다양한 제어신호를 생성하기 위한 회로이다. 제어신호로서, 클록신호(GCK,SCK), 스타트신호(GST,SST), 인에이블 신호(GEN), 화상신호(DAT), 프리챠지 제어신호(PCT) 및 차지 레벨 신호(PSG)가 제공된다.
각각의 화상표시장치는, 데이터선 드라이버(3)에서, 추후 기술할 시프트 레지스터(11)(도7 참조)를 초기화(리세트)하기 위한 초기화 신호(리세트 신호)(/INIT)를 생성하기 위한 NAND 게이트(8)를 더 포함한다. 로우 레벨일 때 액티브되는 초기화 신호(/INIT)는 제어회로(5)에서 나온 서로 다른 신호의 조합에 의해 생성된다. 따라서, 상기 NAND 게이트(8)는, 제어회로(5)로부터 2개의 서로 다른 종류의 신호를 공급받아, 그 신호의 NAND를 초기화 신호(/INIT)로서 주사선 드라이버(2) 및 데이터선 드라이버(3)에 출력한다.
예컨대, 도1에 도시된 화상표시장치에서, 초기화 신호(/INIT)는, 인에이블 신호(GEN) 및 프리챠지 제어신호(PCT)를 기초로 생성된다. 도2에 도시된 화상표시장치에서, 초기화 신호(/INIT)는 스타트신호(GST) 및 프리챠지 제어신호(PCT)를 기초로 생성된다. 도3에 도시된 화상표시장치에서, 초기화 신호(/INIT)는 스타트신호(SST) 및 프리챠지 제어신호(PCT)를 기초로 생성된다. 도4에 도시된 화상표시장치에서, 초기화 신호(/INIT)는 스타트신호(GST,SST)를 기초로 생성된다.
초기화 신호(/INIT)(리세트 신호)를 생성하기 위한 기초로서 이용되는 상기 제어신호의 조합은, 통상의 화상표시 주기에서 이용되지 않거나 표시된 화상에 영향을 주지 않도록 구성된다. 따라서, 그것은 시프트 레지스터(11)를 초기화하기 위한 목적으로만 사용될 수 있다.
다음, 데이터선 드라이버(3) 및 주사선 드라이버(2)에 대해 설명한다.
도7은 점순차 구동방식(dot sequential driving)을 이용하는 데이터선 드라이버(3)를 나타낸다. 이 데이터선 드라이버(3)는 시프트 레지스터(11), 버퍼회로(12) 및 샘플링 스위치(13)를 포함한다.
시프트 레지스터(11)는 직렬로 접속된 복수의 D형 플립플롭(11a)(도7에서 DFF로서 표기) 및 복수의 NAND 게이트(11c)를 포함한다. 플립플롭(11a)은 클록신호(CK)(SCK) 및 반전클록신호(/CK)(/SCK)의 타이밍과 동기된 입력신호(IN)를 순차적으로 전송하여, 출력신호(OUT)(N1,N2,N3, N4...)를 출력한다.
보다 구체적으로, 도8에 도시된 바와 같이, D 플립플롭(11a)은 하나의 인버터(21), 2개의 클록트(clocked) 인버터(22,23) 및 P채널 트랜지스터(24)를 포함한다. 인버터(23,21)의 입력 및 출력의 방향이 반대가 되도록 상기 클록트인버터(22) 및 인버터(21)는 직렬로 접속되는 반면, 상기 클록트 인버터(23) 및 인버터(21)는 병렬로 접속된다. 상기 P채널 트랜지스터(24)는, 드레인이 전원선에 접속되고, 소스는 상기 클록트 인버터(22)의 출력과 인버터(21)의 입력 사이에 접속되고, 게이트에는 초기화 신호(/INIT)가 공급되도록 접속된다. 상기 2개의 클록트 인버터(22,23)에 입력되는 클록신호는 역위상을 갖도록 설정된다. 또한, 인접한 플립플롭(11a)에서, 2개의 클록트 인버터(22,23)에 입력되는 클록신호는 역위상을 갖도록 설정된다. 상기와 같이 구성된 플립플롭(11a)에서, 내부 노드는 전원이 공급될 때 초기화 신호(/INIT)에 의해 고전위로 초기화되므로, 각각의 출력은 비액티브(inactive)된다. 또한, 초기화 신호(/INIT)는 그것이 로우 레벨일 때 액티브된다. 즉, 초기화 신호(/INIT)가 로우 레벨에 있을 때, 플립플롭(11a)의 내부 노드가 초기화된다.
하나의 플립플롭(11a)의 입력신호(IN)와 출력신호(OUT) 모두는 NAND 게이트(11c)의 입력 중 하나에 공급되고, 다음 단(stage) 플립플롭(11a)의 출력신호(OUT)는 다른 입력에 공급된다. NAND 게이트(11c)는, 클록신호(SCK), 반전클록신호(/SCK) 및 스타트신호(SST)의 설계 태양, 시프트 레지스터(11)의 구성 등에 따라 불필요하게 되는 경우가 있다. 이때, 각각의 플립플롭(11a)의 출력신호(OUT)는 직접 버퍼회로(12)에 공급된다.
버퍼회로(12)는, 2개의 분기 신호경로를 포함하고, 하나의 신호경로에는 짝수의 인버터가 구성되고, 다른 신호경로에는 홀수의 인버터가 구성된다. 상기와 같이 구성된 버퍼회로(12)는, 시프트 레지스터(11)의 각 출력 단(stage)으로부터 출력되는 출력신호(OUT)를 유지 및 증폭함과 동시에, 홀수의 인버터가 구성된 신호경로로 출력신호(OUT)를 반전시킨다. 각각의 신호경로에 있어서의 인버터의 수는, 도면에 나타난 수에 한정되지 않는다.
샘플링 스위치(13)는, P채널 트랜지스터(13a)와 N채널 트랜지스터(13b)가 상보적으로 병렬 접속된 구조를 갖는다. 이러한 샘플링 스위치(13)에서, P채널 트랜지스터(13a) 및 N채널 트랜지스터(13b)는 버퍼회로(12)로부터 출력되고 역위상 관계에 있는 2개의 신호(Sn,/Sn(n=1,2,3,4,…))에 따라 개폐된다. 샘플링 스위치(13)가 ON되는 타이밍에 입력된 화상신호(DAT)는, 데이터 신호선(SLn)(n=1,2,3,4, …)에 출력된다.
도9는 주사선 드라이버(2)를 나타낸다. 이 주사선 드라이버(2)는, 시프트 레지스터(11), NOR 게이트(14) 및 버퍼회로(15)를 포함한다.
상기 NOR 게이트(14)는, 시프트 레지스터(11)의 각 출력 단(stage)으로부터 출력된 신호와 인에이블 신호(GEN)의 반전신호인 반전 인에이블 신호(/GEN)의 논리합부정(NOR)을 출력한다. 따라서, 주사선 드라이버(2)는, 반전 인에이블 신호(/GEN)의 펄스폭에 의해 규정된 일정한 펄스폭을 갖는 주사 신호를 출력한다. 버퍼회로(15)는, 1개 이상의 인버터를 포함하고, NOR 게이트(14)의 출력신호를 유지 및 증폭한다.
도10은, 본 발명의 시프트 레지스터(11)의 다른 구성예를 도시한다. 도9에 도시된 시프트 레지스터(11)와 같이, 본 시프트 레지스터(11)는 플립플롭(11a)을포함하지만, 초기화 신호(/INIT)는 격단(every other stage)의 플립플롭(11a)에 입력된다. 격단의 플립플롭(11a)이 초기화될 때에도, 클록신호의 조건에 따라, 초기화된 플립플롭(11a)의 출력에 의해 다음 단의 플립플롭(11a)도 초기화되기 때문에, 동작상의 문제는 없다.
다음, D 플립플롭(11a)을 포함하는 시프트 레지스터(11)를 참조하여 본 구체적인 실시예를 설명한다. 초기화 스위치, 예컨대, 도8에 도시된 P채널 트랜지스터(24)와 같이 내부노드를 초기화하기 위한 트랜지스터를 포함하는 플립플롭(11a)이 클록신호(CK)(반전클록신호(/CK)가 아님)와 동기하는 단에만 있는 경우, 초기화된 플립플롭(11a)의 출력은, 초기화 주기 동안 클록신호(CK)를 비액티브 시킴으로써, 다음 단에 입력된다. 따라서, 초기화 스위치가 없는 플립플롭(11a)이 다음 단에 제공될 때에도, 그 플립플롭(11a)의 내부상태는 초기화된다.
이와 같이, 초기화해야 할 플립플롭(11a)의 수를 줄임으로써, 초기화용의 스위치의 수 및 초기화 신호선을 초기화하는 부하가 줄어드는 장점이 있다.
계속하여, 화상표시장치의 동작을 설명한다.
제어회로(5)로부터 출력되는 제어신호가 도11의 타이밍도에 나타나 있다. 여기서, 사선 부분은, 화상신호(DAT)가 유효한 기간, 즉 표시에 사용되는 데이터가 입력되는 기간을 나타내고, 그 이외의 기간은 블랭킹 기간(귀선기간)이다. 또한, 도11의 아래쪽 타이밍도는, 시간축을 확장하여 도시된 클록신호(GCK)에 근거하는 제어신호를 나타낸다.
프리챠지 제어신호(PCT)가 액티브일 때, 데이터신호선(SL)은, 차지레벨신호(PSG)의 레벨로 예비충전된다. 그 후, 영상신호(DAT)가 데이터신호선(SL)에 기입된다. 인에이블 신호(GEN)(도9에 도시된 주사 드라이버(2)의 경우 반전 인에이블 신호(/GEN))가 액티브일 때, 화상신호(DAT)는 데이터신호선(SL)으로부터 화소(1a)에 기입된다. 이와 같이, 통상구동시, 즉, 화상표시장치가 통상의 동작상태에 있을 때, 상기 타이밍도로부터 알 수 있듯이, 인에이블 신호(GEN) 및 프리챠지 제어신호(PCT)는, 동시에 액티브되지 않는다. 따라서, 도1에 도시된 바와 같이, 인에이블 신호(GEN)와 프리챠지 제어신호(PCT)의 NAND 신호(초기화신호(/INIT))는, 주사선 드라이버(2) 및 데이터선 드라이버(3)를 구성하는 시프트 레지스터(11)의 리세트 신호로 사용될 수 있다.
상기의 경우, 화상표시장치에 전원이 공급될 때, 리세트 동작은 도12의 타이밍도에 나타난 바와 같이 행해진다. 즉, 전원 공급 후 소정의 기간(리세트 기간(TRES)) 동안, 인에이블 신호(GEN)와 프리챠지 제어신호(PCT)가 모두 액티브(하이 레벨)이므로, NAND 게이트(8)로부터 로우레벨의 초기화 신호(/INIT)가 출력되고 리세트 동작이 행해진다. 리세트 기간 종료 후, 적어도 하나의 인에이블 신호(GEN) 및 프리챠지 제어신호(PCT)는 비액티브(로우레벨)되고, 초기화 신호(/INIT)도 비액티브된다. 결국, 통상의 동작이 진행된다.
또한, 도11에 나타난 바와 같이, 스타트신호(SST) 및 프리챠지 제어신호(PCT)는, 동시에 활성화되지 않는다. 따라서, 도3에 나타난 바와 같이, 스타트신호(SST)와 프리챠지 제어신호(PCT)의 NAND 신호(초기화 신호(/INIT))는, 시프트 레지스터(11)의 리세트 신호로서 사용될 수 있다. 이때, 화상표시장치에 전원이 공급된 후, 소정의 기간(리세트 기간 TRES) 동안, 도13의 타이밍도에 나타난 바와 같이, 스타트신호(SST)와 프리챠지 제어신호(PCT)는 모두 액티브되고, 리세트 동작이 행해진다. 또한, 리세트 기간 종료 후, 적어도 하나의 스타트신호(SST) 및 프리챠지 제어신호(PCT)가 비액티브되고, 통상동작이 진행된다.
또한, 도11에 도시된 바와 같이, 통상구동시 대부분의 기간동안, 스타트신호(GST) 및 프리챠지 제어신호(PCT)가 동시에 액티브되지 않도록 구성할 수가 있다. 즉, 스타트신호(GST)가 액티브인 기간 동안, 화상신호(DAT)는 유효하지 않으므로, 프리챠지 제어신호(PCT)가 비액티브인 상태를 유지하는 타이밍을 얻을 수 있다. 따라서, 도2에 도시된 바와 같이, 스타트신호(GST)와 프리챠지 제어신호(PCT)의 NAND 신호(초기화 신호(/INIT))는, 시프트 레지스터(11)의 리세트 신호로 사용될 수 있다. 이때, 도14에 도시된 바와 같이, 화상표시장치의 전원 공급시 소정 기간(리세트 기간(TRES) 동안, 스타트신호(GST)와 프리챠지 제어신호(PCT)는 모두 액티브되고, 리세트 동작이 행해진다. 또한, 통상구동시, 초기화 신호(/INIT)는 일시적으로 액티브된다. 그러나, 이 기간 동안, 화상신호(DAT)가 유효하지 않으므로, 상기 리세트 동작은 표시화상에 영향을 주지 않는다.
여기서, 스타트신호(GST)가 액티브인 기간 동안 화상신호(DAT)가 유효가 아니도록 하기 위해서, 스타트신호(GST)는, 주사신호를 생성하기 위해, 있는 그대로 사용되지 않고, 도9에 도시된 바와 같이, 제1 단 플립플롭(11a)(더미 플립플롭)에서 시프트 된다. 이는 스타트신호(GST)가 다른 신호와 결합되는 경우(예컨대, 도15의 타이밍도에 도시된 다음 예)에 공통된다.
또한, 도11에 도시된 바와 같이, 통상구동시 대부분의 기간 동안, 스타트신호(GST,SST)가 동시에 액티브되지 않도록 구성할 수가 있다. 즉, 스타트신호(GST)가 액티브인 기간 동안, 화상신호(DAT)는 유효하지 않으므로, 스타트신호(SST)를 비액티브 상태로 유지하는 타이밍을 얻을 수 있다. 따라서, 도4에 도시된 바와 같이, 스타트신호(GST)와 스타트신호(SST)의 NAND 신호인 초기화 신호(/INIT)는, 시프트 레지스터(11)의 리세트 신호로 사용될 수 있다. 이때, 화상표시장치의 전원 공급시, 소정의 기간(리세트 기간(TRES) 동안, 도15의 타이밍도에 도시된 바와 같이, 스타트신호(GST,SST)는 모두 액티브되고, 리세트 동작이 행해진다. 또한, 통상구동시, 초기화 신호(/INIT)가 일시적으로 액티브된다. 그러나, 화상신호(DAT)는 상기 기간동안 유효하지 않으므로, 상기 리세트 동작은 표시화상에 영향을 주지 않는다.
상기 예는, 전원 공급시 행해지는 초기화를 설명한다. 그러나, 시프트 레지스터(11)의 초기화는, 전원 공급시에 한하지 않고, 통상동작 기간 중 표시동작을 중단시키는 경우에도, 같은 방법으로 행해질 수 있다. 이때, 도16의 타이밍도에 도시된 바와 같이, 예컨대, 표시기간(통상동작)에 있어서, 표시동작이 중단되는 기간(화상신호(DAT)가 무효인 기간)에, 인에이블 신호(GEN) 및 프리챠지 제어신호(PCT)를 강제적으로 액티브로 전환시킴으로써, 초기화 신호(/INIT)는 액티브로 전환될 수 있다. 이에 의해, 통상구동시가 아닌 표시중단기간에 리세트 동작이 행해진다.
또한, 이 경우, 시프트 레지스터(11)내의 어느 한 플립플롭(11a)이 액티브 상태일 수 있다. 이때, 후술한 바와 같이, 일부 회로(예컨대, 레벨시프트 회로)가 동작하고 있으면, 그 회로는 소비전류를 증가시키거나 구동회로를 구성하는 일부 트랜지스터만 거칠 때 열화되어 동작이 불안정할 수 있다. 반면, 표시동작이 중단될 때, 시프트 레지스터(11)를 초기화함으로써, 상기 문제를 피할 수 있다.
또한, 리세트 기간에 대해, 적어도 시프트 레지스터(11)의 모든 단이 확실히 초기화될 수 있는 기간이 필요하지만, 이 기간은 화상표시에 영향을 미치지 않을 정도로 제한될 필요가 있다. 예컨대, 전원 공급후 화상표시까지의 시간이 너무 길지 않아야 한다. 본 실시예에서, 시프트 레지스터(11)의 모든 단을 확실히 초기화하기 위해서, 도12 내지 도15에 나타난 리세트 기간(TRES)은 1μsec 이상 필요로 하지만, 화상표시에 악영향을 주지 않도록 100 msec 이하로 제한된다.
상기와 같이, 본 화상표시장치에 있어서, 통상의 표시동작에는 사용되지 않는 신호의 조합에 따라 리세트 신호를 생성할 수 있다. 이때, 리세트 신호를 외부에서 입력할 필요는 없다. 따라서, 시프트 레지스터(11)를 제어하기 위한 신호를 제어회로(5)로부터 주사선 드라이버(2) 및 데이터선 드라이버(3)에 공급하기 위한 신호선의 부하가 필요이상으로 증가하는 것을 막을 수 있다. 결국, 화상표시장치의 동작은 안정화된다. 또한, 제어회로(5)를 내장하는 외부 IC의 구동력 및 전원회로의 공급능력을 증대시킬 필요가 없으므로, 외부 IC의 비용 및 소비전력을 줄일 수 있다.
여기서, 표시형태가 다른 표시모드에 대해 설명한다. 본 표시모드에서, 도17에 도시된 바와 같이, 소정 폭의 사이드블랙(side-black)부(28a)가 화면(28)의 상위 및 하위 영역에 표시된다. 이 표시모드는, 애스팩트(aspect)비가 4:3인 화상표시장치에서, 애스펙트비가 16:9인 화상을 표시하는 경우에 해당한다. 상기 사이드블랙부(28a)의 표시는, 프리챠지 제어회로(4)로부터 데이터신호선(SL)까지 사이드블랙 표시용의 화상신호(DAT)를 출력함으로써 실현된다. 즉, 사이드블랙 기간에 있어서, 데이터선 드라이버(3)는, 화상신호를 데이터신호선(SL)에 출력하지 않는 정지상태에 있고, 흑표시 레벨에 설정된 차지레벨 신호(PSG)는, 프리챠지 회로(4)로부터 한번에 모든 데이터신호선(SL)에 출력한다.
이때, 도18의 타이밍도에 나타난 바와 같이, 인에이블 신호(GEN) 및 프리챠지 제어신호(PCT)가 동시에 활성화되는 기간이 존재한다. 따라서, 인에이블 신호(GEN)와 프리챠지 제어신호(PCT)의 NAND에 의해, 시프트 레지스터(11)의 초기화가 실행되면, 시프트 레지스터(11)는, 사이드블랙 기간에 초기화되므로, 동작을 정지한다. 그러나, 사이드블랙 기간 중, 데이터선 드라이버(3)는 동작되지 않으므로, 데이터선 드라이버(3)의 시프트 레지스터(11)가 초기화될 때에도 문제는 발생하지 않는다. 한편, 주사선 드라이버(2)의 시프트 레지스터(11) 동작이, 초기화에 의해 정지되면, 사이드블랙부(28a)는 표시될 수 없다. 따라서, 사이드블랙 기간중의 초기화는 적절치 않다.
따라서, 사이드블랙부(28a)를 표시하는 표시모드를 포함하는 화상표시장치에서, 이 표시모드의 동작 중, 적어도 주사선 드라이버(2)의 시프트 레지스터(11)는 초기화되지 않도록 구성할 필요가 있다. 예컨대, 상기 표시모드의 동작 중, NAND게이트(8)로부터의 초기화 신호(/INIT)의 공급 경로를 차단하는 수단, 예컨대 스위치를 제공할 수 있다.
또는, 상기 표시모드의 동작 중, 주사선 드라이버(2)의 시프트 레지스터(11)의 초기화를 방지하기 위해서, 주사선 드라이버(2)는 초기화기능을 갖추지 않아도 좋다. 왜냐하면, 주사선 드라이버(2)는, 데이터선 드라이버(3)에 비해 동작 주파수가 2 내지 3 자리수 만큼 작기 때문에, 초기화에 의한 신호선 부하가 줄어들지 않더라도 오동작이 발생하기 어렵고, 또한, 소비전력의 증가도 작기 때문이다.
따라서, 본 실시예에서, 통상구동시 신호 조합으로서 존재하는 신호 조합(즉, 통상구동과 동시에 액티브되는 신호)을 기초로, 표시화상에는 영향을 주지 않고 리세트 신호를 생성할 수 있다. 상기의 경우에도, 리세트 신호를 외부에서 입력할 필요는 없다.
(제2 실시예)
도19 내지 22를 참조하여, 본 발명의 제2 실시예에 대해 설명한다. 본 실시예 및 다음 실시예에서, 상기 제1 실시예의 요소와 동일 기능을 갖는 요소는, 동일 부호로 표기되며, 그 설명은 생략한다.
상기 화상표시장치(도1 내지 4 참조)와 마찬가지로, 도19에 도시된 바와 같이, 본 실시예의 화상표시장치는, 화소 어레이(1), 주사선 드라이버(2), 데이터선 드라이버(3), 프리챠지 회로(4), 제어회로(5) 및 NAND 게이트(8)를 포함한다. 또한, 본 화상표시장치는 인버터(9)를 더 포함한다. 상기 인버터(9)는, NAND 게이트(8)의 출력신호(/INIT)를 반전시켜, 하이 레벨일 때 액티브되는 초기화 신호(INIT)를 생성하여 초기화 신호(/INIT)를 출력한다.
또한, 설명의 편의상, 도1의 화상표시장치와 마찬가지로, 도19는 인에이블 신호(GEN)와 프리챠지 제어신호(PCT)의 조합을 사용한 예만을 도시한다. 그러나, 상기 신호의 조합은 본 예에 한정되는 것은 아니다. 즉, 도2 내지 4의 화상표시장치에 사용되는 신호의 조합도 본 화상표시장치에 적용될 수 있다. 또한, 본 실시예의 주사선 드라이버(2)에 대해 동일한 구조를 채택할 수 있으며, 이는 제3 및 제5 실시예에 대해서도 마찬가지다.
도20에 도시된 바와 같이, 본 화상표시장치의 데이터선 드라이버(3)의 시프트 레지스터(11)는, D 플립플롭(11a) 대신, SR(set-reset) 플립플롭(도20에서 SRFF로 도시)(11b)을 포함한다. 상기 시프트 레지스터(11)에서, 인접하는 플립플롭(11b)에 대해, 전단의 플립플롭(11b)으로부터 어느 한 단의 플립플롭(11b)에 입력되는 신호는 해당 단의 플립플롭(11b)에 대한 활성화 신호(G)로서 사용되고, 후단의 플립플롭(11b)의 출력신호(OUT)는 해당 단의 플립플롭(11b)에 대한 리세트 신호(RES)로서 사용된다. 또한, 서로 역위상인 클록신호는 인접하는 플립플롭(11b)에 각각 입력된다.
또한, 주사선 드라이버(2)의 시프트 레지스터(11)도 동일한 방식으로 구성된다.
보다 구체적으로는, 도21에 나타난 바와 같이, 상기 SR 플립플롭(11b)은, P채널 트랜지스터(31-33), N채널 트랜지스터(34-39) 및 인버터(40,41)를 포함한다. 상기 플립플롭(11b)에서, 클록신호(SCK) 또는 반전클록신호(/SCK)가 클록신호(/CK)로서 사용된다.
P채널 트랜지스터(31) 및 N채널 트랜지스터(35,36)는 전원선과 접지선 사이에 직렬로 접속된다. 마찬가지로, P채널 트랜지스터(32,33) 및 N채널 트랜지스터(37,38)도 전원선과 접지선 사이에 직렬로 접속된다. 트랜지스터(31,35)의 접속점 및 트랜지스터(33,37)의 접속점은, N채널 트랜지스터(39)를 통해 접지선에 접속되고, 또한 인버터(40)의 입력단에 접속된다. P채널 트랜지스터(33) 및 N채널 트랜지스터(37)의 게이트는, 인버터(40)의 출력단(인버터(41)의 입력단)에 접속된다.
클록신호(/CK)는, N채널 트랜지스터(34)를 통해 P채널 트랜지스터(31) 및 N채널 트랜지스터(36,38)의 게이트에 입력된다. 리세트 신호(RES)는 P채널 트랜지스터(32) 및 N채널 트랜지스터(35)의 게이트에 입력된다. 초기화 신호(INIT)는 N채널 트랜지스터(39)의 게이트에 입력된다.
상기와 같이 구성된 플립플롭(11b)은, 활성화 신호(G) 및 클록신호(/CK)가 동시에 액티브되는 기간에 세트되고, 그 결과, 출력(OUT)이 액티브된다. 한편, 플립플롭(11b)은, 리세트 신호(RES)가 액티브인 기간에 리세트되고, 그 결과, 출력이 비액티브 상태로 된다. 상기 동작을 되풀이함으로써, 스타트신호(SST 또는 GST)가 후단에 순차 전송된다. 또한, 전원 공급시, 플립플롭(11b)의 내부노드가 초기화 신호(INIT)에 의해 저전위로 초기화되면, 상기 각각의 출력은 비액티브된다.
도22에 도시된 바와 같이, 다른 SR 플립플롭(11b)은 P채널 트랜지스터(42)를 더 포함한다. 상기 P채널 트랜지스터(42)는, 전원선과 P채널 트랜지스터(31) 및 N채널 트랜지스터(36,38)의 게이트 사이에 접속된다. 또한, 전술한 활성화 신호(G)는, P채널 트랜지스터(42)의 게이트에도 입력된다.
이와 같이 구성된 플립플롭(11b)에서, 활성화 신호(G)는, 클록신호(/CK)의 입력을 제어함과 동시에, 내부상태를 리세트하는 기능을 가지고 있다. 즉, 활성화 신호(G)가 액티브일 때, 클록신호(/CK)가 입력되면, 플립플롭(11b)은 세트된다. 반면, 활성화 신호(G)가 비액티브일 때, 클록신호(/CK)의 입력은 차단되고, 세트신호(반전)의 레벨은 P채널 트랜지스터(42)를 통해 고전위로 전환되어 내부상태를 비액티브로 만든다. 따라서, 안정된 플립플롭 동작이 가능하다.
제1 실시예의 화상표시장치와 마찬가지로, 본 실시예의 화상표시장치와 같이 SR 플립플롭(11b)을 사용한 시프트 레지스터(11)에서는, 외부 장치로부터 별도의 리세트 신호를 공급하지 않고도 내부상태를 리세트 할 수 있다. 따라서, 상기 구성을 채택함으로써, 화상표시장치의 안정된 동작이 가능할 뿐만 아니라, 외부 IC의 비용 및 소비전력을 줄일 수 있다.
또한, 상기 플립플롭(11b)은 도21 및 22에 예시한 회로에 한하지 않고, 동일한 기능을 갖는 유사 회로를 포함한다.
(제3 실시예)
도23 내지 25를 참조하여 본 발명의 제3 실시예를 이하 설명한다.
전술한 화상표시장치(도1 내지 4 참조)와 마찬가지로, 도23에 나타난 바와 같이, 본 발명의 화상표시장치는 화소 어레이(1), 주사선 드라이버(2), 데이터선 드라이버(3), 프리챠지 회로(4), 제어회로(5) 및 NAND 게이트(8)를 포함한다. 또한, 상기 화상표시장치는, 인버터(10)를 더 포함한다. 상기 인버터(10)는, 초기화 신호(/INIT)의 출력경로와 병렬로 구성되어, 하이 레벨일 때 액티브 상태인 초기화 신호(INIT)를 출력하기 위해 NAND 게이트(8)의 출력신호(/INIT)를 반전시키고 초기화 신호(/INIT)를 출력한다. 따라서, 도20에 나타난 시프트 레지스터와는 달리, 주사선 드라이버(2) 및 데이터선 드라이버(3)의 시프트 레지스터(11)에는, 도24에 나타난 바와 같이, 두 종류의 초기화 신호(INIT,/INIT)가 공급된다.
또한, 제2 실시예와 마찬가지로, 설명의 편의상, 본 실시예에서 도23은 도1의 화상표시장치와 같이 인에이블 신호(GEN)와 프리챠지 제어신호(PCT)의 조합을 사용한 예만을 도시한다.
도25에 나타난 바와 같이, 상기 시프트 레지스터(11)에서 제공되는 SR 플립플롭(11b)은, 도21에 도시된 시프트 레지스터의 구조 외에 P채널 트랜지스터(43,44)를 더 포함한다. 상기 P채널 트랜지스터(43)는, 전원선과 리세트 신호(RES)의 공급선 사이에 접속된다. P채널 트랜지스터(42)는, 전원선과 P채널 트랜지스터(31) 및 N채널 트랜지스터(36,38)의 게이트 사이에 접속된다. 또한, 초기화 신호(/INIT)는, P채널 트랜지스터(43,44)의 게이트에 입력된다.
상기와 같이 구성된 플립플롭(11b)에서, 초기화 신호(/INIT)가 액티브일 때, 세트신호(반전) 및 리세트신호의 레벨은, 각각의 P채널 트랜지스터(44,43)를 통해 고전위로 전환되어 내부상태를 비액티브로 만든다. 즉, 상기 플립플롭(11b)은, 내부노드 뿐만 아니라 입력노드(세트신호 및 리세트신호)도 초기화하도록 구성된다. 상기 구성으로, 일단 초기화된 내부노드의 전위 레벨이 전단의 플립플롭(11b)의 출력에 의해 변하는 것을 막을 수 있다. 따라서, 시프트 레지스터(11)는 확실히 초기화될 수 있다.
제1 및 2 실시예의 화상표시장치와 마찬가지로, 본 실시예의 화상표시장치에서는, 외부 장치로부터 별도의 리세트신호를 공급하지 않고도 내부상태를 리세트 할 수 있다. 따라서, 화상표시장치의 안정된 동작을 이룰 수 있을 뿐만 아니라, 외부 IC의 비용 및 소비전력을 줄일 수 있다.
또한, 플립플롭(11b)은, 도25에 도시한 회로에 한하지 않고, 동일한 기능을 갖는 유사 회로를 포함한다. 또한, 세트신호 및 리세트신호를 초기화하기 위한 구성은 예시한 회로에 한정되지 않는다.
(제4 실시예)
도26 내지 33을 참조하여 본 발명의 제4 실시예를 설명한다.
상기 화상표시장치(도1 내지 도4 참조)와 마찬가지로, 본 실시예의 화상표시장치는, 도26에 나타난 바와 같이, 화소 어레이(1), 주사선 드라이버(2), 데이터선 드라이버(3), 프리챠지 회로(4) 및 제어회로(5)를 포함하지만, NAND 게이트(8)는 포함하지 않는다. 따라서, 주사선 드라이버(2) 및 데이터선 드라이버(3)의 시프트 레지스터에는, 초기화 신호(/INIT)가 공급되지 않는다.
도27에 나타난 바와 같이, 본 화상표시장치의 데이터선 드라이버(3)에 있는 시프트 레지스터(11)가, 제1 실시예의 시프트 레지스터(11)(도7 참조)와 실질적으로 동일한 구성을 갖고 있을지라도, 초기화 신호(/INIT)는 각각의 플립플롭(11a)에 공급되지 않는다.
도28에 나타난 바와 같이, 상기 시프트 레지스터(11)에 제공된 D 플립플롭(11a)은, 제1 실시예(도8 참조)의 플립플롭(11a)과 마찬가지로 인버터(21) 및 클록트 인버터(22,23)를 포함하고, 또한 P채널 트랜지스터(24) 대신, 커패시터 소자(25)를 더 포함한다. 상기 커패시터 소자(25)는, 인버터(21)와 클록트 인버터(22) 사이에 위치한 내부노드(N1)와 전원선 사이에 접속된다. 상기와 같이 구성된 플립플롭(11a)에서, 전원 공급시, 전원선의 전위레벨이 상승할 때, 상기 커패시터 소자(25)를 통해 전원선과 결합된 내부노드(N1)의 전위도 상승하므로, 출력은 비액티브 상태로 초기화된다.
도29에 나타난 바와 같이, 본 화상표시장치의 다른 플립플롭(11a)은, 상기 커패시터 소자(25) 대신, 저항소자(저항기)(26)를 포함한다. 또한, 상기 저항소자(26)는, 전원선과 내부노드(N1) 사이에 접속되어 있다. 상기와 같이 구성된 플립플롭(11a)에서, 전원 공급시, 전원선의 전위레벨이 상승할 때, 저항소자(26)를 통한 내부노드(N1)의 전위도 상승하므로, 출력은 비액티브 상태로 초기화된다.
도30에 도시된 바와 같이, 본 화상표시장치의 데이터선 드라이버(3)의 시프트 레지스터(11)가, 제2 실시예의 시프트 레지스터(11)(도20 참조)와 거의 동일한 구성으로 되어 있지만, 초기화 신호(INIT)는 각각의 플립플롭(11b)에 공급되지 않는다.
도31에 도시된 바와 같이, 본 시프트 레지스터(11)에 공급된 SR 플립플롭(11b)은, 제2 실시예의 플립플롭(11b)(도21 참조)에 있어서의 N채널 트랜지스터(39) 대신 커패시터 소자(45)를 포함한다. 이 커패시터 소자(45)는, 인버터(40)의 입력단인 내부노드(N11)와 접지선 사이에 접속된다. 상기와 같이 구성된 플립플롭(11b)에서, 전원 공급시, 전원선의 전위레벨이 상승할 때에도, 내부노드(N11)의 전위는, 커패시터 소자(45)를 통한 결합에 의해 접지전위로 고정되므로, 출력은 비액태브 상태로 초기화된다.
도32에 도시된 바와 같이, 본 화상표시장치의 다른 플립플롭(11b)은, 커패시터 소자(46,47)를 더 포함한다. 커패시터 소자(46)는, P채널 트랜지스터(31)의 게이트인 내부노드(N12)와 전원선 사이에 접속되고, 커패시터 소자(47)는, P채널 트랜지스터(33)의 게이트인 내부노드(N13)와 전원선 사이에 접속된다. 상기와 같이 구성된 플립플롭(11b)에서, 전원 공급시, 전원선의 전위레벨이 상승할 때, 내부노드(N11)의 전위는 커패시터 소자(45)를 통해 접지전위에 고정될 뿐만 아니라, 내부노드 (N12,N13)의 전위도, 커패시터 소자(46,47)를 통해 전원전위로 고정되므로, 출력은 비액티브 상태로 초기화된다.
도33에 도시된 바와 같이, 본 화상표시장치 또 다른 플립플롭(11b)은, 커패시터 소자(45-47) 대신 저항소자(저항)(48-50)를 더 포함한다. 상기와 같이 구성된 플립플롭(11b)에서, 전원 공급시, 전원선의 전위레벨이 상승할 때, 내부노드(N11)의 전위는 저항소자(48)를 통해 접지전위로 고정됨과 동시에, 내부노드(N12,N13)의 전위는, 저항소자(49,50)를 통해 전원전위로 고정되므로, 출력은 비액티브 상태로 초기화된다.
상기와 같이, 본 실시예의 플립플롭(11a,11b)은, 외부에서 초기화 신호가 공급되지 않더라도, 커패시터 소자 또는 저항소자에 의해 내부노드를 초기화한다. 따라서, 전술한 실시예의 화상표시장치와 마찬가지로, 본 실시예의 화상표시장치는, 외부 장치로부터 별도의 리세트 신호를 공급할 필요 없이 내부상태를 리세트할 수 있다. 따라서, 화상표시장치의 동작 안정화를 이룰 수 있을 뿐만 아니라, 외부 IC의 비용 및 소비전력을 줄일 수 있다. 또한, 초기화를 위한 신호배선 및 스위치가 필요하지 않으므로, 회로구성의 복잡화 및 배선부하용량의 증가를 방지할 수 있다.
또한, 본 실시예가 데이터선 드라이버(3)의 시프트 레지스터(11)를 설명하지만, 주사선 드라이버(2)의 시프트 레지스터(11)도, 상기와 같이 플립플롭(11a 또는 11b)을 포함한다.
(제5 실시예)
이하, 본 발명의 제5 실시에 대해, 도1 내지 도4 및 도34 내지 도39를 참조하여 설명한다.
본 실시예의 화상표시장치는, 도1 내지 도4에 나타낸 바와 같이, 제1 실시예의 각 화상표시장치와 마찬가지로, 화소어레이(1), 주사선 드라이버(2), 데이터선 드라이버(3), 프리챠지회로(4), 제어회로(5) 및 NAND게이트(8)를 포함하고 있다. 또한, 각 화상표시장치의 데이터선 드라이브(3)는, 도34에 나타낸 바와 같이, 시프트 레지스터(11)가 전송게이트(11d)를 포함하고 있다.
전송게이트(11d)는, 플립플롭(11a)마다 설치되어 있으며, 클록신호(SCK 또는CK)를 입력하는 제1 신호경로와, 반전클록신호(/SCK 또는 /CK)를 입력하는 제2 신호경로를 포함하고 있다. 제1 신호경로 및 제2 신호경로의 개폐는, 예컨대, 동일 단의 플립플롭(11a)에 입력되는 입력신호(IN)(전단의 플립플롭(11a)으로부터의 출력신호(OUT))와, 그 단의 플립플롭(11a)으로부터의 출력신호(OUT)와의 조합신호(예컨대 합신호)에 의해서 제어된다.
상기와 같이 구성되는 시프트 레지스터(11)에 있어서, 플립플롭(11a)으로 입력되는 입력신호(IN)에 의해 제1 및 제2 신호경로가 클로즈(close)되기 때문에, 클록신호(SCK) 및 반전클록신호(/SCK)가 전송게이트(11d)를 경유하여 플립플롭(11a)에 입력된다. 한편, 플립플롭(11a)으로부터 출력되는 출력신호(OUT)에 의해 제1 및 제2 신호경로가 클로즈되기 때문에, 클록신호(SCK) 및 반전클록신호(/SCK)가 전송게이트(11d)를 경유하여 플립플롭(11a)에 입력된다.
이러한 전송게이트(11d)를 제공함으로써, 시프트 레지스터(11)에서는, 동작되는 플립플롭(11a)에만 클록신호(SCK) 및 반전클록신호(/SCK)를 공급하기 때문에, 모든 플립플롭(11a)에 클록신호(SCK) 및 반전클록신호(/SCK)를 공급하는 구성과 비교하여, 클록신호선의 부하용량이 대폭 경감된다. 이에 의해, 소비전력이 절감됨과 동시에, 제어회로(5)의 구동력을 작게 할 수 있다. 또한, 클록신호선의 지연이 작게 되는 결과, 시프트 레지스터(11)의 동작마진을 크게 할 수 있다.
여기서, D 플립플롭(11a)을 포함한 시프트 레지스터(11)에서는, 전단의 플립플롭(11a)의 출력(해당 단으로의 입력)이나 해당 단의 플립플롭(11a)의 출력중 어느 일방이 액티브 상태일 때에 전송게이트(11d)가 도통된다. 이것은, 각플립플롭(11a)의 내부상태가, 액티브 상태로 천이할 때 및 비액티브 상태로 천이하는 모든 경우에 클록신호가 입력될 필요가 있기 때문이다.
한편, SR 플립플롭(11b)의 경우, 클록신호의 입력은, 제2 실시형태에서 언급한 바와 같이, 전단의 플립플롭(11b)의 출력신호에 의해 제어된다.(도20 및 도21 참조). 예컨대, 설명을 간단히 하기 위해서, 도35에 나타낸 바와 같이, 클록신호가 전송게이트(11d)를 경유하여 입력되도록 구성되면, 전단의 플립플롭(11b)의 출력이 액티브일 때에 전송게이트(11d)가 도통된다. 이것은, 각 플립플롭(11b)의 내부상태가 액티브로 천이할 때만 클록신호가 입력될 필요가 있기 때문이다. 한편, 내부상태가 비액티브로 천이할 때는, 후단의 플립플롭(11b)의 출력을 이용하기 때문에, 클록신호가 불필요하다.
반면에, SR 플립플롭(11b)의 경우에는, 전술한 D 플립플롭(11a)과 같이, 액티브로 천이할 때 및 비액티브로 천이하는 모든 경우에 클록신호의 입력이 필요하게 되는 타입의 플립플롭도 존재한다. 따라서, 이러한 플립플롭을 이용하는 시프트 레지스터(11)에 있어서는, 적어도 전단의 플립플롭의 출력 및 해당 단의 플립플롭의 출력 중 일방이 액티브일 때에 전송게이트(11d)를 도통시키지 않으면 안 된다.
따라서, SR 플립플롭(11b)(제2 내지 제4 실시형태)을 포함한 시프트 레지스터(11)에서는, 상기 전송게이트(11d)를 갖는 시프트 레지스터(11)와 거의 같은 방식으로 클록신호의 입력을 제한할 수 있다.
또, 전송게이트(11d)를 제어하기 위한 신호는, 상기 예에 한하지 않고, 다른 신호를 이용하는 것도 가능하다. 예컨대, 전단이나 후단의 플립플롭의 출력이 액티브상태에 있을 때에도, 해당 단의 전송게이트(11d)를 도통시킬 수 있다. 따라서, 본 실시예에서는, 전송게이트(11d)를 도통시키는 신호로서, 클록신호가 입력되는 플립플롭 중 적어도 전단을 포함하는 한 개 혹은 복수 단의 플립플롭의 출력신호를 이용하는 것이 가능하다.
단지, 필요이상으로 전송게이트(11d)의 도통상태를 오래 지연시키는 것은, 부하를 증대시키는 결과를 초래하기 때문에 피해야 한다.
본 화상표시장치의 다른 데이터선 드라이버(3)의 시프트 레지스터(11)는, 도36에 나타낸 바와 같이, 승압회로로서 레벨시프트회로(도36중, LS)(11f)를 내장한 플립플롭(11a)을 포함하고 있다. 이 화상표시장치에서는, 클록신호(SCK) 및 반전클록신호(/SCK)의 진폭이, 데이터선 드라이버(3)에 부여되는 전원전압의 진폭보다 작게 설정되어 있다. 따라서, 클록신호(SCK) 및 반전클록신호(/SCK)는, 전송게이트 (11d)를 통과한 후, 레벨시프트회로(11f)에 의해 전원전압까지 승압된다.
이러한 레벨시프트회로(11f)를 포함함으로써, 클록신호(SCK) 및 반전클록신호(/SCK)의 진폭이 제어회로(5)(외부콘트롤러)의 출력진폭과 동일하게 된다. 그러므로, 제어회로(5)와 구동계(특히, 주사선 드라이버(2), 데이터선 드라이버(3) 및 프리챠지회로(4))와의 사이에 레벨시프트용의 IC를 부가할 필요가 없다. 이에 의해, 인터페이스의 간소화와 비용의 삭감이 실현된다.
레벨시프트회로(11f)로서는, 정상적으로 전류가 흐르는 전류구동형의 회로와, 신호가 변화할 때만 전류가 흐르는 전압구동형의 회로가 있지만, 전류구동형의 레벨시프트회로쪽이 동작마진이 더 크다. 따라서, 후술하는 바와 같이, 단결정실리콘상의 M0S트랜지스터보다 구동력이 떨어지는 다결정실리콘 박막트랜지스터의 구성으로서 안정된 동작을 얻기 위해서는, 전류구동형의 레벨시프트회로를 이용하는 것이 바람직하다.
그러나, 상기 레벨시프트회로(11f)는, 시프트 레지스터(11)를 구성하는 각 플립플롭(11a)에 내장되어 있고, 그 수는 수백 이상이 된다. 이 때문에, 레벨시프트회로(11f)가 전류구동형의 회로로 구성되는 경우에는, 소비전류가 대단히 커진다. 예컨대, 캠코더나 휴대정보단말기에 이용되는 2 내지 4인치형의 화상표시장치에서는, 화상표시장치 전체에서 수mA 이하의 전류가 소비됨에 비해, 레벨시프트회로가 모두 동작하면 수십mA 이상의 전류가 흐른다. 그 결과, 소비전력이 대폭 증가할 뿐만 아니라, 과대한 전류에 의한 전원레벨의 저하 때문에 구동회로가 동작하지 않는 경우도 생긴다.
따라서, 동시에 동작되는 레벨시프트회로(11f)의 수를 최소한 억제할 필요가 있다. 그러기 위해서는, 전송게이트(11d)를 제어하는 신호와 동일한 신호로, 레벨시프트회로(11f)의 동작을 제어하면 효과가 있다. 이러한 구성에서는, 클록신호가 동작되는 플립플롭(11a)에만 입력되고, 필요한 레벨까지 승압되는 한편, 다른 단의 플립플롭(11a)에는 클록신호가 입력되지 않고, 레벨시프트회로(11f)의 동작도 정지하여 전류가 흐르지 않게 된다.
상기 구성을 실현하기 위해, D 플립플롭(11a)을 이용하는 경우에는, 도36에 도시한 바와 같이, 전송게이트(11d)의 후단에 동작제어 가능한 레벨시프트회로(11f)를 배치할 수 있다. 또한, 도36에 도시한 시프트레지스터(11)의 플립플롭(11a) 대신 SR 플립플롭(11b)을 이용하는 경우에는, 도37에 도시한 바와 같이, 플립플롭(11b)에서, N채널 트랜지스터(34)와 P채널 트랜지스터(31)와의 사이에 레벨시프트회로(11f)를 배치할 수 있다. 이 레벨시프트회로(11f)는, 활성화 신호(G)에 의해 동작된다. 이 때문에, 플립플롭(11b)은, 레벨시프트의 기능과 전송게이트(11d)의 기능을 더불어 가지게 된다.
여기서, 플립플롭의 동작을 정지시키는 방법으로서는, (1) 레벨시프트회로로의 입력신호를 정상전류가 흐르지 않을 레벨로 하는 방법 및 (2) 레벨시프트회로로의 전원공급경로를 차단하는 방법이 있다.
상기 (1)을 실현하기 위해서는, 예컨대, 도38에 도시한 바와 같은 레벨시프트회로를 이용할 수 있다.
이 레벨시프트회로는, 입력회로(61,62) 및 출력회로(63,64)로 구성되어 있다. 입력회로(61)는, 입력신호(/IN)가 입력되는 부분으로, P채널 트랜지스터(61a) 및 N채널 트랜지스터(61b)로 이루어져 있다. 입력회로(62)는, 입력신호(IN)가 입력되는 부분으로, P채널 트랜지스터(62a,62b) 및 N채널 트랜지스터(62c)로 이루어져 있다. 출력회로(63)는, P채널 트랜지스터(63a) 및 N채널 트랜지스터(63b)로 이루어져 있다. 출력회로(64)는, P채널 트랜지스터(64a) 및 N 채널 트랜지스터(64b)로 이루어져 있다.
이와 같이 구성되는 레벨시프트회로는, 활성화신호(G)의 상태에 따라 동작이 다르게 된다. 이 레벨시프트회로는, 활성화신호(G)가 액티브 상태일 때, 입력회로(61,62)로부터 입력신호(IN,/IN)를 제공받아, 통상의 레벨시프트회로로서동작한다. 또한, 이 레벨시프트회로는, 활성화신호(G)가 비액티브 상태일 때에는, 입력회로(61,62)로부터 전원레벨의 신호가 입력되므로(중간레벨이 아니다), 관통전류(feedthrough)가 흐르지 않게 된다.
한편, 상기 (2)를 실현하기 위해서는, 예컨대, 도39에 도시한 바와 같은 레벨시프트회로를 이용하면 좋다.
이 레벨시프트회로는, P채널 트랜지스터(71∼74) 및 N채널 트랜지스터 (75∼79)로 구성되어 있다. P채널 트랜지스터(71)는, 정전류원으로서 기능하며, 전압(Vb)에 의해 제어된다. N채널 트랜지스터(75,76)는, 커런트 미러회로(current mirror circuit)를 구성하며, 각각 P채널 트랜지스터(72,73)의 능동부하로 동작된다. N채널 트랜지스터(77,78)는, 각각의 입력신호(IN,/IN)를 입력하기 위해, 활성화신호(G)에 의해 제어된다. 또한, N채널 트랜지스터(79)는, 트랜지스터(71-73,75,76)로 이루어져 있으면서 레벨시프트기능을 갖는 부분(레벨시프트기능부)과 접지선과의 사이를 활성화신호(G)에 의해 접속하거나, 분리시킨다. P채널 트랜지스터(74)는, 활성화신호(G)에 의해, 출력신호(OUT)를 출력하는 출력선을 전원선과 접속하거나 분리시킨다.
상기와 같이 구성되는 레벨시프트회로도, 활성화신호(G)의 상태에 따라 동작이 다르게 된다. 이 레벨시프트회로는, 활성화신호(G)가 액티브 상태일 때에는, 통상의 레벨시프트회로로서 동작한다. 또한, 이 레벨시프트회로는, 활성화신호(G)가 비액티브 상태일 때에는, N채널 트랜지스터(79)에 의해 레벨시프트기능부가 접지선으로부터 분리되기 때문에, 레벨시프트기능부에서의 전류경로가 차단되어 관통전류가 흐르지 않게 된다. 더구나, 출력선은 P채널 트랜지스터(74)에 의해 전원전위로 고정된다.
또, 본 실시예에서는, 데이터선 드라이버(3)의 시프트 레지스터(11)에 관해서 설명하였지만, 주사선 드라이버(2)의 시프트 레지스터(11)도, 상기와 마찬가지로 플립플롭(11a 또는 11b)을 포함하고 있다.
(제6 실시예)
본 발명의 제 6 실시예에 관해 도40, 도41, 및 도42a 내지 42k를 참조하여 설명하면, 이하와 같다.
본 실시예에 따른 화상표시장치는, 도40에 나타낸 바와 같이, 제1 실시예의 화상표시장치와 같이, 화소어레이(1), 주사선 드라이버(2), 데이터선 드라이버(3), 프리챠지 회로(4), 제어회로(5) 및 전원회로(6)를 포함하고 있다.
이 화상표시장치에서는, 주사선 드라이버(2) 및 데이터선 드라이버(3)가 화소어레이(1)와 동시에, 절연성 기판, 예컨대 유리기판(7)상에 형성되어 있다(드라이버 모놀리식(monolithic) 구조). 절연성기판(기판)으로서, 사파이어 기판, 석영기판, 무알칼리 유리기판 등이 종종 사용된다. 또한, 화소 트랜지스터(SW)로서 박막 트랜지스터가 사용되고, 주사선 드라이버(2) 및 데이터선 드라이버(3)는 박막 트랜지스터에 의해 구성되어 있다.
또한, 도40에 있어서, 유리기판(7)상에 형성되는 구조는, 도3에 나타낸 구동계(양 드라이버(2,3), 프리챠지 회로(4) 및 NAND 게이트(8))와 동일하지만, 이에 한정되지 않고, 상기 각 실시예에서 설명된 구성이 사용될 수 있다.
전원회로(6)는 주사선 드라이버(2)에 공급될 고전위측의 전원전압(VHG)과 저전위측의 전원전압(VHL)을 출력함과 동시에, 데이터선 드라이버(3) 및 프리챠지 회로(4)에 공급될 고전위측의 전원전압(VHS)과 저전위측의 전원전압(VSL)을 출력한다. 또한, 전원회로(6)는 유리기판(7)에 대향하도록 배치된 유리기판(도시 안함)상의 공통전극에 공급될 공통전위(C0M)를 출력한다.
이러한 구성에 있어서, 주사선 드라이버(2) 및 데이터선 드라이버(3)는, 화면(표시영역)과 거의 동일한 길이의 영역에 널리 분산되어 있기 때문에, 클록신호를 포함하는 제어신호를 공급하기 위한 배선은 매우 길다. 따라서, 제어신호 공급선의 부하용량도 매우 커지기 때문에, 제어신호를 국소적으로 입력하는 것에 의한 제어신호 공급선의 부하용량의 감소효과도 증가한다.
또한, 상기 화상표시장치는, 외부에서의 리세트신호의 공급이 불필요한 상기 실시예들에 언급된 구성을 갖고 있기 때문에, 리세트신호를 공급하는 신호선을 별도로 제공할 필요가 없다. 따라서, 제어회로(5)로부터 주사선 드라이버(2) 및 데이터선 드라이버(3)로의 신호선의 부하가 필요이상으로 커지는 것을 막을 수 있다. 따라서, 화상표시장치의 동작이 안정해진다. 또한, 제어회로(5)를 내장한 외부 IC의 구동능력 및 전원회로(6)의 공급능력을 증대시킬 필요가 없기 때문에, 외부 IC의 비용 및 소비전력이 감소될 수 있다.
또한, 데이터선 드라이버(3) 및 주사선 드라이버(2)를 화소(1a)와 함께 동일한 유리기판(7)상에 모놀리식 형태로 형성함으로써, 유리기판(7)의 외부로부터, 제어회로(5)로부터의 제어신호와 전원회로(6)로부터의 각종 전압만이 입력된다. 따라서, 본 화상표시장치에 있어서는, 외부의 IC를 드라이버로서 사용한 화상표시장치와 비교하여, 유리기판(7)으로의 입력단자수가 적어진다. 그 결과, 유리기판(7)에 부품을 설치하기 위한 비용이나, 그 설치에 따른 불량의 발생을 감소시킬 수 있다. 따라서, 구동회로의 제조비용이나 설치비용을 감소시키고 구동회로의 신뢰성을 향상시킬 수 있다.
그런데, 상기 박막 트랜지스터는, 도41에 나타낸 바와 같은 구조를 갖는 다결정실리콘 박막 트랜지스터이다. 이 구조에서는, 유리기판(7)상에 오염방지용 실리콘산화막(81)이 퇴적되어 있고, 상기 막 위에 전계효과 트랜지스터가 형성되어 있다.
상기 박막 트랜지스터는, 실리콘산화막(81)상에 형성된 채널영역(82a), 소스영역(82b) 및 드레인영역(82c)으로 이루어지는 다결정실리콘 박막(82), 다결정실리콘 박막(82) 위에 형성된 게이트절연막(83), 게이트전극(84), 층간절연막(85) 및 금속배선(86)에 의해 구성되어 있다.
상기 다결정실리콘 박막 트랜지스터는, 절연성기판상의 다결정실리콘 박막을 액티브 층으로 하는 순방향 스태거(탑 게이트) 구조를 갖지만, 본 실시예에서는 이에 한정되지 않고, 역방향 스태거 구조등의 다른 구조를 갖는 트랜지스터를 사용할 수 있다. 또한, 상기 화상표시장치에는, 단결정실리콘 박막 트랜지스터, 비정질실리콘 박막 트랜지스터, 또는 다른 재료로 이루어지는 박막 트랜지스터를 적용할 수 있다.
상기 다결정실리콘 박막 트랜지스터를 사용함으로써, 실용적인 구동능력을 갖는 주사선 드라이버(2) 및 데이터선 드라이버(3)를, 화소어레이(1)가 형성될 유리기판(7)상에, 화소(1a)와 거의 동일한 제조공정으로 제작할 수 있다. 또한, 다결정실리콘 박막 트랜지스터는 단결정실리콘 박막 트랜지스터(MOS 트랜지스터)와 비교하여, 1 내지 2 자리수 차이만큼 구동능력이 작다. 따라서, 이와 같은 트랜지스터를 사용하여 시프트 레지스터를 구성하기 위해서는, 트랜지스터의 사이즈를 증가시킬 필요가 있고, 이에 따라 입력 부하용량도 증가하는 경향이 있다. 따라서, 제어신호를 국소적으로 입력하는 것에 의한 제어신호 공급선의 부하용량을 감소시키는 효과도 증가한다.
또한, 다결정실리콘 박막 트랜지스터는, 임계전압 등의 특성이, 단결정상의 M0S 트랜지스터보다 뒤떨어지기 때문에, 이러한 트랜지스터를 사용함으로써 상기 레벨시프트회로를 구성하기 위해서는, 때때로 정상전류(steady-state current)가 흐르는 전류구동형 구성을 채택할 필요가 있다. 따라서, 본 실시예의 화상표시장치에서와 같이 전원투입시 초기화를 행함으로써, 과대한 전류가 흐르는 것을 막는 효과가 특히 현저하다.
상기 박막 트랜지스터는, 예컨대, 다음 프로세스에 의해 제조된다.
우선, 도42a에 나타낸 유리기판(7)상에, 비정질실리콘 박막 a-Si를 퇴적시킨다(도42b). 다음, 그 비정질실리콘 박막 a-Si에 엑시머레이저를 조사함으로써, 다결정실리콘 박막(82)을 형성한다(도42c). 이 다결정실리콘 박막(82)을 원하는 형상으로 패터닝하여(도4d), 다결정실리콘 박막(82) 위에 이산화실리콘으로 이루어지는게이트절연막(83)을 형성한다(도42e).
또한, 게이트전극(84)을 알루미늄 등으로 형성한다(도42f). 그 후, 소스영역(82b) 및 드레인영역(82c)으로 작용하는 다결정실리콘 박막(82)의 부분들에 불순물(n형 영역에는 인, p형 영역에는 보론)을 주입한다(도42g, 도42h). n형 영역에 불순물을 주입할 때는, p형 영역을 레지스트(88)로 마스크한다(도42g). 반면, p형 영역에 불순물을 주입하는 때는, n형 영역을 레지스트(88)로 마스크한다 (도42h).
그리고, 이산화실리콘, 질화실리콘 등으로 이루어지는 층간절연막(85)을 퇴적시켜(도42i), 층간절연막(85)에 콘택트홀(85a)을 형성한다(도42j). 마지막으로, 콘택트홀(85a)에 알루미늄 등의 금속배선(86)을 형성한다(도42k).
상기 프로세스에 있어서의 최고온도는, 게이트절연막(83)을 형성할 때의 600 ℃ 이하이다. 따라서, 절연성기판으로서 내열성이 지극히 높은 고가의 석영기판을 사용할 필요가 없고, 미국 코닝사의 1737 유리와 같은 염가의 고내열성 유리를 사용할 수 있다. 이에 의해, 액정표시장치를 염가로 제공할 수 있다.
액정표시장치의 제조에 있어서는, 상기한 바와 같이 제조된 박막 트랜지스터 위에, 별도의 층간절연막을 통해, 투명전극(투과형 액정표시장치의 경우) 또는 반사전극(반사형 액정표시장치의 경우)을 형성한다.
상기 프로세스를 채용함으로써, 염가로 넓은 면적을 갖도록 생산될 수 있는 유리 기판상에 다결정실리콘 박막 트랜지스터를 형성할 수 있다. 따라서, 화상표시장치의 저비용화 및 대형화를 용이하게 실현할 수 있다.
상기한 바와 같이, 본 발명의 제1 매트릭스형 화상표시장치는, 매트릭스 형태로 배열된 복수의 화소; 상기 화소에 기입될 화상데이터를 공급하기 위한 복수의 데이터신호선; 화상데이터의 상기 화소에의 기입을 제어하는 복수의 주사신호선; 상기 데이터신호선을 구동하기 위한 데이터신호선 구동회로; 상기 주사신호선을 구동하기 위한 주사신호선 구동회로; 및 상기 주사신호선 구동회로와 상기 데이터신호선 구동회로 중 적어도 하나의 내부상태를 리세트하기 위한 리세트 수단을 포함하며, 상기 리세트 수단은, 상기 데이터신호선 구동회로 및 주사신호선 구동회로 중 적어도 하나를 구성하는 시프트 레지스터의 내부상태를 리세트하기 위한 리세트신호를, 통상구동시에는 사용하지 않은 복수의 신호의 조합을 기초로 생성한다.
이에 의해, 전원 공급시 등에, 시프트 레지스터가 리세트(초기화)되기 때문에, 데이터신호선 구동회로 및 주사신호선 구동회로의 주요부인 시프트 레지스터를 제어하는 신호(클록신호등)들을 선택적으로 입력하고 있는 경우에는, 신호선 부하가 필요 이상으로 커지는 것을 막을 수 있다. 따라서, 화상표시장치의 동작을 안정화하고, 제어신호를 공급하는 외부 IC의 구동능력 및 전원회로의 공급능력을 증대시킬 필요가 없기 때문에 외부 IC의 비용 및 소비전력을 감소시킬 수 있다.
본 발명의 제2 매트릭스형 화상표시장치는, 상기한 바와 같이, 제1 매트릭스형 화상표시장치와 같은 화소, 데이터신호선, 주사신호선, 데이터신호선 구동회로, 및 주사신호선 구동회로를 포함하고, 상기 데이터신호선 구동회로 및 주사신호선 구동회로 중 적어도 하나를 구성하는 시프트 레지스터의 내부상태를 리세트하기 위한 리세트신호를, 표시화상에 영향을 끼치지 않는 복수의 신호들의 조합을 기초로,생성하는 리세트 수단을 더 포함하고 있는 구성이다.
이에 의해, 표시화상에 영향을 끼치지 않는 신호들의 조합을 이용하여, 화상표시에 영향을 주지 않고, 시프트 레지스터의 내부상태를 리세트할 수 있어, 전원 공급시 부정상태를 방지할 수 있다. 따라서, 제1 화상표시장치와 같이 화상표시장치의 동작을 안정화하고, 외부 IC의 비용 및 소비전력을 감소시킬 수 있다.
본 발명의 제3 매트릭스형 화상표시장치는, 상기한 바와 같이, 제1 매트릭스형 화상표시장치와 같은 화소, 데이터신호선, 주사신호선, 데이터신호선 구동회로, 주사신호선 구동회로, 및 리세트 수단을 포함하고, 기판외부에서 입력된 신호에 따라, 상기 데이터신호선을 구동하기 전에 예비충전하는 프리챠지 회로를 더 포함하며, 상기 데이터신호선 구동회로, 주사신호선 구동회로, 및 프리챠지 회로 중 적어도 하나가 상기 화소가 형성되는 기판상에 형성되어 있고, 상기 리세트 수단이, 상기 기판상에 형성되어 있는 데이터신호선 구동회로, 주사신호선 구동회로, 및 프리챠지 회로 중 적어도 하나에 대해 기판외부로부터 입력되는 복수의 신호들의 조합을 기초로, 상기 데이터신호선 구동회로 및 주사신호선 구동회로 중 적어도 하나를 구성하는 시프트 레지스터의 내부상태를 리세트하기 위한 리세트신호를 생성하는 구성이다.
본 발명의 제4 매트릭스형 화상표시장치는, 상기한 바와 같이, 제1 매트릭스형 화상표시장치와 같은 화소, 데이터신호선, 주사신호선, 데이터신호선 구동회로, 주사신호선 구동회로, 및 리세트 수단을 포함하며, 상기 데이터신호선 구동회로 및 주사신호선 구동회로 중 적어도 하나가 화소와 동시에 기판상에 형성되어 있고, 상기 리세트 수단이, 상기 기판상에 형성되어 있는 데이터신호선 구동회로 및 주사신호선 구동회로 중 적어도 하나에 대하여 기판외부로부터 입력되는 복수의 신호들의 조합을 기초로, 상기 데이터신호선 구동회로 및 주사신호선 구동회로 중 적어도 하나를 구성하는 시프트 레지스터의 내부상태를 리세트하기 위한 리세트신호를 생성하는 구성이다.
상기 제3 및 제4 구성에 의하면, 시프트 레지스터의 내부상태를 리세트하기 위해, 기판외부로부터 기판상의 회로에 입력되는 신호와 독립적으로, 리세트신호를 기판외부로부터 기판상의 회로에 공급할 필요가 없기 때문에, 기판외부로부터 기판상의 회로에 공급되는 신호수를 줄일 수 있다.
그 결과, 기판외부로부터 기판상의 회로에 신호들을 공급하기 위한 신호선의 개수를 감소시킬 수 있어, 비용과 사이즈를 감소시킬 수 있다. 또한, 기판외부로부터 기판상의 회로에 신호를 공급하는 외부 IC의 구동능력 및 전원회로의 공급능력을 증대시킬 필요가 없기 때문에, 외부 IC의 비용 및 소비전력을 감소시킬 수 있다.
상기 제1 내지 제3 화상표시장치에 있어서, 상기 리세트 수단은, 상기 데이터신호선을 구동하기 전에 예비충전하는 프리챠지 회로의 동작을 제어하는 프리챠지 제어신호 및 상기 주사신호선 구동회로가 상기 주사신호선을 구동하기 위한 구동신호의 출력을 유효하게 하는 인에이블 신호를 기초로 상기 리세트신호를 생성하는 것이 바람직하다. 프리챠지 제어신호 및 인에이블 신호는, 통상의 화상표시모드에 있어서 동시에 액티브되지 않는 신호이기 때문에, 이들 신호를 기초로 한 시프트 레지스터의 초기화(리세트)에 의해, 화상표시가 영향을 받지 않는다. 따라서, 리세트의 신뢰성을 향상시킬 수 있다.
상기 제1 내지 제3 화상표시장치에 있어서, 상기 리세트 수단은 상기 데이터신호선을 구동하기 전에 예비충전하는 프리챠지 회로의 동작을 제어하는 프리챠지 제어신호 및 상기 주사신호선 구동회로의 동작을 개시하기 위한 개시신호를 기초로 상기 리세트신호를 생성하는 것이 바람직하다. 상기 구성에서는, 프리챠지 제어신호 및 주사신호선 구동회로의 개시신호를, 통상의 화상표시기간에 있어서 동시에 액티브되지 않은 신호로서 사용할 수 있다. 이를 실현하기 위해, 예컨대, 주사선 신호회로를 구성하는 시프트 레지스터에 더미 플립플롭을 추가하여 화상표시기간을 시프트하는 것에 따라, 이들의 신호가 동시에 액티브되는 기간을 화상표시기간과 겹치지 않게 한다. 이에 의해, 이 신호들을 기초로 시프트 레지스터의 초기화(리세트)를 할 때, 화상표시에 영향을 주지 않는다. 따라서, 리세트의 신뢰성을 향상시킬 수 있다.
상기 제1 내지 제3 화상표시장치에 있어서, 상기 리세트 수단은, 상기 데이터신호선을 구동하기 전에 예비충전하는 프리챠지 회로의 동작을 제어하는 프리챠지 제어신호 및 상기 데이터신호선 구동회로의 동작을 개시시키는 개시신호를 기초로 상기 리세트신호를 생성하는 것이 바람직하다. 프리챠지 제어신호 및 데이터신호선 구동회로의 개시신호는, 통상의 화상표시기간에 있어서는 동시에 액티브되지 않은 신호이기 때문에, 이 신호들을 바탕으로 시프트 레지스터의 초기화(리세트)를 할 때, 화상표시에 영향을 주지 않는다. 따라서, 리세트의 신뢰성을 향상시킬 수 있다.
상기 제1 내지 제4 화상표시장치에 있어서, 상기 리세트 수단은, 상기 주사신호선 구동회로의 동작을 개시시키는 제1 개시신호 및 상기 데이터신호선 구동회로의 동작을 개시시키는 제2 개시신호를 기초로 상기 리세트신호를 생성하는 것이 바람직하다. 이 구성에서는, 주사신호선 구동회로의 개시신호 및 데이터신호선 구동회로의 개시신호를, 통상의 화상표시기간에 있어서 동시에 액티브되지 않은 신호로서 사용할 수 있다. 이를 실현하기 위해, 예컨대, 주사선 신호회로를 구성하는 시프트 레지스터에 더미 플립플롭을 추가하여 화상표시기간을 시프트하는 것에 따라, 이 신호들이 동시에 액티브되는 기간이 화상표시기간과 겹치지 않게 한다. 이에 의해, 이 신호들을 기초로 시프트 레지스터의 초기화(리세트)를 할 때, 화상표시에 영향을 주지 않는다. 따라서, 리세트의 신뢰성을 향상시킬 수 있다.
상기 모든 화상표시장치에 있어서, 전원 공급시부터 정규의 구동이 개시되기까지의 기간에, 상기 리세트신호를 생성하는 신호의 기초로 되는 신호가 상기 리세트 수단에 입력되는 것이 바람직하다. 전원 공급시의 일정 기간동안, 상기 조합의 신호를 화상표시장치에 입력하는 것에 의해, 시프트 레지스터의 초기화(리세트)가 행하여지기 때문에, 그 후, 구동회로를 정상으로 구동할 수 있다.
또한, 상기 모든 화상표시장치에 있어서, 전원 공급시 표시를 중단하는 기간동안, 상기 리세트신호를 생성하는 신호의 기초로 되는 신호가 상기 리세트 수단에 입력되는 것이 바람직하다. 주사펄스가 시프트 레지스터 내부에 존재할 때에 표시가 중단되더라도, 표시를 중단하고 있는 기간동안, 시프트 레지스터의 초기화(리세트)가 행하여지기 때문에, 그 후, 구동회로를 정상으로 구동할 수 있다.
상기 모든 화상표시장치에 있어서, 상기 리세트신호를 생성하는 신호의 기초로 되는 신호가 입력되는 기간은 1μsec 이상 1OO msec 이하인 것이 바람직하다. 이 기간 내에, 시프트 레지스터의 초기화(리세트)를 확실히 할 수 있음과 동시에, 표시에 큰 지장은 나타나지 않는다.
본 발명의 제5 매트릭스형 화상표시장치는, 상기한 바와 같이, 제1 매트릭스형 화상표시장치와 같은 화소, 데이터신호선, 주사신호선, 데이터신호선 구동회로, 및 주사신호선 구동회로를 포함하고, 상기 데이터신호선 구동회로 및 주사신호선 구동회로 중 적어도 하나를 구성하는 시프트 레지스터의 내부노드를 리세트하기 위해, 상기 내부노드에 부가된 커패시터를 더 포함한다.
이에 의해, 전원 공급시, 커패시터를 사용하여 시프트 레지스터의 초기화(리세트)를 행하기 때문에, 초기화를 위한 스위치가 불필요하다. 따라서, 제1 화상표시장치의 효과에 부가하여, 회로규모를 작게함과 동시에, 초기화 스위치를 구동하기 위한 신호를 생성할 필요가 없기 때문에 회로구성을 단순화시킬 수 있다.
상기 제5 화상표시장치에 있어서, 상기 커패시터는 전원전위에 리세트되어야 할 상기 내부노드와 전원선 사이에 접속되어 있는 것이 바람직하다. 이에 의해, 전원 공급시, 전원선의 전위가 증가할 때, 용량 결합에 의해, 전원레벨로 리세트될 내부노드의 전위도 증가하기 때문에, 내부상태를 전원레벨로 리세트하는 것이 가능하게 된다.
상기 제5 화상표시장치에 있어서, 상기 커패시터는 접지전위로 리세트될 상기 내부노드와 접지선 사이에 접속되는 것이 바람직하다. 이에 의해, 용량 결합에 의해 내부노드가 접지레벨로 리세트되기 때문에, 전원 공급시 전원선의 전위가 증가할 때, 접지레벨로 리세트될 내부노드의 전위는 상승하지 않는다. 그러므로, 내부상태의 리세트를 보다 확실히 하는 것이 가능하게 된다.
본 발명의 제6 매트릭스형 화상표시장치는, 상기한 바와 같이, 제 1 매트릭스형 화상표시장치와 같은 화소, 데이터신호선, 주사신호선, 데이터신호선 구동회로, 주사신호선 구동회로, 및 리세트 수단을 포함하며, 상기 리세트 수단은 상기 데이터신호선 구동회로 및 주사신호선 구동회로 중 적어도 하나를 구성하는 시프트 레지스터의 내부노드를 리세트하기 위해, 상기 내부노드에 부가된 저항인 구성이다.
본 발명의 제6 화상표시장치에서는, 상기 리세트 수단이 내부노드에 부가된 저항이기 때문에, 초기화를 위한 스위치가 불필요하여, 회로규모를 작게 할 수 있다. 또한, 초기화 스위치를 구동하기 위한 신호를 생성할 필요가 없기 때문에, 회로구성이 단순하게 된다.
상기 제6 화상표시장치에 있어서, 상기 저항이 전원전위로 리세트될 상기 내부노드와 전원선 사이에 부가되어 있는 것이 바람직하다. 전원선으로부터의 미소전류에 의해, 내부노드의 전위는 전원레벨에 접근하는 경향이 있기 때문에, 내부상태를 리세트하는 것이 가능하게 된다.
상기 제6 화상표시장치에 있어서, 상기 저항이 접지전위로 리세트될 상기 내부노드와 접지선 사이에 부가되어 있는 것이 바람직하다. 접지선으로부터의 미소전류에 의해, 상기 내부노드의 전위는 접지레벨에 접근하는 경향이 있기 때문에, 내부상태를 리세트하는 것이 가능하게 된다.
상기 모든 화상표시장치에 있어서, 상기 리세트 수단이 상기 데이터신호선 구동회로 또는 상기 주사신호선 구동회로를 구성하는 복수의 D 플립플롭의 내부노드를 리세트하는 것이 바람직하다. D 플립플롭을 복수 단(stage) 직렬접속하는 것에 의해, 시프트 레지스터를 구성할 수 있다. 이와 같이 구성된 시프트 레지스터에서는, 개시신호의 폭을 바꾸는 것에 의해, 용이하게 주사펄스의 폭을 바꿀 수 있다.
또한, 상기 모든 화상표시장치에 있어서, 상기 리세트 수단이 상기 데이터신호선 구동회로 또는 상기 주사신호선 구동회로를 구성하는 복수의 세트·리세트형 플립플롭의 내부노드를 리세트하는 것이 바람직하다. 세트·리세트형 플립플롭을 복수 단 직렬 접속하는 것에 의해, 시프트 레지스터를 구성할 수 있다. 이와 같이 구성된 시프트 레지스터에서는, 입력되는 클록신호의 부하가 작고, 동작속도가 빠른 이점이 있다.
상기 세트·리세트형 플립플롭을 갖는 화상표시장치에 있어서, 상기 리세트 수단이 상기 세트·리세트형 플립플롭의 세트신호를 비액티브로 하고, 리세트신호를 액티브로 하는 것이 바람직하다. 세트·리세트형 플립플롭의 리세트신호를 액티브로 할 뿐만 아니라, 세트신호를 비액티브로 하는 것에 의해, 상기 플립플롭의 초기화를 확실히 할 수 있다.
상기 모든 화상표시장치에 있어서, 상기 리세트 수단이 상기 데이터신호선구동회로 또는 상기 주사신호선 구동회로를 구성하는 모든 플립플롭의 내부노드를 리세트하는 것이 바람직하다. 시프트 레지스터를 구성하는 모든 세트·리세트형 플립플롭을 초기화하는 경우에는, 전체 단이 동일회로로 구성되기 때문에, 신호의 타이밍이 거의 어긋나지 않는다.
또는, 상기 모든 화상표시장치에 있어서, 상기 리세트 수단이 상기 데이터신호선 구동회로 또는 상기 주사신호선 구동회로를 구성하는 플립플롭중 절반의 내부노드를 리세트하는 것이 바람직하다. 예컨대, 시프트 레지스터를 구성하는 플립플롭을 두 단마다 초기화함으로써, 다음 단의 플립플롭도 초기화할 수 있다. 이 경우, 초기화를 위한 부가소자의 총수를 감소시킬 수 있다.
상기 모든 화상표시장치는, 상기 데이터신호선 구동회로 또는 상기 주사신호선 구동회로를 구성하는 복수의 플립플롭에 클록신호를 입력하고, 클록신호가 입력될 플립플롭의 적어도 전단을 포함하는 1단 또는 복수 단의 플립플롭의 출력신호에 의해 클록신호의 입력이 제어되는 전송게이트를 더 포함하고 있는 것이 바람직하다. 이 구성에서는, 클록신호의 입력이 필요한 단에만, 전송게이트를 통해 클록신호들이 입력되기 때문에, 클록신호선의 부하용량이 경감된다. 따라서, 소비전력을 감소시키고, 외부 콘트롤러의 구동능력을 작게 할 수 있다.
상기 전송게이트를 갖는 화상표시장치는, 상기 전송게이트의 후단에 배치되고, 상기 데이터신호선 구동회로 또는 상기 주사신호선 구동회로의 구동전압의 진폭보다 작은 상기 클록신호의 진폭을 상기 구동전압까지 올리고, 상기 전송게이트를 제어하는 신호에 의해 동작이 제어되는 승압회로를 더 포함하고 있는 것이 바람직하다. 상기 구성에서는, 클록신호가 입력되는 기간 내에만 승압회로가 동작한다. 즉, 다른 대부분의 플립플롭에 대응하는 승압회로는 동작이 정지된다. 따라서, 승압회로가 동작중 관통전류가 흐르는 타입인 경우에는, 소비전류를 대폭적으로 감소시킬 수 있고, 과잉전류에 따른 전압강하에 의한 동작불량의 가능성이 제거된다. 또한, 각 플립플롭에 상기 승압회로를 내장시키는 경우에는, 과대한 정상전류에 의한 소비전력증대 및 전압강하가 발생하는 것을 방지할 수 있다.
또한, 이 화상표시장치에 있어서는, 상기 전송게이트가 차단되어 있는 기간에, 상기 승압회로에 전류가 흐르지 않는 레벨의 신호가 상기 승압회로에 입력되는 것이 바람직하다. 이 구성에 있어서도, 클록신호가 입력되지 않은 대부분의 플립플롭에 대응하는 승압회로에 전류가 흐르지 않기 때문에, 소비전류를 대폭적으로 감소시킬 수 있고, 과잉전류에 따른 전압강하에 의한 동작불량이 발생할 가능성을 제거할 수 있다.
또한, 상기 승압회로를 갖는 2개의 화상표시장치에 있어서, 상기 전송게이트가 차단되어 있는 기간에, 상기 승압회로가 전원선 및 접지선중 적어도 하나로부터 결선되는 것이 바람직하다. 이 구성에 있어서도, 클록신호가 입력되지 않은 대부분의 플립플롭에 대응하는 승압회로에 전류가 흐르지 않기 때문에, 소비전류가 대폭적으로 감소되고, 과잉전류에 따른 전압강하에 의한 동작불량이 발생할 가능성을 제거할 수 있다.
상기 모든 화상표시장치(단, 제3 및 제4 화상표시장치를 제외한다)에 있어서, 상기 데이터신호선 구동회로 및 상기 주사신호선 구동회로 중 적어도 하나가상기 화소가 형성된 기판상에 형성되어 있는 것이 바람직하다. 이러한 구성에 있어서는, 데이터신호선 구동회로 및 주사신호선 구동회로 중 적어도 하나를 화소와 동일 기판상에 동일한 프로세스로 형성하는 것이 가능하게 된다. 그 결과, 구동회로의 설치비용이 감소될 수 있고, 신뢰성이 향상될 수 있다.
본 발명의 화상표시장치는, 상기 데이터신호선을 통해 공급된 화상데이터를 상기 주사신호선에 의한 제어하에서 상기 화소들에 기입하기 위한 액티브 스위칭소자를 더 포함하는 매트릭스형 화상표시장치, 즉, 액티브 매트릭스형 화상표시장치에 적합하게 적용할 수 있다.
또한, 이 액티브 매트릭스형 화상표시장치에 있어서, 상기 데이터신호선 구동회로, 주사신호선 구동회로 및 액티브 스위칭소자 중 적어도 하나를 구성하는 능동소자는 다결정실리콘 박막 트랜지스터인 것이 바람직하다. 이와 같이 다결정실리콘 박막을 사용하여 트랜지스터를 형성하면, 종래의 액티브 매트릭스형 액정표시장치에 사용되는 비정질실리콘 박막 트랜지스터와 비교하여, 지극히 높은 구동력이 얻어지기 때문에, 상기 효과에 부가하여, 화소 및 상기 신호선 구동회로를 용이하게 동일 기판상에 형성할 수 있는 이점이 있다. 따라서, 제조비용 및 설치비용의 절감과 실장시 양품율의 향상을 기대할 수 있다.
또한, 능동소자가 다결정실리콘 박막 트랜지스터인 상기 액티브 매트릭스형 화상표시장치에 있어서, 상기 능동소자는 600℃ 이하의 온도로 형성되는 것이 바람직하다. 이와 같이, 600℃ 이하의 프로세스 온도로 다결정실리콘 박막 트랜지스터를 형성할 경우에는, 왜곡점의 온도가 낮지만, 염가로 대형화가 용이한 유리를 기판으로서 사용할 수 있다. 따라서, 상기 효과에 부가하여, 대형의 화상표시장치를 저비용으로 제조할 수 있다.
이상, 본 실시예 및 상기 다른 실시예에 있어서, 몇 개의 예를 개시하였다. 그러나, 본 발명은 상기 각 실시예에 한정되지 않고, 각 실시예가 조합된 구성이나, 동일한 개념에 기초한 모든 구성에 적용된다.
발명의 상세한 설명의 항에서의 구체적인 실시태양 또는 실시예는, 어디까지나 본 발명의 기술내용을 밝히는 것으로, 그와 같은 구체예에만 한정하여 협의로 해석되지 않고, 본 발명의 정신과 다음에 기재하는 특허청구사항의 범위내에서, 여러가지로 변경하여 실시할 수 있다.

Claims (34)

  1. 매트릭스 형태로 제공된 복수의 화소;
    상기 화소에 기입하는 화상데이터를 공급하는 복수의 데이터신호선;
    화상데이터의 상기 화소로의 기입을 제어하는 복수의 주사신호선;
    상기 데이터신호선을 구동하기 위한 데이터신호선 구동회로;
    상기 주사신호선을 구동하기 위한 주사신호선 구동회로; 및
    상기 데이터신호선 구동회로 및 주사신호선 구동회로의 적어도 일방의 내부상태를 리세트하는 리세트수단을 구비하고,
    상기 데이터신호선 구동회로 및 주사신호선 구동회로의 일부로서 시프트 레지스터를 구비하고,
    상기 리세트수단이, (1) 상기 데이터신호선을 구동에 앞서 예비충전하는 프리챠지 회로의 동작을 제어하는 프리챠지 제어신호, (2) 주사신호선 구동회로가 상기 주사신호선을 구동하기 위한 구동신호의 출력을 유효하게 하는 인에이블 신호, (3) 주사신호선 구동회로의 동작을 개시시키는 제1 스타트 신호, (4) 데이터신호선 구동회로의 동작을 개시시키는 제2 스타트 신호로 이루어지는 군으로부터 선택되는 복수의 신호를 기초로, 상기 데이터신호선 구동회로 및 주사신호선 구동회로의 적어도 일방을 구성하는 시프트 레지스터의 내부상태를 리세트하기 위한 리세트신호를 생성하는 매트릭스형 화상표시장치.
  2. 제1항에 있어서, 상기 데이터신호선 구동회로 및 주사신호선 구동회로의 적어도 일방이 상기 화소가 형성되는 기판상에 형성되어 있는 매트릭스형 화상표시장치.
  3. 삭제
  4. 삭제
  5. 동일 기판상에 매트릭스형태로 형성된 복수의 화소;
    상기 화소에 기입하는 화상데이터를 공급하는 복수의 데이터신호선;
    화상데이터의 상기 화소로의 기입을 제어하는 복수의 주사신호선;
    기판외부에서 입력된 신호를 기초로 상기 데이터신호선을 구동하기 위한 데이터신호선 구동회로;
    기판외부에서 입력된 신호를 기초로 상기 주사신호선을 구동하기 위한 주사신호선 구동회로;
    기판외부에서 입력된 신호를 기초로, 상기 데이터신호선을 구동하기에 앞서 예비충전하는 프리챠지회로; 및
    상기 데이터신호선 구동회로 및 주사신호선 구동회로의 적어도 일방의 내부상태를 리세트하는 리세트수단을 구비하고,
    상기 데이터신호선 구동회로 및 주사신호선 구동회로의 일부로서 시프트 레지스터를 구비하고,
    상기 데이터신호선 구동회로, 주사신호선 구동회로, 및 프리챠지회로의 적어도 하나가, 상기 화소가 형성되는 기판상에 형성되고,
    상기 리세트수단이, (1) 상기 기판상에 형성되어 있는 프리챠지 회로에 대하여 기판 외부로부터 입력되고, 상기 데이터신호선을 구동에 앞서 예비충전하는 프리챠지 회로의 동작을 제어하는 프리챠지 제어신호, (2) 주사신호선 구동회로에 대하여 기판 외부로부터 입력되고, 주사신호선 구동회로가 상기 주사신호선을 구동하기 위한 구동신호의 출력을 유효하게 하는 인에이블 신호, (3) 주사신호선 구동회로에 대하여 기판 외부로부터 입력되고, 주사신호선 구동회로의 동작을 개시시키는 제1 스타트 신호, (4) 데이터신호선 구동회로에 대하여 기판 외부로부터 입력되고, 데이터신호선 구동회로의 동작을 개시시키는 제2 스타트 신호로 이루어지는 군으로부터 선택되는 복수의 신호를 기초로, 상기 데이터신호선 구동회로 및 주사신호선 구동회로의 적어도 일방을 구성하는 시프트 레지스터의 내부상태를 리세트하기 위한 리세트신호를 생성하는 매트릭스형 화상표시장치.
  6. 동일 기판상에 매트릭스형태로 형성된 복수의 화소;
    상기 화소에 기입하는 화상데이터를 공급하는 복수의 데이터신호선;
    화상데이터의 상기 화소로의 기입을 제어하는 복수의 주사신호선;
    기판외부에서 입력된 신호를 기초로 상기 데이터신호선을 구동하기 위한 데이터신호선 구동회로;
    기판외부에서 입력된 신호를 기초로 상기 주사신호선을 구동하기 위한 주사신호선 구동회로; 및
    상기 데이터신호선 구동회로 및 주사신호선 구동회로의 적어도 일방의 내부상태를 리세트하는 리세트수단을 구비하고,
    상기 데이터신호선 구동회로 및 주사신호선 구동회로의 일부로서 시프트 레지스터를 구비하고,
    상기 데이터신호선 구동회로 및 주사신호선 구동회로의 적어도 일방이, 상기 화소가 형성되는 기판상에 형성되고,
    상기 리세트수단이, (1) 상기 기판상에 형성되어 있는 주사신호선 구동회로에 대하여 기판 외부로부터 입력되고, 주사신호선 구동회로가 상기 주사신호선을 구동하기 위한 구동신호의 출력을 유효하게 하는 인에이블 신호, (2) 주사신호선 구동회로에 대하여 기판 외부로부터 입력되고, 주사신호선 구동회로의 동작을 개시시키는 제1 스타트 신호, (3) 데이터신호선 구동회로에 대하여 기판 외부로부터 입력되고, 데이터신호선 구동회로의 동작을 개시시키는 제2 스타트 신호로 이루어지는 군으로부터 선택되는 복수의 신호에 기초하여, 상기 데이터신호선 구동회로 및 주사신호선 구동회로의 적어도 일방을 구성하는 시프트 레지스터의 내부상태를 리세트하기위한 리세트신호를 생성하는 매트릭스형 화상표시장치.
  7. 제1항 내지 제5항 중 어느 하나의 항에 있어서, 상기 리세트수단이, 상기 데이터신호선을 구동하기에 앞서 예비충전하는 프리챠지회로의 동작을 제어하는 프리챠지제어신호 및 주사신호선 구동회로가 상기 주사신호선을 구동하기 위한 구동신호의 출력을 유효하게 하는 인에이블신호를 기초로 상기 리세트신호를 생성하는 매트릭스형 화상표시장치.
  8. 제1항 내지 제5항 중 어느 하나의 항에 있어서, 상기 리세트수단이, 상기 데이터신호선을 구동하기에 앞서 예비충전하는 프리챠지회로의 동작을 제어하는 프리챠지 제어신호 및 주사신호선 구동회로의 동작을 개시하는 스타트신호를 기초로 상기 리세트신호를 생성하는 매트릭스형 화상표시장치.
  9. 제1항 내지 제5항 중 어느 하나의 항에 있어서, 상기 리세트수단이, 상기 데이터신호선을 구동하기에 앞서 예비충전하는 프리챠지회로의 동작을 제어하는 프리챠지회로의 동작을 제어하는 프리챠지 제어신호 및 데이터신호선 구동회로의 동작을 개시하는 스타트신호를 기초로 상기 리세트신호를 생성하는 매트릭스형 화상표시장치.
  10. 제1항 내지 제6항 중 어느 하나의 항에 있어서, 상기 리세트수단이, 상기 주사신호선 구동회로의 동작을 개시하는 제1 스타트신호 및 데이터신호선 구동회로의 동작을 개시하는 제2 스타트신호를 기초로 상기 리세트신호를 생성하는 매트릭스형 화상표시장치.
  11. 제1항, 제2항 및 제5항 중 어느 하나의 항에 있어서, 상기 복수의 신호는 제1 및 제2 신호로 이루어지고, 상기 리세트수단은, 상기 제1 신호 및 제2 신호를 기초로, 하이 레벨인 기간에 로우레벨의 리세트신호를 생성하는 NAND 게이트; 및 NAND 게이트의 출력신호를 반전시키는 인버터로 이루어지는 매트릭스형 화상표시장치.
  12. 제1항, 제2항 및 제5항 중 어느 하나의 항에 있어서, 상기 복수의 신호는 제1 및 제2 신호로 이루어지고, 상기 리세트수단은, 상기 제1 신호 및 제2 신호를 기초로, 제1 신호 및 제2 신호의 양방이 하이 레벨인 기간에 로우 레벨의 리세트신호를 생성하는 NAND 게이트인 매트릭스형 화상표시장치.
  13. 제1항, 제2항 및 제5항 중 어느 하나의 항에 있어서, 전원 투입시부터 정규의 구동이 개시될때 까지의 기간 동안, 상기 복수의 신호가 상기 리세트수단에 입력되는 매트릭스형 화상표시장치.
  14. 제1항, 제2항 및 제5항 중 어느 하나의 항에 있어서, 전원 투입 후에 표시를 중단하는 기간에, 상기 복수의 신호가 상기 리세트수단에 입력되는 매트릭스형 화상표시장치.
  15. 제1항, 제2항 및 제5항 중 어느 하나의 항에 있어서, 상기 복수의 신호가 상기 리세트수단에 입력되는 기간이 1μsec 이상 100 msec 이하인 매트릭스형 화상표시장치.
  16. 매트릭스형태로 제공된 복수의 화소;
    상기 화소에 기입하는 화상데이터를 공급하는 복수의 데이터신호선;
    화상데이터의 상기 화소로의 기입을 제어하는 복수의 주사신호선;
    상기 데이터신호선을 구동하기 위한 데이터신호선 구동회로;
    상기 주사신호선을 구동하기 위한 주사신호선 구동회로; 및
    상기 데이터신호선 구동회로 및 주사신호선 구동회로의 적어도 일방의 내부상태를 리세트하는 리세트수단을 구비하고,
    상기 데이터신호선 구동회로 및 주사신호선 구동회로의 일부로서 시프트 레지스터를 구비하고,
    상기 리세트수단이, 상기 데이터신호선 구동회로 및 주사신호선 구동회로의 적어도 일방을 구성하는 복수의 플립플롭의 내부노드를 리세트하기 위해, 상기 내부노드에 부가되고, 또한 상기 플립플롭의 내부에 제공된 커패시터인 매트릭스형 화상표시장치.
  17. 제16항에 있어서, 상기 커패시터가, 전원전위로 리세트될 상기 내부노드와 전원선 사이에 접속되어 있는 커패시터인 매트릭스형 화상표시장치.
  18. 제16항에 있어서, 상기 커패시터가, 접지전위로 리세트될 상기 내부노드와 접지선 사이에 접속되어 있는 커패시터인 매트릭스형 화상표시장치.
  19. 매트릭스형태로 제공된 복수의 화소;
    상기 화소에 기입하는 화상데이터를 공급하는 복수의 데이터신호선;
    화상데이터의 상기 화소로의 기입을 제어하는 복수의 주사신호선;
    상기 데이터신호선을 구동하기 위한 데이터신호선 구동회로;
    상기 주사신호선을 구동하기 위한 주사신호선 구동회로; 및
    상기 데이터신호선 구동회로 및 주사신호선 구동회로의 적어도 일방의 내부상태를 리세트하는 리세트수단을 구비하고,
    상기 데이터신호선 구동회로 및 주사신호선 구동회로의 일부로서 시프트 레지스터를 구비하고,
    상기 리세트수단이, 상기 데이터신호선 구동회로 및 주사신호선 구동회로의 적어도 일방을 구성하는 복수의 플립플롭의 내부노드를 리세트하기 위해, 상기 내부노드에 부가되고, 또한 상기 플립플롭 내부에 제공된 저항인 매트릭스형 화상표시장치.
  20. 제19항에 있어서, 상기 저항이, 전원전위로 리세트될 상기 내부노드와 전원선 사이에 부가되어 있는 매트릭스형 화상표시장치.
  21. 제19항에 있어서, 상기 저항이, 접지전위에 리세트될 상기 내부노드와 접지선 사이에 부가되어 있는 매트릭스형 화상표시장치.
  22. 제1항, 2항, 3항, 4항, 5항, 6항, 16항 및 19항중 어느 하나의 항에 있어서, 상기 리세트수단이, 상기 데이터신호선 구동회로 또는 주사신호선 구동회로를 구성하는 복수의 D 플립플롭의 내부노드를 리세트하는 매트릭스형 화상표시장치.
  23. 제1항, 2항, 3항, 4항, 5항, 6항, 16항 및 19항중 어느 하나의 항에 있어서, 상기 리세트수단이, 상기 데이터신호선 구동회로 또는 주사신호선 구동회로를 구성하는 복수의 세트·리세트형 플립플롭의 내부노드를 리세트하는 매트릭스형 화상표시장치.
  24. 제23항에 있어서, 상기 리세트수단이, 상기 세트·리세트형 플립플롭의 세트신호를 비액티브로 하고, 리세트신호를 액티브로 하는 매트릭스형 화상표시장치.
  25. 제1항, 2항, 3항, 4항, 5항, 6항, 16항 및 19항중 어느 하나의 항에 있어서, 상기 리세트수단이, 상기 데이터신호선 구동회로 또는 주사신호선 구동회로를 구성하는 모든 플립플롭의 내부노드를 리세트하는 매트릭스형 화상표시장치.
  26. 제1항, 2항, 3항, 4항, 5항, 6항, 16항 및 19항중 어느 하나의 항에 있어서, 상기 리세트수단이, 상기 데이터신호선 구동회로 또는 주사신호선 구동회로를 구성하는 플립플롭의 절반의 내부노드를 리세트하는 매트릭스형 화상표시장치.
  27. 제1항, 2항, 3항, 4항, 5항, 6항, 16항 및 19항중 어느 하나의 항에 있어서, 상기 데이터신호선 구동회로 또는 주사신호선 구동회로를 구성하는 복수의 플립플롭에 클록신호를 입력하고, 클록신호를 입력할 플립플롭의 적어도 전단을 포함하는 1개 또는 복수 단의 플립플롭의 출력신호에 의해 클록신호의 입력이 제어되는 전송게이트를 더 구비하는 매트릭스형 화상표시장치.
  28. 제27항에 있어서, 상기 전송게이트의 후단에서, 상기 데이터신호선 구동회로 또는 주사신호선 구동회로의 구동전압의 진폭보다 작은 상기 클록신호의 진폭을 상기 구동전압까지 승압하고, 상기 전송게이트를 제어하는 신호에 의해 동작이 제어되는 승압회로를 더 구비하는 매트릭스형 화상표시장치.
  29. 제28항에 있어서, 상기 전송게이트가 차단되어 있는 기간에, 상기 승압회로에 전류가 흐르지 않도록 하는 레벨의 신호가 상기 승압회로에 입력되는 매트릭스형 화상표시장치.
  30. 제28항에 있어서, 상기 전송게이트가 차단되어 있는 기간에, 상기 승압회로가 전원선 및 접지선의 적어도 일방으로부터 분리되는 매트릭스형 화상표시장치.
  31. 제1항, 2항, 3항, 4항, 5항, 6항, 16항 및 19항중 어느 하나의 항에 있어서, 상기 데이터신호선에 의해 공급된 화상데이터를 상기 주사신호선에 의한 제어하에 상기 화소에 기입하기 위한 액티브스위칭소자를 더 구비하는 매트릭스형 화상표시장치.
  32. 제31항에 있어서, 상기 데이터신호선 구동회로, 주사신호선 구동회로 및 액티브스위칭소자의 적어도 하나를 구성하는 능동소자가, 다결정실리콘 박막트랜지스터인 매트릭스형 화상표시장치.
  33. 제32항에 있어서, 상기 능동소자가 600℃ 이하의 온도로 형성되는 매트릭스형 화상표시장치.
  34. 제29항에 있어서, 상기 전송게이트가 차단되어 있는 기간에, 상기 승압회로가 전원선 및 접지선의 적어도 일방으로부터 분리되는 매트릭스형 화상표시장치.
KR10-2000-0055278A 1999-09-20 2000-09-20 매트릭스형 화상표시장치 KR100369748B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP26623599 1999-09-20
JP11-266235 1999-09-20
JP2000-233549 2000-08-01
JP2000233549A JP2001159877A (ja) 1999-09-20 2000-08-01 マトリクス型画像表示装置

Publications (2)

Publication Number Publication Date
KR20010039905A KR20010039905A (ko) 2001-05-15
KR100369748B1 true KR100369748B1 (ko) 2003-01-30

Family

ID=26547354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0055278A KR100369748B1 (ko) 1999-09-20 2000-09-20 매트릭스형 화상표시장치

Country Status (6)

Country Link
US (1) US6559824B1 (ko)
EP (1) EP1085493B1 (ko)
JP (1) JP2001159877A (ko)
KR (1) KR100369748B1 (ko)
DE (1) DE60008469T2 (ko)
TW (1) TW522357B (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69635399T2 (de) * 1995-02-01 2006-06-29 Seiko Epson Corp. Verfahren und einrichtung zum steuern einer flüssigkristallanzeige
JP3632840B2 (ja) * 2000-02-28 2005-03-23 シャープ株式会社 プリチャージ回路およびそれを用いた画像表示装置
US20050280623A1 (en) 2000-12-18 2005-12-22 Renesas Technology Corp. Display control device and mobile electronic apparatus
JP4132654B2 (ja) * 2000-12-18 2008-08-13 株式会社ルネサステクノロジ 表示制御装置および携帯用電子機器
KR100422593B1 (ko) * 2001-05-03 2004-03-12 주식회사 하이닉스반도체 디코딩 장치 및 방법과 이를 사용한 저항열디지털/아날로그 컨버팅 장치 및 방법
JP2003005703A (ja) * 2001-06-22 2003-01-08 Pioneer Electronic Corp パネル駆動装置
JP3944394B2 (ja) * 2002-01-08 2007-07-11 株式会社日立製作所 表示装置
JP4421208B2 (ja) 2002-05-17 2010-02-24 シャープ株式会社 レベルシフタ回路およびそれを備えた表示装置
JP2004233386A (ja) * 2003-01-28 2004-08-19 Sony Corp 液晶駆動回路及びアクティブマトリクス型液晶表示装置
JP3797337B2 (ja) * 2003-02-25 2006-07-19 ソニー株式会社 シフトレジスタおよび表示装置
JP4168270B2 (ja) 2003-08-11 2008-10-22 ソニー株式会社 表示装置及びその駆動方法
JP4105132B2 (ja) * 2003-08-22 2008-06-25 シャープ株式会社 表示装置の駆動回路、表示装置および表示装置の駆動方法
JP4158658B2 (ja) * 2003-09-10 2008-10-01 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
JP4433786B2 (ja) * 2003-12-22 2010-03-17 ソニー株式会社 ストライプドメイン抑圧回路及び液晶表示装置
JP4114668B2 (ja) * 2005-03-25 2008-07-09 エプソンイメージングデバイス株式会社 表示装置
JP4650056B2 (ja) * 2005-03-30 2011-03-16 エプソンイメージングデバイス株式会社 表示装置
WO2006123584A1 (ja) * 2005-05-19 2006-11-23 Sharp Kabushiki Kaisha レベルシフタ、それを備えたシフトレジスタ、およびそれを備えた表示装置
WO2007010835A1 (ja) 2005-07-15 2007-01-25 Sharp Kabushiki Kaisha 信号出力回路、シフトレジスタ、出力信号生成方法、表示装置の駆動回路および表示装置
TWI338272B (en) * 2005-11-30 2011-03-01 Chimei Innolux Corp Flat panel display and scan driving apparatus thereof
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP5495510B2 (ja) 2007-06-19 2014-05-21 キヤノン株式会社 表示装置及びそれを用いた電子機器
JP2009014836A (ja) 2007-07-02 2009-01-22 Canon Inc アクティブマトリクス型表示装置及びその駆動方法
WO2009025387A1 (en) 2007-08-21 2009-02-26 Canon Kabushiki Kaisha Display apparatus and drive method thereof
JP2009080272A (ja) 2007-09-26 2009-04-16 Canon Inc アクティブマトリクス型表示装置
JP2009109641A (ja) 2007-10-29 2009-05-21 Canon Inc 駆動回路、及びアクティブマトリクス型表示装置
CN101868833B (zh) 2007-12-27 2013-03-13 夏普株式会社 移位寄存器和显示装置
JP5213463B2 (ja) * 2008-01-11 2013-06-19 株式会社ジャパンディスプレイウェスト 表示装置
KR100964253B1 (ko) * 2008-06-19 2010-06-16 주식회사 실리콘웍스 디스플레이 구동회로 및 구동방법
JP2010256466A (ja) * 2009-04-22 2010-11-11 Sony Corp 液晶表示装置およびその駆動方法
JP5284198B2 (ja) * 2009-06-30 2013-09-11 キヤノン株式会社 表示装置およびその駆動方法
JP2011013415A (ja) 2009-07-01 2011-01-20 Canon Inc アクティブマトリックス型表示装置
JP5306926B2 (ja) 2009-07-09 2013-10-02 株式会社ジャパンディスプレイウェスト 液晶表示装置
US20110007066A1 (en) * 2009-07-10 2011-01-13 Chin-Tien Chang Data transmitting method for transmitting data between timing controller and source driver of display and display using the same
JP2011028135A (ja) * 2009-07-29 2011-02-10 Canon Inc 表示装置及びその駆動方法
JP5190472B2 (ja) * 2010-01-25 2013-04-24 ルネサスエレクトロニクス株式会社 駆動回路
CN102754021B (zh) 2010-02-15 2015-04-15 夏普株式会社 有源矩阵基板、液晶面板、液晶显示装置以及电视接收机
KR101127590B1 (ko) * 2010-03-29 2012-03-23 삼성모바일디스플레이주식회사 Ａｌｓ 드라이버 회로, 이를 포함하는 액정표시장치 및 액정표시장치의 구동방법
CN102654982B (zh) * 2011-05-16 2013-12-04 京东方科技集团股份有限公司 移位寄存器单元电路、移位寄存器、阵列基板及液晶显示器
JP6124573B2 (ja) 2011-12-20 2017-05-10 キヤノン株式会社 表示装置
US8976163B2 (en) * 2012-06-07 2015-03-10 Apple Inc. Using clock detect circuitry to reduce panel turn-on time
JP2014056630A (ja) * 2012-09-13 2014-03-27 Seiko Epson Corp 回路、電気光学装置、及び電子機器
TWI486941B (zh) * 2012-11-05 2015-06-01 Himax Tech Ltd 顯示器之重置裝置及其操作方法
JP2014186158A (ja) * 2013-03-22 2014-10-02 Japan Display Inc 表示装置
JP2015036772A (ja) 2013-08-14 2015-02-23 セイコーエプソン株式会社 電気光学パネルの駆動制御装置、電気光学装置、撮像装置、および電気光学パネルの駆動制御方法
CN112416276B (zh) * 2020-10-13 2021-07-23 北京匠数科技有限公司 一种显示画面解析装置、系统及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03147598A (ja) 1989-11-02 1991-06-24 Sony Corp シフトレジスタ
JPH04204993A (ja) 1990-11-30 1992-07-27 Sharp Corp 表示装置の駆動回路
US5381063A (en) * 1992-11-13 1995-01-10 Medtronic, Inc. AC offset compensation for active LCD drivers
JPH06202588A (ja) 1992-12-29 1994-07-22 Canon Inc シフトレジスタ及びこれを用いた液晶表示装置
JP3286486B2 (ja) 1995-01-20 2002-05-27 三洋電機株式会社 表示装置の駆動回路
JP3135810B2 (ja) * 1995-01-31 2001-02-19 シャープ株式会社 画像表示装置
JP3361925B2 (ja) * 1995-03-24 2003-01-07 シャープ株式会社 集積回路
KR0156804B1 (ko) * 1995-11-28 1998-12-15 김광호 데이타 인에이블 신호를 이용하여 바이오스에 관계없이 프리챠지를 하는 스타트 펄스 버티컬 신호 생성기
JP3516323B2 (ja) * 1996-05-23 2004-04-05 シャープ株式会社 シフトレジスタ回路および画像表示装置
JPH1185111A (ja) * 1997-09-10 1999-03-30 Sony Corp 液晶表示素子

Also Published As

Publication number Publication date
US6559824B1 (en) 2003-05-06
EP1085493B1 (en) 2004-02-25
DE60008469T2 (de) 2004-12-02
EP1085493A3 (en) 2002-06-19
TW522357B (en) 2003-03-01
EP1085493A2 (en) 2001-03-21
DE60008469D1 (de) 2004-04-01
JP2001159877A (ja) 2001-06-12
KR20010039905A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
KR100369748B1 (ko) 매트릭스형 화상표시장치
US7365727B2 (en) Two-way shift register and image display device using the same
US6724361B1 (en) Shift register and image display device
US6580411B1 (en) Latch circuit, shift register circuit and image display device operated with a low consumption of power
KR100423024B1 (ko) 프리챠지회로와 이를 이용한 화상표시장치
US6670944B1 (en) Shift register circuit, driving circuit for an electrooptical device, electrooptical device, and electronic apparatus
US7133017B2 (en) Shift register and display device using same
US20060181502A1 (en) Signal line driving circuit and image display device
US20010011987A1 (en) Shift register circuit capable of reducing consumption of power with reduced capacitive load of clock signal line and image display device including it
US20050057556A1 (en) Latch circuit, shift register circuit, logical circuit and image display device operated with a low consumption of power
US7193604B2 (en) Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices
US6492972B1 (en) Data signal line driving circuit and image display apparatus
US7209130B2 (en) Level shifter and display device using same
JPH08137443A (ja) 画像表示装置
JP3609956B2 (ja) ラッチ回路、シフトレジスタ回路、および画像表示装置
JP3615406B2 (ja) シフトレジスタ回路および画像表示装置
JPH09223948A (ja) シフトレジスタ回路および画像表示装置
JP3506222B2 (ja) 論理回路及び画像表示装置
JP3483198B2 (ja) シフトレジスタ回路
JP3318188B2 (ja) 表示装置用駆動回路
JP3270299B2 (ja) 同期回路駆動方法と同期信号制御回路およびこれを用いた画像表示装置
JP2004117513A (ja) 画像表示装置と画像表示方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000920

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020629

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20021031

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030114

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030115

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060110

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20070110

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20080107

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20090109

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20100111

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20101223

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20111216

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee