[go: up one dir, main page]

KR100340891B1 - 비단결정반도체박막형성장치,그의형성방법및광기전력소자의제조방법 - Google Patents

비단결정반도체박막형성장치,그의형성방법및광기전력소자의제조방법 Download PDF

Info

Publication number
KR100340891B1
KR100340891B1 KR1019970069920A KR19970069920A KR100340891B1 KR 100340891 B1 KR100340891 B1 KR 100340891B1 KR 1019970069920 A KR1019970069920 A KR 1019970069920A KR 19970069920 A KR19970069920 A KR 19970069920A KR 100340891 B1 KR100340891 B1 KR 100340891B1
Authority
KR
South Korea
Prior art keywords
film
deposition chamber
substrate
belt
film deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970069920A
Other languages
English (en)
Other versions
KR19980064243A (ko
Inventor
다다시 호리
쇼따로 오까베
아끼라 사까이
유쪼 고오다
다까히로 야지마
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR19980064243A publication Critical patent/KR19980064243A/ko
Application granted granted Critical
Publication of KR100340891B1 publication Critical patent/KR100340891B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/562—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks for coating elongated substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C23C16/545—Apparatus specially adapted for continuous coating for coating elongated substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/17—Photovoltaic cells having only PIN junction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
    • H10F71/103—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
    • H10F71/103—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials
    • H10F71/1035—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials having multiple Group IV elements, e.g. SiGe or SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

막퇴적실 벽으로 둘러싸인 막형성 공간 및 벨트상 기판을 갖는 막퇴적실, 막퇴적실 벽을 둘러싸는 외실, 가스 공급 수단 및 마이크로파 애플리케이터 수단을 포함하고, 벨트상 기판이 그의 종방향으로 이동되는 동안 막형성 가스가 가스 공급 수단을 통해 막형성 공간중으로 도입되고, 마이크로파 에너지가 막형성 공간중으로 마이크로파 애플리케이터 수단으로부터 방사되어 내부에서 마이크로파 플라즈마가 유도되고, 이에 의해 벨트상 기판의 표면상에 비단결정 반도체 박막이 형성되고, 냉각 메카니즘 및 승온 메카니즘이 막퇴적실 벽의 외면의 일부에 적용되도록 메카니즘들이 설치되는 비단결정 반도체 박막 형성 장치, 막퇴적실 벽으로 둘러싸인 막형성 공간 및 벨트상 기판을 갖는 막퇴적실, 막퇴적실 벽을 둘러싸는 외실 및 가스 공급 수단을 포함하고, 벨트상 기판이 그의 종방향으로 이동되는 동안 막형성 가스가 가스 공급 수단을 통해 막형성 공간중으로 도입되고, 플라즈마가 막형성 공간중으로 유도되고, 이에 의해 벨트상 기판의 표면상에 비단결정 반도체 박막이 형성되고, 가스 공급 수단이 막퇴적실 벽으로부터 떨어져 있도록 설치되는 가스 다지관을 포함하는 것인 비단결정 반도체 박막 형성 장치, 상기 형성 장치를 사용하여 비단결정 반도체 박막을 형성시키는 방법 및 상기 박막을 형성시키는 방법을 사용하여 광기전력 소자를 제조하는 방법이 제공된다. 이들은 비단결정 반도체 박막을 기판상에 대면적으로 형성시키고 고품질 및 탁월한 균일성을 갖도록 형성시킨다.

Description

비단결정 반도체 박막 형성 장치, 그의 형성 방법 및 광기전력소자의 제조 방법{Apparatus for Forming Non-Single-Crystal Semiconductor Thin Film, Method for Forming Non-Single-Crystal Semiconductor Thin Film, and Method for Producing Photovoltaic Device}
본 발명은 비단결정 반도체 박막을 연속적으로 형성하기 위한 장치 및 방법, 예를 들면 무정형 실리콘 또는 무정형 실리콘 합금의 대면적의 광기전력 소자를 대량 생산하기 위한 장치 및 방법에 관한 것이다. 보다 구체적으로는, 본 발명은 양질의 기능성 퇴적막을 얻기 위해 막퇴적실 벽의 온도 및 막형성 가스 도입을 제어하기 위한 제어 수단에 관한 것이다.
최근에, 태양광을 이용하는 태양 전지에 의한 발전 방식은 예를 들면, 방사능 방출 또는 지구 온난화 등의 오염 문제를 갖지 않고, 또한 태양광은 지구상 전반에 걸쳐 비추어지고 또한 에너지원의 편재가 적고, 비교적 높은 발전 효율이 복잡하고 대규모 설치를 필요로 하지 않고 이루어지기 때문에, 환경 파괴를 일으키지 않고 앞으로 전력 수요의 증대에 대해서도 대응할 수 있는 청정 발전 방식으로서 다양한 연구 및 개발이 수행되어 왔다.
또한, 전력 수요에 부응할 만한 그의 위치를 확고히 하기 위해 태양 전지를 사용하는 발전 방식에 있어서, 이들은 사용된 태양 전지가 상당히 높은 광전 변환 효율을 갖고, 탁월한 특성 안정성을 갖고, 또한 대량 생산가능한 것이 기본적으로 요구된다.
이러한 상황하에서, 단결정 실리콘 등을 사용하여 제조된 태양 전지에 비교하여 무정형 실리콘을 사용하여 제조된 태양 전지가 쉽게 대량 생산가능하고 저비용으로 생산가능하기 때문에 쉽게 구입가능한 실란과 같은 원료 가스를 사용하고, 이를 글로우 방전 분해하고, 이에 의해 유리 및 금속 시이트 등의 비교적 가격이저렴한 기판상에 무정형 실리콘 (이후부터 a-Si라 칭함) 등의 반도체 박막을 퇴적시키므로써 제조할 수 있는 태양 전지가 주목을 끌고 있다. 그 기본 구조, 제조 방법 등에 대해 각종 제안이 나오고 있다.
종래 광기전력 소자의 형성 방법으로서는 하기 기술이 알려져 있다.
예를 들면, 비단결정 반도체 박막 등을 사용한 광기전력 소자의 제조에는 플라즈마 CVD법이 일반적으로 그리고 폭넓게 이용되고 있고, 공업화되어 왔다. 그러나, 광기전력 소자는 상당히 높은 광전 변환 효율, 탁월한 특성 안정성 및 대량 생산성을 갖는 것이 기본적으로 요구된다.
이러한 요구에 부응하기 위해, 비단결정 반도체 박막 등을 사용한 광기전력 소자의 제조는 전기적, 광학적, 광전도적 또는 기계적 특성 및 반복 사용에서의 피로 특성 또는 작동 환경 특성을 개선시키고, 면적의 증가, 막두께 및 막질의 균일화를 이루면서, 고속 막형성에 의해 재현성을 갖는 대량 생산을 이루어야 한다. 따라서 이들은 미래에 해결되어야 할 문제점으로 지적되고 있다.
광기전력 소자를 사용하는 많은 발전 방식은 단위 모듈을 직렬 또는 병렬로 접속하고 유니트화하여, 소망의 전류, 전압을 얻는 방법을 사용한다. 각 모듈에 있어서 단선 및 숏트가 발생되지 않는 것이 요구된다. 추가로, 각 모듈 사이의 출력 전압 및 출력 전류에서의 변화가 없다는 것이 중요하다.
상기 지적들은 적어도 각 단위 모듈의 형성 단계에서 단위 모듈의 특성을 측정하기 위한 최대 특성 결정 요소인 반도체 층 자체의 특성 균일화가 확보되는 것이 필요하다. 모듈 설계를 하기 쉽고, 또한 모듈 조립 공정이 단순화될 수 있도록하는 관점에서 대면적에 걸친 특성 균일성이 우수한 반도체 퇴적막이 제공되는 것이 광기전력 소자의 양산성을 높이고, 생산 비용을 대폭적으로 절감시키기 위해 요구된다.
광기전력 소자의 효율적인 대량 생산 방법중 하나로서 무정형 실리콘계의 태양 전지를 제조하는 경우, 각각의 반도체 층의 형성을 위한 독립적인 막퇴적실을 제공하고, 각각의 막퇴적실에서 각 반도체 층을 형성하는 방법이 제안되어 있다.
또한, 미국 특허 제4,400,409호는 롤투롤 (roll to roll) 방식을 사용한 연속 플라즈마 CVD 시스템을 개시하고 있다.
상기 특허에는 이 시스템은 복수의 글로우 방전 영역을 제공하고, 소망의 폭을 갖고 충분히 긴 가요성 기판을 설정하고, 각 글로우 방전 영역에 소망의 전도형 반도체 층을 퇴적시키면서 상기 기판을 그의 종방향으로 연속적으로 이동시키므로써 반도체 접합을 갖는 소자를 연속적으로 제조할 수 있다고 기재되어 있다.
상기 미국 특허에서, 각 반도체 층의 형성시 사용된 도판트 가스가 다른 글로우 방전 영역으로 확산 또는 혼합되는 것을 방지하기 위해 가스 게이트가 이용되고 있다.
구체적으로는, 상기 시스템은 글로우 방전 영역들을 슬리트상의 분리 통로에 의해 서로 분리시키고, 분리 통로에 예를 들면 Ar, H2등의 포착용 가스의 흐름을 형성시키기 위한 수단을 사용한다. 따라서, 이 롤투롤 방식은 반도체 소자의 대량 생산에 적합한 방식이다.
그러나, 각 반도체 층의 형성은 RF (무선 주파수)를 이용한 플라즈마 CVD법에 의해 수행되는 경우 연속적으로 형성된 막의 특성을 유지하면서 막 퇴적 속도를 증가시키기에는 자연적으로 한계가 있다.
구체적으로, 예를 들면 막 두께가 최대 2000 옹스트롬으로 반도체 층을 형성시키는 경우에도, 상당히 길고 큰 면적을 통해 소정의 플라즈마를 항상 유도하고, 상기 플라즈마를 균일하게 유지하는 방식이 있다.
그러나, 이러한 경우에는 상당한 숙련을 필요로 하고, 이를 위해 관계된 각종 플라즈마 제어 변수를 일반화시키는 것이 오히려 곤란하다.
또한, 막 형성에 사용된 원료 가스의 분해 효율 및 사용 효율은 그다지 높지 않고 생산 비용을 상승시키는 원인중 하나가 된다.
한편, 최근 주목되고 있는 마이크로파를 이용한 플라즈마 공정이 있다. 마이크로파는 주파수가 짧아 종래 RF를 이용한 경우 보다도 에너지 밀도를 높일 수 있고, 플라즈마의 효율적인 발생 및 지속에 적합하다.
예를 들면, 미국 특허 제4,729,341호는 1쌍의 방사형 도파관 애플리케이터를 사용한 고전력 공정에 의해 대면적의 실린더형 기판상에 광전도 반도체 박막을 퇴적시키기 위한 저압 마이크로파 CVD법 및 시스템이 개시되어 있다
상기 상황을 고려해 볼 때, 대량 생산에 적합하다고 하는, 마이크로파 플라즈마 CVD법 (이후부터 μW-CVD법이라 칭함)과 롤투롤 생산 방법을 합리적으로 조합하는 경우 작업 처리량이 큰 대량 생산 방법을 얻을 수 있다.
그러나, 롤투롤 μW-CVD법에 있어서도 하기에 나타내는 문제점이 존재하였다.
문제점으로서는 투입된 마이크로파 전력이 막형성용 원료 가스의 분해만으로 사용되지 않고 높은 플라즈마 밀도를 통해 막형성 공간을 형성하는 막퇴적실 벽을 간접적으로 가열하거나 또는 마이크로파 자신이 직접 막퇴적실 벽을 고온으로 가열하게 된다는 것이다. 막퇴적실 벽의 온도는 마이크로파 전력 투입과 동시에 상승하기 시작하여, 일정 시간 경과 후, 그 방전 전력치 등에 의해 결정된 종결 온도에 달한다. 상기 온도는 350℃ 내지 조건에 따라 약 450℃까지 이를 수 있다.
그 결과로서, 하기와 같은 문제점이 발생한다.
제1 문제점으로서, 높은 막퇴적실 벽의 온도의 영향을 받아 막퇴적용의 벨트상 기판의 온도가 상승하여 통상 양질의 퇴적막이 형성되는 250℃ 전후의 기판 온도를 유지할 수 없게 된다.
이러한 상황하에서 제조된 태양 전지는 낮은 변환 효율을 갖게 된다.
또한, 제2 문제점으로서, 막퇴적실용 물질에 따라 온도가 물질의 연화점 가까이까지 도달하게 되어 막퇴적실 벽이 손상받게 되는 것이다. 구체적으로 예를 들면, 알루미늄을 막퇴적실 벽으로 사용한 경우에 450℃ 부근의 온도는 나사 부위, 인장 응력하의 부위 등을 변형시켜 이들을 사용할 수 없게 한다.
이러한 사태를 방지하기 위해 고융점의 물질을 선택하거나 또는 막퇴적실 온도의 상승을 억제하는 냉각 수단이 필요하게 된다.
또한, 제3의 문제점으로서, 막형성 공간중으로 막형성 가스를 균일하게 공급하기 위한 가스 다지관이 막퇴적실 벽의 일부를 통해 설치되는 경우에, 상술한 바와 같이 막퇴적실 벽 온도의 상승으로 인해 가스 다지관 자체에서 온도 상승이 발견된다. 이는 가스 다지관내에서 막형성 가스의 열분해를 촉진시킨다. 본래 얻을 수 있는 태양 전지의 초기 특성을 현저하게 저하시키면서 장시간의 막형성시 상기 가스 다지관내의 시간적 온도 상승으로 인해 특성의 균일성을 저하시키는 원인이 된다.
이러한 문제점으로부터, 이 롤투롤 μW-CVD법은 반도체 소자의 대량 생산에 적합한 방법이지만, 상술한 바와 같이 광기전력 소자를 대량으로 보급시키기 위해서는 광전 변환율, 특성 안정성 및 특성 균일성의 향상, 및 제조 비용의 절감이 소망된다.
특히, 광전 변환율 및 특성 안정성의 향상을 위해서는 각 단위 모듈의 광전 변환율은 높을수록 좋고, 특성 열화율은 낮을수록 바람직하다.
또한, 단위 모듈을 직렬 또는 병렬로 접속하고, 유니트화한 경우에는 유니트를 구성하는 각 단위 모듈내의 최소 전류 또는 전압 특성의 단위 모듈이 결속하여 유니트 특성이 결정되기 위해 각 단위 모듈의 평균 특성을 향상시킬 수밖에 없고, 특성 변화도 적게 하는 것이 상당히 중요하게 된다. 이를 위해서는 단위 모듈을 형성하는 단계에서 최대의 특성 결정 요소인 반도체 층의 특성 균일성을 확보하는 것이 소망되고 있다.
또한, 제조 비용의 절감을 위해, 각 모듈에 있어서는 단선 또는 숏트가 발생되지 않도록 반도체 층의 결점을 감소시키므로써 생산량을 증가시키는 것이 소망되고 있다.
본 발명의 목적은 상기 종래 광기전력 소자의 제조 수단에 의한 제과제를 해결하고, 기판상에 대면적에 걸친 높은 광전 변환율을 갖고, 고품질의 우수한 균일성을 갖고, 보다 재현성이 높고 결점이 적은 비단결정 반도체 박막의 형성 방법 및 장치를 제공하는 것, 특히 광기전력 소자를 대량으로 제조하기 위한 비단결정 반도체 박막 형성 장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적은 막퇴적실 벽으로 둘러싸인 막형성 공간 및 벨트상 기판을 갖는 막퇴적실, 막퇴적실 벽을 둘러싸는 외실 및 가스 공급 수단 및 마이크로파 애플리케이터 수단을 포함하고, 벨트상 기판이 그의 종방향으로 이동되는 동안 막형성 가스가 가스 공급 수단을 통해 도입되고, 마이크로파 에너지가 막형성 공간중으로 상기 마이크로파 애플리케이터 수단으로부터 방사되어 내부에서 마이크로파에 의해 자극된 플라즈마가 유도되고, 이에 의해 벨트상 기판의 표면상에 비단결정 반도체 박막이 형성되고, 승온 메카니즘이 막퇴적실 벽의 외면의 일부에 적용되도록 상기 메카니즘이 설치되는 비단결정반도체 박막 형성 장치를 제공하는 것이다.
본 발명의 또다른 목적은 막퇴적실 벽으로 둘러싸인 막형성 공간 및 벨트상 기판을 갖는 막퇴적실, 상기 막퇴적실 벽을 둘러싸는 외실 및 가스 공급 수단을 포함하고, 벨트상 기판이 그의 종방향으로 이동되는 동안 막형성 가스가 가스 공급 수단에 의해 도입되고, 플라즈마가 막형성 공간중에 유도되고, 이에 의해 벨트상 기판의 표면상에 비단결정 반도체 박막이 형성되고, 가스 공급 수단이 막퇴적실 벽으로부터 떨어져 설치되는 가스 다지관을 포함하는 비단결정 반도체 박막 형성 장치를 제공하는 것이다.
본 발명의 또다른 목적은 막퇴적실 벽으로 둘러싸인 막형성 공간 및 벨트상 기판을 갖는 막퇴적실, 상기 막퇴적실 벽을 둘러싸는 외실 및 가스 공급 수단 및 마이크로파 애플리케이터 수단을 포함하고, 벨트상 기판이 그의 종방향으로 이동되는 동안 막형성 가스가 가스 공급 수단에 의해 도입되고, 마이크로파 에너지가 막형성 공간중으로 상기 마이크로파 애플리케이터 수단으로부터 방사되어 마이크로파에 의해 자극된 플라즈마를 유도하고, 이에 의해 벨트상 기판의 표면상에 비단결정 반도체 박막을 형성시키고, 막퇴적실 벽의 외면의 일부에 적용하도록 설치된 냉각 메카니즘 및 승온 메카니즘에 의해 온도 제어를 수행하면서 박막을 형성시키는 방법을 제공하는 것이다.
본 발명의 또다른 목적은 막퇴적실 벽으로 둘러싸인 막형성 공간 및 벨트상 기판을 갖는 막퇴적실, 상기 막퇴적실 벽을 둘러싸는 외실 및 막퇴적실 벽으로부터 떨어져 설치되는 가스 다지관을 포함하는 가스 공급 수단을 포함하고, 벨트상 기판이 그의 종방향으로 이동되는 동안, 막형성 가스가 가스 공급 수단에 의해 도입하고, 플라즈마를 막형성 공간중에 유도하고, 이에 의해 벨트상 기판의 표면상에 비단결정 반도체 박막을 형성시키는 비단결정 반도체 박막 형성 방법을 제공하는 것이다.
본 발명의 또다른 목적은 상기 언급된 형성 방법중 하나를 사용하여 비단결정 반도체의 박막을 형성하는 한 단계를 포함하는 광기전력 소자를 제조하는 방법을 제공하는 것이다.
본 발명에 있어서, 벨트상 기판의 표면, 애플리케이터 수단을 갖는 애플리케이터 표면, 가스 배기 수단을 갖는 배기 표면 및 상기 표면들 이외의 통상적인 표면을 포함하는 막퇴적실 벽의 외면을 포함하는 장치에서 마이크로파 애플리케이터를 사용하는 경우, 냉각 메카니즘 및 승온 메카니즘은 바람직하게는 애플리케이터 표면 또는 통상적인 표면상에 설치되어 온도를 제어한다.
본 발명에 있어서, 막형성 가스를 막형성 공간중으로 균일하게 공급하기 위한 가스 다지관은 막퇴적실 벽으로부터 떨어져 설치되어 막퇴적실 벽의 승온시 가스 다지관 자체의 온도가 증가되는 것을 방지할 수 있다.
도 1은 본 발명의 예를 나타내기 위한 막형성 장치의 개략 단면도이다.
도 2는 본 발명의 막형성 장치를 사용하여 제조된 광기전력 소자의 예를 나타내기 위한 개략 단면도이다.
도 3은 본 발명의 막형성 장치를 사용하여 제조된 적층형 광기전력 소자의 예를 나타내기 위한 개략 단면도이다.
도 4는 본 발명에 따른 광기전력 소자를 연속적으로 형성하기 위한 장치의 예를 나타내기 위한 개략도이다.
도 5는 실시예 4 및 비교예 3에서 퇴적 시작부터의 시간과 막퇴적실 벽의 온도와의 관계를 나타내는 그래프이다.
도 6은 실시예 4 및 비교예 4에서 퇴적 시작부터의 시간과 획득된 광기전력 소자 모듈의 광전 변환 효율과의 관계를 나타내는 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
101: 벨트상 기판
102: 막퇴적실
103: 막퇴적실 벽
104: 냉각관
105: 가스 다지관(gas manifold)
106: 가스 공급관 106 a: 분기관
107: 배기관
108: 게이트 밸브
109: 오일 확산 펌프
110: 배출 배관 110 a: L자형 밸브
111: 막형성 용기
112: 알루미나 세라믹
113: 애플리케이터
114: 도파관
115: 램프 하우스
116: 적외선 램프 가열기
117: 열전쌍
118: 바이어스 봉
119: 벽 가열기
상기와 같이, 본 발명에 있어서, 상기 장치는 냉각 메카니즘 및 승온 메카니즘이 막퇴적실 벽의 일부의 외면에 적용되도록 제공된 상기 메카니즘들에 의해 온도 제어를 위한 구조를 갖는다. 이는 플라즈마 에너지에 의한 막퇴적실 벽의 온도 상승을 방지하고, 장시간에 걸친 막형성 공정중 균일한 온도로 막형성을 수행할 수 있게 하고, 또한 막형성 공간내에 균일하게 막형성 가스를 공급하기 위한 가스 다지관을 상기 막퇴적실로부터 떨어져 설치하므로써 막퇴적실 벽의 온도 상승에 의한 가스 다지관의 온도 상승을 피할 수 있고, 가스 다지관내에서의 막형성 가스의 열분해를 억제할 수 있도록 광기전력 소자의 출력 특성을 향상시키고 특히 장시간에 걸친 안정한 온도에 의한 막형성에 의해 균일한 특성의 광기전력 소자를 제공할 수 있다.
또한, 본 발명은 극히 우수한 핀 접합을 실현시킬 수 있고, 보다 고품질의광기전력 소자는 재현성이 우수하고 균일하게 형성될 수 있다.
본 발명에 따르는 장치를 사용하여 반도체 박막을 형성하는 막형성 장치 (증착 장치) 및 광기전력 소자 제조 방법의 한 예를 도면을 참고로 하여 더욱 상세하게 설명한다.
도 1은 본 발명의 예를 나타내기 위한 막형성 장치의 횡단면도이다.
도 1에서 참조 부호 101은 벨트상 기판, 102는 막퇴적실, 103은 막퇴적실 벽, 104는 막퇴적실 벽을 냉각시키기 위한 냉매 (냉각 매질)가 유동하는 냉각관, 105는 막퇴적실의 온도의 영향을 제거하거나 또는 감소시키기 위해 막퇴적실 벽으로부터 떨어져 설치한 가스 다지관, 106은 가스 다지관으로 막형성 가스를 공급하기 위한 가스 공급관 (투입관), 106a는 막퇴적실로부터 떨어져 가스의 다중 유입을 공급하기 위한 분기관을 말한다. 참조 부호 107은 막형성시 배기를 위한 배기관, 108은 게이트 밸브, 109는 오일 확산 펌프, 110은 배출 배관, 110a는 배출관용 L자형 밸브이다. 참조 부호 111은 본 발명의 실시예의 i-형 반도체 층 막형성 용기이나, 본 발명은 이에 제한되지는 않는다. 참조 부호 112, 113 및 114는 각각 막퇴적실에서 마이크로파 방전을 도입하기 위한 마이크로파 전력의 도입 통로를 형성하는 알루미나 세라믹, 애플리케이터 및 도파관이다. 참조 부호 115 및 116은 각각 벨트상 기판의 온도를 예정 온도로 증가시키기 위한 램프 하우스 및 적외선 램프 가열기이고, 117은 제어용 열전쌍이다. 참조 부호 118은 RF 전력을 시용하기 위한 바이어스 봉이고, 119는 막퇴적실 벽의 온도를 예정 온도로 증가시키기 위한 벽 가열기이다.
도 2는 본 발명의 막형성 장치에 의해 제조된 광기전력 소자의 횡단면의 한 예를 나타낸다. 그러나, 본 발명은 도 2 구조의 광기전력 소자의 제조에만 제한되는 것이 아님을 이해해야 한다. 도 2에서, 참조 부호 201은 기판, 202는 배면 전극, 203은 n형 반도체 층, 204는 i형 반도체 층, 205는 p형 반도체 층, 206은 투명 전극, 207은 집전 전극이다. 도 2는 광이 p형 반도체 층면으로부터 입사되는 구조이지만, n형 반도체 층면으로부터 입사되는 구조의 광기전력 소자의 경우는 203이 상기 p형 반도체 층, 204가 i형 반도체 층, 205가 n형 반도체 층으로 이루어진다. 또한, 도 2는 광이 기판의 대향면으로부터 입사되는 구조이지만, 광이 기판면으로부터 입사되는 구조의 광기전력 소자의 경우에는, 상기 구조는 투명 전극 및 배면 전극의 부위가 교체되도록 배열될 수 있고, 202는 투명 전극, 203은 p형 반도체 층, 204는 i형 반도체 층, 205는 n형 반도체 층, 206은 배면 전극이 된다.
도 3은 본 발명의 막형성 장치에 의해 생성된 적층형의 광기전력 소자의 단면도의 한 예를 나타낸다. 도 3에서 나타낸 본 발명의 적층형 광기전력 소자는 3개의 핀 접합이 퇴적되는 구조를 갖고, 여기서 315는 광 입사면으로부터 제1 핀 접합을 나타내고, 316은 제2 핀 접합 및 317은 제3 핀 접합을 나타낸다. 이들 3개의 핀 접합은 기판 (301)상에 형성된 배면 전극 (302)상에 퇴적되고, 투명 전극 (313) 및 집전 전극 (314)는 3개의 핀 접합의 상부상에 형성되어, 적층형 광기전력 소자를 형성한다. 각 핀 접합은 각각 n형 반도체 층 (303, 306, 310), i형 반도체 층 (304, 308, 311) 및 p형 반도체 층 (305,309, 312)으로 구성된다. 도핑된 층 (p형 반도체 층 및 n형 반도체 층) 및 전극의 위치는 도 2의 광기전력 소자에서와 같이광 입사의 방향에 따라 달라진다.
본 발명에서 비단결정 실리콘의 광기전력 소자는 층 구조를 형성하는 기판, 배면 전극, 광 반사층, 반도체 층, 투명 전극 및 집전 전극 각각에 대해서와 같이 더욱 상세하게 기재될 것이다.
우선 기판에 대해 설명한다. 본 발명의 반도체 층 (203 내지 205, 303 내지 312)가 대개 약 1 μm의 박막이기 때문에, 이들은 적절한 기판상에 퇴적된다. 기판 (201, 301)은 단결정 특성 또는 비단결정 특성을 가질 수 있다. 또한, 이들은 전도성 또는 전기 절연성일 수 있다.
또한, 이들은 광에 투명하거나 또는 불투명할 수 있고, 이들은 바람직하게는 변형 및 왜곡을 거의 갖지 않으면서 목적된 강도를 갖는 것들이다.
특히, 기판은 Fe, Ni, Cr, Al, Mo, Au, Nb, Ta, V, Ti, Pt 또는 Pb와 같은 금속 또는 이들의 합금, 예를 들면 황동, 스테인레스강 등의 금속 박판 및 그의 복합체, 및 폴리에스테르, 폴리에틸렌, 폴리카르보네이트, 셀룰로즈 아세테이트, 폴리프로필렌, 폴리비닐 클로라이드, 폴리비닐리덴 클로라이드, 폴리스티렌, 폴리아미드, 폴리이미드 또는 에폭시와 같은 내열성 합성 수지 필름 또는 시이트, 또는 유리 섬유, 탄소 섬유, 붕소 섬유, 금속 섬유 등과의 복합체, 및 상기 금속, 상기 수지 시이트 등의 박판 표면에 이종 재질의 금속 박막 및(또는) SiO2, Al2O3, AlN 등의 절연성 박막을 스퍼터링법, 증착법 등에 의해 표면 코팅 처리를 수행한 것 및 유리, 세라믹 등으로부터 선택된다.
기판이 금속 등의 전기 전도성인 경우에는 전류를 추출하기 위해 전극으로서 직접 사용할 수 있다. 기판이 합성 수지 등과 같은 전기 절연성인 경우, 퇴적막이 형성되는 측면의 표면상에 예비적인 표면 처리를 수행하고, Al, Ag, Pt, Au, Ni, Ti, Mo, W, Fe, V, Cr, Cu, 스테인레스 강, 황동, 니크롬, SnO2, In2O3, ZnO 또는 ITO와 같은 단일 금속 또는 합금 및 투명 전도성 산화물 (TCO)을 도금, 증착, 스퍼터링하여 전류 추출을 위한 전극을 형성시키는 것이 바람직하다.
기판이 금속 등의 전기 전도성인 경우에서도 장파장 광의 기판 표면상에서의 반사율을 향상시키도 하고, 기판 재질과 형성 막과의 사이에서의 구성 원소의 상호 확산을 방지하는 등의 목적으로 이종의 금속 층등을 상기 기판상의 형성된 막이 형성되는 측면에 설치하는 것도 좋다.
기판이 비교적 투명하고, 광기전력 소자가 광이 기판 측면으로부터 입사되는 경우에서, 상기 언급된 투명 전도성 산화물과 같은 전도성 박막 또는 금속 박막이 기판상에 예비적으로 퇴적 형성되는 것이 바람직하다.
표면 특성에 있어서, 기판은 소위 평활한 표면 또는 미세한 요철을 갖는 표면을 가질 수 있다.
기판이 미세한 요철을 갖는 경우에, 요철 형상은 구형, 콘형, 피라미드형 등이고, 그의 최대 높이는 바람직하게는 0.05 μm 내지 2 μm이며, 이에 의해 표면 광 반사는 표면상에 반사된 광의 광로 길이를 증가시키도록 불규칙적으로 반사된다.
기판의 형상은 용도에 따라 평활 표면 또는 요철 표면의 형상, 긴벨트 형상, 실린더 형상 등일 수 있고, 그 두께는 목적하는 대로의 광기전력 소자를 형성시키도록 최적으로 결정되나, 광기전력 소자로서 가요성이 요구되는 경우 또는 기판의 측에서 광입사가 이루어져야 하는 경우는 기판으로서의 기능이 충분히 발휘되는 범위내로 가능한 얇게될 수 있다.
그러나, 기판의 제조상 및 취급상, 기계적 강도 등의 점으로부터 통상 10 μm 이상이다.
이어서, 배면 전극에 대해 설명한다. 본 발명에 사용되는 배면 전극 (202, 302)는 광입사 방향에 대해 반도체 층의 배면상에 배열되는 전극이다.
따라서, 배면 전극은 도 2에서 (202)의 부위에 위치하고, 기판 (201)이 투명하고 광이 기판면으로부터 입사되는 경우에는 (206)의 부위에 위치한다. 배면 전극용 물질은 금, 은, 구리, 알루미늄, 니켈, 철, 크롬, 몰리브덴, 텅스텐, 티탄, 코발트, 탄탈륨, 니오븀 또는 지르콘, 또는 스테인레스강과 같은 합금과 같은 금속으로부터 선택된다.
이들 중, 특히 바람직한 금속은 알루미늄, 구리, 은 또는 금과 같은 비교적 높은 반사율을 갖는 금속이다. 배면 전극이 높은 반사율을 갖는 금속으로 이루어진 경우, 배면 전극은 또한 반도체 층을 향해 반도체 층에 의해 흡수되지 않은 반사광에 대해 다시 광 반사층으로서 작용할 수 있다.
배면 전극의 표면은 편평할 수 있지만, 보다 바람직하게는 광을 산란시키는 요철 형상일 수 있다.
배면 전극이 광을 산란시키는 요철 형상을 갖는 경우, 반도체 층에 의해 흡수되지 않은 긴파장의 광을 산란시키고 광기전력 소자의 파장 길이의 감도를 향상시켜 단로 전류를 증대시키고, 광전 변환율을 향상시킬 수 있다. 광을 산란시키는 요철 형상은 요철의 상부와 기저부의 높이 차가 R최대로 0.2 μm 내지 2.0 μm인 것이 바람직하다. 그러나, 일부 경우는 기판이 또한 배면 전극으로서 작용하여 배면 전극의 형성을 필요로 하지 않는다.
배면 전극은 증착 방법, 스퍼터링 방법, 도금 방법, 인쇄 방법 등에서 선택되는 방법을 사용하여 형성된다.
광을 산란시키기 위한 요철 형상이 배면 전극상에서 형성되는 경우, 기판상에 제공된 금속 또는 합금 막을 건식 엣칭, 습식 엣칭, 샌드 블래스팅 또는 가열에 의해 형성된다. 광 산란을 위한 요철 형상은 또한 기판을 가열하면서 상기 언급된 금속 또는 합금을 증발시키므로써 형성될 수 있다.
도면에 예시하지는 않았지만, 전기 전도성 산화아연 등의 확산 방지층은 배면 전극 (202, 302)와 n형 반도체 층 (203, 303) 사이에 제공될 수 있다. 확산 방지층의 효과는 배면 전극 (202)를 형성하는 금속 원소가 n형 반도체 층으로 확산되는 것을 방지할 뿐만 아니라, 약간의 저항치를 갖게 하여 반도체 층이 좁게 설치된 배면 전극 (202)와 투명 전극 (206) 사이에 핀 홀 등의 결점이 발생하는 숏트를 방지하고, 박막에 의한 다중 간섭을 발생시켜 입사된 광을 광기전력 소자내에 가두어 두는 효과를 포함한다.
비단결정 반도체, 특히 무정형 반도체, 미정질 반도체 및 다정질 반도체는 본 발명에 사용된 반도체 층을 위해 사용된다. 반도체 층용 물질은 Si, C 또는 Ge와 같은 주기율표의 제4족 원소에 속하는 원소중 1개 종을 함유하거나, 또는 SiGe, SiC 또는 SiSn과 같은 주기율표의 제4족에 속하는 2개 이상의 종을 함유하는 반도체로부터 바람직하게 선택된다.
상기 반도체 물질 중, 본 발명의 광기전력 소자에 특히 적합한 것은 a-Si:H (수소화된 무정형 실리콘이라 칭함), a-Si:F, a-Si:H:F, a-SiGe:H, a-SiGe:F, a-SiGe:H:F, a-SiC:H, a-SiC:F 또는 a-SiC:H:F와 같은 제4족 원소를 기본으로 한 무정형 반도체 물질 및 제4족-합금을 기본으로 한 무정형 반도체 물질이다. 또한, 제4족 원소 또는 제4족 합금을 함유하는 미정질 반도체 물질은 또한 적합하게 시용가능하다.
반도체 층의 가전자 및 대역폭을 억제할 수 있다.
특히, 반도체 층의 형성에서 가전자 제어제 또는 대역폭 제어제로서 원소를 함유하는 원료 화합물은 단독으로 또는 상기 퇴적막 형성용 원료 가스 또는 상기 희석 가스에 혼합하여 막형성 공간내에 도입된다.
반도체 층의 적어도 일부는 가전자 제어에 의해 각각 p형 및 n형으로 되도록 도핑되고, 이에 의해 최소한 하나의 핀 접합을 형성한다. 다수의 핀 접합이 퇴적되는 경우, 소위 적층형 셀이 구축된다.
본 발명의 광기전력 소자에 특히 적합한 제4족 원소를 기본으로 한 비단결정 반도체 물질 및 제4족 합급을 기본으로 한 비단결정 반도체 물질로 이루어진 반도체 층은 더욱 상세하게 설명될 것이다.
(1) I형 반도체 층 (이후부터 i형 층으로 칭하는 진성 반도체 층)
특히, 제4족 원소 및 제4족 합금을 기본으로 한 비단결정 반도체 물질을 사용하여 제조한 광기전력 소자에서, 핀 접합에 사용된 i형 층은 조사광에 대해 캐리어를 발생 전송하는 중요한 층이다.
i형 층으로서 약간은 p형 또는 약간은 n형 반도체 층 중에 또한 사용될 수 있는 제4족 원소 및 제4족 합금을 기본으로 한 비단결정 반도체 물질은 상기 기재된 바와 같이 중요한 작용을 갖는 수소 원자 (H, D) 또는 할로겐 원자 (X)를 함유한다.
i형 층에 함유된 수소 원자 (H, D) 또는 할로겐 원자 (X)는 I형 층의 화학 결합손에 대해 보정하기 위해 작용하고, 이에 의해 i형 층의 캐리어의 움직임의 유발 및 수명을 증가시킨다. 이들은 또한 p형 반도체 층 (이후부터 p형 층이라 칭함)과 i형 층 사이 및 n형 반도체 층 (이후부터 n형 층이라 칭함)과 i형 층 사이의 각 계면중의 계면 상태에 대해 보정하도록 작용하여, 광기전력 소자에서의 광기전력 및 광전류를 증가시키고 그의 광 응답성을 향상시키는 효과를 나타낸다. i형 층에 함유된 수소 원자 및(또는) 할로겐 원자의 최적 함량은 1 내지 40 원자%이다. 특히, 바람직한 수소 원자 및(또는) 할로겐 원자의 분포는 수소 원자 및(또는) 할로겐 원자의 함량이 p형 층과 I형 층 및 n형 층과 i형 층 사이의 각 계면상에서 더 높은 것이고, 수소 원자 및(또는) 할로겐 원자의 함량의 바람직한 범위는 계면이 벌크내의 것보다 1.1 내지 2배나 큰 범위이다. 또한, 바람직한 분포에서, 수소 원자 및(또는) 할로겐 원자의 함량은 실리콘 원자의 함량에 따라 다르다.
적층형 광기전력 소자에 있어서, 광 입사면에 가장 근접한 핀 접합중의 i형 반도체 층용 물질은 바람직하게는 대역폭이 넓은 물질이지만, 광 입사면으로부터 가장 멀리 떨어져 있는 핀 접합중의 i형 반도체 층용 물질은 바람직하게는 대역폭이 좁은 물질이다.
무정형 실리콘 및 무정형 실리콘 게르마늄은 a-Si:H, a-Si:F, a-Si:H:F, a-SiGe:H, a-SiGe:F, a-SiGe:H:F 등으로 나타내고, 화학 결합손에 대한 보정을 위한 원소에 따라 달라진다.
또한, 본 발명의 광기전력 소자에 적합한 i형 반도체 층의 바람직한 특성은 수소 원자 함량 (CH) 1.0 내지 25.0%, AM 1.5 및 100 mW/cm2의 인공광 조사하의 광전도성 (σp) 1.0 x 10-7S/cm 미만, 암 전도성 (σd) 1.0 x 10-9S/cm 이하, 항 광전류 방법 (CPM)에 의한 어백 (Urback) 에너지 55 meV, 국재 상태의 밀도 1017/cm3이하이다.
(2) p형 반도체 층 또는 n형 반도체 층
p형 반도체 층 또는 n형 반도체 층을 위한 무정형 (본원 이후부터 a-라 칭함) 물질 또는 미정질 (본원 이후부터 μc-라 칭함) 물질은 p형 가전자 제어제 (주기율표의 제3족에 속하는 원자: B, Al, Ga, In 및 Tl) 또는 n형 가전자 제어제 (주기율표의 제5족에 속하는 원자: P, As, Sb 및 Bi)을 예를 들면 a-Si:H, a-Si:HX,a-SiGe:H, a-SiGe:HX, μc-Si:H, μc-SiGe:H, μc-SiGe:HX 등에 고농도로 첨가하여 얻고, 다정질 (본원 이후부터 폴리-라 칭함) 물질은 p형 가전자 제어제 (주기율표의 제3족에 속하는 원자: B, Al, Ga, In 및 Tl) 또는 n형 가전자 제어제 (주기율표의 제5족에 속하는 원자: P, As, Sb 및 Bi)을 고농도로 예를 들면 폴리-Si:H, 폴리-Si:HX, 폴리-SiGe:H, 폴리-SiGe:HX, 폴리-Si, 폴리-SiGe 등에 첨가하므로써 얻은 것들이다.
특히, 광을 거의 흡수하지 않는 결정성 반도체 층 또는 대역폭이 넓은 무정형 반도체 층은 광 입사면의 p형 층 또는 n형 층에 적합하다.
주기율표의 제3족에 속하는 원자의 최적 도핑량 및 주기율표의 제5족에 속하는 원자의 최적 도핑량은 0.1 내지 50 원자%이다.
p형 층 또는 n형 층에 함유된 수소 원자 (H, D) 또는 할로겐 원자는 p형 층 또는 n형 층중의 화학 결합손에 대해 보정 작용을 하여 p형 층 또는 n형 층의 도핑 효율을 증가시킨다. p형 층 또는 n형 층에 첨가된 수소 원자 또는 할로겐 원자의 최적 함량은 0.1 내지 40 원자%이다. 특히, p형 층 또는 n형 층이 결정성인 경우, 수소 원자 또는 할로겐 원자의 최적 함량은 0.1 내지 8 원자%이다. 또한 수소 원자 및(또는) 할로겐 원자의 바람직한 분포는 수소 원자 및(또는) 할로겐 원자의 함량이 p형 층과 I형 층 및 n형 층과 I형 층 사이의 각 계면상에서 더 높은 것이고, 수소 원자 및(또는) 할로겐 원자의 함량의 바람직한 범위는 계면이 벌크내의 것보다 1.1 내지 2배나 큰 범위이다. 이러한 방식에서 수소 원자 또는 할로겐 원자의 함량이 p형 층과 i형 층 사이 및 n형 층과 i형 층 사이의 각 계면 근처에서 더 높은 경우, 결점 상태 및 기계적 인장은 계면들 가까이에서 감소되어 본 발명의 광기전력 소자의 광기전력 및 광전류를 증가시킨다.
광기전력 소자의 p형 층 및 n형 층의 전기적 특성에 있어서, 활성 에너지는 바람직하게는 0.2 eV 이하이고, 더욱 적합하게는 0.1 eV 이하이고, 그의 저항은 바람직하게는 100 옹스트롱cm이고, 더욱 적합하게는 1 옹스트롱cm이다. 또한, p형 층 및 n형 층의 두께는 바람직하게는 1 내지 50 nm이고, 더욱 적합하게는 3 내지 10 nm이다.
본 발명에서, 투명 전극 (206, 313)은 광 전달을 위한 광 입사면에 위치한 전극이고, 또한 최적의 두께를 갖는 경우 반사 방지막으로서 작용한다.
투명 전극 (206, 313)은 반도체 층에 의해 흡수될 수 있는 파장 영역에서 높은 광 전달성을 갖도록 하고, 낮은 전기 저항성을 갖도록 하는데 필요하다. 550 nm에서의 전달성은 바람직하게는 80% 미만이고, 보다 바람직하게는 85% 미만이다. 저항성은 바람직하게는 5 x 10-3옹스트롱cm이고, 보다 바람직하게는 1 x 10-3옹스트롱cm이다. 투명 전극용 물질은 In2O3, SnO2, ITO (In2O3+ SnO2), ZnO, CdO, Cd2SnO4, TiO2, Ta2O5, Bi2O3, MoO3또는 NaxWO3, 또는 이들의 혼합물 중에서 적합하게 선택될 수 있다.
이들 화합물은 전도성을 변화시키는 원소 (도판트)로 도핑될 수 있다.
전도성을 변화시키기 위한 원소 (도판트)는 ZnO의 투명 전극 (206, 313)의경우에 Al, In, B, Ga, Si, F 등 중에서 선택되고, In2O3의 투명 전극의 경우에 Sn, F, Te, Ti, Sb, Pb 등 중에서 선택되고, SnO2의 투명 전극의 경우에 F, Sb, P, As, In, Tl, Te, W, Cl, Br, I 등 중에서 선택된다.
투명 전극 (206, 313)을 형성하기 위한 방법은 증착 방법, CVD 방법, 스프레이 방법, 스핀-온 (spin-on) 방법 및 침지 방법 중에서 적합하게 선택된다.
본 발명에서, 투명 전극 (206, 313)의 저항성이 그다지 낮지 않은 경우, 집전 전극 (207, 314)는 필요한 경우 투명 전극 (206, 313)의 일부상에서 형성되어 전극의 저항성 및 광기전력 소자의 직렬 저항을 낮추는 작용을 한다.
집전 전극용 물질은 금, 은, 구리, 알루미늄, 니켈, 철, 크롬, 몰리브덴, 텅스텐, 티탄, 코발트, 탄탈륨, 니오븀 또는 지르콘과 같은 금속, 스테인레스강 또는 분말 금속을 사용하는 전도성 페이스트 중에서 선택된다. 집전 전극의 형상은 구축되어 반도체 층중에 입사광의 차단을 최소화시킨다. 광기전력 소자의 총면적에 대한 집전 전극의 면적의 퍼센트는 바람직하게는 5% 이하, 보다 바람직하게는 10% 이하, 가장 바람직하게는 5% 이하이다.
마스크는 집전 전극의 패턴화에 사용되고, 패턴화 방법은 증착 방법, 스퍼터링 방법, 도금 방법, 인쇄 방법 등 중에서 선택된다.
본 발명에서, 막퇴적실 벽 (102)를 포함하는 부재를 위한 물질은 전도성 또는 전기 절연성일 수 있다.
상기 벽을 위해 바람직한 물질은 변형 및 왜곡을 갖지 않으며 목적된 강도를갖는 것들이다. 특히, 상기 물질은 Fe, Ni, Cr, Al, Mo, Au, Nb, Ta, V, Ti, Pt 또는 W와 같은 금속 또는 이들의 합금, 예를 들면 황동, 스테인레스강 등과 같은 박판 및 이들의 복합체중에서 적합하게 선택된다.
또한, 상기 벽을 위한 물질은 상기 물질이 다른 금속 물질의 금속 박판 또는 SiO2, Si3N4, AlO3, AlN 등의 절연 박판으로 스퍼터링 방법, 증착 방법, 도금 방법 등에 의해 코팅시킨 표면을 갖는 물질, 유리, 세라믹 등 중에서 선택될 수 있다.
본 발명에서, 막퇴적실 벽을 냉각시키기 위한 냉매가 유동하는 냉각 배관 (104)용 물질은 바람직하게는 내열성 및 내부식성을 갖는 것들 중에서 선택된다. 특히, 상기 물질은 스테인레스강과 같은 금속중에서 적합하게 선택된다. 냉각 배관 (104)의 구조는 막퇴적실 벽에 가압판을 통해 볼트로 조여진 상기 금속 배관일 수 있거나, 또는 구멍을 형성하기 위해 상기 금속을 절단하여 얻은 것일 수 있다. 또한, 냉각 배관은 요철 형상으로 가공된 다수의 상기 금속을 냉매 통로를 형성하도록 방전 처리 또는 용접과 같은 특수 처리하여 형성될 수 있다.
막퇴적실 벽을 가열하기 위한 가열기 (119)는 시이드형 가열기 또는 램프형 가열기와 같은 진공하에 사용될 수 있는 임의의 가열기일 수 있고, 바람직하게는 할로겐 적외선 램프 가열기가 진공하에 온도 제어 메카니즘 및 작동 신뢰성의 관점에서 적합하게 시용가능하다.
막퇴적실 벽을 냉각시키기 위한 냉매용 물질은 막퇴적실 벽의 목적된 온도에 따라 적절하게 선택될 수 있다.
조작의 용이성에 의해, 냉매는 바람직하게는 물, 가압 공기 등이다. 목적된 온도가 높은 경우, 합성 오일 등이 적합하게 사용될 수 있다.
목적된 출력 전압 및 출력 전류를 갖는 광기전력 소자 모듈 또는 광기전력 소자 패널이 본 발명의 광기전력 소자를 사용하여 생성되는 경우, 본 발명의 광기전력 소자는 직렬 또는 병렬로 결합되고, 보호층은 성부 표면 및 기저부 표면상에 형성되고, 출력 유도 전극 등은 상기 표면상에 부착된다. 본 발명의 광기전력 소자가 직렬로 결합되는 경우, 대전류의 보호를 위한 다이오드가 종종 혼입된다.
본 발명에 따르는 광기전력 소자를 제조하기 위한 장치의 한 예는 도 4를 참고로 하여 기재될 것이다.
도 4는 본 발명의 광기전력 소자를 연속적으로 제조하기 위한 장치의 한 예이며, 도 1에 나타낸 i형 반도체 층의 퇴적 용기 (111)가 혼입된다. 이 장치는 벨트상 기판 (401)의 공급실 (402), n형 반도체 층의 구성을 위한 용기 (404), i형 반도체 층의 구성을 위한 용기 (405), p형 반도체 층의 구성을 위한 용기 (406) 및 가스 게이트를 통해 결합되는 벨트상 기판의 권취실 (403)을 포함한다.
참조 부호 407은 벨트상 기판 (401)을 외부로 공급하기 위한 리본 및 벨트상 기판 (401)을 위로 감기 위한 리본을 나타낸다. 벨트상 기판 (401)은 407에서 408의 방향으로 전달된다.
그러나, 벨트상 기판 (401)은 또한 반대 방향으로 전달될 수도 있다.
벨트상 기판 (401)의 표면 보호를 위해 사용된 보호 시이트를 감고 공급하는 수단은 공급실 (402) 및 권취실 (403)에 제공될 수 있다. 보호 시이트에 적합하게시용가능한 물질은 내열성 수지, 유리 울 등을 갖는 폴리이미드를 기본으로 한 수지 및 테플론을 기본으로 한 수지이다. 보호 시이트의 권취 수단 및 공급 수단은 벨트상 기판 (401)의 인장력을 조정하고 이를 위치시키려는 전달 롤러일 수 있다.
참조 부호 410은 막형성 가스 주입구를 나타내고, 예시되지 않은 가스 공급 혼합 박스와 결합되어 있다. 참조 부호 420은 막퇴적실 사이의 막형성 가스를 분리시키기 위한 게이트 가스를 도입하기 위한 게이트 가스 도입 배관을 나타낸다. 참조 부호 411은 컨덕턴스 및 배기관 (412) (도시되지 않음)의 접합을 위한 스로틀 밸브를 나타낸다. 참조 부호 (413)은 마이크로파 전달 부재가 에플리케이터의 끝에 결합되고, 애플리케이터가 파장 유도 배관 (414)를 통해 마이크로파 파워 서플라이(도시되지 않음)로 연결되는 애플리케이터이다.
참조 부호 (415)는 전원 (416)에 연결되는 각 전극을 나타낸다.
각 막형성 용기 (404, 405, 406)에서, 벨트상 기판 (401)상의 적외선 램프 가열기로부터 방사열을 효율적으로 냉축시키기 위한 많은 적외선 램프 가열기 (417) 및 램프 하우스 (418)은 벨트상 기판 (401)의 중간 위치를 갖는 막형성 공간에 대향하는 공간에 설치된다.
벨트상 기판 (401)의 온도를 모니터링하기 위한 각 열전쌍 (419)는 벨트상 기판 (401)과 연결 및 접촉되어 있다.
본 발명에서, 바이아스 전압은 각 막형성 공간중에 유도된 마이크로파 추출 플라즈마의 플라즈마 전위를 제어하기 위해 시용될 수 있다.
DC, 진동 전류, 또는 AC 전압은 바람직하게 바이아스 전압으로서 단독으로또는 그의 맨앞의 위치에서 인가된다. 마이크로파로 자극된 플라즈마의 플라즈마 전위를 제어하는 것은 플라즈마의 안정성 및 재현성을 개선시키고, 막 특성에서 결점 감소를 나타낼 것이다.
본 발명은 마이크로파에 의해 플라즈마를 유도하기 위한 경우에서만 효과적인 것이 아니라 VHF파에 의해 플라즈마를 유도하기 위한 경우에서도 효과적이다.
광기전력 소자가 상기 기재된 본 발명의 광기전력 소자를 연속적으로 형성하기 위한 장치를 사용하여 생성되는 경우, 광기전력 소자는 고품질을 갖고, 균일성을 갖고, 결점이 없으면서 이미 기재된 다양한 문제점을 해결하고, 또한 이미 기재된 다양한 요구를 충족시키면서 생성될 수 있다.
이하에서는, 구체적 실시예가 본 발명의 광기전력 소자의 제조 방법을 예시할 것이지만, 본 발명이 이들 실시예로만 한정하려는 의도가 아님을 주지한다.
실시예 1
도 4에 도시한 장치를 사용하여, 광기전력 소자를 하기 방법으로 연속적으로 제조하였다.
(1) SUS430BA의 벨트상 기판(401)(폭 30 mm x 길이 300 m x 두께 0.2 mm)을 충분하게 탈지시켰고 세정시킨 다음, 두께 100 ㎚의 은박막 및 두께 1 ㎛의 ZnO 박막을 각각 스퍼터링으로 하부 전극으로서 증착시켰다. 이렇게 하여 제조한, 은 박막 및 ZnO 박막을 갖는 벨트상 기판 (401)을 보빈 (407) 주위에서 권취시켰다. 벨트상 기판 (401)을 갖는 보빈 (407)은 기판 공급 기구를 갖는 진공 용기(공급실) (402) 내에 고정시켰다. 벨트상 기판 (401)을 n형 반도체 층 막형성 용기 (404),i형 반도체 층 막형성 용기 (405), 및 p형 반도체 층 막형성 용기 (406)를 통해 유도하였고, 각각의 가스 게이트는 벨트상 기판 권취 기구를 갖는 진공 용기 (권취실) (403)까지 통해 통과시킨 다음, 그들의 장력은 기판의 퇴적을 흡수하도록 조정하였다.
(2) 각각의 진공 용기 (402, 403, 404, 405, 406)는 진공 펌프 (도시되지 않음)에 의해 1 x 10-6토르 이하까지 진공 인출시켰다.
(3) 막형성 전의 가열 처리: H2가스는 게이트 가스로서 각각의 가스 게이트로의 각각의 게이트 가스 도입관 (420)을 통해 500 cc/분으로 흐르도록 하였고, He 가스를 각각의 가스 투입관 (410)으로부터 각각의 막형성 용기로 500 cc/분으로 도입시켰고, 각각의 스로틀 밸브 (411)의 개방 정도는 각각의 진공 용기 (402, 403, 404, 405, 406)의 내압이 1.0 토르가 되도록 조정하였고, 각각의 진공 용기의 내부는 각각의 진공 용기에 대해 진공 펌프 (도시되지 않음)를 사용하여 각각의 진공 용기의 배기관 (412)를 통해 탈기시켰다. 그 후, 벨트상 기판 및 진공 용기 내부의 요소는 가열용 램프 가열기 (417)을 사용하여 400 ℃ 이하로 가열하였고 이 상태를 3 시간 동안 유지시켰다.
(4) 각 진공 용기 (402, 403, 404, 405, 406)은 진공 펌프 (도시되지 않음)를 사용하여 1 x 10-6토르 이하까지 진공 인출시켰다.
(5) 막형성시 게이트 가스의 도입: H2가스를 게이트 가스로서 각 가스 게이트로의 각 게이트 가스 도입관 (420)을 통해 500 cc/분으로 도입시켰다.
(6) n형 반도체 층의 막형성 준비: 온도 제어 장치(도시되지 않음)는 열전쌍의 온도 지시치가 270 ℃가 되도록 고정시켰고, 벨트상 기판 (401)을 적외선 램프 가열기 (417)를 사용하여 가열하였다.
SiH4가스를 100 cc/분으로, PH3/H2(1%) 가스를 500 cc/분으로, 및 H2가스를 700 cc/분으로 막형성 가스 투입구 (410)를 통해 n형 반도체 층 막형성 용기(404)로 도입시켰다. 컨덕턴스 조정 밸브 (411)의 개방 정도를 조정하였고, 내부는 방전실의 압력이 1.0 토르가 되도록 진공 펌프 (도시되지 않음)를 사용하여 배기관 (412)을 통해 진공으로 하였다.
RF(13.56 ㎒) 전원(416)은 100 W의 출력가로 고정하였고, 전력은 전극으로 공급하여 방전실에서 방전을 유도하였다.
(7) i형 반도체 층의 막형성 준비: 온도 제어 장치 (도시되지 않음)는 열전쌍의 온도 지시치가 360 ℃가 되도록 고정시켰고, 벨트상 기판 (401)은 적외선 램프 가열기 (417)를 사용하여 가열시켰다. SiH4가스를 50 cc/분으로, GeH4가스를 50 cc/분으로, 및 H2가스를 200 cc/분으로 가스 투입관을 통해 가스 다지관 (422)으로부터 i형 반도체 층 막형성 용기 (405)로 도입시켰다. 컨덕턴스 조정용 스로틀 밸브 (411)의 개방 정도를 조정하였고 내부는 진공 펌프 (도시되지 않음)를 사용하여 진공으로 하여 방전실의 압력이 20 밀리토르가 되도록 하였다. 전자파 (2.45 GHz) 전력을 애플리케이터 (413)로 도입시켰고, 200 W의 전자파 전력은 전자파 투과성 요소를 통해 방전실로 도입시켜 내부에서의 방전을 유도시켰다. 물은 막퇴적실 벽-냉각관(421)을 통해 흐르도록 하였고, 막 퇴적실은 냉각 하에서 막퇴적실 벽-가열형 가열기 (도시되지 않음)를 사용하여 250 ℃의 항온으로 제어하였다.
(8) p형 반도체 층의 막형성 준비: 온도 제어 장치(도시되지 않음)는 열전쌍의 온도 지시치가 150 ℃가 되도록 고정시켰고, 벨트상 기판(401)은 적외선 램프 가열기 (417)를 사용하여 가열하였다. SiH4가스를 10 cc/분으로, PH3/H2(1%) 가스를 200 cc/분으로, 및 H2가스를 1,000 cc/분으로 가스 투입구(410)를 통해 p형 반도체 층 막형성 용기 (406)로 도입시켰다. 컨덕턴스 조정용 스로틀 밸브 (411)의 개방 정도를 조정하였고 내부는 진공 펌프 (도시되지 않음)를 사용하여 배기관 (412)을 통해 진공으로 하여 방전실의 압력이 1.0 토르가 되도록 하였다. RF 전원 (416)은 1,000 W의 출력치로 고정시켰고, 전원은 전극을 통해 공급하여 방전실에서의 방전을 유도하였다.
(9) 벨트상 기판 (401)은 1,300 ㎜/분의 속도로 공급실 (402)로부터 권취실 (403)로 운송시켰고, 이때 n형 반도체 층, i형 반도체 층 및 p형 반도체 층을 벨트상 기판 상에 제조하였다.
(10) 벨트상 기판의 롤 1개를 운송시킨 후, 모든 플라즈마, 모든 가스 공급, 모든 램프 가열기의 통전 및 벨트상 기판의 운송을 정지시켰다. 이어서, 체임버 누출용 N2가스를 각각의 체임버 (N2가스 도입용 요소는 도시되지 않음)로 도입시켜 내부를 대기압까지 복귀시켰다. 이어서, 권취 보빈 (408) 주위에서 권취된 벨트상 기판을 인출하였다.
(11) ITO(In2O3+ SnO2)는 진공 증착에 의해 p형 반도체 층 상의 투명 전극으로서 100 ㎚의 두께로 증발시켰다. 또한, Al은 진공 증착에 의해 집전 전극으로서 1 ㎛의 두께로 증발시켰다. 도 2에 도시한 광기전력 소자 (시료 1번)를 상기에 기술한 바와 같이 제조하였다.
상기에 기술한 광기전력 소자의 제조 조건을 표 1에 나타낸다.
Figure pat00001
비교예 1
본 실시예에서는, 광기전력 소자를 하기에 기술하는 바와 같이 실시예 1과 상이한 점을 제외하고는 실시예 1와 동일한 방식으로 제조하였다.
제조 조건은 i형 반도체 층 막퇴적실 벽의 수 냉각을 수행하지 않았던 점과 가스 다지관이 막퇴적실 벽으로 통합적으로 도입된 장치를 사용한 점을 제외하고는 실시예 1에서와 동일하였다.
광기전력 소자 (비교시료 1번)는 상기 사항을 제외하고는 실시예 1에서와 동일한 방식으로 1 개의 벨트상 기판 롤 상에 제조하였다.
실시예 1에서 수득한 광기전력 소자 (시료 1번) 및 비교예 1에서 수득한 광기전력 소자 (비교시료 1번) 각각은 우선, 광전 변환 효율 η = {단위 면적당 발생된 최대 전력 (㎽/㎠)/단위 면적당 입사광 강도 (㎽/㎠)}에 대해 평가하였다.
5 개의 광기전력 소자를 실시예 1의 시료 1번 및 비교예 1의 비교시료 1번 각각에 대해 제조하였고, 이들은 AM-1.5 (100 ㎽/㎠) 광의 조사 하에 두었고, DC 전압을 상부 전극에 인가시켰고, 전류 전압 특성을 측정하였고, 이들을 개방 회로 전극, 충전 인자 및 광전 변환 효율 η에 대해 평가하였다. 결과는 비교시료 1번의 광기전력 소자의 것보다, 시료 1번의 광기전력 소자가 개방 회로 전압의 평균치가 1.14 배이고, 충전 인자의 평균치가 1.1 배이고, 광전 변환 효율 η의 평균치가 1.25 배임을 나타내었다.
실시예 1에서 제조한 광기전력 소자 및 비교예 1에서 제조한 광기전력 소자(비교시료 1번) 각각은 폴리비닐리덴 플루오라이드 (VDF)의 보호막으로 진공 중에서 캡슐화시켰고 이들을 실제 사용 작동 조건 (여기에서, 이들을 옥외에 설치하였고 50 Ω의 고정 저항을 양 전극에 접속시켰음) 하에 1 년 동안 두었다. 그 후, 이들을 광전 변환 효율에 대해 다시 평가하였고, 광조사에 기인하는 열화율 (열화율은초기 광전 변환 효율에 의한 열화에 기인하는 광전 변환 효율의 손실치를 나눔으로써 수득됨)을 평가하였다. 결과는 본 발명에 따라 형성된 광기전력 소자 (시료 1번)의 열화율이 종래 방법에 따라 형성된 i형 반도체 층을 갖는 광기전력 소자 (비교시료 1번)의 것에 대해 40%이었음을 나타내었다.
상기는 본 발명에 따라 제조된 광기전력 소자가 광전 변환 효율이 극적으로 향상되었고, 또한 실제 사용 작동 조건 하에서 신뢰성이 대폭적으로 향상되었음을 확인시켰다.
실시예 2
광기전력 소자(시료 2번)는 n형 반도체 층, i형 반도체 층, p형 반도체 층, 투명 전극 및 집전 전극을 i형 반도체 층의 제조 조건이 표 2의 것으로 변경시켰던 것을 제외하고는 실시예 1에서와 동일한 방식으로 연속적으로 형성시킴으로써 제조하였다.
Figure pat00002
비교예 2
본 실시예에서는, 광기전력 소자를 i형 반도체 층의 제조 조건을 제외하고는 실시예 2와 동일한 방식으로 제조하였다. 실시예 2와의 상이점은 하기와 같다.
제조 조건은 i형 반도체 층 막퇴적실 벽의 수 냉각을 수행하지 않았던 점과 가스 다지관이 막퇴적실 벽으로 통합적으로 도입된 장치를 사용한 점을 제외하고는 실시예 2에서와 동일하였다.
광기전력 소자 (비교시료 2번)는 상기 사항을 제외하고는 실시예 2에서와 동일한 방식으로 1 개의 벨트상 기판 롤 상에 제조하였다.
실시예 2에서 수득한 광기전력 소자 (시료 2번) 및 비교예 2에서 수득한 광기전력 소자 (비교시료 2번) 각각은 우선, 광전 변환 효율 η에 대해 평가하였다.
5 개의 광기전력 소자를 실시예 2의 시료 2번 및 비교예 2의 비교시료 2번각각에 대해 제조하였고, 이들은 AM-1.5 (100 ㎽/㎠) 광의 조사 하에 두었고, DC 전압을 상부 전극에 인가시켰고, 전류 전압 특성을 측정하였고, 이들을 개방 회로 전극, 충전 인자 및 광전 변환 효율 η에 대해 평가하였다. 결과는 비교시료 2번의 광기전력 소자의 것보다, 시료 2번의 광기전력 소자가 개방 회로 전압의 평균치가 1.17 배이고, 충전 인자의 평균치가 1.1 배이고, 광전 변환 효율 η의 평균치가 1.3 배임을 나타내었다.
실시예 2에서 제조한 광기전력 소자 및 비교예 2에서 제조한 광기전력 소자(비교시료 2번) 각각은 폴리비닐리덴 플루오라이드 (VDF)의 보호막으로 진공 중에서 캡슐화시켰고 이들을 실제 사용 작동 조건 (여기에서, 이들을 옥외에 설치하였고 50 Ω의 고정 저항을 양 전극에 접속시켰음)하에 1 년 동안 두었다. 그 후, 이들을 광전 변환 효율에 대해 다시 평가하였고, 광조사에 기인하는 열화율 (열화율은 초기 광전 변환 효율에 의한 열화에 기인하는 광전 변환 효율의 손실치를 나눔으로써 수득됨)을 점검하였다. 결과는 본 발명에 따라 형성된 광기전력 소자 (시료 2번)의 열화율이 종래 방법에 따라 형성된 i형 반도체 층을 갖는 광기전력 소자 (비교시료 2번)의 것에 대해 50%이었음을 나타내었다.
상기는 본 발명에 따라 제조된 광기전력 소자가 광전 변환 효율이 극적으로 향상되었고, 또한 실제 사용 작동 조건 하에서 신뢰성이 대폭적으로 향상되었음을 확인시켰다.
실시예 3
실시예 1에서는 막퇴적실 벽을 i형 반도체 층의 제조를 위해 200 ℃의 항온으로 제어한 반면, 본 실시예는 330 ℃의 항온을 실현시켜서 실험을 그 온도에서 수행하도록 물 대신으로 오일의 냉각 매질을 적용하였다.
광기전력 소자 (시료 3번)는 n형 반도체 층, i형 반도체 층, p형 반도체 층, 투명 전극 및 집전 전극을 상기 사항을 제외하고는 실시예 1에서와 동일한 방식으로 연속적으로 형성시킴으로써 제조하였다.
실시예 3에서 수득한 광기전력 소자 (시료 3번) 및 비교예 2에서 수득한 광기전력 소자(비교시료 2번) 각각은 우선 광전 변환 효율 η에 대해 평가하였다.
5 개의 광기전력 소자를 실시예 3의 시료 3번 및 비교예 2의 비교시료 2번 각각에 대해 제조하였고, 이들은 AM-1.5(100 ㎽/㎠) 광의 조사 하에 두었고, DC 전압을 상부 전극에 인가시켰고, 전류 전압 특성을 측정하였고, 이들을 개방 회로 전극, 충전 인자 및 광전 변환 효율 η에 대해 평가하였다. 결과는 비교시료 2번의 광기전력 소자의 것보다, 시료 3번의 광기전력 소자가 개방 회로 전압의 평균치가 1.19 배이고, 충전 인자의 평균치가 1.2 배이고, 광전 변환 효율 η의 평균치가 1.4 배임을 나타내었다.
실시예 3에서 제조한 광기전력 소자 및 비교예 2에서 제조한 광기전력 소자(비교시료 2번) 각각은 폴리비닐리덴 플루오라이드 (VDF)의 보호막으로 진공 중에서 캡슐화시켰고 이들을 실제 사용 작동 조건 (여기에서, 이들을 옥외에 설치하였고 50 Ω의 고정 저항을 양 전극에 접속시켰음) 하에 1 년 동안 두었다. 그 후, 이들을 광전 변환 효율에 대해 다시 평가하였고, 광조사에 기인하는 열화율 (열화율은 초기 광전 변환 효율에 의한 열화에 기인하는 광전 변환 효율의 손실치를 나눔으로써 수득됨)을 평가하였다. 결과는 본 발명에 따라 형성된 i형 반도체 층을 갖는 광기전력 소자 (시료 3번)의 열화율이 종래 방법에 따라 형성된 p형 반도체 층을 갖는 광기전력 소자(비교시료 2번)의 것에 대해 50%이었음을 나타내었다.
상기는 본 발명에 따라 제조된 광기전력 소자가 광전 변환 효율이 극적으로 향상되었고, 또한 실제 사용 작동 조건 하에서 신뢰성이 대폭적으로 향상되었음을 확인시켰다.
실시예 4
실시예 1에서는, 1 개의 핀 접합을 하부 전극 표면 상에 제공한 반면, 본 실시예는 3 조의 핀 접합을 적층시켰다. 기술한 바와 같은 3 조의 핀 접합의 적층 구조를 삼중형 광기전력 소자라고 부른다.
본 실시예에서는 광기전력 소자를 i형 반도체 층을 광입사측 핀 접합 내에 형성시키기 위한 방전 유도 수단이 RF 방전이었던 것을 제외하고는 실시예 1에서와 동일한 방식으로 제조하였다.
상기의 트리플형 광기전력 소자의 제조를 위해서는, 장치에 추가의 용기, 즉 n형 반도체 층 막형성 용기, i형 반도체 층 막형성 용기, p형 반도체 층 막형성 용기, n형 반도체 층 막형성 용기, i형 반도체 층 막형성 용기, 및 p형 반도체 층 막형성 용기를 가스 게이트를 통해, p형 반도체 층 막형성 용기 (406)와 도 4에 도시한 퇴적막 막형성 장치의 권취실 (403) 사이에 제공하였다.
제1 및 제2 핀 접합의 i형 반도체 층은 a-SiGe:H로 제조하였고 제3 핀 접합의 i형 반도체 층은 a-Si:H로 제조하였다. 제조 조건은 표 3에 나타낸다. 적층순서는 표 3의 상란으로부터 하란으로의 순서이었다.
이어서, 연속 모듈 형성 장치 (도시되지 않음)를 사용하여, 제조한 광기전력 소자를 36 ㎝ x 22 ㎝ 크기의 다수의 광기전력 소자 모듈로 가공하였다. 이렇게 하여 가공한 광기전력 소자 모듈은 AM 1.5의 유사 태양광 및 100 ㎽/㎠의 에너지 밀도를 이용하여 특성을 평가하였다. 수득한 광전 변환 효율은 7.8% 이상이었다. 광기전력 소자 모듈 사이의 특성 변화는 5% 이내이었다. 2 가지 시료는 이렇게 하여 가공한 광기전력 소자 모듈로부터 선택하였고 연속적으로 200 회의 반복 굽힘 시험을 수행하였다. 시험 후, 특성은 열화를 나타내지 않았고 퇴적막의 박리 등의 현상도 인지되지 않았다. 또한, 시료를 AM 1.5의 유사 태양광의 연속적 500 시간 조사 및 상기에 기술한 100 ㎽/㎠의 에너지 밀도에 노출된 후에조차, 광전 변환 효율의 저하는 초기치의 8.5% 이내이었다. 출력 5 ㎾의 전력 공급 시스템은 광기전력 소자 모듈을 접속시킴으로써 구성할 수 있다. 퇴적 개시로부터의 시간과 막퇴적실 벽의 온도 사이의 관계는 도 5에서 Ｏ 표로 나타낸다. 도 5로부터 막퇴적실 벽의 온도가 250 ℃에서 장시간 동안 안정함을 알 수 있다. 퇴적 개시로부터의 시간과 수득한 광기전력 소자 모듈의 광전 변환 효율 사이의 관계는 도 6에서 □표로 나타낸다. 도 6으로부터 광전 변환 효율이 약 7.8%에서 장시간 동안의 퇴적 후에조차 안정함을 알 수 있다.
Figure pat00003
비교예 3
본 실시예에서는, 광기전력 소자를 i형 반도체 층의 제조 조건을 제외하고는 실시예 4와 동일한 방식으로 제조하였다. 실시예 4와의 상이점은 하기와 같다.
광기전력 소자는 제조 조건은 i형 반도체 층 막퇴적실 벽의 수 냉각을 수행하지 않았던 점과 가스 다지관이 막퇴적실 벽으로 통합적으로 도입된 장치를 사용한 점을 제외하고는 동일한 조건 하에서 제조하였다.
실시예 4와 유사하게는, 막퇴적실 벽의 온도 및 퇴적의 개시로부터의 시간에 대한 광전 변환 효율의 일시적 변화는 도 5에서 ● 표 및 도 6에서는 ■ 표로 각각 나타낸다. 도 5 및 6으로부터, 퇴적 개시로부터 수시간 후, 막퇴적실 벽의 온도가 바람직한 온도 범위에 걸쳐 상승하였고 광전 변환 효율이 가파르게 강하하였음을 알 수 있었다.
실시예 5
상기에 기술한 실시예 4는 a-Si:H 퇴적막을 p형 반도체 층으로서 사용하였던 반면, 본 실시예는 a-Si:H 퇴적막 대신으로 a-SiC:H 퇴적막을 사용하여 광기전력 소자를 제조하였고, 이를 광기전력 소자 모듈로 가공하였다. 제조 조건은 표 4에 나타낸다. 이렇게 하여 가공한 광기전력 소자 모듈은 실시예 4에서와 동일한 특성에 대해 평가하였다. 수득한 광전 변환 효율은 7.8% 이상이었고 광기전력 소자 모듈 사이의 특성 변화는 5% 이내이었다. 연속적인 200 회 반복 굽힘 시험 후에조차, 특성은 열화를 나타내지 않았고 퇴적막의 박리도 발생하지 않았다. 또한, 유사 태양광의 연속적 500 시간 조사 후에조차, 광전 변환 효율의 변화는 초기치의 8.3% 이내이었다. 출력 5 ㎾의 전력 공급 시스템은 광기전력 소자 모듈을 사용함으로써 구성할 수 있다.
Figure pat00004
본 발명에 의해 종래 광기전력 소자의 제조 수단에 의한 제과제를 해결하고, 기판상에 대면적에 걸친 높은 광전 변환 효율을 갖고, 고품질의 우수한 균일성을갖고, 보다 재현성이 높고 결점이 적은 비단결정 반도체 박막을 형성시킬 수 있으며, 특히 광기전력 소자의 대량 생산이 가능하게 된다.

Claims (10)

  1. 막퇴적실 벽으로 둘러싸인 막형성 공간 및 벨트상 기판을 갖는 막퇴적실, 막퇴적실 벽을 둘러싸는 외실 및 가스 공급 수단을 포함하고, 벨트상 기판이 그의 종방향으로 이동되는 동안 막형성 가스가 가스 공급 수단을 통해 막형성 공간중으로 도입되고, 플라즈마가 막형성 공간중으로 유도되고, 이에 의해 벨트상 기판의 표면상에 비단결정 반도체 박막이 형성되고, 가스 공급 수단이 막퇴적실 벽으로부터 떨어져 있도록 설치되는 가스 다지관을 포함하는 것인 비단결정 반도체 박막 형성 장치.
  2. 제1항에 있어서, 막퇴적실 벽의 외면이 벨트상 기판의 표면, 애플리케이터 수단을 갖는 애플리케이터 표면, 가스 배기 수단을 갖는 배기 표면, 및 상기 벨트상 기판 표면, 애플리케이터 표면 및 배기 표면 이외의 표면을 포함하고, 냉각 메카니즘 및 승온 메카니즘이 애플리케이터 표면 또는 기타 표면상에 설치되는 비단결정 반도체 박막 형성 장치.
  3. 제1항에 있어서, 냉각 메카니즘 및 승온 메카니즘이 막퇴적실 벽의 외면의 일부에 적용되도록 설치되는 비단결정 반도체 박막 형성 장치.
  4. 제1항에 있어서, 막형성 공간중으로 마이크로파 또는 VHF파를 유도하기 위한수단을 더 포함하는 비단결정 반도체 박막 형성 장치.
  5. 막퇴적실 벽으로 둘러싸인 막형성 공간 및 벨트상 기판을 갖는 막퇴적실, 막퇴적실 벽을 둘러싸는 외실 및 가스 공급 수단을 포함하고, 가스 공급 수단이 막퇴적실 벽으로부터 떨어져 있도록 설치되는 가스 다지관을 포함하는 것인 반도체 박막 형성 장치를 이용하는 방법으로서, 벨트상 기판이 그의 종방향으로 이동되는 동안 가스 공급 수단을 통해 막형성 가스를 막형성 공간중으로 도입하고, 플라즈마를 막형성 공간중으로 유도하고, 이에 의해 벨트상 기판의 표면상에 비단결정 반도체 박막을 형성시키는 비단결정 반도체 박막 형성 방법.
  6. 제5항에 있어서, 막퇴적실 벽의 외면의 일부에 적용되도록 설치된 냉각 메카니즘 및 승온 메카니즘에 의해 온도 제어를 수행하면서 박막을 형성시키는 방법.
  7. 제5항에 있어서, 비단결정 반도체 박막 형성 장치가 막형성 공간중으로 마이크로파 또는 VHF파를 유도하기 위한 수단을 더 포함하는 것인 방법.
  8. 제5항에 따른 비단결정 반도체 박막을 형성하는 단계를 포함하는 광기전력 소자의 제조 방법.
  9. 제8항에 있어서, 비단결정 반도체 박막이 i형 반도체 층인 방법.
  10. 제5항에 있어서, 막퇴적실 벽의 외면이 벨트상 기판의 표면, 애플리케이터 수단을 갖는 애플리케이터 표면, 가스 배기 수단을 갖는 배기 표면 및 이들 표면 이외의 통상적인 표면을 포함하고, 냉각 메카니즘 및 승온 메카니즘이 애플리케이터 표면 또는 통상적인 표면상에 설치되는 방법.
KR1019970069920A 1996-12-17 1997-12-17 비단결정반도체박막형성장치,그의형성방법및광기전력소자의제조방법 Expired - Fee Related KR100340891B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35351296 1996-12-17
JP96-353512 1996-12-17

Publications (2)

Publication Number Publication Date
KR19980064243A KR19980064243A (ko) 1998-10-07
KR100340891B1 true KR100340891B1 (ko) 2002-08-22

Family

ID=18431351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069920A Expired - Fee Related KR100340891B1 (ko) 1996-12-17 1997-12-17 비단결정반도체박막형성장치,그의형성방법및광기전력소자의제조방법

Country Status (4)

Country Link
US (2) US6159300A (ko)
EP (1) EP0849811B1 (ko)
KR (1) KR100340891B1 (ko)
DE (1) DE69738345T2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6547922B2 (en) 2000-01-31 2003-04-15 Canon Kabushiki Kaisha Vacuum-processing apparatus using a movable cooling plate during processing
JP2001284267A (ja) * 2000-04-03 2001-10-12 Canon Inc 排気処理方法、プラズマ処理方法及びプラズマ処理装置
JP4510242B2 (ja) 2000-07-11 2010-07-21 キヤノン株式会社 薄膜形成方法
JP4610126B2 (ja) * 2001-06-14 2011-01-12 株式会社神戸製鋼所 プラズマｃｖｄ装置
KR20040085145A (ko) * 2002-01-09 2004-10-07 가부시끼가이샤 르네사스 테크놀로지 반도체 집적회로장치의 제조방법
US7208396B2 (en) * 2002-01-16 2007-04-24 Tegal Corporation Permanent adherence of the back end of a wafer to an electrical component or sub-assembly
US20040011290A1 (en) * 2002-06-10 2004-01-22 Takaharu Kondo Apparatus and process for forming deposited film
JP3862615B2 (ja) * 2002-06-10 2006-12-27 キヤノン株式会社 シリコン系薄膜形成装置およびシリコン系薄膜形成方法
US20040020430A1 (en) * 2002-07-26 2004-02-05 Metal Oxide Technologies, Inc. Method and apparatus for forming a thin film on a tape substrate
US20040016401A1 (en) * 2002-07-26 2004-01-29 Metal Oxide Technologies, Inc. Method and apparatus for forming superconductor material on a tape substrate
US20040231590A1 (en) * 2003-05-19 2004-11-25 Ovshinsky Stanford R. Deposition apparatus for the formation of polycrystalline materials on mobile substrates
EP1479789A1 (fr) * 2003-05-23 2004-11-24 Recherche Et Developpement Du Groupe Cockerill Sambre Sas d'étanchéité pour ligne de dépôt sous vide sur produit plat
KR100943588B1 (ko) * 2003-09-19 2010-02-23 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
US8083907B1 (en) * 2003-09-26 2011-12-27 University Of South Florida Hydrogen storage nano-foil and method of manufacture
US7666766B2 (en) * 2005-09-27 2010-02-23 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus, method for forming film, and method for manufacturing photoelectric conversion device
JP2007258286A (ja) * 2006-03-22 2007-10-04 Tokyo Electron Ltd 熱処理装置、熱処理方法及び記憶媒体
US20080083611A1 (en) * 2006-10-06 2008-04-10 Tegal Corporation High-adhesive backside metallization
US7501305B2 (en) * 2006-10-23 2009-03-10 Canon Kabushiki Kaisha Method for forming deposited film and photovoltaic element
US8808513B2 (en) * 2008-03-25 2014-08-19 Oem Group, Inc Stress adjustment in reactive sputtering
US20090246385A1 (en) * 2008-03-25 2009-10-01 Tegal Corporation Control of crystal orientation and stress in sputter deposited thin films
EP2182619B1 (en) * 2008-10-28 2012-10-03 Siemens Aktiengesellschaft Arrangement for cooling of an electrical machine
FI122940B (fi) * 2009-02-09 2012-09-14 Beneq Oy Reaktiokammio
US8482375B2 (en) * 2009-05-24 2013-07-09 Oem Group, Inc. Sputter deposition of cermet resistor films with low temperature coefficient of resistance
WO2012128051A1 (ja) * 2011-03-24 2012-09-27 三洋電機株式会社 透明導電膜の製造方法および太陽電池の製造方法
TWI453295B (zh) * 2012-10-12 2014-09-21 Iner Aec Executive Yuan 氣體隔離腔及其電漿鍍膜裝置
US9750091B2 (en) * 2012-10-15 2017-08-29 Applied Materials, Inc. Apparatus and method for heat treatment of coatings on substrates
JP2014194921A (ja) * 2013-03-01 2014-10-09 Tokyo Electron Ltd マイクロ波処理装置及びマイクロ波処理方法
US10172189B2 (en) * 2013-04-26 2019-01-01 Applied Materials, Inc. Method and apparatus for microwave treatment of dielectric films
US10283665B2 (en) * 2013-07-08 2019-05-07 Sifotonics Technologies Co., Ltd. Compensated photonic device structure and fabrication method thereof
US10403880B2 (en) * 2015-09-11 2019-09-03 Iftikhar Ahmad Apparatus and method for processing battery electrodes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4609771A (en) * 1984-11-02 1986-09-02 Sovonics Solar Systems Tandem junction solar cell devices incorporating improved microcrystalline p-doped semiconductor alloy material
US4729341A (en) * 1985-09-18 1988-03-08 Energy Conversion Devices, Inc. Method and apparatus for making electrophotographic devices

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4013539A (en) 1973-01-12 1977-03-22 Coulter Information Systems, Inc. Thin film deposition apparatus
US4400409A (en) * 1980-05-19 1983-08-23 Energy Conversion Devices, Inc. Method of making p-doped silicon films
IN161171B (ko) * 1982-09-16 1987-10-10 Energy Conversion Devices Inc
US4515107A (en) 1982-11-12 1985-05-07 Sovonics Solar Systems Apparatus for the manufacture of photovoltaic devices
US4960488A (en) * 1986-12-19 1990-10-02 Applied Materials, Inc. Reactor chamber self-cleaning process
JPS6436085A (en) * 1987-07-31 1989-02-07 Canon Kk Method and apparatus for forming functional deposition film by microwave plasma cvd method
DE3926023A1 (de) * 1988-09-06 1990-03-15 Schott Glaswerke Cvd-beschichtungsverfahren zur herstellung von schichten und vorrichtung zur durchfuehrung des verfahrens
US5130170A (en) 1989-06-28 1992-07-14 Canon Kabushiki Kaisha Microwave pcvd method for continuously forming a large area functional deposited film using a curved moving substrate web with microwave energy with a directivity in one direction perpendicular to the direction of microwave propagation
EP0406690B1 (en) * 1989-06-28 1997-03-12 Canon Kabushiki Kaisha Process for continuously forming a large area functional deposited film by microwave PCVD method and an apparatus suitable for practicing the same
US5114770A (en) 1989-06-28 1992-05-19 Canon Kabushiki Kaisha Method for continuously forming functional deposited films with a large area by a microwave plasma cvd method
JP2714247B2 (ja) 1990-10-29 1998-02-16 キヤノン株式会社 マイクロ波プラズマｃｖｄ法による大面積の機能性堆積膜を連続的に形成する方法及び装置
JP2824808B2 (ja) 1990-11-16 1998-11-18 キヤノン株式会社 マイクロ波プラズマｃｖｄ法による大面積の機能性堆積膜を連続的に形成する装置
US5919310A (en) 1991-10-07 1999-07-06 Canon Kabushiki Kaisha Continuously film-forming apparatus provided with improved gas gate means
JP2894658B2 (ja) 1992-01-17 1999-05-24 株式会社東芝 ドライエッチング方法およびその装置
JP2634536B2 (ja) * 1992-06-11 1997-07-30 栄電子工業株式会社 ドライプロセスコーティング加工方法および加工装置
JP3073327B2 (ja) 1992-06-30 2000-08-07 キヤノン株式会社 堆積膜形成方法
EP0609104B1 (en) 1993-01-29 1998-05-20 Canon Kabushiki Kaisha Process for the formation of functional deposited films
US5540781A (en) 1993-03-23 1996-07-30 Canon Kabushiki Kaisha Plasma CVD process using a very-high-frequency and plasma CVD apparatus
JP3236111B2 (ja) 1993-03-31 2001-12-10 キヤノン株式会社 プラズマ処理装置及び処理方法
JPH08130207A (ja) 1994-10-31 1996-05-21 Matsushita Electric Ind Co Ltd プラズマ処理装置
JPH10158842A (ja) 1996-12-03 1998-06-16 Toshiba Corp 成膜装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4609771A (en) * 1984-11-02 1986-09-02 Sovonics Solar Systems Tandem junction solar cell devices incorporating improved microcrystalline p-doped semiconductor alloy material
US4729341A (en) * 1985-09-18 1988-03-08 Energy Conversion Devices, Inc. Method and apparatus for making electrophotographic devices

Also Published As

Publication number Publication date
DE69738345D1 (de) 2008-01-17
EP0849811A3 (en) 2000-05-24
EP0849811A2 (en) 1998-06-24
EP0849811B1 (en) 2007-12-05
US6159300A (en) 2000-12-12
DE69738345T2 (de) 2008-11-13
US6399411B1 (en) 2002-06-04
KR19980064243A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
KR100340891B1 (ko) 비단결정반도체박막형성장치,그의형성방법및광기전력소자의제조방법
US4689093A (en) Process for the preparation of photoelectromotive force member
KR100294102B1 (ko) 특정도핑층을구비한광기전력소자
KR100251070B1 (ko) 광기전력 소자
JP3571785B2 (ja) 堆積膜形成方法及び堆積膜形成装置
AU734676B2 (en) Photovoltaic element and method of producing same
US5575855A (en) Apparatus for forming a deposited film
US5635408A (en) Method of producing a semiconductor device
JPH11251612A (ja) 光起電力素子の製造方法
JP3025179B2 (ja) 光電変換素子の形成方法
US20080268564A1 (en) Method and apparatus for forming deposited film
JPH11261102A (ja) 光起電力素子
JPH11261087A (ja) 光起電力素子
JP3542480B2 (ja) 非単結晶半導体薄膜の形成装置、非単結晶半導体薄膜の形成方法、及び光起電力素子の製造方法
JP3255903B2 (ja) 堆積膜形成方法および堆積膜形成装置
JP3181121B2 (ja) 堆積膜形成方法
JP3710312B2 (ja) 光起電力素子及びその製造方法
JP3554314B2 (ja) 堆積膜形成方法
US20040007181A1 (en) Deposited-film formation process and formation system
JP3624120B2 (ja) 光起電力素子の製造方法、光起電力素子製造装置
JPH0992858A (ja) 光起電力素子の形成方法
JPH06318718A (ja) 光起電力素子
JPH09191119A (ja) 光起電力素子の製造方法
JP2000150939A (ja) 光起電力素子の製造方法
JP2004296651A (ja) 光起電力素子および光起電力素子形成方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971217

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19971217

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000422

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20020326

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020603

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020604

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20050524

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060525

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20070523

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20080523

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20090526

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20100525

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20110524

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20120524

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20130528

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20130528

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150509