JP3542480B2

JP3542480B2 - 非単結晶半導体薄膜の形成装置、非単結晶半導体薄膜の形成方法、及び光起電力素子の製造方法

Info

Publication number: JP3542480B2
Application number: JP36264197A
Authority: JP
Inventors: 直芳里; 明酒井; 正太郎岡部; 勇蔵幸田; 孝博矢島
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-12-17
Filing date: 1997-12-12
Publication date: 2004-07-14
Anticipated expiration: 2017-12-12
Also published as: JPH10233367A

Description

【０００１】
【発明の属する技術分野】
本発明は、連続的に非単結晶半導体薄膜を形成する装置及び方法に関するものであり、例えば、アモルファスシリコンやアモルファスシリコン合金を用いた光起電力素子等の大面積の光起電力素子を大量生産する装置及び方法に関するものであって、詳しくは、良質の機能性堆積膜を得るための壁温度及び成膜ガス導入の制御手段に関するものである。
【０００２】
【従来の技術】
近年、太陽光を利用する太陽電池による発電方式は、放射能汚染や地球温暖化等の問題を引き起こすことなく、また、太陽光は地球上のいたるところに降り注いでいるためエネルギー源の偏在が少なく、さらには、複雑で大型の設備を必要とせずに比較的高い発電効率が得られる等、今後の電力需要の増大に対しても、環境破壊を引き起こすことなく対応できるクリーンな発電方式として様々な研究開発がなされている。
ところで、太陽電池を用いる発電方式については、それを電力需要を賄うものとして確立させる為には、使用する太陽電池が、光電変換効率が充分に高く、特性安定性に優れたものであり、且つ、大量生産し得る物であることが基本的に要求される。
こうしたことから、容易に手に入るシラン等の気体状の原料ガスを使用し、これをグロー放電分解して、ガラスや金属シート等の比較的安価な基板上にアモルファスシリコン（以降「ａ−Ｓｉ」と略記する）等の半導体薄膜を堆積させることにより作製できる太陽電池が、量産性に富み、単結晶シリコン等を用いて作製される太陽電池に比較して低コストで生産ができる可能性があるとして注目され、その基本構成製造方法等について各種の提案がなされている。
【０００３】
従来、光起電力素子の作製方法としては、次の技術が知られている。
例えば、非単結晶半導体膜等を用いた光起電力素子の作製には、一般的には、プラズマＣＶＤ法が広く用いられており、企業化されている。しかしながら、光起電力素子が、光電変換効率が十分に高く、特性安定に優れたものであり、且つ大量生産し得るものであることが基本的に要求される。
そのためには、非単結晶半導体膜等を用いた光起電力素子の作製においては、電気的、光学的、光導電的あるいは、機械的特性及び繰り返し使用での疲労特性あるいは使用環境特性の向上を図るとともに、大面積化、膜厚及び膜質の均一化を図りながら、しかも高速成膜によって再現性のある量産化を図らなければならないため、これらのことが、今後改善すべき問題点として指摘されている。
【０００４】
光起電力素子を用いる発電方式にあっては、単位モジュールを直列または並列に接続し、ユニット化して所望の電流、電圧を得る形式が採用されることが多く、各モジュールにおいては断線はショートが生起しないことが要求される。
加えて、各モジュール間の出力電圧や出力電流のバラツキのないことが重要である。
こうしたことから、少なくとも単位モジュールを作製する段階でその最大の特性決定要素である半導体層そのものの特性均一性が確保されていることが要求される。そして、モジュール設計をし易くし、且つモジュール組み立て工程の簡略化できるようにする観点から、大面積にわたって特性均一性の優れた半導体堆積膜が提供されることが光起電力素子の量産性を高め、生産コストの大幅な低減を達成せしめるについて要求される。
光起電力素子の効率的な量産方法の１つとしてアモルファスシリコン系の太陽電池を作製する際、その各々の半導体層用の独立した成膜室を設け、各々の成膜室にて各々の半導体層の形成を行なう方法が提案されている。
【０００５】
ちなみに、米国特許第４，４００，４０９号明細書には、ロール・ツー・ロール（ＲｏｌｌｔｏＲｏｌｌ）方式を採用した連続プラズマＣＶＤ装置が開示されている。
この装置によれば、複数のグロー放電領域を設け、所望の幅の十分に長い可撓性の基板を、該基板が前記各グロー放電領域において必要とされる導電型の半導体層を堆積しつつ、前記基板をその長手方向に連続的に搬送せしめることによって、半導体接合を有するデバイスを連続作製することができるとされている。
なお、該明細書においては、各半導体層作製時に用いるドーパントガスが他のグロー放電領域へ拡散、混入することを防止するためにガスゲートが用いられている。
具体的には、前記各グロー放電領域同志を、スリット状の分離通路によって相互に分離し、さらに該分離通路に例えばＡｒ、Ｈ_２等の掃気用ガスの流れを作用させる手段が採用されている。こうしたことからこのロール・ツー・ロール方式は、半導体素子の量産に適する方式であると言えよう。
【０００６】
しかしながら、前記各半導体層の形成はＲＦ（ラジオ周波数）を用いたプラズマＣＶＤ法によって行なわれるところ、連続的に形成される膜の特性を維持しつつその膜堆積速度の向上を図るにはおのずと限界がある。
即ち、例えば膜厚が高々２０００Åの半導体層を形成する場合であっても相当長尺で、大面積にわたって常時所定のプラズマを生起し、且つ該プラズマを均一に維持する方法がある。
ところがこのようにするについてはかなりの熟練を必要とし、そのために関係する種々のプラズマ制御パラメータを一般化するのは困難である。
また、用いる成膜用原料ガスの分解効率及び利用効率は高くはなく、生産コストを引き上げる要因のひとつになっている。
【０００７】
一方、最近注目されているのが、マイクロ波を用いたプラズマプロセスである。マイクロ波は周波数が短いため従来のＲＦを用いた場合よりもエネルギー密度を高めることが可能であり、プラズマを効率よく発生させ、持続させることに適している。
例えば、米国特許第４、７２９、３４１号明細書には、１対の放射型導波管アプリケータを用いた高パワープロセスによって、大面積の円筒型基板上に光導電半導体薄膜を堆積形成させる低圧マイクロ波ＣＶＤ法及び装置が開示されている。以上の事態を踏まえれば、量産に適しているといわれるマイクロ波プラズマＣＶＤ法（以下「μＷ−ＣＶＤ法」と略記する）とロール・ツー・ロール生産方法を合理的に組み合わせれば更にスループットの大きい量産方法となる。
【０００８】
【発明が解決しようとする課題】
しかしながら、ロール・ツー・ロールμＷ−ＣＶＤ法においても以下に示す問題点が存在した。
その問題点とは、投入したマイクロ波電力が膜堆積用原料ガスの分解のみに使用されるのではなく高いプラズマ密度を介して間接に、あるいはマイクロ波自身が直接に成膜空間を形成する堆積室壁を高温に加熱してしまうことである。堆積室壁の温度はマイクロ波パワー投入と同時に上昇し始め、ある時間の経過後、その放電電力値等によって決まる平衡温度に達するが、その温度は３５０℃から状況によっては４５０℃程に上昇することがある。
その結果、つぎのような問題点が生じる。
その第１の問題点としては、高い堆積室壁温度の影響を受けて膜堆積用の帯状基板の温度が上昇してしまい、通常良質な堆積膜が形成されるとされている２５０℃前後の基板温度を維持できないことである。
こうした状況下で作製された太陽電池は変換効率の低いものとなってしまう。
また、第２の問題点としては、堆積室の材料によっては、その材料の軟化点近くまで達してしまい、成膜室壁がダメージを受けることである。
具体的には例えばアルミニウムを成膜室壁に用いた場合においては４５０℃近辺になるとネジ止め箇所、引っ張り応力のかかっている箇所などは変形してしまい使いものにならなくなる。
こうした事態を防止するには高融点の材料を選択するか、あるいは、堆積室壁温度の上昇を防ぐ冷却手段が必要となる。
さらに、第３の問題点として、成膜空間内に均一に成膜ガスを供給するためのガスマニホールドが前記堆積室壁の１部をくり抜いた形式で設置されている場合、上述したように堆積膜室壁の温度の上昇により、ガスマニホールド自体においても温度の上昇が見られ、ガスマニホールド内において、成膜ガスの熱分解が促進され、本来得られるべき太陽電池の初期特性を著しく低下させているばかりか、長時間成膜中での前記ガスマニホールド内の時間的温度上昇から、特性の均一性を低下させる原因となっていた。
【０００９】
こうした問題点から、このロール・ツー・ロールμＷ−ＣＶＤ法は、半導体デバイスの量産に適する方法ではあるものの、前述したように、光起電力素子を大量に普及させるためには、さらなる光電変換効率、特性安定性や特性均一性の向上、及び製造コストの低減が望まれる。
特に、光電変換効率や特性安定性の向上のためには、各単位モジュールごとの光電変換効率は高いほど良く、特性劣化率は低いほど好ましい。
さらには、単位モジュールを直列または並列に接続し、ユニット化した際には、ユニットを構成する各単位モジュールの内の最小の電流または電圧特性の単位モジュールが律速してユニットの特性が決まるため、各単位モジュールの平均特性を向上させるだけでなく、特性バラツキも小さくすることが非常に重要となる。そのために単位モジュールを作製する段階でその最大の特性決定要素である半導体層そのものの特性均一性を確保することが望まれている。
また、製造コスト低減のために、各モジュールにおいては断線やショートが生起しないように、半導体層の欠陥を減らすことにより、歩留りを向上させることが強く望まれている。
【００１０】
そこで、本発明は、上記従来の光起電力素子の作成手段における諸課題を解決し、基板上に大面積にわたって高い光電変換効率を有し、高品質で優れた均一性を有し、より再現性高く欠陥の少ない非単結晶半導体薄膜の形成方法及び装置を提供すること、特に、光起電力素子を大量に作成するための非単結晶半導体薄膜の形成装置及び方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】
本発明は、膜堆積室壁と帯状基板に囲まれた成膜空間を有する膜堆積室と、該堆積室壁を囲む外チャンバーとからなり、前記帯状基板を該帯状基板の長手方向に移動させながら、前記成膜空間にガス供給手段を介して成膜ガスを導入するとともに、前記成膜空間にプラズマを生起し、前記帯状基板の表面に非単結晶半導体薄膜を形成する装置において、前記ガス供給手段がガスマニホールドを備え、該ガスマニホールドを前記成膜室壁から離して設けたことを特徴とする非単結晶半導体薄膜の形成装置である。
また、本発明は、膜堆積室壁と帯状基板に囲まれた成膜空間を有する膜堆積室と、該堆積室壁を囲む外チャンバーとからなる半導体薄膜形成装置を用い、前記帯状基板を該帯状基板の長手方向に移動させながら、前記成膜空間にガス供給手段を介して成膜ガスを導入するとともに、前記成膜空間にプラズマを生起し、前記帯状基板の表面に非単結晶半導体薄膜を形成する方法において、前記ガス供給手段がガスマニホールドを備え、該ガスマニホールドを前記成膜室壁から離して設けたことを特徴とする非単結晶半導体薄膜の形成方法である。
加えて、本発明は、前記形成方法を用いて非単結晶半導体の薄膜を形成する工程を有する光起電力素子の製造方法であり、この非単結晶半導体薄膜を形成する工程をｉ型半導体層を形成する工程とすることができる。
また、本発明においては、前記成膜空間内に均一に成膜ガスを供給するためのガスマニホールドを前記成膜室壁から離して設けることにより、膜堆積室壁の温度上昇に伴うガスマニホールドの温度上昇を回避することか可能となる。
また、本発明においては、前記成膜空間にマイクロ波あるいはＶＨＦ波を導入する手段を有する構成を採ることができる。
【００１２】
【発明の実施の形態】
上記したように、本発明においては、堆積室壁の一部の壁面外壁を覆う様に冷却機構ならびに昇温機構によって温度調節する構成を有することにより、プラズマのエネルギーによる堆積室壁面温度の上昇を防止し、長時間にわたる膜堆積工程中均一な温度で、膜堆積を行なうことが可能となり、さらに、成膜空間内に均一に成膜ガスを供給するためのガスマニホールドを前記堆積室から離して設置することにより、堆積膜室壁の温度上昇によるガスマニホールドの温度上昇を回避することができ、ガスマニホールド内での成膜ガスの熱分解を抑制することが可能となるため、光起電力素子の出力特性を向上させ特に長時間にわたり安定した温度による膜堆積によって、均一な特性の光起電力素子を提供することができる。
なお、本明細書中でガスマニホールドとは、導入管から導入されたガスを多数の流れに分割する室のことである。
さらに本発明によれば、特に積層型光起電力素子において、極めて良好なｐｉｎ接合を実現させることができ、より高品質な光起電力素子を再現性良く均一に形成し得ることが可能となる。
【００１３】
以下、図面を参照しながら、本発明の半導体薄膜の形成装置（成膜装置）の一例およびそれを用いた光起電力素子の製造方法をさらに詳しく説明する。
図１は、本発明の一例を示す成膜装置の断面模式図である。
図１において１０１は帯状基板、１０２は膜堆積室、１０３は膜堆積室壁、１０４は前記膜堆積室壁を冷却するための冷媒を流す冷却配管、１０５は前記膜堆積室の温度の影響を排除乃至低減させるために前記膜堆積室壁より離して設置したガスマニホールドであり、１０６は前記ガスマニホールドに成膜ガスを供給するためのガス供給管（導入管）、１０６ａは多数の流れに分割されたガスを膜堆積室に供給するための分岐管である。１０７は成膜中の排気配管であり、１０８はゲートバルブ、１０９は油拡散ポンプ、１１０は粗引き用配管、１１０ａは粗引き用配管におけるＬ型バルブである。１１１は本例ではｉ型半導体層成膜容器であるが、本発明はそれに限られない。１１２、１１３、１１４はそれぞれマイクロ波放電を膜堆積室に生起するためのマイクロ波電力の導入経路のアルミナセラミックス、アプリケータ、導波管である。１１５、１１６はそれぞれ帯状基板を所定の温度に昇温するためのランプハウス、赤外線ランプヒータであり、１１７は制御用の熱電対である。１１８はＲＦ電力を印加するためのバイアス棒であり、１１９は前記堆積膜壁を所定の温度に昇温するための壁用ヒーターである。
図２は、本発明の成膜装置により作製した光起電力素子の断面図の一例である。ただし、本発明は図２の構成の光起電力素子を作製するためのみに限られるものではない。図２において、２０１は基板、２０２は裏面電極、２０３はｎ型半導体層、２０４はｉ型半導体層、２０５はｐ型半導体層、２０６は透明電極、２０７は集電電極である。また、図２はｐ型半導体層側から光入射する構成であるが、ｎ型半導体層側から光入射する構成の光起電力素子の場合は、２０３が前記ｐ型半導体層、２０４が前記ｉ型半導体層、２０５が前記ｎ型半導体層となる。さらに、図２は基板と逆側から光を入射する構成であるが、基板側から光を入射する構成の光起電力素子では、透明電極と集電電極の位置が逆になり２０２が透明電極、２０３が前記ｐ型半導体層、２０５が前記ｉ型半導体層、２０４が前記ｎ型半導体層、２０５が裏面電極となることもある。
また図３は、本発明の成膜装置により作製した、積層型の光起電力素子の断面図の一例である。図３の本発明の積層型の光起電力素子は、３つのｐｉｎ接合が積層された構造をしており、３１５は光入射側から数えて第一のｐｉｎ接合、３１６は第二のｐｉｎ接合、３１７は第三のｐｉｎ接合である。これら３つのｐｉｎ接合は、基板３０１上に形成された、裏面電極３０２上に積層されたものであり、３つのｐｉｎ接合の最上部に、透明電極３１３と集電電極３１４が形成されて、積層型の光起電力素子を形成している。そして、それぞれのｐｉｎ接合は、ｎ型半導体層３０３、３０６、３１０、ｉ型半導体層３０４、３０８、３１１、ｐ型半導体層３０５、３０９、３１２から成る。また、図１の光起電力素子と同様に光の入射方向によって、ドーピング層（ｐ型半導体層、ｎ型半導体層）や電極の配置が入れ替わることもある。
【００１４】
以下に、本発明における非単結晶シリコンの光起電力素子について、その層構成である基板、裏面電極、光反射層、半導体層、透明電極、集電電極のそれぞれについて説明する。
まず、その基板について説明すると、本発明の半導体層２０３〜２０５、３０３〜３１２は高々１μｍ程度の薄膜であるため適当な基板上に堆積されるが、このような基板２０１、３０１としては、単結晶質もしくは非単結晶質のものであってもよく、さらにそれらは導電性のものであっても、また電気絶縁性のものであってもよい。
さらには、それらは透光性のものであっても、また非透光性のものであってもよいが、変形、歪みが少なく、所望の強度を有するものであることが好ましい。
具体的にはＦｅ、Ｎｉ、Ｃｒ、Ａｌ、Ｍｏ、Ａｕ、Ｎｂ、Ｔａ、Ｖ、Ｔｉ、Ｐｔ、Ｐｂ等の金属またはこれらの合金、例えば真鍮、ステンレス鋼等の薄板及びその複合体、及びポリエステル、ポリエチレン、ポリカーボネート、セルロースアセテート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、エポキシ等の耐熱性合成樹脂のフィルムまたはシート又はこれらとガラスファイバー、カーボンファイバー、ホウ素ファイバー、金属繊維等との複合体、及びこれらの金属の薄板、樹脂シート等の表面に異種材質の金属薄膜及び／またはＳｉＯ_２、Ｓｉ_３Ｎ_４、Ａｌ_２Ｏ_３、ＡｌＮ等の絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面コーティング処理を行ったものおよび、ガラス、セラミックスなどが挙げられる。
【００１５】
基板が金属等の電気導電性である場合には直接電流取り出し用の電極としても良いし、合成樹脂等の電気絶縁性である場合には堆積膜の形成される側の表面にＡｌ、Ａｇ、Ｐｔ、Ａｕ、Ｎｉ、Ｔｉ、Ｍｏ、Ｗ、Ｆｅ、Ｖ、Ｃｒ、Ｃｕ、ステンレス、真ちゅう、ニクロム、ＳｎＯ_２、Ｉｎ_２Ｏ_３、ＺｎＯ、ＩＴＯ（インジウム錫酸化物）等のいわゆる金属単体又は合金、及び透明導電性酸化物（ＴＣＯ）を鍍金、蒸着、スパッタ等の方法であらかじめ表面処理を行って電流取り出し用の電極を形成しておくことが望ましい。
勿論、基板が金属等の電気導電性のものであっても、長波長光の基板表面上での反射率を向上させたり、基板材質と堆積膜との間での構成元素の相互拡散を防止する等の目的で異種の金属層等を前記基板上の堆積膜が形成される側に設けても良い。
また、前記基板が比較的透明であって、該基板の側から光入射を行う層構成の光起電力素子とする場合には前記透明導電性酸化物や金属薄膜等の導電性薄膜をあらかじめ堆積形成しておくことが望ましい。
また、前記基板の表面性としてはいわゆる平滑面であっても、微小の凹凸を有する面であっても良い。
微小の凹凸を有する面とする場合にはその凹凸形状は球状、円錐状、角錐状等であって、且つその最大高さ（Ｒｍａｘ）が好ましくは０．０５μｍ乃至２μｍとすることにより、該表面での光反射が乱反射となり、該表面での反射光の光路長の増大をもたらす。
【００１６】
基板の形状は、用途により平滑表面或は凸凹表面の板状、長尺ベルト状、円筒状等であることができ、その厚さは、所望通りの光起電力素子を形成し得るように適宜決定するが、光起電力素子として可撓性が要求される場合、または基板の側より光入射がなされる場合には、基板としての機能が充分発揮される範囲内で可能な限り薄くすることが出来る。
しかしながら、基板の製造上及び取扱い上、機械的強度等の点から、通常は、１０μｍ以上とされる。
【００１７】
つぎに、裏面電極について説明すると、本発明に用いられる裏面電極２０２、３０２は、光入射方向に対し半導体層の裏面に配される電極である。
したがって、図２の２０２の位置かあるいは、基板２０１が透光性で、基板の方向から光を入射させる場合には、２０６の位置に配置される。裏面電極の材料としては、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウム等の金属またはステンレス等の合金が挙げられる。
なかでもアルミニウム、銅、銀、金などの反射率の高い金属が特に好ましい。反射率の高い金属を用いる場合には、裏面電極に半導体層で吸収しきれなかった光を再び半導体層に反射する光反射層の役割を兼ねさせる事ができる。
また裏面電極の形状は平坦であっても良いが、光を散乱する凹凸形状を有する事がより好ましい。
光を散乱する凹凸形状を有する事によって、半導体層で吸収しきれなかった長波長光を散乱させて半導体層内での光路長を延ばし、光起電力素子の長波長感度を向上させて短絡電流を増大させ、光電変換効率を向上させることができる。光を散乱する凹凸形状は、凹凸の山と谷の高さの差の最大値Ｒｍａｘが０．２μｍから２．０μｍであることが望ましい。ただし基板が裏面電極を兼ねる場合には、裏面電極の形成を必要としない場合もある。
また、裏面電極の形成には、蒸着法、スパッタ法、メッキ法、印刷法などが用いられる。
また裏面電極に、光を散乱する凹凸形状を形成する場合には、基板上に設けた金属あるいは合金の膜をドライエッチングするかあるいはウェットエッチングするかあるいはサンドブラストするかあるいは加熱すること等によって形成される。また基板を加熱しながら前述の金属あるいは合金を蒸着することにより光を散乱する凹凸形状を形成することもできる。
また、裏面電極２０２、３０２とｎ型半導体層２０３、３０３との間に、図中には示されていないが、導電性酸化亜鉛等の拡散防止層を設けても良い。該拡散防止層の効果としては裏面電極２０２を構成する金属元素がｎ型半導体層中へ拡散するのを防止するのみならず、若干の抵抗値をもたせることで半導体層を挟んで設けられた裏面電極２０２と透明電極２０６との間にピンホール等の欠陥で発生するショートを防止すること、及び薄膜による多重干渉を発生させ入射された光を光起電力素子内に閉じ込める等の効果を挙げることができる。
【００１８】
本発明に用いられる半導体層には、非単結晶半導体、具体的には非晶質半導体、微結晶半導体、多結晶半導体が用いられる。その材料としては、Ｓｉ、Ｃ、Ｇｅ等のＩＶ族元素を用いたもの、あるいはＳｉＧｅ、ＳｉＣ、ＳｉＳｎ等のＩＶ族合金を用いたものが好適に用いられる。
また、以上の半導体材料の中で、本発明の光起電力素子に特に好適に用いられる半導体材料としては、ａ−Ｓｉ：Ｈ（水素化非晶質シリコンの略記）、ａ−Ｓｉ：Ｆ、ａ−Ｓｉ：Ｈ：Ｆ、ａ−ＳｉＧｅ：Ｈ、ａ−ＳｉＧｅ：Ｆ、ａ−ＳｉＧｅ：Ｈ：Ｆ、ａ−ＳｉＣ：Ｈ、ａ−ＳｉＣ：Ｆ、ａ−ＳｉＣ：Ｈ：Ｆ等のＩＶ族及びＩＶ族合金系非晶質半導体材料が挙げられる。また、これらのＩＶ族及びＩＶ族合金からなる微結晶半導体材料も好適に用いられる。
また、半導体層は価電子制御及び禁制帯幅制御を行うことができる。
具体的には半導体層を形成する際に価電子制御剤又は禁制帯幅制御剤となる元素を含む原料化合物を単独で、又は前記堆積膜形成用原料ガス又は前記希釈ガスに混合して成膜空間内に導入してやれば良い。
また、半導体層は、価電子制御によって、少なくともその一部が、ｐ型およびｎ型にドーピングされ、少なくとも一組のｐｉｎ接合を形成する。そして、ｐｉｎ接合を複数積層することにより、いわゆる積層セルの構成になる。
【００１９】
以下、本発明の光起電力素子に特に好適なＩＶ族及びＩＶ族合金系非単結晶半導体材料を用いた半導体層について、さらに詳しく述べる。
（１）ｉ型半導体層（真性半導体層）
特にＩＶ族及びＩＶ族合金系非単結晶半導体材料を用いた光起電力素子に於いて、ｐｉｎ接合に用いるｉ型層は照射光に対してキャリアを発生輸送する重要な層である。
ｉ型層としては、僅かｐ型、僅かｎ型の層も使用できるものであるＩＶ族及びＩＶ族合金系非単結晶半導体材料には、上述のごとく、水素原子（Ｈ，Ｄ）またはハロゲン原子（Ｘ）が含有され、これが重要な働きを持つ。
ｉ型層に含有される水素原子（Ｈ，Ｄ）またはハロゲン原子（Ｘ）は、ｉ型層の未結合手（ダングリングボンド）を補償する働きをし、ｉ型層でのキァリアの移動度と寿命の積を向上させるものである。またｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面の界面準位を補償する働きをし、光起電力素子の光起電力、光電流そして光応答性を向上させる効果のあるものである。ｉ型層に含有される水素原子または／及びハロゲン原子は１〜４０ａｔ％が最適な含有量として挙げられる。特に、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子または／及びハロゲン原子の含有量が多く分布しているものが好ましい分布形態として挙げられ、該界面近傍での水素原子または／及びハロゲン原子の含有量はバルク内の含有量の１．１〜２倍の範囲が好ましい範囲として挙げられる。更にシリコン原子の含有量に対応して水素原子または／及びハロゲン原子の含有量が変化していることが好ましいものである。
また、積層型の光起電力素子においては、光入射側に近いｐｉｎ接合のｉ型半導体層の材料としては、バンドギャップの広い材料、光入射側に遠いｐｉｎ接合のｉ型半導体層の材料としては、バンドギャップの狭い材料を用いることが望ましい。
【００２０】
非晶質シリコン、非晶質シリコンゲルマニウムは、ダングリングボンドを補償する元素によって、ａ−Ｓｉ：Ｈ、ａ−Ｓｉ：Ｆ、ａ−Ｓｉ：Ｈ：Ｆ、ａ−ＳｉＧｅ：Ｈ、ａ−ＳｉＧｅ：Ｆ、ａ−ＳｉＧｅ：Ｈ：Ｆ等と表記される。
さらに、本発明の光起電力素子に好適なｉ型半導体層の特性としては、水素原子の含有量（Ｃ_Ｈ）が、１．０〜２５．０％、ＡＭ１．５、１００ｍＷ／ｃｍ^２の疑似太陽光照射下の光電導度（σｐ）が、１．０＊１０^−７Ｓ／ｃｍ以上、暗電導度（σｄ）が、１．０＊１０^−９Ｓ／ｃｍ以下、コンスタントフォトカレントメソッド（ＣＰＭ）によるアーバックエナジーが、５５ｍｅＶ以下、局在準位密度は１０^１７／ｃｍ^３以下のものが好適に用いられる。
【００２１】
（２）ｐ型半導体層またはｎ型半導体層
ｐ型半導体層またはｎ型半導体層の非晶質材料（ａ−と表示する）あるいは微結晶材料（μｃ−と表示する）としては、例えばａ−Ｓｉ：Ｈ、ａ−Ｓｉ：ＨＸ、ａ−ＳｉＧｅ：Ｈ、ａ−ＳｉＧｅ：ＨＸ、μｃ−Ｓｉ：Ｈ、μｃ−ＳｉＧｅ：Ｈ、μｃ−ＳｉＧｅ：ＨＸ、等にｐ型の価電子制御剤（周期率表第ＩＩＩ族原子Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子Ｐ、Ａｓ、Ｓｂ、Ｂｉ）を高濃度に添加した材料が挙げられ、多結晶材料（ｐｏｌｙ−と表示する）としては、例えばｐｏｌｙ−Ｓｉ：Ｈ、ｐｏｌｙ−Ｓｉ：ＨＸ、ｐｏｌｙ−ＳｉＧｅ：Ｈ、ｐｏｌｙ−ＳｉＧｅ：ＨＸ、ｐｏｌｙ−Ｓｉ、ｐｏｌｙ−ＳｉＧｅ、等にｐ型の価電子制御剤（周期率表第ＩＩＩ族原子Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子Ｐ、Ａｓ、Ｓｂ、Ｂｉ）を高濃度に添加した材料が挙げられる。
特に光入射側のｐ型層またはｎ型層には、光吸収の少ない結晶性の半導体層かバンドギァプの広い非晶質半導体層が適している。
【００２２】
ｐ型層への周期率表第ＩＩＩ族原子の添加量およびｎ型層への周期率表第Ｖ族原子の添加量は０．１〜５０ａｔ％（ａｔｏｍ％）が最適量として挙げられる。
またｐ型層またはｎ型層に含有される水素原子（Ｈ，Ｄ）またはハロゲン原子はｐ型層またはｎ型層の未結合手を補償する働きをしｐ型層またはｎ型層のドーピング効率を向上させるものである。ｐ型層またはｎ型層へ添加される水素原子またはハロゲン原子は０．１〜４０ａｔ％が最適量として挙げられる。特にｐ型層またはｎ型層が結晶性の場合、水素原子またはハロゲン原子は０．１〜８ａｔ％が最適量として挙げられる。更にｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子または／及びハロゲン原子の含有量が多く分布しているものが好ましい分布形態として挙げられ、該界面近傍での水素原子または／及びハロゲン原子の含有量はバルク内の含有量の１．１〜２倍の範囲が好ましい範囲として挙げられる。このようにｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面近傍で水素原子またはハロゲン原子の含有量を多くすることによって該界面近傍の欠陥準位や機械的歪を減少させることができ本発明の光起電力素子の光起電力や光電流を増加させることができる。
光起電力素子のｐ型層及びｎ型層の電気特性としては活性化エネルギーが０．２ｅＶ以下のものが好ましく、０．１ｅＶ以下のものが最適である。また比抵抗としては１００Ωｃｍ以下が好ましく、１Ωｃｍ以下が最適である。さらにｐ型層及びｎ型層の層厚は１〜５０ｎｍが好ましく、３〜１０ｎｍが最適である。
【００２３】
本発明において、透明電極２０６、３１３は光を透過する、光入射側の電極であるとともに、その膜厚を最適化する事によって反射防止膜としての役割も兼ねる。
透明電極２０６、３１３は半導体層の吸収可能な波長領域において高い光透過率を有することと、電気抵抗率が低いことが要求される。好ましくは、５５０ｎｍにおける透過率が、８０％以上、より好ましくは、８５％以上であることが望ましい。また、抵抗率は好ましくは、５＊１０^−３Ωｃｍ以下、より好ましくは、１＊１０^−３Ωｃｍ以下であることが望ましい。その材料としては、Ｉｎ_２Ｏ_３、ＳｎＯ_２、ＩＴＯ（Ｉｎ_２Ｏ_３＋ＳｎＯ_２）、ＺｎＯ、ＣｄＯ、Ｃｄ_２ＳｎＯ_４、ＴｉＯ_２、Ｔａ_２Ｏ_５、Ｂｉ_２Ｏ_３、ＭｏＯ_３、Ｎａ_ｘＷＯ_３等の導電性酸化物あるいはこれらを混合したものが好適に用いられる。
また、これらの化合物に、導電率を変化させる元素（ドーパント）を添加しても良い。
【００２４】
導電率を変化させる元素（ドーパント）としては、例えば透明電極２０６、３１３がＺｎＯの場合には、Ａｌ、Ｉｎ、Ｂ、Ｇａ、Ｓｉ、Ｆ等が、またＩｎ_２Ｏ_３の場合には、Ｓｎ、Ｆ、Ｔｅ、Ｔｉ、Ｓｂ、Ｐｂ等が、またＳｎＯ_２の場合には、Ｆ、Ｓｂ、Ｐ、Ａｓ、Ｉｎ、Ｔｌ、Ｔｅ、Ｗ、Ｃｌ、Ｂｒ、Ｉ等が好適に用いられる。
【００２５】
また、透明電極２０６、３１３の形成方法としては、蒸着法、ＣＶＤ法、スプレー法、スピンオン法、デップ法等が好適に用いられる。
【００２６】
本発明において、集電電極２０７、３１４は、透明電極２０６、３１３の抵抗率が充分低くできない場合に必要に応じて透明電極２０６上の一部分に形成され、電極の抵抗率を下げ光起電力素子の直列抵抗を下げる働きをする。
その材料としては、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウム等の金属、またはステンレス等の合金、あるいは粉末状金属を用いた導電ペーストなどが挙げられる。そしてその形状は、できるだけ半導体層への入射光を遮らないように形成される。
また、光起電力素子の全体の面積の中で、集電電極の占める面積は、好ましくは１５％以下、より好ましくは１０％以下、最適には５％以下が望ましい。
また、集電電極のパターンの形成には、マスクを用い、形成方法としては、蒸着法、スパッタ法、メッキ法、印刷法などが用いられる。
【００２７】
本発明において、膜堆積室壁１０２を構成する部材の材質は、導電性のものであっても、また電気絶縁性のものであってもよい。
変形、歪みが少なく、所望の強度を有するものであることが好ましい。具体的には、Ｆｅ、Ｎｉ、Ｃｒ、Ａｌ、Ｍｏ、Ａｕ、Ｎｂ、Ｔａ、Ｖ、Ｔｉ、Ｐｔ、Ｐｂ、Ｗ等の金属またはこれらの合金、例えば真鍮、ステンレス鋼等の薄板およびその複合体が好適に用いられる。
また、上記金属の表面に異種金属材質の金属薄膜、または、ＳｉＯ_２、Ｓｉ_３Ｎ_４、ＡｌＯ_３、ＡｌＮ等の絶縁性薄膜をスパッタ法、蒸着法、鍍金法等によりコーティングしたものおよびガラス、セラミックスなどを用いてもよい。
【００２８】
本発明において、堆積室壁を冷却するための冷媒を流すための冷却配管１０４の材質は、耐熱性、耐腐食性を有するものが好ましい。
具体的にはステンレス等の金属が好適に用いられる。冷却配管１０４の構成としては、上記金属をパイプ状にしたものを押し板により堆積膜壁に対しボルト締めしたものであってもよく、上記金属に空洞を有するように切削加工したものであってもよい。さらに、凹凸状に加工した複数の上記金属に放電加工、溶接加工等の特殊加工を施し冷媒の通路を有するものとしても良い。
【００２９】
また、堆積膜壁加熱用ヒーター１１９としては、シース型ヒーター、ランプ型ヒーター等真空内において使用可能なものであればいずれの場合でもよく、特に、温度調節機構の応答性や真空内での使用の信頼性から、ハロゲン赤外線ランプヒーターが好適に用いられる。
【００３０】
また、堆積室壁を冷却するための冷媒の材質は、所望の堆積膜壁の温度によって適宜選択できる。
取り扱いの簡便性から冷媒には水、圧縮空気等が好適に用いられ、所望の温度が高い場合には合成系油等が好適に用いられる。
なお、本発明の光起電力素子を用いて、所望の出力電圧、出力電流の光起電力素子モジュールあるいは光起電力素子パネルを製造する場合には、本発明の光起電力素子を直列あるいは並列に接続し、表面と裏面に保護層を形成し、出力の取り出し電極等が取り付けられる。また、本発明の光起電力素子を直列接続する場合、逆流防止用のダイオードを組み込むことがある。
【００３１】
以下に、本発明により光起電力素子を作製するための装置の一例を、図４に基づいて説明する。
図４は、本発明の光起電力素子を連続的に作製する製造装置の一例を表す模式図であり、図１に示したｉ型半導体層成膜容器１１１を組み込んだものである。この製造装置は帯状基板４０１、の送り出し室４０２、及び巻き取り室４０３、ｎ型半導体層作製用容器４０４、ｉ型半導体層作製用容器４０５、ｐ型半導体層作製用容器４０６をガスゲー卜を介して接続した装置から構成されている。
４０７は帯状基板４０１の送り出し用ボビン、４０８は帯状基板４０１の巻き取り用ボビンであり、４０７から４０８の向きに帯状基板４０１が搬送される。
但し、この帯状基板４０１は逆向きに搬送することもできる。
また送り出し室４０２、巻き取り室４０３の中に、帯状基板４０１の表面の保護用に用いられるあい紙の巻き取り、及び送り込み手段を配置してもよい。前記あい紙の材質としては、耐熱性樹脂であるポリミド系、テフロン系及びグラスウール等が好適に用いられる。また、あい紙の巻き取り手段、送り込み手段として帯状基板４０１の張力調整及び位置だしを兼ねた搬送用ローラーを用いてもよい。４１０は成膜ガス導入口であり、不図示のガス供給ミキシングボックスに連通している。４２０は成膜室間の成膜ガスを分離するためのゲートガスを導入するためのゲートガス導入管である。４１１はコンダクタンス調整用のスロットルバルブ、４１２は排気管であり、排気ポンプ（不図示）に接続されている。４１３はアプリケータであり、その先端にはマイクロ波透過性部材が取り付けられており、導波管４１４を通じてマイクロ波電源（不図示）に接続されている。
【００３２】
４１５は電極であり、電源４１６に接続されている。
各成膜容器４０４、４０５、４０６、の中においては、帯状基板４０１を挟んで成膜空間と反対側の空間に、多数の赤外線ランプヒーター４１７と、これら赤外線ランプヒーターからの輻射熱を効率よく帯状基板４０１に集中させるためのランプハウス４１８がそれぞれ設けられている。
また、帯状基板４０１の温度を監視するための熱電対４１９がそれぞれ帯状基板４０１に接触するように接続されている。
【００３３】
本発明において成膜空間内で生起するマイクロ波プラズマのプラズマ電位を制御するためにバイアス電圧を印加してもよい。
バイアス電圧としては直流、脈流及び交流電圧を、単独またはそれぞれ重畳させて印加させることが好ましい。マイクロ波プラズマのプラズマ電位を制御することによってプラズマの安定性、再現性、及ぴ膜特性の向上、欠陥の低減が図られる。また、本発明は、マイクロ波によりプラズマを生起する場合のみならず、ＶＨＦ波により、プラズマを生起する場合にも有効である。
上述した本発明の光起電力素子を連続する装置を用いて、光起電力素子を作製することにより、前述の諸問題を解決するとともに前述の諸要求を満たし、高品質で優れた均一性を有し、欠陥の少ない光起電力素子を作製することができる。
【００３４】
【実施例】
以下、本発明の光起電力素子を製造する方法の具体的実施例を示すが、本発明はこれらの実施例によって何ら限定されるものではない。
［実施例１］
図４に示した装置を用いて、以下のようにして光起電力素子を連続的に作製した。
（１）基板送り出し機構を有する真空容器（送り出し室）４０２に、十分脱脂、洗浄を行い、下部電極として、スパッタリング法により、銀薄膜を１００ｎｍ、ＺｎＯ薄膜を１μｍ蒸着してあるＳＵＳ４３０ＢＡ製帯状基板４０１（幅３００ｍｍ×長さ３００ｍ×厚さ０．２ｍｍ）の巻きつけられたボビン４０７をセットし、該帯状基板４０１を、ｎ型半導体層成膜容器４０４、ｉ型半導体層成膜容器４０５、ｐ型半導体層成膜容器４０６をガスゲートを介して帯状基板巻き取り機構を有する真空容器（巻き取り室）４０３まで通し、たるみのない程度に張力調整を行った。
（２）各真空容器４０２、４０３、４０４、４０５、４０６を真空ポンプ（不図示）で１×１０^−６Ｔｏｒｒ以下まで真空引きした。
（３）成膜前の加熱処理：ガスゲートにゲートガス導入管４２０よりゲートガスとしてＨ_２を各々５００ｃｃ／ｍｉｎ流し各成膜容器にガス導入管４２０よりＨｅを各々５００ｃｃ／ｍｉｎ導入し、各真空容器４０２、４０３、４０４、４０５、４０６の内圧が１．０Ｔｏｒｒになるようスロットルバルブ４１１の開度を調節して、各真空容器の排気管４１２を通して、各真空容器ごとに真空ポンプ（不図示）で排気した。その後、加熱用ランプヒーター４１７により、帯状基板ならびに真空容器内部材を４００℃に加熱し、３時間この状態で放置した。
（４）各真空容器４０２、４０３、４０４、４０５、４０６を真空ポンプ（不図示）で１×１０^−６Ｔｏｒｒ以下まで真空引きした。
（５）成膜時のゲートガス導入：各ガスゲートにゲートガス導入管４２０よリゲートガスとしてＨ_２を５００ｃｃ／ｍｉｎ導入した。
（６）ｎ型半導体層成膜準備：熱電対の温度指示値が２７０℃になる様、温度制御装置（不図示）を設定し、赤外線ランプヒーター４１７により帯状基板４０１を加熱した。
成膜ガス導入口４１０より、ｎ型半導体層作成用容器４０４に、ＳｉＨ_４ガスを１００ｃｃ／ｍｉｎ、ＰＨ_３／Ｈ_２（１％）ガスを５００ｃｃ／ｍｉｎ、Ｈ_２ガスを７００ｃｃ／ｍｉｎ導入した。放電室の圧力が１．０Ｔｏｒｒになるようにコンダクタンス調整バルブ４１１の開度を調節して、排気管４１２を通して、真空ポンプ（不図示）で排気した。
ＲＦ（１３．５６ＭＨｚ）電源４１６の出力値が１００Ｗになる様に設定し電極を通じて放電室内に放電を生起させた。
（７）ｉ型半導体層成膜準備：熱電対の温度指示値が３６０℃になる様、温度制御装置（不図示）を設定し、赤外線ランプヒーター４１７により帯状基板４０１を加熱した。ガス導入管を介してガスマニホールド４２２より、ｉ型半導体層作成用容器４０５にＳｉＨ_４ガスを５０ｃｃ／ｍｉｎ、ＧｅＨ_４ガスを５０ｃｃ／ｍｉｎ、Ｈ_２ガスを２００ｃｃ／ｍｉｎ導入した。放電室の圧力が２０ｍＴｏｒｒになるようにコンダクタンス調整用のスロットルバルブ４１１の開度を調節して、真空ポンプ（不図示）で排気した。マイクロ波（２．４５ＧＨｚ）電力をアプリケータ４１３に導入し、マイクロ波透過性部材を通じてマイクロ波電力を２００Ｗ、導入し放電室内に放電を生起させた。膜堆積室壁冷却管４２１に水を流し、膜堆積室を冷却しつつ膜堆積室壁加熱ヒーター（不図示）により膜堆積室を２００℃一定となる様に制御した。
（８）ｐ型半導体層成膜準備：熱電対の温度指示値が１７０℃になる様、温度制御装置（不図示）を設定し、赤外線ランプヒーター４１７により帯状基板４０１を加熱した。ガス導入口４１０より、ｐ型半導体層作成用容器４０６にＳｉＨ_４ガスを１０ｃｃ／ｍｉｎ、ＢＨ_３／Ｈ_２（１％）ガスを２００ｃｃ／ｍｉｎ、Ｈ_２ガスを１０００ｃｃ／ｍｉｎ導入する。放電室の圧力が１．０Ｔｏｒｒになるようにコンダクタンス調整用スロットルバルブ４１１の開度を調節して、排気管４１２を通して、真空ポンプ（不図示）で排気した。ＲＦ電源４１６の出力値が１０００Ｗになる様に設定し、電極を通じて放電室内に放電を生起させた。
（９）帯状基板４０１を送り出し室４０２から巻き取り室４０３へ１３００ｍｍ／ｍｉｎの速度で搬送させ、帯状基板にｎ型半導体層、ｉ型半導体層、ｐ型半導体層を作製した。
（１０）前記帯状基板の１ロール分を搬送させた後、全てのプラズマ、全てのガス供給、全てのランプヒーターの通電、帯状基板の搬送を停止した。次に、チャンバーリーク用のＮ_２ガスをチャンバーに導入し（導入用部材は不図示）大気圧に戻し、巻き取り用ボビン４０８に巻き取られた前記帯状基板を取り出した。
（１１）ｐ型半導体層上に透明電極として、ＩＴＯ（Ｉｎ_２Ｏ_３＋ＳｎＯ_２）を真空蒸着にて１００ｎｍ蒸着し、さらに集電電極として、Ａｌを真空蒸着にて１μｍ蒸着し、図２に示す光起電力素子（試料Ｎｏ．１）を作製した。
以上の光起電力素子の作製条件を表１に示す。
【００３５】
【表１】

（比較例１）
本例では、拡散防止層における帯状基板の加熱温度を一定とする以外は実施例１と同じにして光起電力素子を作製した。以下実施例１との相違点をまとめる。（１）ｉ型半導体層堆積膜壁の水冷を行なわず、ガスマニホールドを膜堆積室壁と一体型の装置で作製する以外は、同じ条件となる様にした。
他の点は、実施例１と同様にして１ロールの帯状基板上に光起電力素子（比較試料Ｎｏ．１）を作製した。
まず実施例１で得られた光起電力素子（試料Ｎｏ．１）及び比較例１で得られた光起電力素子（比較試料Ｎｏ．２）のそれぞれについて、光電変換効率η＝｛単位面積あたりの最大発電電力（ｍＷ／ｃｍ^２）／単位面積あたりの入射光強度（ｍＷ／ｃｍ^２）｝の評価を行った。
実施例１の試料Ｎｏ．１および比較例１の比較試料Ｎｏ．１の光起電力素子をそれぞれ５枚ずつ製作し、ＡＭ−１．５（１００ｍＷ／ｃｍ^２）光照射下に置き、上部電極に直流電圧を印加し、電流電圧特性を測定し、開放電圧、フィルファクター及び光電変換効率ηを評価したところ、比較試料Ｎｏ．１の光起電力素子に対して、試料Ｎｏ．１の光起電力素子は、開放電圧の値が平均して１．１４倍、フィルファクターの値が平均して１．１倍、光電変換効率ηが平均して１．２５倍優れていた。
また、実施例１で作製した光起電力素子および比較例１で作製した光起電力素子（比較試料Ｎｏ．１）の各々をポリフッ化ビニリデン（ＶＤＦ）からなる保護フィルムで真空封止し、実使用条件下（屋外に設置、両電極に５０オームの固定抵抗を接続）に１年間置いた後、再び光電変換効率の評価を行い、光照射に起因する劣化率（劣化により損なわれた光電変換効率の値を初期の光電変換効率で割ったもの）を調べた。その結果、本発明による拡散防止層を形成した光起電力素子（試料Ｎｏ．１）の劣化率は、従来の方法によりｉ型半導体層を形成した光起電力素子（比較試料Ｎｏ．１）の劣化率に対する比で４０％と低く抑えられていた。
以上のことから、本発明により作製した光起電力素子は、光電変換効率が飛躍的に向上し、且つ実使用条件下における信頼性が大幅に向上することがわかった。
【００３６】
［実施例２］
ｉ型半導体層の作製条件を表２に変える以外は、実施例１と同様の手法で、ｎ型半導体層、ｉ型半導体層、ｐ型半導体層、透明電極、集電電極を順次形成し、光起電力素子（試料Ｎｏ．２）を作製した。
【００３７】
【表２】

（比較例２）
本例では、ｉ型半導体層の作製条件以外は実施例２と同じにして光起電力素子を作製した。以下実施例２との相違点をまとめる。
（１）ｉ型半導体層用の膜堆積室壁の水冷を行なわず、ガスマニホールドを膜堆積室壁と一体型の装置で作製する以外は、同じ条件となる様にした。
他の点は、実施例２と同様にして１ロールの帯状基板上に光起電力素子（比較試料Ｎｏ．２）を作製した。
まず実施例２で得られた光起電力素子（試料Ｎｏ．２）及び比較例２で得られた光起電力素子（比較試料Ｎｏ．２）のそれぞれについて、光電変換効率ηの評価を行った。
実施例２の試料Ｎｏ．２および比較例２の比較試料Ｎｏ．２の光起電力素子をそれぞれ５枚ずつ製作し、ＡＭ−１．５（１００ｍＷ／ｃｍ^２）光照射下に置き、上部電極に直流電圧を印加し、電流電圧特性を測定し、開放電圧、フィルファクター及び光電変換効率ηを評価したところ、比較試料Ｎｏ．２の光起電力素子に対して、試料Ｎｏ．１の光起電力素子は、開放電圧の値が平均して１．１７倍、フィルファクターの値が平均して１．１倍、光電変換効率ηが平均して１．３倍優れていた。
また、実施例２で作製した光起電力素子および比較例２で作製した光起電力素子（比較試料Ｎｏ．１）の各々をポリフッ化ビニリデン（ＶＤＦ）からなる保護フィルムで真空封止し、実使用条件下（屋外に設置、両電極に５０オームの固定抵抗を接続）に１年間置いた後、再び光電変換効率の評価を行い、光照射に起因する劣化率（劣化により損なわれた光電変換効率の値を初期の光電変換効率で割ったもの）を調べた。その結果、本発明による拡散防止層を形成した光起電力素子（試料Ｎｏ．２）の劣化率は、従来の方法によりｉ型半導体層を形成した光起電力素子（比較試料Ｎｏ．２）の劣化率に対する比で５０％と低く抑えられていた。
以上のことから、本発明により作製した光起電力素子は、光電変換効率が飛躍的に向上し、且つ実使用条件化における信頼性が大幅に向上することがわかった。
【００３８】
［実施例３］
本例では、実施例１がｉ型半導体層を作製するにあたり、膜堆積室壁を２００℃で一定となるように制御したが、冷却媒体を水から油に変更することで３３０℃で一定となることを実現し実験を行なった。
その他の条件は実施例１の場合と同様の手法で、ｎ型半導体層、ｉ型半導体層、ｐ型半導体層、透明電極、集電電極を順次形成し、光起電力素子（試料Ｎｏ．３）を作製した。
【００３９】
（比較例３）
まず実施例３で得られた光起電力素子（試料Ｎｏ．３）及び比較例２で得られた光起電力素子（比較試料Ｎｏ．２）のそれぞれについて、光電変換効率ηの評価を行った。
【００４０】
実施例３の試料Ｎｏ．３および比較例２の比較試料Ｎｏ．２の光起電力素子をそれぞれ５枚ずつ製作し、ＡＭ−１．５（１００ｍＷ／ｃｍ^２）光照射下に置き、上部電極に直流電圧を印加し、電流電圧特性を測定し、開放電圧、フィルファクター及び光電変換効率ηを評価したところ、比較試料Ｎｏ．２の光起電力素子に対して、試料Ｎｏ．１の光起電力素子は、開放電圧の値が平均して１．１９倍、フィルファクターの値が平均して１．２倍、光電変換効率ηが平均して１．４倍優れていた。
また、実施例２で作製した光起電力素子および比較例２で作製した光起電力素子（比較試料Ｎｏ．１）の各々をポリフッ化ビニリデン（ＶＤＦ）のからなる保護フィルムで真空封止し、実使用条件下（屋外に設置、両電極に５０オームの固定抵抗を接続）に１年間置いた後、再び光電変換効率の評価を行い、光照射に起因する劣化率（劣化により損なわれた光電変換効率の値を初期の光電変換効率で割ったもの）を調べた。その結果、本発明によるｐ型半導体層を形成した光起電力素子（試料Ｎｏ．３）の劣化率は、従来の方法によりｐ型半導体層を形成した光起電力素子（比較試料Ｎｏ．２）の劣化率に対する比で５０％と低く抑えられていた。
【００４１】
以上のことから、本発明により作製した光起電力素子は、光電変換効率が飛躍的に向上し、且つ実使用条件化における信頼性が大幅に向上することがわかった。
【００４２】
［実施例４］
本例では、実施例１が下部電極の表面上に１組のｐｉｎ接合を設けたのに代えて、３組のｐｉｎ接合を積層して用いた。このように、３組のｐｉｎ接合を積層した場合には、トリプル型光起電力素子と呼ばれる。
ここでは、光入射側のｐｉｎ接合部において、ｉ型半導体層を形成する為の放電生起手段をＲＦ放電とした以外は、実施例１と同様にした。
上記のトリプル型光起電力素子を作製する場合、図４に示した堆積膜形成装置のｐ型半導体層作成用容器４０６と巻き取り室４０３の間に、新たに、ｎ型半導体層作成用容器、ｉ型半導体層作成用容器、ｐ型半導体層作成用容器、ｎ型半導体層作成用容器、ｉ型半導体層作成用容器、ｐ型半導体層作成用容器を各ガスゲートを介して接続して増設した装置を用いた。
第１及び第２のｐｉｎ接合のｉ型半導体層は、ａ−ＳｉＧｅ：Ｈで形成し、第３のｐｉｎ接合のｉ型半導体層はａ−Ｓｉ：Ｈでそれぞれｉ型半導体層を形成した。作製条件は表３に示す。また、積層順は、表３の上欄より下欄の順である。
続いて、連続モジュール化装置（不図示）を用いて、作製した光起電力素子を大きさが３６ｃｍ×２２ｃｍの多数の光起電力素子モジュールに加工した。加工した光起電力素子モジュールについて、ＡＭ１．５でエネルギー密度１００ｍＷ／ｃｍ^２の疑似太陽光を用いて特性評価を行ったところ、７．８％以上の光電変換効率が得られ、また、各光起電力素子モジュール間の特性のバラツキも５％以内に収まった。また、加工した光起電力素子モジュールの中から２個を抜き取り、連続２００回の繰り返し曲げ試験を行ったところ、試験後においても特性が劣化することはなく、堆積膜の剥離等の現象も認められなかった。さらに、上述したＡＭ１．５でエネルギー密度１００ｍＷ／ｃｍ^２の疑似太陽光を連続５００時間照射したのちでも、光電変換効率は初期値に対して８．５％以内に収まっていた。この光起電力素子モジュールを接続することにより、出力５ｋＷの電力供給システムを構成することができた。また、成膜経過時間と堆積室壁温度との関係を図５○印に示す。図５から堆積室壁温度は２５０℃で長時間に渡り安定していることがわかる。また、成膜経過時間と得られた光起電力素子モジュールの光電変換効率との関係を図６□に示す。図６から長時間にわたって成膜しても光電変換効率が約７．８％と安定していることがわかる。
【００４３】
【表３】

（比較例４）
本例では、ｉ型半導体層の作製条件以外は実施例４と同じにして光起電力素子を作製した。以下実施例１との相違点をまとめる。
（１）ｉ型半導体層堆積膜壁の水冷を行なわず、ガスマニホールドを堆積膜壁と一体型の装置で作製する以外は、同じ条件となる様にした。
実施例４と同様に、成膜経過時間に合わせた堆積室壁温度と光電変換効率の経時的変化の各々様子を図５●印、図６■印に示す。図５、図６から成膜開始の数時間後には、堆積室壁温度は好適温度範囲を越え、光電変換効率も急激に低下していることがわかる。
【００４４】
［実施例５］
上述した実施例４ではｐ型半導体層として、ａ−Ｓｉ：Ｈ堆積膜を用いたが、ここでは、ａ−Ｓｉ：Ｈ堆積膜の代わりにａ−ＳｉＣ：Ｈ堆積膜を用いて光起電力素子を製作し、光起電力素子モジュールに加工した。作製条件を表４に示す。加工した光起電力素子モジュールについて、実施例３と同様の特性の評価を行ったところ、７．８％以上の光電変換効率が得られ、各光起電力素子モジュール間の特性のバラツキも５％以内に収まっていた。また、連続２００回の繰り返し曲げ試験後においても特性の劣化は認められず、堆積膜の剥離も起こらなかった。さらに、連続５００時間の疑似太陽光照射の後も、光電変換効率の変動は初期値に対して８．３％以内に収まっていた。この光起電力素子モジュールを使用することにより、出力５ｋＷの電力供給システムを構成することができた。
【００４５】
【表４】

【００４６】
【発明の効果】
以上説明したように、本発明によれば、基板上に大面積にわたって高品質で優れた均一性を有する非単結晶半導体薄膜を形成することが可能となる。
また、本発明によれば、光劣化の少ない光起電力素子を製造することが可能となる。
【図面の簡単な説明】
【図１】図１は、本発明による非単結晶質シリコン光起電力素子のｉ型半導体層を作製するための模式的構成図である。
【図２】図２は、本発明による非単結晶質シリコン光起電力素子の層構成を説明するための模式的構成図である。
【図３】図３は、本発明による非単結晶質シリコン光起電力素子の積層型光起電力素子の層構成を説明するための模式的構成図である。
【図４】図４は、実施例１に係る光起電力素子製造装置の模式図である。
【図５】図５は、実施例４、比較例４に係る成膜経過時間における堆積室壁温度の関係を表したグラフである。
【図６】図６は、実施例４、比較例４に係る成膜経過時間における光電変換効率の関係を表したグラフである。
【符号の説明】
１０１：帯状基板
１０２：膜堆積室
１０３：膜堆積室壁
１０４：冷却配管
１０５：ガスマニホールド
１０６：成膜ガス導入管
１０６ａ：分岐管
１０７：排気管
１０８：ゲートバルブ
１０９：油拡散ポンプ
１１０：粗引き用配管
１１０ａ：Ｌ型バルブ
１１１：ｉ層成膜容器（ｉ型半導体層成膜容器）
１１２：アルミナセラミックス
１１３：アプリケータ
１１４：導波管
１１５：ランプハウス
１１６：赤外線ランプヒーター
１１７：熱電対
１１８：バイアス棒
１１９：壁用ヒーター
２０１：基板
２０２：裏面電極
２０３：ｎ型半導体層
２０４：ｉ型半導体層
２０５：ｐ型半導体層
２０６：透明電極
２０７：集電電極
３０１：基板
３０２：裏面電極
３０３：ｎ型半導体層
３０４：ｉ型半導体層
３０５：ｐ型半導体層
３０６：ｎ型半導体層
３０８：ｉ型半導体層
３０９：ｐ型半導体層
３１０：ｎ型半導体層
３１１：ｉ型半導体層
３１２：ｐ型半導体層
３１３：透明電極
３１４：集電電極
４０１：帯状基板
４０２：送り出し室
４０３：巻き取り室
４０４：ｎ型半導体層作成用容器
４０５：ｉ型半導体層作成用容器
４０６：ｐ型半導体層作成用容器
４０７：送り出し用ボビン
４０８：巻き取り用ボビン
４０９：搬送用ローラー
４１０：成膜ガス導入口
４１１：コンダクタンス調整用のスロットルバルブ
４１２：排気管
４１３：アプリケータ
４１４：導波管
４１５：電極
４１６：電源
４１７：ランプヒーター
４１８：ランプハウス
４１９：熱電対
４２０：ゲートガス導入管
４２１：壁冷却管
４２２：ガスマニホールド

Claims

膜堆積室壁と帯状基板に囲まれた成膜空間を有する膜堆積室と、該堆積室壁を囲む外チャンバーとからなり、前記帯状基板を該帯状基板の長手方向に移動させながら、前記成膜空間にガス供給手段を介して成膜ガスを導入するとともに、前記成膜空間にプラズマを生起し、前記帯状基板の表面に非単結晶半導体薄膜を形成する装置において、前記ガス供給手段がガスマニホールドを備え、該ガスマニホールドを前記成膜室壁から離して設けたことを特徴とする非単結晶半導体薄膜の形成装置。
前記堆積室壁の外側面の一部を覆うように冷却機構及び昇温機構を設けたことを特徴とする請求項１記載の非単結晶半導体薄膜の形成装置。
前記成膜空間にマイクロ波あるいはＶＨＦ波を導入する手段を有することを特徴とする請求項１記載の非単結晶半導体薄膜の形成装置。
膜堆積室壁と帯状基板に囲まれた成膜空間を有する膜堆積室と、該堆積室壁を囲む外チャンバーとからなる半導体薄膜形成装置を用い、前記帯状基板を該帯状基板の長手方向に移動させながら、前記成膜空間にガス供給手段を介して成膜ガスを導入するとともに、前記成膜空間にプラズマを生起し、前記帯状基板の表面に非単結晶半導体薄膜を形成する方法において、前記ガス供給手段がガスマニホールドを備え、該ガスマニホールドを前記成膜室壁から離して設けたことを特徴とする非単結晶半導体薄膜の形成方法。
前記堆積室壁の外側面の一部を覆うように設けた冷却機構及び昇温機構により温度調節しながら薄膜形成を行なうことを特徴とする請求項４記載の非単結晶半導体薄膜の形成方法。
前記成膜空間にマイクロ波あるいはＶＨＦ波を導入する手段を有することを特徴とする請求項４記載の非単結晶半導体薄膜の形成方法。
請求項４に記載の方法を用いて非単結晶半導体薄膜を形成する工程を有する光起電力素子の製造方法。
前記非単結晶半導体薄膜を形成する工程がｉ型半導体層を形成する工程であることを特徴とする請求項７記載の光起電力素子の製造方法。