JP3236111B2 - プラズマ処理装置及び処理方法 - Google Patents
プラズマ処理装置及び処理方法Info
- Publication number
- JP3236111B2 JP3236111B2 JP07403093A JP7403093A JP3236111B2 JP 3236111 B2 JP3236111 B2 JP 3236111B2 JP 07403093 A JP07403093 A JP 07403093A JP 7403093 A JP7403093 A JP 7403093A JP 3236111 B2 JP3236111 B2 JP 3236111B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- cathode electrode
- plasma
- substrate
- plasma processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 124
- 238000003672 processing method Methods 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims description 164
- 238000006243 chemical reaction Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 33
- 239000000696 magnetic material Substances 0.000 claims description 27
- 239000012212 insulator Substances 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 59
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 42
- 239000007789 gas Substances 0.000 description 39
- 238000009826 distribution Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 21
- 238000005530 etching Methods 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- 239000012159 carrier gas Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 108091008695 photoreceptors Proteins 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 1
- 102220491117 Putative postmeiotic segregation increased 2-like protein 1_C23F_mutation Human genes 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
- C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体デバイスとして
の電子写真用感光体デバイス、画像入力用ラインセンサ
ー、撮像デバイス、光起力デバイス等に有用な結晶質、
または非単結晶質の機能性堆積膜を好適に形成し得るプ
ラズマＣＶＤ装置、半導体デバイスや光学素子としての
絶縁膜、金属配線等を好適に形成し得るスパッタ装置、
或いは半導体デバイス等のエッチング装置等のプラズマ
処理装置及びその処理方法に関し、更に詳しくは、特に
プラズマを励起源として用い基体を処理を行うプラズマ
処理装置及び処理方法であって、特に３０ＭＨｚ以上、
３００ＭＨｚ以下の高周波を好適に使用可能なプラズマ
処理装置及びその処理方法に関する。
の電子写真用感光体デバイス、画像入力用ラインセンサ
ー、撮像デバイス、光起力デバイス等に有用な結晶質、
または非単結晶質の機能性堆積膜を好適に形成し得るプ
ラズマＣＶＤ装置、半導体デバイスや光学素子としての
絶縁膜、金属配線等を好適に形成し得るスパッタ装置、
或いは半導体デバイス等のエッチング装置等のプラズマ
処理装置及びその処理方法に関し、更に詳しくは、特に
プラズマを励起源として用い基体を処理を行うプラズマ
処理装置及び処理方法であって、特に３０ＭＨｚ以上、
３００ＭＨｚ以下の高周波を好適に使用可能なプラズマ
処理装置及びその処理方法に関する。
【０００２】
【従来の技術】半導体等で使用されているプラズマ処理
装置はそれぞれの用途に応じて様々な方法がある。例え
ば、成膜等ではプラズマＣＶＤ装置や方法を用いた酸化
膜、窒化膜の形成やアモルファスシリコン系の半導体
膜、またスパッタリング装置や方法を用いた金属配線
膜、エッチング装置や方法を用いた微細加工技術等様々
にその特徴を活かす装置、方法が使用されている。
装置はそれぞれの用途に応じて様々な方法がある。例え
ば、成膜等ではプラズマＣＶＤ装置や方法を用いた酸化
膜、窒化膜の形成やアモルファスシリコン系の半導体
膜、またスパッタリング装置や方法を用いた金属配線
膜、エッチング装置や方法を用いた微細加工技術等様々
にその特徴を活かす装置、方法が使用されている。
【０００３】更に、近年膜質及び処理能力向上に対する
要望も強くなっており様々な工夫も検討されている。
要望も強くなっており様々な工夫も検討されている。
【０００４】特に高周波電力を用いたプラズマプロセス
は、放電の安定性が高く酸化膜や窒化膜の絶縁性の材料
形成にも使用できる等様々な利点より使用されている。
は、放電の安定性が高く酸化膜や窒化膜の絶縁性の材料
形成にも使用できる等様々な利点より使用されている。
【０００５】従来、プラズマＣＶＤ等のプラズマプロセ
スに用いられている放電用高周波電源の発振周波数は一
般的に１３．５６ＭＨｚが用いられる。堆積膜形成に一
般的に多く使われているプラズマＣＶＤ装置の一例を図
２３に示す。図２３に示されるプラズマＣＶＤ装置は、
円筒状の電子写真感光体用基体上にアモルファスシリコ
ン膜（以下ａ−Ｓｉ膜と記す）を形成する場合の成膜装
置である。以下、この装置を用いたａ−Ｓｉ膜の成膜方
法を説明する。
スに用いられている放電用高周波電源の発振周波数は一
般的に１３．５６ＭＨｚが用いられる。堆積膜形成に一
般的に多く使われているプラズマＣＶＤ装置の一例を図
２３に示す。図２３に示されるプラズマＣＶＤ装置は、
円筒状の電子写真感光体用基体上にアモルファスシリコ
ン膜（以下ａ−Ｓｉ膜と記す）を形成する場合の成膜装
置である。以下、この装置を用いたａ−Ｓｉ膜の成膜方
法を説明する。
【０００６】減圧可能な反応容器１内に絶縁材料１１に
より反応容器１とは電気的に絶縁された円筒状のカソー
ド電極２及び対向電極としての円筒状の被成膜基体（電
子写真感光体用基体）３が配置されている。膜厚及び膜
特性の均一性を向上させるために、カソード電極２の円
筒軸方向の寸法は被成膜基体の円筒軸方向の寸法よりも
長くされている。例えば、放電周波数が１３．５６ＭＨ
ｚのプラズマＣＶＤ法で、膜厚ムラが±１０％程度以下
の膜厚均一性を得るには、通常、カソード電極の円筒軸
方向の寸法は被成膜基体の円筒軸方向の寸法の少なくと
も約１．５倍から２倍程度必要である。ここで膜厚ムラ
とは被成膜基体上の膜厚の最大膜厚と最小膜厚の差を平
均膜厚で割った値の１／２の値に±を付けて表した値と
定義する。従って、図２３に示されるプラズマＣＶＤ装
置においても、通常はこのような関係となるように被成
膜基体３とカソード電極２の長さの関係とされている
（但し図２３においてはその関係を正確に示していな
い）。被成膜基体３は、モータＭにより駆動される回転
機構４に保持され、内部の加熱ヒータ５により、その内
側より加熱される。カソード電極２のまわりには、カソ
ード電極２と反応容器１との間で放電が発生しないよう
に、アースシールド６が配置されている。高周波電源７
は整合回路８を介してカソード電極２に接続されてい
る。９は真空排気手段、１０はガス供給手段である。
より反応容器１とは電気的に絶縁された円筒状のカソー
ド電極２及び対向電極としての円筒状の被成膜基体（電
子写真感光体用基体）３が配置されている。膜厚及び膜
特性の均一性を向上させるために、カソード電極２の円
筒軸方向の寸法は被成膜基体の円筒軸方向の寸法よりも
長くされている。例えば、放電周波数が１３．５６ＭＨ
ｚのプラズマＣＶＤ法で、膜厚ムラが±１０％程度以下
の膜厚均一性を得るには、通常、カソード電極の円筒軸
方向の寸法は被成膜基体の円筒軸方向の寸法の少なくと
も約１．５倍から２倍程度必要である。ここで膜厚ムラ
とは被成膜基体上の膜厚の最大膜厚と最小膜厚の差を平
均膜厚で割った値の１／２の値に±を付けて表した値と
定義する。従って、図２３に示されるプラズマＣＶＤ装
置においても、通常はこのような関係となるように被成
膜基体３とカソード電極２の長さの関係とされている
（但し図２３においてはその関係を正確に示していな
い）。被成膜基体３は、モータＭにより駆動される回転
機構４に保持され、内部の加熱ヒータ５により、その内
側より加熱される。カソード電極２のまわりには、カソ
ード電極２と反応容器１との間で放電が発生しないよう
に、アースシールド６が配置されている。高周波電源７
は整合回路８を介してカソード電極２に接続されてい
る。９は真空排気手段、１０はガス供給手段である。
【０００７】反応容器１内を真空排気手段９によって所
望の真空度（例えば高真空）まで排気した後、ガス供給
手段１０によってシランガス、ジシランガス、メタンガ
ス、エタンガスなどの原料ガスをまたジボランガスなど
のドーピングガスを導入し、数１０ミリトールから数ト
ールの圧力に維持する。
望の真空度（例えば高真空）まで排気した後、ガス供給
手段１０によってシランガス、ジシランガス、メタンガ
ス、エタンガスなどの原料ガスをまたジボランガスなど
のドーピングガスを導入し、数１０ミリトールから数ト
ールの圧力に維持する。
【０００８】高周波電源７より１３．５６ＭＨｚの高周
波電力をカソード電極２に供給して、カソード電極２と
被成膜基体３との間にプラズマを発生させ原料ガスを分
解することにより、加熱ヒータ４により２００℃〜３５
０℃程度に加熱された被成膜基体３上にａ−Ｓｉ膜を堆
積する。
波電力をカソード電極２に供給して、カソード電極２と
被成膜基体３との間にプラズマを発生させ原料ガスを分
解することにより、加熱ヒータ４により２００℃〜３５
０℃程度に加熱された被成膜基体３上にａ−Ｓｉ膜を堆
積する。
【０００９】この成膜方法で電子写真感光体の性能を満
足するａ−Ｓｉ膜を得るための堆積速度は例えば、１時
間あたり６μｍ程度の堆積速度で行なわれるように設定
すると、それ以上に堆積速度を上げると感光体としての
特性を得る事が出来ない場合がある。また、一般に電子
写真感光体としてａ−Ｓｉ膜を利用する場合、帯電能を
得るために少なくとも２０〜３０μｍの膜厚が必要であ
り、電子写真感光体を製造する為には長時間を要してい
た。
足するａ−Ｓｉ膜を得るための堆積速度は例えば、１時
間あたり６μｍ程度の堆積速度で行なわれるように設定
すると、それ以上に堆積速度を上げると感光体としての
特性を得る事が出来ない場合がある。また、一般に電子
写真感光体としてａ−Ｓｉ膜を利用する場合、帯電能を
得るために少なくとも２０〜３０μｍの膜厚が必要であ
り、電子写真感光体を製造する為には長時間を要してい
た。
【００１０】ところで、近年、平行平板型のプラズマＣ
ＶＤ装置を用い１３．５６ＭＨｚ以上の高周波電源を用
いたプラズマＣＶＤ法の報告（Ｐｌａｓｍａ Ｃｈｅｍ
ｉｓｔｒｙ ａｎｄ Ｐｌａｓｍａ Ｐｒｏｃｅｓｓｉ
ｎｇ，Ｖｏｌ ７，Ｎｏ ３，（１９８７）ｐ２６７−
２７３）があり、放電周波数を従来の１３．５６ＭＨｚ
より高くする事で、堆積膜の性能を落とさずに堆積速度
を向上させることができる可能性が示されており、注目
されている。またこの放電周波数を高くする報告はスパ
ッタリング等でもなされ、近年広くその優位性が検討さ
れている。
ＶＤ装置を用い１３．５６ＭＨｚ以上の高周波電源を用
いたプラズマＣＶＤ法の報告（Ｐｌａｓｍａ Ｃｈｅｍ
ｉｓｔｒｙ ａｎｄ Ｐｌａｓｍａ Ｐｒｏｃｅｓｓｉ
ｎｇ，Ｖｏｌ ７，Ｎｏ ３，（１９８７）ｐ２６７−
２７３）があり、放電周波数を従来の１３．５６ＭＨｚ
より高くする事で、堆積膜の性能を落とさずに堆積速度
を向上させることができる可能性が示されており、注目
されている。またこの放電周波数を高くする報告はスパ
ッタリング等でもなされ、近年広くその優位性が検討さ
れている。
【００１１】
【発明が解決しようとする課題】本発明者らは、上述し
たような従来のプラズマＣＶＤ装置を用い、良質な特性
を有する膜の堆積速度向上のために放電周波数を従来の
１３．５６ＭＨｚの代わりに、より高い周波数の高周波
電力を用いて検討を行ってきた。
たような従来のプラズマＣＶＤ装置を用い、良質な特性
を有する膜の堆積速度向上のために放電周波数を従来の
１３．５６ＭＨｚの代わりに、より高い周波数の高周波
電力を用いて検討を行ってきた。
【００１２】その結果、周波数を上げたことで確かに目
的通り良質膜を従来より高い堆積速度で作製することが
できることは確認できたが、１３．５６ＭＨｚの放電周
波数では問題にならなかった以下の様な問題が新たに発
生する場合があることがわかった。
的通り良質膜を従来より高い堆積速度で作製することが
できることは確認できたが、１３．５６ＭＨｚの放電周
波数では問題にならなかった以下の様な問題が新たに発
生する場合があることがわかった。
【００１３】即ち、放電周波数を上げることでプラズマ
が遍在化し、その結果、電子写真感光体のような比較的
大面積の被加工体においては、堆積速度に不均一性が生
じ、結果的に実用上問題となる様な膜厚ムラ、例えば電
子写真感光体の場合±２０％以上の膜厚ムラ、を生じる
場合がある。
が遍在化し、その結果、電子写真感光体のような比較的
大面積の被加工体においては、堆積速度に不均一性が生
じ、結果的に実用上問題となる様な膜厚ムラ、例えば電
子写真感光体の場合±２０％以上の膜厚ムラ、を生じる
場合がある。
【００１４】この様な膜厚ムラは、電子写真感光体のみ
ならず、画像入力用ラインセンサー、撮像デバイス、光
起力デバイス等に有用な結晶質、または非単結晶質の機
能性堆積膜を形成する場合に大きな問題となる。またド
ライエッチング、スパッタ等の他のプラズマプロセスに
おいても、放電周波数を上げた場合に同様の処理ムラが
生じ、このままでは実用上大きな問題になってくる。
ならず、画像入力用ラインセンサー、撮像デバイス、光
起力デバイス等に有用な結晶質、または非単結晶質の機
能性堆積膜を形成する場合に大きな問題となる。またド
ライエッチング、スパッタ等の他のプラズマプロセスに
おいても、放電周波数を上げた場合に同様の処理ムラが
生じ、このままでは実用上大きな問題になってくる。
【００１５】本発明の目的は、上述のような従来の問題
点を克服し、従来のプラズマプロセスでは達成できなか
った処理速度で比較的大面積の基体を均一にプラズマ処
理することが可能なプラズマ処理装置及び方法を提供す
ることにある。
点を克服し、従来のプラズマプロセスでは達成できなか
った処理速度で比較的大面積の基体を均一にプラズマ処
理することが可能なプラズマ処理装置及び方法を提供す
ることにある。
【００１６】
【課題を解決するための手段】上記目的を達成する本発
明のプラズマ処理装置は、減圧可能な反応容器内で、放
電周波数が３０ＭＨｚ以上３００ＭＨｚ以下の高周波電
力を印加するカソード電極と対向する電極との間にプラ
ズマを発生させ、該電極上に配置した被処理基体をプラ
ズマ処理するプラズマ処理装置であって、プラズマイン
ピーダンスＺｐとカソード電極のインピーダンスＺｃが
｜Ｚｃ｜／｜Ｚｐ｜≦５、またはカソード電極を取り囲
むアースシールドのインピーダンスＺｓｈと該被処理基
体とその基体を保持しているホルダーのインピーダンス
Ｚａとカソード電極のインピーダンスＺｃで｜Ｚａ｜／
｜Ｚｓｈ｜≦１且つ｜Ｚｃ｜／｜Ｚｓｈ｜≦１のいずれ
か一方を満たすことを特徴とする。
明のプラズマ処理装置は、減圧可能な反応容器内で、放
電周波数が３０ＭＨｚ以上３００ＭＨｚ以下の高周波電
力を印加するカソード電極と対向する電極との間にプラ
ズマを発生させ、該電極上に配置した被処理基体をプラ
ズマ処理するプラズマ処理装置であって、プラズマイン
ピーダンスＺｐとカソード電極のインピーダンスＺｃが
｜Ｚｃ｜／｜Ｚｐ｜≦５、またはカソード電極を取り囲
むアースシールドのインピーダンスＺｓｈと該被処理基
体とその基体を保持しているホルダーのインピーダンス
Ｚａとカソード電極のインピーダンスＺｃで｜Ｚａ｜／
｜Ｚｓｈ｜≦１且つ｜Ｚｃ｜／｜Ｚｓｈ｜≦１のいずれ
か一方を満たすことを特徴とする。
【００１７】また、本発明のプラズマ処理装置は、減圧
可能な反応容器内で、放電周波数が３０ＭＨｚ以上３０
０ＭＨｚ以下の高周波電力を印加するカソード電極と対
向する電極との間にプラズマを発生させ、電極上に配置
した被処理基体をプラズマ処理するプラズマ処理装置で
あって、高周波電力の印加されるカソード電極周辺に設
置されるアースシールドとして、プラズマ発生空間に面
する側に軟磁性材料を配置するとともに、高周波電力導
入に面する側に非磁性材料を配置することでアースシー
ルドのインピーダンス｜Ｚｓｈ｜を大きくすることを特
徴とする。
可能な反応容器内で、放電周波数が３０ＭＨｚ以上３０
０ＭＨｚ以下の高周波電力を印加するカソード電極と対
向する電極との間にプラズマを発生させ、電極上に配置
した被処理基体をプラズマ処理するプラズマ処理装置で
あって、高周波電力の印加されるカソード電極周辺に設
置されるアースシールドとして、プラズマ発生空間に面
する側に軟磁性材料を配置するとともに、高周波電力導
入に面する側に非磁性材料を配置することでアースシー
ルドのインピーダンス｜Ｚｓｈ｜を大きくすることを特
徴とする。
【００１８】また、本発明のプラズマ処理装置は、減圧
可能な反応容器内で、放電周波数が３０ＭＨｚ以上３０
０ＭＨｚ以下の高周波電力を印加するカソード電極と対
向する電極との間にプラズマを発生させ、電極上に配置
した被処理基体をプラズマ処理するプラズマ処理装置で
あって、高周波電力の印加されるカソード電極と前記カ
ソード電極と対向する位置に設置された被処理基体を設
置する電極を有するプラズマ処理装置のカソード電極の
少なくとも一方向の寸法（Ｌ１）と、対向する被処理基
体の寸法（Ｌ２）との比（Ｌ１／Ｌ２）が０．５〜１．
１の範囲であることを特徴とする。
可能な反応容器内で、放電周波数が３０ＭＨｚ以上３０
０ＭＨｚ以下の高周波電力を印加するカソード電極と対
向する電極との間にプラズマを発生させ、電極上に配置
した被処理基体をプラズマ処理するプラズマ処理装置で
あって、高周波電力の印加されるカソード電極と前記カ
ソード電極と対向する位置に設置された被処理基体を設
置する電極を有するプラズマ処理装置のカソード電極の
少なくとも一方向の寸法（Ｌ１）と、対向する被処理基
体の寸法（Ｌ２）との比（Ｌ１／Ｌ２）が０．５〜１．
１の範囲であることを特徴とする。
【００１９】更に、本発明のプラズマ処理装置は、減圧
可能な反応容器内で、放電周波数が３０ＭＨｚ以上３０
０ＭＨｚ以下の高周波電力を印加するカソード電極と対
向する電極との間にプラズマを発生させ、電極上に配置
した被処理基体をプラズマ処理するプラズマ処理装置で
あって、被処理基体またはその基体を保持しているホル
ダー以外であってカソード近傍に設置され且つプラズマ
発生空間に接するアース電極とカソード電極との距離ｄ
１と、前記被処理基体または前記ホルダーとカソード電
極の間の距離ｄ２の比（ｄ１／ｄ２）が１以上であるこ
とを特徴とする。
可能な反応容器内で、放電周波数が３０ＭＨｚ以上３０
０ＭＨｚ以下の高周波電力を印加するカソード電極と対
向する電極との間にプラズマを発生させ、電極上に配置
した被処理基体をプラズマ処理するプラズマ処理装置で
あって、被処理基体またはその基体を保持しているホル
ダー以外であってカソード近傍に設置され且つプラズマ
発生空間に接するアース電極とカソード電極との距離ｄ
１と、前記被処理基体または前記ホルダーとカソード電
極の間の距離ｄ２の比（ｄ１／ｄ２）が１以上であるこ
とを特徴とする。
【００２０】
【００２１】また、本発明のプラズマ処理装置は、減圧
可能な反応容器内で、放電周波数が３０ＭＨｚ以上３０
０ＭＨｚ以下の高周波電力を印加するカソード電極と対
向する電極との間にプラズマを発生させ、電極上に配置
した被処理基体をプラズマ処理するプラズマ処理装置で
あって、カソード電極の形状が円筒状とされ、高周波電
力の印加されるカソード電極を長さ方向に複数分割し、
各カソード間に印加周波数に応じた各カソードのインダ
クタンス成分を打ち消す厚みの誘電体を設けることを特
徴とする。
可能な反応容器内で、放電周波数が３０ＭＨｚ以上３０
０ＭＨｚ以下の高周波電力を印加するカソード電極と対
向する電極との間にプラズマを発生させ、電極上に配置
した被処理基体をプラズマ処理するプラズマ処理装置で
あって、カソード電極の形状が円筒状とされ、高周波電
力の印加されるカソード電極を長さ方向に複数分割し、
各カソード間に印加周波数に応じた各カソードのインダ
クタンス成分を打ち消す厚みの誘電体を設けることを特
徴とする。
【００２２】更に、本発明のプラズマ処理装置は、減圧
可能な反応容器内で、放電周波数が３０ＭＨｚ以上３０
０ＭＨｚ以下の高周波電力を印加するカソード電極と対
向する電極との間にプラズマを発生させ、電極上に配置
した被処理基体をプラズマ処理するプラズマ処理装置で
あって、高周波電力の印加されるカソード電極と前記カ
ソード電極と対向する位置に設置された被処理基体を設
置する電極を有するプラズマ処理装置のカソード電極の
高周波印加導入部から見て最も遠いカソード電極部に対
向する部分で基体の接地電位をとることを特徴とする。
可能な反応容器内で、放電周波数が３０ＭＨｚ以上３０
０ＭＨｚ以下の高周波電力を印加するカソード電極と対
向する電極との間にプラズマを発生させ、電極上に配置
した被処理基体をプラズマ処理するプラズマ処理装置で
あって、高周波電力の印加されるカソード電極と前記カ
ソード電極と対向する位置に設置された被処理基体を設
置する電極を有するプラズマ処理装置のカソード電極の
高周波印加導入部から見て最も遠いカソード電極部に対
向する部分で基体の接地電位をとることを特徴とする。
【００２３】本発明のプラズマ処理装置は、減圧可能な
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理装置であっ
て、アースシールドと前記アースシールドとプラズマ発
生空間の接する空間を絶縁物で覆うことを特徴とする。
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理装置であっ
て、アースシールドと前記アースシールドとプラズマ発
生空間の接する空間を絶縁物で覆うことを特徴とする。
【００２４】本発明のプラズマ処理装置は、減圧可能な
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理装置であっ
て、高周波電力の印加されるカソード電極と前記カソー
ド電極と対向する位置に設置された被処理基体を設置す
る電極を有するプラズマ処理装置のカソード電極の少な
くとも一方向の寸法（Ｌ１）と、対向する被処理基体の
寸法（Ｌ２）との比（Ｌ１／Ｌ２）を０．５〜１．１の
範囲とし、且つ、前記カソード電極周辺に設置されるア
ースシールドとして、プラズマ発生空間に面する側に軟
磁性材料を配置するとともに、高周波電力導入に面する
側に非磁性材料を配置することを特徴とする。
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理装置であっ
て、高周波電力の印加されるカソード電極と前記カソー
ド電極と対向する位置に設置された被処理基体を設置す
る電極を有するプラズマ処理装置のカソード電極の少な
くとも一方向の寸法（Ｌ１）と、対向する被処理基体の
寸法（Ｌ２）との比（Ｌ１／Ｌ２）を０．５〜１．１の
範囲とし、且つ、前記カソード電極周辺に設置されるア
ースシールドとして、プラズマ発生空間に面する側に軟
磁性材料を配置するとともに、高周波電力導入に面する
側に非磁性材料を配置することを特徴とする。
【００２５】本発明のプラズマ処理装置は、減圧可能な
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理装置であっ
て、高周波電力の印加されるカソード電極と前記カソー
ド電極と対向する位置に設置された被処理基体を設置す
る電極を有するプラズマ処理装置のカソード電極の少な
くとも一方向の寸法（Ｌ１）と、対向する被処理基体の
寸法（Ｌ２）との比（Ｌ１／Ｌ２）を０．５〜１．１の
範囲とし、且つ、前記カソード電極周辺に設置されるア
ースシールドと前記アースシールドとプラズマ発生空間
の接する空間を絶縁物で覆い、更に、前記被処理基体ま
たはその基体を保持しているホルダーを除くカソード近
傍に設置され且つプラズマ発生空間に接するアース電極
とカソードとの距離ｄ１と、前記被処理基体と前記ホル
ダーとカソード間の距離ｄ２の比（ｄ１／ｄ２）が１以
上であることを特徴とする。
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理装置であっ
て、高周波電力の印加されるカソード電極と前記カソー
ド電極と対向する位置に設置された被処理基体を設置す
る電極を有するプラズマ処理装置のカソード電極の少な
くとも一方向の寸法（Ｌ１）と、対向する被処理基体の
寸法（Ｌ２）との比（Ｌ１／Ｌ２）を０．５〜１．１の
範囲とし、且つ、前記カソード電極周辺に設置されるア
ースシールドと前記アースシールドとプラズマ発生空間
の接する空間を絶縁物で覆い、更に、前記被処理基体ま
たはその基体を保持しているホルダーを除くカソード近
傍に設置され且つプラズマ発生空間に接するアース電極
とカソードとの距離ｄ１と、前記被処理基体と前記ホル
ダーとカソード間の距離ｄ２の比（ｄ１／ｄ２）が１以
上であることを特徴とする。
【００２６】また、本発明のプラズマ処理方法は、減圧
可能な反応容器内で、放電周波数が３０ＭＨｚ以上３０
０ＭＨｚ以下の高周波電力を印加するカソード電極と対
向する電極との間にプラズマを発生させ、電極上に配置
した被処理基体をプラズマ処理するプラズマ処理方法で
あって、プラズマインピーダンスＺｐとカソード電極の
インピーダンスＺｃが｜Ｚｃ｜／｜Ｚｐ｜≦５、また
は、カソード電極を取り囲むアースシールドのインピー
ダンスＺｓｈと該被処理基体とその基体を保持している
ホルダーのインピーダンスＺａとカソード電極のインピ
ーダンスＺｃで、｜Ｚａ｜／｜Ｚｓｈ｜≦１且つ｜Ｚｃ
｜／｜Ｚｓｈ｜≦１を満たすことを特徴とする。
可能な反応容器内で、放電周波数が３０ＭＨｚ以上３０
０ＭＨｚ以下の高周波電力を印加するカソード電極と対
向する電極との間にプラズマを発生させ、電極上に配置
した被処理基体をプラズマ処理するプラズマ処理方法で
あって、プラズマインピーダンスＺｐとカソード電極の
インピーダンスＺｃが｜Ｚｃ｜／｜Ｚｐ｜≦５、また
は、カソード電極を取り囲むアースシールドのインピー
ダンスＺｓｈと該被処理基体とその基体を保持している
ホルダーのインピーダンスＺａとカソード電極のインピ
ーダンスＺｃで、｜Ｚａ｜／｜Ｚｓｈ｜≦１且つ｜Ｚｃ
｜／｜Ｚｓｈ｜≦１を満たすことを特徴とする。
【００２７】本発明のプラズマ処理方法は、減圧可能な
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理方法であっ
て、高周波電力の印加されるカソード電極周辺に設置さ
れるアースシールドとして、プラズマ発生空間に面する
側に軟磁性材料を配置するとともに、高周波電力導入に
面する側に非磁性材料を配置することでアースシールド
のインピーダンス｜Ｚｓｈ｜を大きくしてプラズマ処理
することを特徴とする。
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理方法であっ
て、高周波電力の印加されるカソード電極周辺に設置さ
れるアースシールドとして、プラズマ発生空間に面する
側に軟磁性材料を配置するとともに、高周波電力導入に
面する側に非磁性材料を配置することでアースシールド
のインピーダンス｜Ｚｓｈ｜を大きくしてプラズマ処理
することを特徴とする。
【００２８】本発明のプラズマ処理方法は、減圧可能な
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理方法であっ
て、高周波電力の印加されるカソード電極と前記カソー
ド電極と対向する位置に設置された被処理基体を設置す
る電極を有するプラズマ処理装置のカソード電極の少な
くとも一方向の寸法（Ｌ１）と、対向する被処理基体の
寸法（Ｌ２）との比（Ｌ１／Ｌ２）を０．５〜１．１の
範囲としてプラズマ処理することを特徴とする。
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理方法であっ
て、高周波電力の印加されるカソード電極と前記カソー
ド電極と対向する位置に設置された被処理基体を設置す
る電極を有するプラズマ処理装置のカソード電極の少な
くとも一方向の寸法（Ｌ１）と、対向する被処理基体の
寸法（Ｌ２）との比（Ｌ１／Ｌ２）を０．５〜１．１の
範囲としてプラズマ処理することを特徴とする。
【００２９】本発明のプラズマ処理方法は、減圧可能な
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理装置であっ
て、被処理基体またはその基体を保持しているホルダー
以外であってカソード近傍に設置され且つプラズマ発生
空間に接するアース電極とカソード電極との距離ｄ１
と、前記被処理基体または前記ホルダーとカソード電極
の間の距離ｄ２の比（ｄ１／ｄ２）を１以上としてプラ
ズマ処理することを特徴とする。
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理装置であっ
て、被処理基体またはその基体を保持しているホルダー
以外であってカソード近傍に設置され且つプラズマ発生
空間に接するアース電極とカソード電極との距離ｄ１
と、前記被処理基体または前記ホルダーとカソード電極
の間の距離ｄ２の比（ｄ１／ｄ２）を１以上としてプラ
ズマ処理することを特徴とする。
【００３０】
【００３１】本発明のプラズマ処理方法は、減圧可能な
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理方法であっ
て、カソード電極の形状が円筒状とされ、高周波電力の
印加されるカソード電極を長さ方向に複数分割し、各カ
ソード間に所望の厚さの誘電体を設けて印加周波数に応
じた各カソードのインダクタンス成分を打ち消してプラ
ズマ処理することを特徴とする。
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理方法であっ
て、カソード電極の形状が円筒状とされ、高周波電力の
印加されるカソード電極を長さ方向に複数分割し、各カ
ソード間に所望の厚さの誘電体を設けて印加周波数に応
じた各カソードのインダクタンス成分を打ち消してプラ
ズマ処理することを特徴とする。
【００３２】本発明のプラズマ処理方法は、減圧可能な
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理方法であっ
て、高周波電力の印加されるカソード電極と前記カソー
ド電極と対向する位置に設置された被処理基体を設置す
る電極を有するプラズマ処理装置のカソード電極の高周
波印加導入部から見て最も遠いカソード電極部に対向す
る部分で基体の接地電位をとった状態でプラズマ処理す
ることを特徴とする。
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理方法であっ
て、高周波電力の印加されるカソード電極と前記カソー
ド電極と対向する位置に設置された被処理基体を設置す
る電極を有するプラズマ処理装置のカソード電極の高周
波印加導入部から見て最も遠いカソード電極部に対向す
る部分で基体の接地電位をとった状態でプラズマ処理す
ることを特徴とする。
【００３３】本発明のプラズマ処理方法は、減圧可能な
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理方法であっ
て、アースシールドと前記アースシールドとプラズマ発
生空間の接する空間を絶縁物で覆った状態でプラズマ処
理することを特徴とする。
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理方法であっ
て、アースシールドと前記アースシールドとプラズマ発
生空間の接する空間を絶縁物で覆った状態でプラズマ処
理することを特徴とする。
【００３４】本発明のプラズマ処理方法は、減圧可能な
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理方法であっ
て、高周波電力の印加されるカソード電極と前記カソー
ド電極と対向する位置に設置された被処理基体を設置す
る電極を有するプラズマ処理装置のカソード電極の少な
くとも一方向の寸法（Ｌ１）と、対向する被処理基体の
寸法（Ｌ２）との比（Ｌ１／Ｌ２）を０．５〜１．１の
範囲とし、且つ、前記カソード電極周辺に設置されるア
ースシールドとして、プラズマ発生空間に面する側に軟
磁性材料を配置するとともに、高周波電力導入に面する
側に非磁性材料を配置した状態でプラズマ処理すること
を特徴とする。
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理方法であっ
て、高周波電力の印加されるカソード電極と前記カソー
ド電極と対向する位置に設置された被処理基体を設置す
る電極を有するプラズマ処理装置のカソード電極の少な
くとも一方向の寸法（Ｌ１）と、対向する被処理基体の
寸法（Ｌ２）との比（Ｌ１／Ｌ２）を０．５〜１．１の
範囲とし、且つ、前記カソード電極周辺に設置されるア
ースシールドとして、プラズマ発生空間に面する側に軟
磁性材料を配置するとともに、高周波電力導入に面する
側に非磁性材料を配置した状態でプラズマ処理すること
を特徴とする。
【００３５】本発明のプラズマ処理方法は、減圧可能な
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理装置であっ
て、高周波電力の印加されるカソード電極と前記カソー
ド電極と対向する位置に設置された被処理基体を設置す
る電極を有するプラズマ処理装置のカソード電極の少な
くとも一方向の寸法（Ｌ１）と、対向する被処理基体の
寸法（Ｌ２）との比（Ｌ１／Ｌ２）を０．５〜１．１の
範囲とし、且つ、前記カソード電極周辺に設置されるア
ースシールドと前記アースシールドとプラズマ発生空間
の接する空間を絶縁物で覆い、更に、前記被処理基体ま
たはその基体を保持しているホルダーを除くカソード近
傍に設置され且つプラズマ発生空間に接するアース電極
とカソードとの距離ｄ１と、前記被処理基体と前記ホル
ダーとカソード間の距離ｄ２の比（ｄ１／ｄ２）が１以
上であることを特徴とする。
反応容器内で、放電周波数が３０ＭＨｚ以上３００ＭＨ
ｚ以下の高周波電力を印加するカソード電極と対向する
電極との間にプラズマを発生させ、電極上に配置した被
処理基体をプラズマ処理するプラズマ処理装置であっ
て、高周波電力の印加されるカソード電極と前記カソー
ド電極と対向する位置に設置された被処理基体を設置す
る電極を有するプラズマ処理装置のカソード電極の少な
くとも一方向の寸法（Ｌ１）と、対向する被処理基体の
寸法（Ｌ２）との比（Ｌ１／Ｌ２）を０．５〜１．１の
範囲とし、且つ、前記カソード電極周辺に設置されるア
ースシールドと前記アースシールドとプラズマ発生空間
の接する空間を絶縁物で覆い、更に、前記被処理基体ま
たはその基体を保持しているホルダーを除くカソード近
傍に設置され且つプラズマ発生空間に接するアース電極
とカソードとの距離ｄ１と、前記被処理基体と前記ホル
ダーとカソード間の距離ｄ２の比（ｄ１／ｄ２）が１以
上であることを特徴とする。
【００３６】
【実施例】以下、本発明を図面を用いて説明する。
【００３７】本発明者らは、従来の装置及び方法におけ
る前述の問題点を鋭意検討した結果、放電周波数とプラ
ズマの不均一性との関係について簡単な高周波等価回路
に基づいて体系化し、従来より高い放電周波数において
もプラズマの均一化及びそれに基づくプラズマ処理の均
一化を達成する手段について知見を得た。以下、図２２
の高周波等価回路に沿って以下に説明する。
る前述の問題点を鋭意検討した結果、放電周波数とプラ
ズマの不均一性との関係について簡単な高周波等価回路
に基づいて体系化し、従来より高い放電周波数において
もプラズマの均一化及びそれに基づくプラズマ処理の均
一化を達成する手段について知見を得た。以下、図２２
の高周波等価回路に沿って以下に説明する。
【００３８】高周波電源１５１より出力された高周波電
力をカソード電極１５２上に印加、伝搬させ、該カソー
ド電極と対向する被処理基体１５３との間の高周波電界
によりプラズマ１５４を生起させることにより、前記被
処理基体上にプラズマ処理を行う。この際、上記の各構
成部分を高周波回路としてそのインピーダンスを考えて
みると以下の様になる。 （ア）カソード電極；カソードのインピーダンスＺｃ
は、カソードの表皮抵抗成分Ｒｃ、インダクタンス成分
Ｌｃとすると、 Ｚｃ＝Ｒｃ＋ｊωＬｃ となる。 （イ）プラズマ；プラズマのインピーダンスは、プラズ
マの純抵抗成分Ｒｐ、プラズマとカソード電極及び被処
理基体との境界のイオンシースの容量成分Ｃｐとする
と、 Ｚｐ＝Ｒｐ＋１／ｊωＣｐ となる。 （ウ）被処理基体；アノード電極となる被処理基体のイ
ンピーダンスは、その表皮抵抗成分Ｒａ、インダクタン
ス成分Ｌａとすると、 Ｚａ＝Ｒａ＋ｊωＬａ となる。なお、以上において、ｊは虚数単位、ωは高周
波の角周波数である。
力をカソード電極１５２上に印加、伝搬させ、該カソー
ド電極と対向する被処理基体１５３との間の高周波電界
によりプラズマ１５４を生起させることにより、前記被
処理基体上にプラズマ処理を行う。この際、上記の各構
成部分を高周波回路としてそのインピーダンスを考えて
みると以下の様になる。 （ア）カソード電極；カソードのインピーダンスＺｃ
は、カソードの表皮抵抗成分Ｒｃ、インダクタンス成分
Ｌｃとすると、 Ｚｃ＝Ｒｃ＋ｊωＬｃ となる。 （イ）プラズマ；プラズマのインピーダンスは、プラズ
マの純抵抗成分Ｒｐ、プラズマとカソード電極及び被処
理基体との境界のイオンシースの容量成分Ｃｐとする
と、 Ｚｐ＝Ｒｐ＋１／ｊωＣｐ となる。 （ウ）被処理基体；アノード電極となる被処理基体のイ
ンピーダンスは、その表皮抵抗成分Ｒａ、インダクタン
ス成分Ｌａとすると、 Ｚａ＝Ｒａ＋ｊωＬａ となる。なお、以上において、ｊは虚数単位、ωは高周
波の角周波数である。
【００３９】ところで、高周波等価回路的に見て、上述
のような構成を持つプラズマ処理装置において、高周波
の周波数を上げていくと、 （１）被処理基板の大面積化に伴い通常は対極に位置す
るカソード電極面積も大きくし対応をとるが、カソード
に印加される放電周波数（高周波電源の周波数）が高く
なるとカソード電極のインダクタンス成分Ｌｃによるイ
ンピーダンスＺｃも大きくなり、カソード上での高周波
電圧が高周波導入部からカソード上を伝搬するにつれて
減衰しやすくなってくる。 （２）カソード電極と接しているプラズマのインピーダ
ンスＺｐは、周波数が上がるにつれてその容量インピー
ダンス成分１／ｊωＣｐにより小さくなってくるため高
周波電流は周波数を上げるにつれてカソード上よりもプ
ラズマに多く流れ易くなり、更にカソード上を伝搬する
際の高周波電圧の減衰は大きくなる。
のような構成を持つプラズマ処理装置において、高周波
の周波数を上げていくと、 （１）被処理基板の大面積化に伴い通常は対極に位置す
るカソード電極面積も大きくし対応をとるが、カソード
に印加される放電周波数（高周波電源の周波数）が高く
なるとカソード電極のインダクタンス成分Ｌｃによるイ
ンピーダンスＺｃも大きくなり、カソード上での高周波
電圧が高周波導入部からカソード上を伝搬するにつれて
減衰しやすくなってくる。 （２）カソード電極と接しているプラズマのインピーダ
ンスＺｐは、周波数が上がるにつれてその容量インピー
ダンス成分１／ｊωＣｐにより小さくなってくるため高
周波電流は周波数を上げるにつれてカソード上よりもプ
ラズマに多く流れ易くなり、更にカソード上を伝搬する
際の高周波電圧の減衰は大きくなる。
【００４０】この結果、放電周波数を上げると、カソー
ド上の高周波電圧のムラによりプラズマも遍在化する。 （３）実際のプラズマ処理装置においては、図２２に示
される通り、高周波電源１５１からの高周波電力をカソ
ード電極へ効率よく伝送するためにその伝送路周りにア
ースシールド１５５を設置するが、該アースシールドも
通常誘電体により電気的にカソードと絶縁されているも
ののカソードとの間に容量成分を持っており、周波数が
上がるにつれて両者間のインピーダンスは小さくなる。
同様に、アースシールドは伝送路外においてはプラズマ
とも接している場合も多く、プラズマとの間のインピー
ダンスも容量的な為に放電周波数が上がるにつれ小さく
なってくる。また、被処理基体を接地、絶縁若しくは電
位を与えたりしても、高周波においてはアースとの間に
何らかのインピーダンス（Ｚａｓｈ）を有している。こ
こで、カソードと被処理基体との間のインピーダンスや
カソードのインピーダンスよりもカソードとアースシー
ルドの伝送路外の部分とのインピーダンスが低くなった
場合、高周波電流は、アースシールド外部を伝送してア
ースに流れてしまったり、アースシールド周りの高周波
電界が大きくなり放電がアースシールド周りに遍在化す
るため、相対的にカソード上の放電が弱くなりアースシ
ールド付近のプラズマ処理速度が上がり処理ムラが発生
する 等の問題が生じる場合があることが判った。
ド上の高周波電圧のムラによりプラズマも遍在化する。 （３）実際のプラズマ処理装置においては、図２２に示
される通り、高周波電源１５１からの高周波電力をカソ
ード電極へ効率よく伝送するためにその伝送路周りにア
ースシールド１５５を設置するが、該アースシールドも
通常誘電体により電気的にカソードと絶縁されているも
ののカソードとの間に容量成分を持っており、周波数が
上がるにつれて両者間のインピーダンスは小さくなる。
同様に、アースシールドは伝送路外においてはプラズマ
とも接している場合も多く、プラズマとの間のインピー
ダンスも容量的な為に放電周波数が上がるにつれ小さく
なってくる。また、被処理基体を接地、絶縁若しくは電
位を与えたりしても、高周波においてはアースとの間に
何らかのインピーダンス（Ｚａｓｈ）を有している。こ
こで、カソードと被処理基体との間のインピーダンスや
カソードのインピーダンスよりもカソードとアースシー
ルドの伝送路外の部分とのインピーダンスが低くなった
場合、高周波電流は、アースシールド外部を伝送してア
ースに流れてしまったり、アースシールド周りの高周波
電界が大きくなり放電がアースシールド周りに遍在化す
るため、相対的にカソード上の放電が弱くなりアースシ
ールド付近のプラズマ処理速度が上がり処理ムラが発生
する 等の問題が生じる場合があることが判った。
【００４１】以上の問題を図２３のプラズマＣＶＤ装置
を用いて測定した結果で示す。 （ア）電極のインピーダンスは放電周波数、電極長、電
極半径、電極材質により影響される。表１に各周波数に
おける表皮抵抗成分Ｒｃの値を示す。
を用いて測定した結果で示す。 （ア）電極のインピーダンスは放電周波数、電極長、電
極半径、電極材質により影響される。表１に各周波数に
おける表皮抵抗成分Ｒｃの値を示す。
【００４２】
【表１】
【００４３】また図１３に非磁性材料電極で、電極長
ｌ、電極半径ａ/2における１００ＭＨｚでのインダクタ
ンス成分によるインピーダンスを示す。非磁性材料では
この領域のインピーダンスＺｃはほとんどインダクタン
ス成分によるインピーダンスで決定される。
ｌ、電極半径ａ/2における１００ＭＨｚでのインダクタ
ンス成分によるインピーダンスを示す。非磁性材料では
この領域のインピーダンスＺｃはほとんどインダクタン
ス成分によるインピーダンスで決定される。
【００４４】しかしながら軟磁性材料を用いた場合表皮
抵抗成分Ｒｃが大きくなりインピーダンスＺｃは「Ｚｃ
＝Ｒｃ＋ｊωＬｃ」より影響を受けることが判る。 （イ）｜Ｚｃ｜＝１４４Ω（１００ＭＨｚ）となるカソ
ード電極上で電極間中央でのプローブ法によるプラズマ
密度分布の測定結果を図１７に示す。
抵抗成分Ｒｃが大きくなりインピーダンスＺｃは「Ｚｃ
＝Ｒｃ＋ｊωＬｃ」より影響を受けることが判る。 （イ）｜Ｚｃ｜＝１４４Ω（１００ＭＨｚ）となるカソ
ード電極上で電極間中央でのプローブ法によるプラズマ
密度分布の測定結果を図１７に示す。
【００４５】図１７に示されるようにカソード電極、対
向電極間のプラズマ密度は高周波導入部側のプラズマ密
度が高く、導入部から離れるに従ってプラズマ密度が低
下する傾向が見られる。これはカソード電極のインダク
タンス成分ＬｃによるインピーダンスＺｃの増加に伴う
高周波電圧のカソード上の伝搬の減衰による放電ムラを
示している。 （ウ）カソード電極と反応容器内壁アースとの距離ｄ１
とカソード電極と対向電極との距離ｄ２の比（ｄ１／ｄ
２）を０．５としたすなわち対向電極より反応容器壁を
近づけた場合でのカソード、対向電極間のプラズマ密度
分布の測定結果を図１９に示す。
向電極間のプラズマ密度は高周波導入部側のプラズマ密
度が高く、導入部から離れるに従ってプラズマ密度が低
下する傾向が見られる。これはカソード電極のインダク
タンス成分ＬｃによるインピーダンスＺｃの増加に伴う
高周波電圧のカソード上の伝搬の減衰による放電ムラを
示している。 （ウ）カソード電極と反応容器内壁アースとの距離ｄ１
とカソード電極と対向電極との距離ｄ２の比（ｄ１／ｄ
２）を０．５としたすなわち対向電極より反応容器壁を
近づけた場合でのカソード、対向電極間のプラズマ密度
分布の測定結果を図１９に示す。
【００４６】ここで目視でもカソード−反応容器内壁と
の間でプラズマ発光強度が強く放電が強く起こってお
り、プラズマ密度もこの放電遍在の影響を受けより分布
のムラが助長されている。
の間でプラズマ発光強度が強く放電が強く起こってお
り、プラズマ密度もこの放電遍在の影響を受けより分布
のムラが助長されている。
【００４７】以上のプラズマ密度のムラは図２０の膜厚
分布の図に見られるようにカソード電極の対極に設置さ
れた基体上の膜厚分布へ影響を与え、膜厚分布ムラが発
生する原因であることが示される。ここで膜厚分布とは
被成膜基体上の膜厚を最大膜厚で割った比率と定義す
る。
分布の図に見られるようにカソード電極の対極に設置さ
れた基体上の膜厚分布へ影響を与え、膜厚分布ムラが発
生する原因であることが示される。ここで膜厚分布とは
被成膜基体上の膜厚を最大膜厚で割った比率と定義す
る。
【００４８】比較として同じ図２３のプラズマＣＶＤ装
置にて従来使用されている１３．５６ＭＨｚで測定結果
を示す。カソードインピーダンス、プラズマ密度、膜厚
分布の測定結果を夫々示す。
置にて従来使用されている１３．５６ＭＨｚで測定結果
を示す。カソードインピーダンス、プラズマ密度、膜厚
分布の測定結果を夫々示す。
【００４９】図１５に非磁性材質電極におけるインダク
タンス成分によるインピーダンスの電極長ｌ、電極半径
ａ/2の依存性を示す。例えば、電極長ｌを０．５ｍ、電
極半径ａ／２を０．０４ｍとすると、１００ＭＨｚで｜
Ｚｃ｜は約１４４．３Ωであったカソードインピーダン
スは１３．５６ＭＨｚでは｜Ｚｃ｜は約１９．６Ωとな
りインピーダンスは小さくなることが判る。
タンス成分によるインピーダンスの電極長ｌ、電極半径
ａ/2の依存性を示す。例えば、電極長ｌを０．５ｍ、電
極半径ａ／２を０．０４ｍとすると、１００ＭＨｚで｜
Ｚｃ｜は約１４４．３Ωであったカソードインピーダン
スは１３．５６ＭＨｚでは｜Ｚｃ｜は約１９．６Ωとな
りインピーダンスは小さくなることが判る。
【００５０】また、カソード電極上で電極間中央でのプ
ローブ法によるプラズマ密度分布の測定結果を図１８に
示す。
ローブ法によるプラズマ密度分布の測定結果を図１８に
示す。
【００５１】図１８に示したようにカソード電極、対向
電極間のプラズマ密度はほぼ均一である。これはカソー
ド電極のインダクタンス成分Ｌｃによるインピーダンス
Ｚｃの増加に伴う高周波電圧のカソード上の伝搬の減衰
は１３．５６ＭＨｚではほとんど見られないことを示し
ている。
電極間のプラズマ密度はほぼ均一である。これはカソー
ド電極のインダクタンス成分Ｌｃによるインピーダンス
Ｚｃの増加に伴う高周波電圧のカソード上の伝搬の減衰
は１３．５６ＭＨｚではほとんど見られないことを示し
ている。
【００５２】従って、高周波を減衰することを少なくし
て伝送したい場合は、この軟磁性材料を用いず、非磁性
材料を用いることが好ましい。これは高周波放電漏れ防
止を兼ねたアースシールドを構成する材質として、プラ
ズマの接する側は軟磁性材を用い、一方高周波を伝送す
る側は非磁性材を用いることが好ましいことを示してい
る。
て伝送したい場合は、この軟磁性材料を用いず、非磁性
材料を用いることが好ましい。これは高周波放電漏れ防
止を兼ねたアースシールドを構成する材質として、プラ
ズマの接する側は軟磁性材を用い、一方高周波を伝送す
る側は非磁性材を用いることが好ましいことを示してい
る。
【００５３】また、図２１に見られるようにカソード電
極の対極に設置された基体上の膜厚分布のムラはなくほ
ぼ均一であることが示される。
極の対極に設置された基体上の膜厚分布のムラはなくほ
ぼ均一であることが示される。
【００５４】以上示したように１３．５６ＭＨｚ及びそ
の近傍の放電周波数では問題にはならず、放電周波数を
より高くすることでこれらの問題が大きく発生するもの
である。
の近傍の放電周波数では問題にはならず、放電周波数を
より高くすることでこれらの問題が大きく発生するもの
である。
【００５５】これらの問題はどの周波数より影響を受け
顕著となるかを計測するため、図２３のプラズマＣＶＤ
装置を用い１３．５６ＭＨｚ〜３００ＭＨｚで放電を行
い、図１６に各々のプラズマ密度ムラを測定した結果を
示す。ここでプラズマ密度ムラとはプラズマ密度の最大
値と最小値の差をプラズマ密度の平均値にて割った値と
定義する。
顕著となるかを計測するため、図２３のプラズマＣＶＤ
装置を用い１３．５６ＭＨｚ〜３００ＭＨｚで放電を行
い、図１６に各々のプラズマ密度ムラを測定した結果を
示す。ここでプラズマ密度ムラとはプラズマ密度の最大
値と最小値の差をプラズマ密度の平均値にて割った値と
定義する。
【００５６】図１６に示されるように、プラズマ密度ム
ラは３０ＭＨｚ近傍で±１０％以上となり放電周波数に
よるカソード電極のインピーダンスによる高周波電圧の
減衰が顕著になることがわかる。なお、放電周波数が３
００ＭＨｚを越えると高周波の整合回路の設計が困難に
なり、また伝送損失も大きくなり実用的ではないことが
判った。
ラは３０ＭＨｚ近傍で±１０％以上となり放電周波数に
よるカソード電極のインピーダンスによる高周波電圧の
減衰が顕著になることがわかる。なお、放電周波数が３
００ＭＨｚを越えると高周波の整合回路の設計が困難に
なり、また伝送損失も大きくなり実用的ではないことが
判った。
【００５７】被処理基体に入射するイオンのエネルギー
の幅を計測したところ、１３．５６ＭＨｚでは約３０ｅ
Ｖであったが、３０ＭＨｚでは約１５ｅＶ、１００ＭＨ
ｚ以上では約１０ｅＶであった。
の幅を計測したところ、１３．５６ＭＨｚでは約３０ｅ
Ｖであったが、３０ＭＨｚでは約１５ｅＶ、１００ＭＨ
ｚ以上では約１０ｅＶであった。
【００５８】被処理基体への入射イオンエネルギーを利
用するプロセスにおいては、このエネルギー幅を小さく
することで制御性の向上を達成することができる点を鑑
みると、３０ＭＨｚ以上のプロセスにおいてこの相関関
係は重要な問題となる。
用するプロセスにおいては、このエネルギー幅を小さく
することで制御性の向上を達成することができる点を鑑
みると、３０ＭＨｚ以上のプロセスにおいてこの相関関
係は重要な問題となる。
【００５９】そこで３０ＭＨｚ〜３００ＭＨｚでのこれ
らカソードインピーダンスによる高周波電力損失等によ
る不均一化を解決する手段として本発明者等は以下に示
す知見を得た。 （１）カソード電極のインピーダンスの大きさ｜Ｚｃ
｜、プラズマインピーダンスの大きさ｜Ｚｐ｜、カソー
ドに対向する電極のインピーダンスの大きさ｜Ｚａ｜、
カソード近傍に設置されるアースシールドのインピーダ
ンス大きさ｜Ｚｓｈ｜、に関係があると思われること。 （２）カソード、対向電極間のプラズマ密度Ｎｅ１及び
カソード電極、対極電極以外のアース電極（アースシー
ルド、反応容器壁等）間のプラズマ密度Ｎｅ２に関係が
あると思われること。 （３）カソード電極、プラズマ、対向電極トータルでの
インピーダンス調整に関係があると思われること。 である。
らカソードインピーダンスによる高周波電力損失等によ
る不均一化を解決する手段として本発明者等は以下に示
す知見を得た。 （１）カソード電極のインピーダンスの大きさ｜Ｚｃ
｜、プラズマインピーダンスの大きさ｜Ｚｐ｜、カソー
ドに対向する電極のインピーダンスの大きさ｜Ｚａ｜、
カソード近傍に設置されるアースシールドのインピーダ
ンス大きさ｜Ｚｓｈ｜、に関係があると思われること。 （２）カソード、対向電極間のプラズマ密度Ｎｅ１及び
カソード電極、対極電極以外のアース電極（アースシー
ルド、反応容器壁等）間のプラズマ密度Ｎｅ２に関係が
あると思われること。 （３）カソード電極、プラズマ、対向電極トータルでの
インピーダンス調整に関係があると思われること。 である。
【００６０】そこで、図２３に示される構成の装置にて
｜Ｚｃ｜／｜Ｚｐ｜に対する電極間のプラズマ密度ムラ
を計測した。プラズマインピーダンス｜Ｚｐ｜は高周波
電力の整合回路のマッチング定数より算出する。
｜Ｚｃ｜／｜Ｚｐ｜に対する電極間のプラズマ密度ムラ
を計測した。プラズマインピーダンス｜Ｚｐ｜は高周波
電力の整合回路のマッチング定数より算出する。
【００６１】その結果｜Ｚｃ｜／｜Ｚｐ｜≦５なる条件
でプラズマ密度ムラが±１０％以下になりまた膜厚ムラ
も±１０％以下になり膜厚分布の均一性が達成できるこ
とがわかった。
でプラズマ密度ムラが±１０％以下になりまた膜厚ムラ
も±１０％以下になり膜厚分布の均一性が達成できるこ
とがわかった。
【００６２】また｜Ｚａ｜／｜Ｚｓｈ｜及び｜Ｚｃ｜／
｜Ｚｓｈ｜に対するプラズマ密度ムラを計測したところ
｜Ｚａ｜／｜Ｚｓｈ｜≦１且つ｜Ｚｃ｜／｜Ｚｓｈ｜≦
１なる条件でプラズマ密度ムラが±１０％以下となり、
また膜厚ムラも±１０％以下になり膜厚分布の均一性が
達成できることがわかった。
｜Ｚｓｈ｜に対するプラズマ密度ムラを計測したところ
｜Ｚａ｜／｜Ｚｓｈ｜≦１且つ｜Ｚｃ｜／｜Ｚｓｈ｜≦
１なる条件でプラズマ密度ムラが±１０％以下となり、
また膜厚ムラも±１０％以下になり膜厚分布の均一性が
達成できることがわかった。
【００６３】また、図２３に示される装置にてＮｅ１≧
Ｎｅ２なる条件としてカソード電極、対極電極以外のア
ースシールド間の空間をテフロンにて埋め強制的に放電
を防止しプラズマを発生しないようにして成膜を行い膜
厚ムラを測定したところ±１０％以下の膜厚分布の均一
性が達成できることがわかった。
Ｎｅ２なる条件としてカソード電極、対極電極以外のア
ースシールド間の空間をテフロンにて埋め強制的に放電
を防止しプラズマを発生しないようにして成膜を行い膜
厚ムラを測定したところ±１０％以下の膜厚分布の均一
性が達成できることがわかった。
【００６４】同様にカソード電極とその対向電極の電極
間距離ｄ１とカソード電極と対向電極以外のプラズマ空
間に接するアース電極との距離ｄ２でｄ１＜ｄ２として
プラズマ密度を計測したところ、カソード、対向電極間
のプラズマ密度Ｎｅ１及びカソード電極、対極電極以外
のアース電極（アースシールド）間のプラズマ密度Ｎｅ
２の関係はＮｅ１＞Ｎｅ２となりまたこの条件で膜厚ム
ラは±１０％以下となり膜厚分布の均一性を達成できる
ことがわかった。
間距離ｄ１とカソード電極と対向電極以外のプラズマ空
間に接するアース電極との距離ｄ２でｄ１＜ｄ２として
プラズマ密度を計測したところ、カソード、対向電極間
のプラズマ密度Ｎｅ１及びカソード電極、対極電極以外
のアース電極（アースシールド）間のプラズマ密度Ｎｅ
２の関係はＮｅ１＞Ｎｅ２となりまたこの条件で膜厚ム
ラは±１０％以下となり膜厚分布の均一性を達成できる
ことがわかった。
【００６５】また、カソード電極インピーダンス、プラ
ズマインピーダンス及びカソード電極と対向する電極の
インピーダンスを各部分でほぼ等しくするため、カソー
ド電極に印加される高周波導入部分と最も遠い位置で対
向電極のアース電位導入部をとることでプラズマ密度分
布は±１０％以下になり、また膜厚ムラも±１０％以下
となり膜厚分布の均一性を達成できることがわかった。
ズマインピーダンス及びカソード電極と対向する電極の
インピーダンスを各部分でほぼ等しくするため、カソー
ド電極に印加される高周波導入部分と最も遠い位置で対
向電極のアース電位導入部をとることでプラズマ密度分
布は±１０％以下になり、また膜厚ムラも±１０％以下
となり膜厚分布の均一性を達成できることがわかった。
【００６６】カソード近傍アースシールド材インピーダ
ンス｜Ｚｓｈ｜、カソード電極インピーダンス｜Ｚｃ
｜、プラズマインピーダンス｜Ｚｐ｜の各々を制御する
手段として下記の方法があることが得られた。 （ａ）カソード電極近傍のアースシールド材構成によっ
て｜Ｚｓｈ｜を制御すること、具体的には［００４１］
乃至［００４４］に記載してあるごとく、アースシール
ド材料として軟磁性材料でプラズマに面した側を構成す
ることで｜Ｚｓｈ｜を大きくでき、 （ｂ）カソード電極長と対向電極長の関係を適切にする
こと、具体的には図１３、１４、１５に示すごとくカソ
ード電極インピーダンスの大きさ｜Ｚｃ｜を小さくする
べく対向電極よりカソード電極長を短くする、 （ｃ）カソード電極とその対向電極の電極間距離とカソ
ード電極と対向電極以外のプラズマ空間に接するアース
電極との距離との関係を適切にすること、具体的には
［００６４］に示すごとくカソード電極と対向電極の電
極間距離をカソード電極とアースシールド間の距離より
近づける。これによりＮｅ１＞Ｎｅ２が得られプラズマ
密度分布等が向上する、 （ｄ）カソード電極表面を誘電体にて覆うことによるプ
ラズマインピーダンスの大きさ｜Ｚｐ｜を制御するこ
と、具体的には実施例８のごとくカソード電極表面を石
英等の誘電体で覆うことにより、プラズマから見たカソ
ード電極のインピーダンス成分が放電のシース厚により
容量成分と誘電体による容量成分で直列結合され、カソ
ード電極から見たプラズマインピーダンス成分｜Ｚｐ｜
は大きくなる、 （ｅ）カソード電極のインダクタンス成分Ｌｃを相殺す
る容量成分Ｃｃにて分割しカソード電極インピーダンス
の大きさ｜Ｚｃ｜を制御することにより｜Ｚｃ｜は小さ
くなる、 （ｆ）カソード電極と対向する電極の高周波並びにアー
ス電位の導入位置の関係を適切にすること（カソード電
極インピーダンスの大きさ｜Ｚｃ｜、プラズマインピー
ダンスの大きさ｜Ｚｐ｜及び対向電極インピーダンスの
大きさ｜Ｚａ｜を各部分で等しくしプラズマ密度分布向
上）、 （ｇ）カソード電極近傍のアースシールドとプラズマ発
生空間を遮断する手段を設けること（Ｎｅ１＞Ｎｅ２に
よりプラズマ密度分布等向上）、が考えられる。
ンス｜Ｚｓｈ｜、カソード電極インピーダンス｜Ｚｃ
｜、プラズマインピーダンス｜Ｚｐ｜の各々を制御する
手段として下記の方法があることが得られた。 （ａ）カソード電極近傍のアースシールド材構成によっ
て｜Ｚｓｈ｜を制御すること、具体的には［００４１］
乃至［００４４］に記載してあるごとく、アースシール
ド材料として軟磁性材料でプラズマに面した側を構成す
ることで｜Ｚｓｈ｜を大きくでき、 （ｂ）カソード電極長と対向電極長の関係を適切にする
こと、具体的には図１３、１４、１５に示すごとくカソ
ード電極インピーダンスの大きさ｜Ｚｃ｜を小さくする
べく対向電極よりカソード電極長を短くする、 （ｃ）カソード電極とその対向電極の電極間距離とカソ
ード電極と対向電極以外のプラズマ空間に接するアース
電極との距離との関係を適切にすること、具体的には
［００６４］に示すごとくカソード電極と対向電極の電
極間距離をカソード電極とアースシールド間の距離より
近づける。これによりＮｅ１＞Ｎｅ２が得られプラズマ
密度分布等が向上する、 （ｄ）カソード電極表面を誘電体にて覆うことによるプ
ラズマインピーダンスの大きさ｜Ｚｐ｜を制御するこ
と、具体的には実施例８のごとくカソード電極表面を石
英等の誘電体で覆うことにより、プラズマから見たカソ
ード電極のインピーダンス成分が放電のシース厚により
容量成分と誘電体による容量成分で直列結合され、カソ
ード電極から見たプラズマインピーダンス成分｜Ｚｐ｜
は大きくなる、 （ｅ）カソード電極のインダクタンス成分Ｌｃを相殺す
る容量成分Ｃｃにて分割しカソード電極インピーダンス
の大きさ｜Ｚｃ｜を制御することにより｜Ｚｃ｜は小さ
くなる、 （ｆ）カソード電極と対向する電極の高周波並びにアー
ス電位の導入位置の関係を適切にすること（カソード電
極インピーダンスの大きさ｜Ｚｃ｜、プラズマインピー
ダンスの大きさ｜Ｚｐ｜及び対向電極インピーダンスの
大きさ｜Ｚａ｜を各部分で等しくしプラズマ密度分布向
上）、 （ｇ）カソード電極近傍のアースシールドとプラズマ発
生空間を遮断する手段を設けること（Ｎｅ１＞Ｎｅ２に
よりプラズマ密度分布等向上）、が考えられる。
【００６７】ここで、本発明のカソード電極長と被成膜
基体との長さの比を限定する特許として特開平４−２１
２１６７が開示されている。前記特許は成膜中に発生す
る微粉体による被堆積膜の画像欠陥を防止する技術とし
て、円筒状の被成膜基体への成膜方法として被成膜基体
の上下に脱着可能な導電体のホルダーを該被成膜基体長
と該ホルダー長を合わせた全長とカソード電極である対
向電極全長の長さの関係を限定し該対向電極と該被成膜
基体の端部での不均一放電を防止する方法である。
基体との長さの比を限定する特許として特開平４−２１
２１６７が開示されている。前記特許は成膜中に発生す
る微粉体による被堆積膜の画像欠陥を防止する技術とし
て、円筒状の被成膜基体への成膜方法として被成膜基体
の上下に脱着可能な導電体のホルダーを該被成膜基体長
と該ホルダー長を合わせた全長とカソード電極である対
向電極全長の長さの関係を限定し該対向電極と該被成膜
基体の端部での不均一放電を防止する方法である。
【００６８】しかしながら前記特許は、微粉体の発生防
止としての圧力低下をすると１３．５６ＭＨｚでは成膜
速度も低下するといった問題も発生する考慮して、放電
周波数に対する認識は全くなく放電周波数を高くするう
えでの問題点を考慮していないものであり本特許とは本
質を異なるものである。
止としての圧力低下をすると１３．５６ＭＨｚでは成膜
速度も低下するといった問題も発生する考慮して、放電
周波数に対する認識は全くなく放電周波数を高くするう
えでの問題点を考慮していないものであり本特許とは本
質を異なるものである。
【００６９】上記説明は一例として一般的なプラズマ処
理装置であるプラズマＣＶＤ装置を取りあげて行なった
が、他のプラズマ処理プロセスであるスパッタリング、
エッチング等も同様の問題点を有しており、その問題点
の解決方法はプラズマＣＶＤ装置の場合と基本的に同じ
である。
理装置であるプラズマＣＶＤ装置を取りあげて行なった
が、他のプラズマ処理プロセスであるスパッタリング、
エッチング等も同様の問題点を有しており、その問題点
の解決方法はプラズマＣＶＤ装置の場合と基本的に同じ
である。
【００７０】従って、本発明はプラズマＣＶＤ装置のみ
に限定されるものではない。
に限定されるものではない。
【００７１】また上述した装置及び方法は各手法単独で
実施されることに限定されるものではなく複数の手法を
同時に実施することによりより一層の効果を増すことが
できることは言うまでもない。また、本発明は本発明の
範囲内において、適宜変形、組み合わせができることも
云うまでもなく、以下に説明する実施例に限定されるも
のではない。
実施されることに限定されるものではなく複数の手法を
同時に実施することによりより一層の効果を増すことが
できることは言うまでもない。また、本発明は本発明の
範囲内において、適宜変形、組み合わせができることも
云うまでもなく、以下に説明する実施例に限定されるも
のではない。
【００７２】なお、本発明のカソード電極のインピーダ
ンスの大きさは１５０Ω以下とすることは放電の均一性
の上で望ましい。
ンスの大きさは１５０Ω以下とすることは放電の均一性
の上で望ましい。
【００７３】以下、具体的な実施例と比較例を挙げて本
発明を更に詳しく説明する。
発明を更に詳しく説明する。
【００７４】なお、本発明は以下に説明される実施例に
限定されるものではなく、本発明の主旨の範囲内で適宜
変形が可能であり、また以下の実施例を或は本発明の主
旨を本発明の主旨の範囲内で適宜組み合わせることも可
能であることは云うまでもないことである。
限定されるものではなく、本発明の主旨の範囲内で適宜
変形が可能であり、また以下の実施例を或は本発明の主
旨を本発明の主旨の範囲内で適宜組み合わせることも可
能であることは云うまでもないことである。
【００７５】（実施例１及び比較例１）図１に示される
本発明のプラズマＣＶＤ装置を用いて、放電周波数５０
ＭＨｚ及び１００ＭＨｚとして、下記の成膜条件（１）
でａ−Ｓｉ膜を被成膜基体３上に形成した。なお、図１
において、図２３に示される符号と同じ符号は図２３で
説明した通りであるのでその説明については省略する。
本発明のプラズマＣＶＤ装置を用いて、放電周波数５０
ＭＨｚ及び１００ＭＨｚとして、下記の成膜条件（１）
でａ−Ｓｉ膜を被成膜基体３上に形成した。なお、図１
において、図２３に示される符号と同じ符号は図２３で
説明した通りであるのでその説明については省略する。
【００７６】まず、５０ＭＨｚでのカソード電極インピ
ーダンスＺｃの関係を図１４に基づいて、各々の周波数
でのプラズマインピーダンスＺｐに対しカソード電極長
ｌを変えて、各々｜Ｚｃ｜／｜Ｚｐ｜＝５、｜Ｚｃ｜／
｜Ｚｐ｜＝１なる条件とし膜厚ムラを測定した。
ーダンスＺｃの関係を図１４に基づいて、各々の周波数
でのプラズマインピーダンスＺｐに対しカソード電極長
ｌを変えて、各々｜Ｚｃ｜／｜Ｚｐ｜＝５、｜Ｚｃ｜／
｜Ｚｐ｜＝１なる条件とし膜厚ムラを測定した。
【００７７】また同様の成膜条件（１）で図１４に基づ
いてカソード電極長ｌを変え｜Ｚｃ｜／｜Ｚｐ｜＝１
０、｜Ｚｃ｜／｜Ｚｐ｜＝２０なる条件で膜厚ムラの比
較実験を行った。
いてカソード電極長ｌを変え｜Ｚｃ｜／｜Ｚｐ｜＝１
０、｜Ｚｃ｜／｜Ｚｐ｜＝２０なる条件で膜厚ムラの比
較実験を行った。
【００７８】その結果膜厚ムラは、周波数が５０ＭＨｚ
の時、｜Ｚｃ｜／｜Ｚｐ｜＝５で約±１０％、｜Ｚｃ｜
／｜Ｚｐ｜＝１で約±５％となった。比較実験として、
｜Ｚｃ｜／｜Ｚｐ｜＝１０、｜Ｚｃ｜／｜Ｚｐ｜＝２０
とした以外は条件を同じにして膜厚ムラを測定したとこ
ろ、夫々約±２０％、約±３０％となった。
の時、｜Ｚｃ｜／｜Ｚｐ｜＝５で約±１０％、｜Ｚｃ｜
／｜Ｚｐ｜＝１で約±５％となった。比較実験として、
｜Ｚｃ｜／｜Ｚｐ｜＝１０、｜Ｚｃ｜／｜Ｚｐ｜＝２０
とした以外は条件を同じにして膜厚ムラを測定したとこ
ろ、夫々約±２０％、約±３０％となった。
【００７９】但し、それぞれの膜は分布のみの影響が大
きく同膜厚状態で部分的にａ−Ｓｉ膜の膜質を測定した
結果によれば、膜質は電子写真感光体や画像入力用ライ
ンセンサー等に使用しても実用に十分耐え得るものであ
った。
きく同膜厚状態で部分的にａ−Ｓｉ膜の膜質を測定した
結果によれば、膜質は電子写真感光体や画像入力用ライ
ンセンサー等に使用しても実用に十分耐え得るものであ
った。
【００８０】また、放電周波数１００ＭＨｚとしたいが
いは同じ条件でａ−Ｓｉ膜を同様の被成膜基体上に形成
したところほぼ同様の結果が得られた。
いは同じ条件でａ−Ｓｉ膜を同様の被成膜基体上に形成
したところほぼ同様の結果が得られた。
【００８１】以上の結果からわかるように、カソード電
極のインピーダンスとプラズマインピーダンスには｜Ｚ
ｃ｜／｜Ｚｐ｜≦５なる条件で装置構成を行うことによ
り放電周波数が高くなっても膜厚ムラの問題を解決で
き、更に放電周波数による装置形状を最適化することが
可能である。 成膜条件（１） ・原料ガス ・・・ＳｉＨ4 ・キャリアーガス・・・Ｈ2 ・ガス流量 ・・・ＳｉＨ4 ３５０ｓｃｃｍ Ｈ2 ３５０ｓｃｃｍ ・圧力 ・・・０．２５ｔｏｒｒ ・基体温度 ・・・３１０℃ ・高周波電力 ・・・０．５Ｗ／ｃｍ2
極のインピーダンスとプラズマインピーダンスには｜Ｚ
ｃ｜／｜Ｚｐ｜≦５なる条件で装置構成を行うことによ
り放電周波数が高くなっても膜厚ムラの問題を解決で
き、更に放電周波数による装置形状を最適化することが
可能である。 成膜条件（１） ・原料ガス ・・・ＳｉＨ4 ・キャリアーガス・・・Ｈ2 ・ガス流量 ・・・ＳｉＨ4 ３５０ｓｃｃｍ Ｈ2 ３５０ｓｃｃｍ ・圧力 ・・・０．２５ｔｏｒｒ ・基体温度 ・・・３１０℃ ・高周波電力 ・・・０．５Ｗ／ｃｍ2
【００８２】（実施例２及び比較例２）図２に示される
プラズマＣＶＤ装置を用いて、放電周波数５０ＭＨｚ及
び１００ＭＨｚとして、下記の成膜条件（２）でａ−Ｓ
ｉ膜を被成膜基体上に形成した。図２において、図２３
の符号と同じ符号で示されるものは図２３で説明したも
のと同じであるのでその説明は省略する。
プラズマＣＶＤ装置を用いて、放電周波数５０ＭＨｚ及
び１００ＭＨｚとして、下記の成膜条件（２）でａ−Ｓ
ｉ膜を被成膜基体上に形成した。図２において、図２３
の符号と同じ符号で示されるものは図２３で説明したも
のと同じであるのでその説明は省略する。
【００８３】なお、図２において、１５はカソード電極
に設けられたガス噴出口、２１及び２２で示されるもの
はいずれもシールド部材である。
に設けられたガス噴出口、２１及び２２で示されるもの
はいずれもシールド部材である。
【００８４】また、図２において、高周波導入側に面し
たシールド部材２２としてはアルミニウムを、プラズマ
に接した側に面したシールド部材２１としては鉄を用い
て検討した。
たシールド部材２２としてはアルミニウムを、プラズマ
に接した側に面したシールド部材２１としては鉄を用い
て検討した。
【００８５】本発明の条件との比較を兼ね、５０ＭＨｚ
で｜Ｚａ｜／｜Ｚｓｈ｜＝１０、｜Ｚａ｜／｜Ｚｓｈ｜
＝２、｜Ｚａ｜／｜Ｚｓｈ｜＝１、｜Ｚａ｜／｜Ｚｓｈ
｜＝０．５、なる条件及び｜Ｚｃ｜／｜Ｚｓｈ｜＝１
０、｜Ｚｃ｜／｜Ｚｓｈ｜＝２、｜Ｚｃ｜／｜Ｚｓｈ｜
＝１、｜Ｚｃ｜／｜Ｚｓｈ｜＝０．５なる条件で、前記
した方法により膜厚ムラを測定したところ、表２の様に
なった。
で｜Ｚａ｜／｜Ｚｓｈ｜＝１０、｜Ｚａ｜／｜Ｚｓｈ｜
＝２、｜Ｚａ｜／｜Ｚｓｈ｜＝１、｜Ｚａ｜／｜Ｚｓｈ
｜＝０．５、なる条件及び｜Ｚｃ｜／｜Ｚｓｈ｜＝１
０、｜Ｚｃ｜／｜Ｚｓｈ｜＝２、｜Ｚｃ｜／｜Ｚｓｈ｜
＝１、｜Ｚｃ｜／｜Ｚｓｈ｜＝０．５なる条件で、前記
した方法により膜厚ムラを測定したところ、表２の様に
なった。
【００８６】表２に示されるように、｜Ｚａ｜／｜Ｚｓ
ｈ｜≦１且つ｜Ｚｃ｜／｜Ｚｓｈ｜≦１で膜厚ムラは１
０％内となり、実用に使用できる膜厚ムラであった。
ｈ｜≦１且つ｜Ｚｃ｜／｜Ｚｓｈ｜≦１で膜厚ムラは１
０％内となり、実用に使用できる膜厚ムラであった。
【００８７】なお、それぞれの膜は分布のみの影響が大
きく同膜厚状態で部分的にａ−Ｓｉ膜の膜質を測定した
ところ、いずれの条件においても膜質は電子写真感光体
や画像入力用ラインセンサー等にしようして実用に十分
耐え得るものであった。
きく同膜厚状態で部分的にａ−Ｓｉ膜の膜質を測定した
ところ、いずれの条件においても膜質は電子写真感光体
や画像入力用ラインセンサー等にしようして実用に十分
耐え得るものであった。
【００８８】放電周波数を１００ＭＨｚとした以外は上
記条件と同じにしてａ−Ｓｉ膜を同様の被成膜基体上に
形成したところほぼ同様の結果が得られた。
記条件と同じにしてａ−Ｓｉ膜を同様の被成膜基体上に
形成したところほぼ同様の結果が得られた。
【００８９】以上の結果から分かるように、カソード電
極のインピーダンスとプラズマインピーダンスには｜Ｚ
ａ｜／｜Ｚｓｈ｜≦１且つ｜Ｚｃ｜／｜Ｚｓｈ｜≦１な
る条件で装置構成を行うことにより放電周波数が高くな
ることによる膜厚ムラの問題を解決でき、更に放電周波
数による装置形状を最適化することが可能である。
極のインピーダンスとプラズマインピーダンスには｜Ｚ
ａ｜／｜Ｚｓｈ｜≦１且つ｜Ｚｃ｜／｜Ｚｓｈ｜≦１な
る条件で装置構成を行うことにより放電周波数が高くな
ることによる膜厚ムラの問題を解決でき、更に放電周波
数による装置形状を最適化することが可能である。
【００９０】成膜条件（２） ・原料ガス ・・・ＳｉＨ4 ・キャリアーガス・・・Ｈ2 ・ガス流量 ・・・ＳｉＨ4 ４５０ｓｃｃｍ Ｈ2 ４５０ｓｃｃｍ ・圧力 ・・・０．２ｔｏｒｒ ・基体温度 ・・・３１０℃ ・高周波電力 ・・・０．５Ｗ／ｃｍ２
【００９１】
【表２】
【００９２】（実施例３） 図３に示される円筒同軸型プラズマＣＶＤ装置を用い
て、放電周波数５０ＭＨｚ及び１００ＭＨｚとして、下
記の成膜条件（３）でａ−Ｓｉ膜を被成膜基体上に形成
した。図３において、図２３の符号と同じ符号で示され
るものは図２３で説明したものと同じであるのでその説
明は省略する。なお、図３において、１４はカソード電
極２用のアースシールド、１６は容量結合用絶縁材料で
ある。
て、放電周波数５０ＭＨｚ及び１００ＭＨｚとして、下
記の成膜条件（３）でａ−Ｓｉ膜を被成膜基体上に形成
した。図３において、図２３の符号と同じ符号で示され
るものは図２３で説明したものと同じであるのでその説
明は省略する。なお、図３において、１４はカソード電
極２用のアースシールド、１６は容量結合用絶縁材料で
ある。
【００９３】カソード電極２は複数個の電極に分割さ
れ、それぞれを容量結合用絶縁材料１６として石英リン
グを介して複数個の各カソード電極のインダクタンス成
分を打ち消す容量になる距離で交互に設置されている。
これによりカソード電極２のインピーダンスは希望する
放電周波数で最小にすることができる。プラズマインピ
ーダンスは測定の結果放電周波数５０ＭＨｚで約４０
Ω、１００ＭＨｚで約１０Ωであった。
れ、それぞれを容量結合用絶縁材料１６として石英リン
グを介して複数個の各カソード電極のインダクタンス成
分を打ち消す容量になる距離で交互に設置されている。
これによりカソード電極２のインピーダンスは希望する
放電周波数で最小にすることができる。プラズマインピ
ーダンスは測定の結果放電周波数５０ＭＨｚで約４０
Ω、１００ＭＨｚで約１０Ωであった。
【００９４】前記した方法により膜厚ムラを測定したと
ころ、約±８％となり、また、ａ−Ｓｉ膜の膜質を測定
したところ、膜質は電子写真感光体や画像入力用ライン
センサー等に充分に使用し得るものであった。
ころ、約±８％となり、また、ａ−Ｓｉ膜の膜質を測定
したところ、膜質は電子写真感光体や画像入力用ライン
センサー等に充分に使用し得るものであった。
【００９５】放電周波数を１００ＭＨｚとした以外は上
記した条件と同じ条件によりａ−Ｓｉ膜を同様の被成膜
基体上に形成したところほぼ同様の結果が得られた。
記した条件と同じ条件によりａ−Ｓｉ膜を同様の被成膜
基体上に形成したところほぼ同様の結果が得られた。
【００９６】以上の結果からわかるように、カソード電
極上のシースによる容量成分を小さくし結果プラズマイ
ンピーダンスの大きさを大きくすることで、カソード電
極インピーダンスの大きさの範囲を広げられるので、放
電周波数が高くなることによる膜厚ムラの問題を解決で
き、更に放電周波数による装置形状を最適化することが
可能である。
極上のシースによる容量成分を小さくし結果プラズマイ
ンピーダンスの大きさを大きくすることで、カソード電
極インピーダンスの大きさの範囲を広げられるので、放
電周波数が高くなることによる膜厚ムラの問題を解決で
き、更に放電周波数による装置形状を最適化することが
可能である。
【００９７】成膜条件（３） ・原料ガス ・・・ＳｉＨ４ ・キャリアーガス・・・Ｈ2 ・ガス流量 ・・・ＳｉＨ4 ４５０ｓｃｃｍ Ｈ2 ４５０ｓｃｃｍ ・圧力 ・・・０．２ｔｏｒｒ ・基体温度 ・・・３１０℃ ・高周波電力 ・・・０．５Ｗ／ｃｍ2
【００９８】（実施例４及び比較例３）図４に示される
プラズマＣＶＤ装置を用いて、放電周波数１００ＭＨｚ
として、カソード側の高周波電力導入部分に対して直流
電位的にアース電位に保たれている円筒状基体のアース
電位導入部をカソード電極高周波導入部に対して最も遠
い部分で行なうと共に、下記の成膜条件（４）にてａ−
Ｓｉ膜を被成膜基体上に形成した。図４において、図２
３と同じ符号で示されるものは図２３において説明した
ものと同じであるので説明を省略する。図４において、
１２は基体用絶縁材料、１４はカソード電極２用のアー
スシールド、１５はカソード電極に設けられたガス噴出
口である。また比較として図２４のプラズマＣＶＤ装置
を用いてカソード側の高周波電力導入部分に対して直流
電位的にアース電位に保たれている円筒状基体のアース
電位導入部をカソード電極高周波導入部に対して最も近
い部分で行なった場合で同成膜条件にした以外は同様に
してａ−Ｓｉ膜を被成膜基体上に形成した。
プラズマＣＶＤ装置を用いて、放電周波数１００ＭＨｚ
として、カソード側の高周波電力導入部分に対して直流
電位的にアース電位に保たれている円筒状基体のアース
電位導入部をカソード電極高周波導入部に対して最も遠
い部分で行なうと共に、下記の成膜条件（４）にてａ−
Ｓｉ膜を被成膜基体上に形成した。図４において、図２
３と同じ符号で示されるものは図２３において説明した
ものと同じであるので説明を省略する。図４において、
１２は基体用絶縁材料、１４はカソード電極２用のアー
スシールド、１５はカソード電極に設けられたガス噴出
口である。また比較として図２４のプラズマＣＶＤ装置
を用いてカソード側の高周波電力導入部分に対して直流
電位的にアース電位に保たれている円筒状基体のアース
電位導入部をカソード電極高周波導入部に対して最も近
い部分で行なった場合で同成膜条件にした以外は同様に
してａ−Ｓｉ膜を被成膜基体上に形成した。
【００９９】各条件で前記した方法により膜厚ムラを測
定したところ、最も遠い場合が約±１０％、最も近い場
合約±３０％となった。
定したところ、最も遠い場合が約±１０％、最も近い場
合約±３０％となった。
【０１００】それぞれの膜は分布のみの影響が大きく同
じ膜厚状態の部分で部分的にａ−Ｓｉ膜の膜質を測定し
たところ、膜質は電子写真感光体や画像入力用ラインセ
ンサー等に使用して充分実用し得るものであった。
じ膜厚状態の部分で部分的にａ−Ｓｉ膜の膜質を測定し
たところ、膜質は電子写真感光体や画像入力用ラインセ
ンサー等に使用して充分実用し得るものであった。
【０１０１】放電周波数を５０ＭＨｚにした以外は上記
条件と同様にしてａ−Ｓｉ膜を同様の被成膜基体上に形
成したところ、最も遠い場合が約±８％、最も近い場合
約±１０％となった。このように、本実施例において
は、特に放電周波数が大きいほど膜厚ムラの効果が高い
結果が得られることがわかった。
条件と同様にしてａ−Ｓｉ膜を同様の被成膜基体上に形
成したところ、最も遠い場合が約±８％、最も近い場合
約±１０％となった。このように、本実施例において
は、特に放電周波数が大きいほど膜厚ムラの効果が高い
結果が得られることがわかった。
【０１０２】以上の結果からわかるように、カソード側
の高周波電力導入部分に対して直流電位的にアース電位
に保たれている円筒状基体のアース電位導入部をカソー
ド電極高周波導入部に対して最も遠い部分でアース電位
と結合することにより膜厚ムラを改善でき、更にその効
果は放電周波数が高くほど大きく、放電周波数による装
置形状を最適化することが可能である。
の高周波電力導入部分に対して直流電位的にアース電位
に保たれている円筒状基体のアース電位導入部をカソー
ド電極高周波導入部に対して最も遠い部分でアース電位
と結合することにより膜厚ムラを改善でき、更にその効
果は放電周波数が高くほど大きく、放電周波数による装
置形状を最適化することが可能である。
【０１０３】成膜条件（４） ・原料ガス ・・・ＳｉＨ4 ・キャリアーガス・・・Ｈ2 ・ガス流量 ・・・ＳｉＨ4 ４５０ｓｃｃｍ Ｈ2 ４５０ｓｃｃｍ ・圧力 ・・・０．２ｔｏｒｒ ・基体温度 ・・・３１０℃ ・高周波電力 ・・・０．５Ｗ／ｃｍ2
【０１０４】（実施例５及び比較例４）図５に示される
プラズマＣＶＤ装置を用いて、放電周波数１００ＭＨｚ
として、下記の成膜条件（５）でａ−Ｓｉ膜を被成膜基
体上に形成した。図５において、図２３と同じ符号は図
２３において説明したので説明を省略する。
プラズマＣＶＤ装置を用いて、放電周波数１００ＭＨｚ
として、下記の成膜条件（５）でａ−Ｓｉ膜を被成膜基
体上に形成した。図５において、図２３と同じ符号は図
２３において説明したので説明を省略する。
【０１０５】なお、成膜の際に、カソード電極２の近傍
でアース電位に保たれた、基体３を除く最短距離のアー
ス電位部分（通常は反応容器１またはカソード電極シー
ルド６）との距離ｄ１と前記基体３とカソード電極２と
の電極間距離ｄ２との間の比、ｄ１／ｄ２の値、がｄ１
／ｄ２＝０．５、ｄ１／ｄ２＝０．９、ｄ１／ｄ２＝
１、ｄ１／ｄ２＝２となるように変化させた。
でアース電位に保たれた、基体３を除く最短距離のアー
ス電位部分（通常は反応容器１またはカソード電極シー
ルド６）との距離ｄ１と前記基体３とカソード電極２と
の電極間距離ｄ２との間の比、ｄ１／ｄ２の値、がｄ１
／ｄ２＝０．５、ｄ１／ｄ２＝０．９、ｄ１／ｄ２＝
１、ｄ１／ｄ２＝２となるように変化させた。
【０１０６】上記したｄ１／ｄ２の条件で作製されたａ
−Ｓｉ膜を前記した方法により膜厚ムラを測定したとこ
ろ、夫々順に約±３０％、約±１２％、約±１０％、約
±７％となった。つまり、ｄ１／ｄ２の値が１以上とな
った時に膜厚ムラが少なくなることがわかる。
−Ｓｉ膜を前記した方法により膜厚ムラを測定したとこ
ろ、夫々順に約±３０％、約±１２％、約±１０％、約
±７％となった。つまり、ｄ１／ｄ２の値が１以上とな
った時に膜厚ムラが少なくなることがわかる。
【０１０７】それぞれの膜は分布のみの影響が大きく、
同じ膜厚部分の膜について部分的にａ−Ｓｉ膜の膜質を
測定したところ、膜質は電子写真感光体デバイスや画像
入力用ラインセンサー等に使用して充分使用し得るもの
であった。
同じ膜厚部分の膜について部分的にａ−Ｓｉ膜の膜質を
測定したところ、膜質は電子写真感光体デバイスや画像
入力用ラインセンサー等に使用して充分使用し得るもの
であった。
【０１０８】放電周波数を５０ＭＨｚとした以外は上記
した条件と同様にしてａ−Ｓｉ膜を同様の被成膜基体上
に形成したところほぼ同様の結果が得られた。
した条件と同様にしてａ−Ｓｉ膜を同様の被成膜基体上
に形成したところほぼ同様の結果が得られた。
【０１０９】以上の結果からわかるように、カソード近
傍でアース電位に保たれた基体を除く最短距離のアース
電位部分（真空槽及びカソード電極シールド）との距離
ｄ１と前記基体とカソード電極との電極間距離ｄ２でｄ
１／ｄ２≧１とすることにより放電周波数が高くなるこ
とによる膜厚ムラの問題を解決でき、更に放電周波数に
よる装置形状を最適化することが可能である。
傍でアース電位に保たれた基体を除く最短距離のアース
電位部分（真空槽及びカソード電極シールド）との距離
ｄ１と前記基体とカソード電極との電極間距離ｄ２でｄ
１／ｄ２≧１とすることにより放電周波数が高くなるこ
とによる膜厚ムラの問題を解決でき、更に放電周波数に
よる装置形状を最適化することが可能である。
【０１１０】成膜条件（５） ・原料ガス ・・・ＳｉＨ4 ・キャリアーガス・・・Ｈ2 ・ガス流量 ・・・ＳｉＨ4 ３５０ｓｃｃｍ Ｈ2 ３５０ｓｃｃｍ ・圧力 ・・・０．２５ｔｏｒｒ ・基体温度 ・・・３１０℃ ・高周波電力 ・・・０．５Ｗ／ｃｍ2
【０１１１】（実施例６及び比較例５）図６に示される
プラズマＣＶＤ装置を用いて、カソード電極の円筒軸方
向の寸法（Ｌ１）と被成膜基体の円筒軸方向の寸法（Ｌ
２）との比（Ｌ１／Ｌ２）を１．０とし、高周波電源の
発振周波数（放電周波数）を１００ＭＨｚとして、下記
の成膜条件（６）でａ−Ｓｉ膜を被成膜基体上に形成し
た。図６において、図２３と同じ符号は図２３において
説明したので説明を省略する。
プラズマＣＶＤ装置を用いて、カソード電極の円筒軸方
向の寸法（Ｌ１）と被成膜基体の円筒軸方向の寸法（Ｌ
２）との比（Ｌ１／Ｌ２）を１．０とし、高周波電源の
発振周波数（放電周波数）を１００ＭＨｚとして、下記
の成膜条件（６）でａ−Ｓｉ膜を被成膜基体上に形成し
た。図６において、図２３と同じ符号は図２３において
説明したので説明を省略する。
【０１１２】形成されたａ−Ｓｉ膜を、前記した方法に
より膜厚ムラを測定したところ、約±８％であった。
より膜厚ムラを測定したところ、約±８％であった。
【０１１３】また、形成されたａ−Ｓｉ膜の膜質は電子
写真感光体デバイスや画像入力用ラインセンサー等に使
用されるａ−Ｓｉ膜として十分な特性を有していた。
写真感光体デバイスや画像入力用ラインセンサー等に使
用されるａ−Ｓｉ膜として十分な特性を有していた。
【０１１４】従来法との比較のため、図２３のプラズマ
ＣＶＤ装置を用いて、カソード電極と被成膜基体の円筒
軸方向の寸法比を２．０とし、１３．５６ＭＨｚ及び１
０５ＭＨｚの高周波電源を用いて、成膜条件（６）でａ
−Ｓｉ膜を被成膜基体上に形成したところ、１３．５６
ＭＨｚの高周波放電の場合の膜厚ムラは約±１０％、平
均堆積速度は５（μｍ／時間）であったが、放電周波数
を１００ＭＨｚとした以外は同じ条件でａ−Ｓｉ膜を成
膜し、同様に膜厚ムラを測定したところ膜厚ムラは約±
３０％であった。
ＣＶＤ装置を用いて、カソード電極と被成膜基体の円筒
軸方向の寸法比を２．０とし、１３．５６ＭＨｚ及び１
０５ＭＨｚの高周波電源を用いて、成膜条件（６）でａ
−Ｓｉ膜を被成膜基体上に形成したところ、１３．５６
ＭＨｚの高周波放電の場合の膜厚ムラは約±１０％、平
均堆積速度は５（μｍ／時間）であったが、放電周波数
を１００ＭＨｚとした以外は同じ条件でａ−Ｓｉ膜を成
膜し、同様に膜厚ムラを測定したところ膜厚ムラは約±
３０％であった。
【０１１５】以上の結果からわかるように、カソード電
極の円筒軸方向の寸法（Ｌ１）と被成膜基体の円筒軸方
向の寸法（Ｌ２）との比（Ｌ１／Ｌ２）を１．０とする
ことによって、放電周波数が高くなることによる膜厚ム
ラの問題を解決でき、更に放電周波数による装置形状を
最適化することが可能である。
極の円筒軸方向の寸法（Ｌ１）と被成膜基体の円筒軸方
向の寸法（Ｌ２）との比（Ｌ１／Ｌ２）を１．０とする
ことによって、放電周波数が高くなることによる膜厚ム
ラの問題を解決でき、更に放電周波数による装置形状を
最適化することが可能である。
【０１１６】成膜条件（６） ・原料ガス ・・・ＳｉＨ4 ・キャリアーガス・・・Ｈ2 ・ガス流量 ・・・ＳｉＨ4 ３５０ｓｃｃｍ Ｈ2 ３５０ｓｃｃｍ ・圧力 ・・・０．２５ｔｏｒｒ ・基体温度 ・・・３１０℃ ・高周波電力 ・・・０．５Ｗ／ｃｍ2
【０１１７】（実施例７及び比較例６）図７に示される
プラズマＣＶＤ装置を用いて、放電周波数を５０ＭＨｚ
として、下記の成膜条件（７）でａ−Ｓｉ膜を被成膜基
体上に形成した。図７において、図２３と同じ符号は図
２３において説明したので説明を省略する。また、１４
はカソード電極２用のアースシールド、１５はガス噴出
口である。
プラズマＣＶＤ装置を用いて、放電周波数を５０ＭＨｚ
として、下記の成膜条件（７）でａ−Ｓｉ膜を被成膜基
体上に形成した。図７において、図２３と同じ符号は図
２３において説明したので説明を省略する。また、１４
はカソード電極２用のアースシールド、１５はガス噴出
口である。
【０１１８】図７においては、アースシールド１４と、
アースシールド１４とプラズマ発生空間の接する空間が
石英で覆われている。
アースシールド１４とプラズマ発生空間の接する空間が
石英で覆われている。
【０１１９】図７に示される装置を用いて形成されたａ
−Ｓｉ膜を前記したのと同様に膜厚ムラを測定したとこ
ろ、形成されたａ−Ｓｉ膜の膜厚ムラは約±９％であっ
た。
−Ｓｉ膜を前記したのと同様に膜厚ムラを測定したとこ
ろ、形成されたａ−Ｓｉ膜の膜厚ムラは約±９％であっ
た。
【０１２０】それに対し、図７のプラズマＣＶＤ装置を
用いて前記石英を外した以外は、即ち、アースシールド
１４が露出された状態とした以外は、同様に下記成膜条
件（７）でａ−Ｓｉ膜を形成し膜厚ムラを測定したとこ
ろ膜厚ムラは約±３０％であった。
用いて前記石英を外した以外は、即ち、アースシールド
１４が露出された状態とした以外は、同様に下記成膜条
件（７）でａ−Ｓｉ膜を形成し膜厚ムラを測定したとこ
ろ膜厚ムラは約±３０％であった。
【０１２１】それぞれの膜は分布のみの影響が大きく、
いずれの装置で形成されたａ−Ｓｉ膜の同じ膜厚部分で
部分的にａ−Ｓｉ膜の膜質を測定したところ、いずれの
装置で形成されたａ−Ｓｉ膜の膜質も電子写真感光体デ
バイスや画像入力用ラインセンサー等に十分使用し得る
ものであった。
いずれの装置で形成されたａ−Ｓｉ膜の同じ膜厚部分で
部分的にａ−Ｓｉ膜の膜質を測定したところ、いずれの
装置で形成されたａ−Ｓｉ膜の膜質も電子写真感光体デ
バイスや画像入力用ラインセンサー等に十分使用し得る
ものであった。
【０１２２】放電周波数を１００ＭＨｚとした以外は同
様にしてａ−Ｓｉ膜を同様の被成膜基体上に形成したと
ころほぼ同様の結果が得られた。
様にしてａ−Ｓｉ膜を同様の被成膜基体上に形成したと
ころほぼ同様の結果が得られた。
【０１２３】以上の結果からわかるように、アースシー
ルドとアースシールドとプラズマ発生空間の接する空間
を絶縁物で覆うことにより、放電周波数が高くなること
による膜厚ムラの問題を解決でき、更に放電周波数によ
る装置形状を最適化することが可能である。
ルドとアースシールドとプラズマ発生空間の接する空間
を絶縁物で覆うことにより、放電周波数が高くなること
による膜厚ムラの問題を解決でき、更に放電周波数によ
る装置形状を最適化することが可能である。
【０１２４】成膜条件（７） ・原料ガス ・・・ＳｉＨ4 ・キャリアーガス・・・Ｈ2 ・ガス流量 ・・・ＳｉＨ4 ４５０ｓｃｃｍ Ｈ2 ４５０ｓｃｃｍ ・圧力 ・・・０．２ｔｏｒｒ ・基体温度 ・・・３１０℃ ・高周波電力 ・・・０．５Ｗ／ｃｍ2
【０１２５】（実施例８及び比較例７）図８に示される
プラズマＣＶＤ装置を用いて、放電周波数を５０ＭＨｚ
として、下記の成膜条件（８）でａ−Ｓｉ膜を被成膜基
体上に形成した。図８において、図２３と同じ符号のも
のは同じものであるため説明を省略する。また、図８に
おいて、１４はカソード電極２用のアースシールド、１
５はガス噴出口、１７はカソード電極３上に設けられた
絶縁体カバーである。図８に図示されるようにカソード
電極２の表面は絶縁体カバー１７として開口率２０％と
した石英カバーにて覆われている。
プラズマＣＶＤ装置を用いて、放電周波数を５０ＭＨｚ
として、下記の成膜条件（８）でａ−Ｓｉ膜を被成膜基
体上に形成した。図８において、図２３と同じ符号のも
のは同じものであるため説明を省略する。また、図８に
おいて、１４はカソード電極２用のアースシールド、１
５はガス噴出口、１７はカソード電極３上に設けられた
絶縁体カバーである。図８に図示されるようにカソード
電極２の表面は絶縁体カバー１７として開口率２０％と
した石英カバーにて覆われている。
【０１２６】図８に示されるプラズマＣＶＤ装置を用い
て形成されたａ−Ｓｉ膜の膜厚ムラを、上記したのと同
様な方法で測定したところ、膜厚ムラは約±１０％であ
った。
て形成されたａ−Ｓｉ膜の膜厚ムラを、上記したのと同
様な方法で測定したところ、膜厚ムラは約±１０％であ
った。
【０１２７】また、図８のプラズマＣＶＤ装置におい
て、前記絶縁体カバー１７を外した以外は同様の成膜条
件でａ−Ｓｉ膜を形成し、同様に膜厚ムラを測定したと
ころ膜厚ムラは約３０％であった。
て、前記絶縁体カバー１７を外した以外は同様の成膜条
件でａ−Ｓｉ膜を形成し、同様に膜厚ムラを測定したと
ころ膜厚ムラは約３０％であった。
【０１２８】それぞれの装置で形成されたａ−Ｓｉ膜は
分布のみの影響が大きく、同じ膜厚部分で部分的にａ−
Ｓｉ膜の膜質を測定したところ、膜質は電子写真感光体
デバイスや画像入力用ラインセンサー等の使用に十分な
ものであった。
分布のみの影響が大きく、同じ膜厚部分で部分的にａ−
Ｓｉ膜の膜質を測定したところ、膜質は電子写真感光体
デバイスや画像入力用ラインセンサー等の使用に十分な
ものであった。
【０１２９】また、放電周波数を１００ＭＨｚとした以
外は同様にしてａ−Ｓｉ膜を同様の被成膜基体上に形成
したところほぼ同様の結果が得られた。
外は同様にしてａ−Ｓｉ膜を同様の被成膜基体上に形成
したところほぼ同様の結果が得られた。
【０１３０】更に、カソード電極上全体を絶縁体カバー
１７で覆った場合も同様に膜厚ムラなくａ−Ｓｉ膜を形
成することができた。
１７で覆った場合も同様に膜厚ムラなくａ−Ｓｉ膜を形
成することができた。
【０１３１】以上の結果から分かるように、カソード電
極上の一部叉は全体を誘電体（絶縁体）で覆うことによ
り、放電周波数が高くなることによる膜厚ムラの問題を
解決でき、更に放電周波数による装置形状を最適化する
ことが可能である。
極上の一部叉は全体を誘電体（絶縁体）で覆うことによ
り、放電周波数が高くなることによる膜厚ムラの問題を
解決でき、更に放電周波数による装置形状を最適化する
ことが可能である。
【０１３２】成膜条件（８） ・原料ガス ・・・ＳｉＨ4 ・キャリアーガス・・・Ｈ2 ・ガス流量 ・・・ＳｉＨ4 ４５０ｓｃｃｍ Ｈ2 ４５０ｓｃｃｍ ・圧力 ・・・０．２ｔｏｒｒ ・基体温度 ・・・３１０℃ ・高周波電力 ・・・０．５Ｗ／ｃｍ2
【０１３３】（実施例９）図９に示されるプラズマＣＶ
Ｄ装置を用いて、カソード電極の円筒軸方向の寸法（Ｌ
１）と被成膜基体の円筒軸方向の寸法（Ｌ２）との比
（Ｌ１／Ｌ２）を１．０とし、放電周波数を１００ＭＨ
ｚとし、下記の成膜条件（９）でａ−Ｓｉ膜を被成膜基
体上に形成した。図９において、図２３と同じ符号は図
２３において説明したので説明を省略する。また、図９
において、１５はガス噴出口、２１及び２２はシールド
材である。
Ｄ装置を用いて、カソード電極の円筒軸方向の寸法（Ｌ
１）と被成膜基体の円筒軸方向の寸法（Ｌ２）との比
（Ｌ１／Ｌ２）を１．０とし、放電周波数を１００ＭＨ
ｚとし、下記の成膜条件（９）でａ−Ｓｉ膜を被成膜基
体上に形成した。図９において、図２３と同じ符号は図
２３において説明したので説明を省略する。また、図９
において、１５はガス噴出口、２１及び２２はシールド
材である。
【０１３４】なお、高周波導入側に面したシールド材２
２はアルミニウム、プラズマに接した側に面したシール
ド材２１は鉄として、ａ−Ｓｉ膜を被成膜基体に成膜
し、同様に膜厚ムラを測定した。その結果、形成された
ａ−Ｓｉ膜の膜厚ムラは約±３％であった。また、形成
されたａ−Ｓｉ膜の膜質は電子写真感光体デバイスや画
像入力用ラインセンサー等に使用されるａ−Ｓｉ膜とし
て充分な特性を有するものであった。
２はアルミニウム、プラズマに接した側に面したシール
ド材２１は鉄として、ａ−Ｓｉ膜を被成膜基体に成膜
し、同様に膜厚ムラを測定した。その結果、形成された
ａ−Ｓｉ膜の膜厚ムラは約±３％であった。また、形成
されたａ−Ｓｉ膜の膜質は電子写真感光体デバイスや画
像入力用ラインセンサー等に使用されるａ−Ｓｉ膜とし
て充分な特性を有するものであった。
【０１３５】また、放電周波数を１００ＭＨｚとした以
外は同様の条件でａ−Ｓｉ膜を同様の被成膜基体上に形
成したところほぼ同様の結果が得られた。
外は同様の条件でａ−Ｓｉ膜を同様の被成膜基体上に形
成したところほぼ同様の結果が得られた。
【０１３６】以上の結果からわかるように、放電周波数
が高くなることによる膜厚ムラの問題を解決でき、更
に、放電周波数による装置形状を最適化することが可能
である。
が高くなることによる膜厚ムラの問題を解決でき、更
に、放電周波数による装置形状を最適化することが可能
である。
【０１３７】成膜条件（９） ・原料ガス ・・・ＳｉＨ4 ・キャリアーガス・・・Ｈ2 ・ガス流量 ・・・ＳｉＨ4 ４５０ｓｃｃｍ Ｈ2 ４５０ｓｃｃｍ ・圧力 ・・・０．２ｔｏｒｒ ・基体温度 ・・・３１０℃ ・高周波電力 ・・・０．５Ｗ／ｃｍ2
【０１３８】（実施例１０）図１０に示されるプラズマ
ＣＶＤ装置を用いて、カソード電極の円筒軸方向の寸法
（Ｌ１）と被成膜基体の円筒軸方向の寸法（Ｌ２）との
比（Ｌ１／Ｌ２）を１．０とし、放電周波数を１００Ｍ
Ｈｚとし、下記成膜条件（１０）にてａ−Ｓｉ膜を被成
膜基体に成膜した。なお、図１０において、図２３と同
じ符号のものは図２３で説明したものと同じであるため
説明を省略する。また、図１０において、１４はカソー
ド電極２用のアースシールド、１９は絶縁体カバーであ
る。図１０においては、カソード電極２と被成膜基体電
極間３以外のアースシールド１４とプラズマ発生空間と
の接触する空間を絶縁体カバー１９である石英にて覆
い、カソード電極２の近傍に設置され且つプラズマ発生
空間に接するアース電位に保たれた基体３を除く最短距
離のアース電位部分（反応容器１及びカソード電極シー
ルド１４）との距離ｄ１と前記基体とカソード電極との
電極間距離ｄ２でｄ１／ｄ２＝１とした。
ＣＶＤ装置を用いて、カソード電極の円筒軸方向の寸法
（Ｌ１）と被成膜基体の円筒軸方向の寸法（Ｌ２）との
比（Ｌ１／Ｌ２）を１．０とし、放電周波数を１００Ｍ
Ｈｚとし、下記成膜条件（１０）にてａ−Ｓｉ膜を被成
膜基体に成膜した。なお、図１０において、図２３と同
じ符号のものは図２３で説明したものと同じであるため
説明を省略する。また、図１０において、１４はカソー
ド電極２用のアースシールド、１９は絶縁体カバーであ
る。図１０においては、カソード電極２と被成膜基体電
極間３以外のアースシールド１４とプラズマ発生空間と
の接触する空間を絶縁体カバー１９である石英にて覆
い、カソード電極２の近傍に設置され且つプラズマ発生
空間に接するアース電位に保たれた基体３を除く最短距
離のアース電位部分（反応容器１及びカソード電極シー
ルド１４）との距離ｄ１と前記基体とカソード電極との
電極間距離ｄ２でｄ１／ｄ２＝１とした。
【０１３９】図１０に示される装置によって形成された
ａ−Ｓｉ膜を被成膜基体に成膜し、同様に膜厚ムラを測
定した。その結果形成されたａ−Ｓｉ膜の膜厚ムラは約
±３％であった。また形成されたａ−Ｓｉ膜の膜質は電
子写真感光体デバイスや画像入力用ラインセンサー等に
使用するに充分な特性を有するものであった。
ａ−Ｓｉ膜を被成膜基体に成膜し、同様に膜厚ムラを測
定した。その結果形成されたａ−Ｓｉ膜の膜厚ムラは約
±３％であった。また形成されたａ−Ｓｉ膜の膜質は電
子写真感光体デバイスや画像入力用ラインセンサー等に
使用するに充分な特性を有するものであった。
【０１４０】また、放電周波数を１００ＭＨｚとした以
外は同様の条件でａ−Ｓｉ膜を同様の被成膜基体上に形
成したところほぼ同様の結果が得られた。
外は同様の条件でａ−Ｓｉ膜を同様の被成膜基体上に形
成したところほぼ同様の結果が得られた。
【０１４１】以上の結果からわかるように、放電周波数
が高くなることによる膜厚ムラの問題を解決でき、更に
放電周波数による装置形状を最適化することが可能であ
る。
が高くなることによる膜厚ムラの問題を解決でき、更に
放電周波数による装置形状を最適化することが可能であ
る。
【０１４２】成膜条件（１０） ・原料ガス ・・・ＳｉＨ4 ・キャリアーガス・・・Ｈ2 ・ガス流量 ・・・ＳｉＨ4 ４５０ｓｃｃｍ Ｈ2 ４５０ｓｃｃｍ ・圧力 ・・・０．２ｔｏｒｒ ・基体温度 ・・・３１０℃ ・高周波電力 ・・・０．５Ｗ／ｃｍ2
【０１４３】（実施例１１）図１１に示される本発明の
プラズマエッチング装置を用いて、放電周波数を５０Ｍ
Ｈｚとして、下記のエッチング条件（１）でａ−Ｓｉ膜
をアルミニウム金属をエッチングマスクとしてエッチン
グ処理した。なお、図１０において、図２３と同じ符号
のものは図２３で説明したものと同じであるため説明を
省略する。また、５２は基板３のホルダーである。
プラズマエッチング装置を用いて、放電周波数を５０Ｍ
Ｈｚとして、下記のエッチング条件（１）でａ−Ｓｉ膜
をアルミニウム金属をエッチングマスクとしてエッチン
グ処理した。なお、図１０において、図２３と同じ符号
のものは図２３で説明したものと同じであるため説明を
省略する。また、５２は基板３のホルダーである。
【０１４４】被エッチング物は図１２に示されるよう
に、ガラス等の少なくとも表面が絶縁性とされた平板で
ある基板１２０１上に形成されたａ−Ｓｉ層１２０２、
該ａ−Ｓｉ層１２０２上に形成されたｎ型のａ−Ｓｉ層
（コンタクト層）１２０３、そして電極となるアルミニ
ウム金属層１２０４を有しており、アルミニウム金属層
１２０４が被覆されていない部分のｎ型のａ−Ｓｉ層１
２０３をエッチング除去した。なお、被エッチング物
は、上記ｎ型のａ−Ｓｉ層１２０３が除去されて、前記
アルミニウム金属層１２０４を対向する電極とし、その
電極間のｎ型のａ−Ｓｉ層１２０３が除去された領域を
光入射領域とする光センサーとなる。
に、ガラス等の少なくとも表面が絶縁性とされた平板で
ある基板１２０１上に形成されたａ−Ｓｉ層１２０２、
該ａ−Ｓｉ層１２０２上に形成されたｎ型のａ−Ｓｉ層
（コンタクト層）１２０３、そして電極となるアルミニ
ウム金属層１２０４を有しており、アルミニウム金属層
１２０４が被覆されていない部分のｎ型のａ−Ｓｉ層１
２０３をエッチング除去した。なお、被エッチング物
は、上記ｎ型のａ−Ｓｉ層１２０３が除去されて、前記
アルミニウム金属層１２０４を対向する電極とし、その
電極間のｎ型のａ−Ｓｉ層１２０３が除去された領域を
光入射領域とする光センサーとなる。
【０１４５】まず、５０ＭＨｚでのカソード電極インピ
ーダンスＺｃの関係を図１４に基づいて、５０ＭＨｚで
のプラズマインピーダンスＺｐに対しカソード電極長ｌ
を変えて、｜Ｚｃ｜／｜Ｚｐ｜＝５、｜Ｚｃ｜／｜Ｚｐ
｜＝１なる条件として夫々エッチングムラを測定した。
ここで、エッチングムラとは被エッチング物のエッチン
グ深さの最大値と最小値の差を平均エッチング深さで割
った値の１／２に±を付した値で表記する。
ーダンスＺｃの関係を図１４に基づいて、５０ＭＨｚで
のプラズマインピーダンスＺｐに対しカソード電極長ｌ
を変えて、｜Ｚｃ｜／｜Ｚｐ｜＝５、｜Ｚｃ｜／｜Ｚｐ
｜＝１なる条件として夫々エッチングムラを測定した。
ここで、エッチングムラとは被エッチング物のエッチン
グ深さの最大値と最小値の差を平均エッチング深さで割
った値の１／２に±を付した値で表記する。
【０１４６】その結果、｜Ｚｃ｜／｜Ｚｐ｜＝５の時は
エッチングムラが約±１０％、｜Ｚｃ｜／｜Ｚｐ｜＝１
の時はエッチングムラが約±４％となった。
エッチングムラが約±１０％、｜Ｚｃ｜／｜Ｚｐ｜＝１
の時はエッチングムラが約±４％となった。
【０１４７】また、比較として、図１４に基づいて電極
長ｌを変えて｜Ｚｃ｜／｜Ｚｐ｜＝１０、｜Ｚｃ｜／｜
Ｚｐ｜＝２０とした以外は下記エッチング条件（１）で
エッチングを行なったところ、エッチングムラは夫々順
に約±１５％、約±２０％となった。
長ｌを変えて｜Ｚｃ｜／｜Ｚｐ｜＝１０、｜Ｚｃ｜／｜
Ｚｐ｜＝２０とした以外は下記エッチング条件（１）で
エッチングを行なったところ、エッチングムラは夫々順
に約±１５％、約±２０％となった。
【０１４８】同様に、放電周波数を１００ＭＨｚとした
以外は上記した条件でエッチングを行なったところ、上
記結果とほぼ同じ結果が得られた。
以外は上記した条件でエッチングを行なったところ、上
記結果とほぼ同じ結果が得られた。
【０１４９】なお、上記した被エッチング物のａ−Ｓｉ
層を上記実施例１〜１０に示された装置及び方法によっ
て形成したところ、ａ−Ｓｉ層の膜厚ムラが極めて少な
く光センサーとしての特性も極めて優れたものであっ
た。特に長尺センサーの場合は長さ方向に問題となるよ
うな特性ムラがなく、極めて優れたものであった。
層を上記実施例１〜１０に示された装置及び方法によっ
て形成したところ、ａ−Ｓｉ層の膜厚ムラが極めて少な
く光センサーとしての特性も極めて優れたものであっ
た。特に長尺センサーの場合は長さ方向に問題となるよ
うな特性ムラがなく、極めて優れたものであった。
【０１５０】以上の結果からわかるように、放電周波数
が高くなることによるエッチングムラの問題を解決で
き、更に放電周波数による装置形状を最適化することが
可能である。
が高くなることによるエッチングムラの問題を解決で
き、更に放電周波数による装置形状を最適化することが
可能である。
【０１５１】エッチング条件（１） ・エッチングガス・・・ＣＦ4＋Ｏ2 ・ガス流量 ・・・ＣＦ4 １００ｓｃｃｍ Ｏ2 ２００ｓｃｃｍ ・圧力 ・・・０．０３ｔｏｒｒ ・高周波電力 ・・・０．１Ｗ／ｃｍ2 ・冷却方法 ・・・水冷（２０℃）
【０１５２】
【発明の効果】本発明のプラズマ処理装置及び方法によ
れば、１３．５６ＭＨｚより高い放電周波数で特に３０
ＭＨｚ以上３００ＭＨｚ以下の放電周波数でのカソード
電極近傍でのプラズマ密度の均一化や膜厚分布均一化を
行うことが可能となる。特に、放電周波数を高くして処
理速度を向上させるといったランニングコストの低減や
処理コストの低減を行なうことができるのみならず成膜
やエッチング方法の検討や試作、開発の期間を短くし短
期間で装置形状、方法の最適化が可能となる。
れば、１３．５６ＭＨｚより高い放電周波数で特に３０
ＭＨｚ以上３００ＭＨｚ以下の放電周波数でのカソード
電極近傍でのプラズマ密度の均一化や膜厚分布均一化を
行うことが可能となる。特に、放電周波数を高くして処
理速度を向上させるといったランニングコストの低減や
処理コストの低減を行なうことができるのみならず成膜
やエッチング方法の検討や試作、開発の期間を短くし短
期間で装置形状、方法の最適化が可能となる。
【図１】本発明を実施したプラズマＣＶＤ装置の構成模
式図である。
式図である。
【図２】本発明を実施したプラズマＣＶＤ装置の構成模
式図である。
式図である。
【図３】本発明を実施したプラズマＣＶＤ装置の構成模
式図である。
式図である。
【図４】本発明を実施したプラズマＣＶＤ装置の構成模
式図である。
式図である。
【図５】本発明を実施したプラズマＣＶＤ装置の構成模
式図である。
式図である。
【図６】本発明を実施したプラズマＣＶＤ装置の構成模
式図である。
式図である。
【図７】本発明を実施したプラズマＣＶＤ装置の構成模
式図である。
式図である。
【図８】本発明を実施したプラズマＣＶＤ装置の構成模
式図である。
式図である。
【図９】本発明を実施したプラズマＣＶＤ装置の構成模
式図である。
式図である。
【図１０】本発明を実施したプラズマＣＶＤ装置の構成
模式図である。
模式図である。
【図１１】本発明を実施したプラズマＣＶＤ装置の構成
模式図である。
模式図である。
【図１２】被エッチング物の構成を説明するための模式
的断面図である。
的断面図である。
【図１３】カソード電極のインピーダンス特性を説明す
るためのグラフである。
るためのグラフである。
【図１４】カソード電極のインピーダンス特性を説明す
るためのグラフである。
るためのグラフである。
【図１５】カソード電極のインピーダンス特性を説明す
るためのグラフである。
るためのグラフである。
【図１６】放電周波数に対するプラズマ密度ムラを説明
するための図である。
するための図である。
【図１７】カソード近傍のプラズマ密度分布を説明する
ための図である。
ための図である。
【図１８】カソード近傍のプラズマ密度分布を説明する
ための図である。
ための図である。
【図１９】カソード近傍のプラズマ密度分布を説明する
ための図である。
ための図である。
【図２０】膜厚分布の放電周波数依存性を説明するため
の図である。
の図である。
【図２１】膜厚分布の放電周波数依存性を説明するため
の図である。
の図である。
【図２２】高周波等価回路を説明するための図である。
【図２３】従来のプラズマＣＶＤ装置の構成模式図であ
る。
る。
【図２４】本発明の比較のためのプラズマＣＶＤ装置の
構成模式図である。
構成模式図である。
１ 反応容器 ２ カソード電極 ３ 被成膜基体 ４ 回転機構 ５ 加熱ヒータ ６ アースシールド ７ 高周波電源 ８ 整合回路 ９ 真空排気手段 １０ ガス供給手段 １１ 絶縁材料 １２ 基体用絶縁材料 １３ スペーサ １４ カソード電極用のアースシールド １５ ガス噴出口 １６ 容量結合用絶縁材料 １７ カソード電極上の絶縁体カバー １８ アースシールド上の絶縁体カバー ２１ 軟磁性材カソード電極用のアースシールド ２２ 非磁性材カソード電極用のアースシールド １５１ 高周波電源 １５２ カソード電極 １５３ 被処理基体 １５４ プラズマ １５５ アースシールド
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−204925（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) C23C 16/00 - 16/56 C23F 1/00 - 4/04 H01L 21/205 H01L 21/3065 H01L 21/31 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (18)
- 【請求項１】 減圧可能な反応容器内で、放電周波数が
３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加す
るカソード電極と対向する電極との間にプラズマを発生
させ、該電極上に配置した被処理基体をプラズマ処理す
るプラズマ処理装置であって、プラズマインピーダンス
Ｚｐとカソード電極のインピーダンスＺｃが｜Ｚｃ｜／
｜Ｚｐ｜≦５、またはカソード電極を取り囲むアースシ
ールドのインピーダンスＺｓｈと該被処理基体とその基
体を保持しているホルダーのインピーダンスＺａとカソ
ード電極のインピーダンスＺｃで｜Ｚａ｜／｜Ｚｓｈ｜
≦１且つ｜Ｚｃ｜／｜Ｚｓｈ｜≦１のいずれか一方を満
たすことを特徴とするプラズマ処理装置。 - 【請求項２】 減圧可能な反応容器内で、放電周波数が
３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加す
るカソード電極と対向する電極との間にプラズマを発生
させ、電極上に配置した被処理基体をプラズマ処理する
プラズマ処理装置であって、高周波電力の印加されるカ
ソード電極周辺に設置されるアースシールドとして、プ
ラズマ発生空間に面する側に軟磁性材料を配置するとと
もに、高周波電力導入に面する側に非磁性材料を配置す
ることでアースシールドのインピーダンス｜Ｚｓｈ｜を
大きくすることを特徴とする請求項１に記載のプラズマ
処理装置。 - 【請求項３】 減圧可能な反応容器内で、放電周波数が
３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加す
るカソード電極と対向する電極との間にプラズマを発生
させ、電極上に配置した被処理基体をプラズマ処理する
プラズマ処理装置であって、高周波電力の印加されるカ
ソード電極と前記カソード電極と対向する位置に設置さ
れた被処理基体を設置する電極を有するプラズマ処理装
置のカソード電極の少なくとも一方向の寸法（Ｌ１）
と、対向する被処理基体の寸法（Ｌ２）との比（Ｌ１／
Ｌ２）が０．５〜１．１の範囲であることを特徴とする
プラズマ処理装置。 - 【請求項４】 減圧可能な反応容器内で、放電周波数が
３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加す
るカソード電極と対向する電極との間にプラズマを発生
させ、電極上に配置した被処理基体をプラズマ処理する
プラズマ処理装置であって、被処理基体またはその基体
を保持しているホルダー以外であってカソード近傍に設
置され且つプラズマ発生空間に接するアース電極とカソ
ード電極との距離ｄ１と、前記被処理基体または前記ホ
ルダーとカソード電極の間の距離ｄ２の比（ｄ１／ｄ
２）が１以上であることを特徴とするプラズマ処理装
置。 - 【請求項５】 減圧可能な反応容器内で、放電周波数が
３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加す
るカソード電極と対向する電極との間にプラズマを発生
させ、電極上に配置した被処理基体をプラズマ処理する
プラズマ処理装置であって、カソード電極の形状が円筒
状とされ、高周波電力の印加されるカソード電極を長さ
方向に複数分割し、各カソード間に印加周波数に応じた
各カソードのインダクタンス成分を打ち消す厚みの誘電
体を設けることを特徴とするプラズマ処理装置。 - 【請求項６】 減圧可能な反応容器内で、放電周波数が
３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加す
るカソード電極と対向する電極との間にプラズマを発生
させ、電極上に配置した被処理基体をプラズマ処理する
プラズマ処理装置であって、高周波電力の印加されるカ
ソード電極と前記カソード電極と対向する位置に設置さ
れた被処理基体を設置する電極を有するプラズマ処理装
置のカソード電極の高周波印加導入部から見て最も遠い
カソード電極部に対向する部分で基体の接地電位をとる
ことを特徴とするプラズマ処理装置。 - 【請求項７】 減圧可能な反応容器内で、放電周波数が
３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加す
るカソード電極と対向する電極との間にプラズマを発生
させ、電極上に配置した被処理基体をプラズマ処理する
プラズマ処理装置であって、アースシールドと前記アー
スシールドとプラズマ発生空間の接する空間を絶縁物で
覆うことを特徴とするプラズマ処理装置。 - 【請求項８】 減圧可能な反応容器内で、放電周波数が
３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加す
るカソード電極と対向する電極との間にプラズマを発生
させ、電極上に配置した被処理基体をプラズマ処理する
プラズマ処理装置であって、高周波電力の印加されるカ
ソード電極と前記カソード電極と対向する位置に設置さ
れた被処理基体を設置する電極を有するプラズマ処理装
置のカソード電極の少なくとも一方向の寸法（Ｌ１）
と、対向する被処理基体の寸法（Ｌ２）との比（Ｌ１／
Ｌ２）を０．５〜１．１の範囲とし、且つ、前記カソー
ド電極周辺に設置されるアースシールドとして、プラズ
マ発生空間に面する側に軟磁性材料を配置するととも
に、高周波電力導入に面する側に非磁性材料を配置する
ことを特徴とするプラズマ処理装置。 - 【請求項９】 減圧可能な反応容器内で、放電周波数が
３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加す
るカソード電極と対向する電極との間にプラズマを発生
させ、電極上に配置した被処理基体をプラズマ処理する
プラズマ処理装置であって、高周波電力の印加されるカ
ソード電極と前記カソード電極と対向する位置に設置さ
れた被処理基体を設置する電極を有するプラズマ処理装
置のカソード電極の少なくとも一方向の寸法（Ｌ１）
と、対向する被処理基体の寸法（Ｌ２）との比（Ｌ１／
Ｌ２）を０．５〜１．１の範囲とし、且つ、前記カソー
ド電極周辺に設置されるアースシールドと前記アースシ
ールドとプラズマ発生空間の接する空間を絶縁物で覆
い、更に、前記被処理基体またはその基体を保持してい
るホルダーを除くカソード近傍に設置され且つプラズマ
発生空間に接するアース電極とカソードとの距離ｄ１
と、前記被処理基体と前記ホルダーとカソード間の距離
ｄ２の比（ｄ１／ｄ２）が１以上であることを特徴とす
るプラズマ処理装置。 - 【請求項１０】 減圧可能な反応容器内で、放電周波数
が３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加
するカソード電極と対向する電極との間にプラズマを発
生させ、電極上に配置した被処理基体をプラズマ処理す
るプラズマ処理方法であって、プラズマインピーダンス
Ｚｐとカソード電極のインピーダンスＺｃが｜Ｚｃ｜／
｜Ｚｐ｜≦５、または、カソード電極を取り囲むアース
シールドのインピーダンスＺｓｈと該被処理基体とその
基体を保持しているホルダーのインピーダンスＺａとカ
ソード電極のインピーダンスＺｃで、｜Ｚａ｜／｜Ｚｓ
ｈ｜≦１且つ｜Ｚｃ｜／｜Ｚｓｈ｜≦１を満たすことを
特徴とするプラズマ処理方法。 - 【請求項１１】 減圧可能な反応容器内で、放電周波数
が３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加
するカソード電極と対向する電極との間にプラズマを発
生させ、電極上に配置した被処理基体をプラズマ処理す
るプラズマ処理方法であって、高周波電力の印加される
カソード電極周辺に設置されるアースシールドとして、
プラズマ発生空間に面する側に軟磁性材料を配置すると
ともに、高周波電力導入に面する側に非磁性材料を配置
することでアースシールドのインピーダンス｜Ｚｓｈ｜
を大きくすることを特徴とする請求項１０に記載のプラ
ズマ処理方法。 - 【請求項１２】 減圧可能な反応容器内で、放電周波数
が３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加
するカソード電極と対向する電極との間にプラズマを発
生させ、電極上に配置した被処理基体をプラズマ処理す
るプラズマ処理方法であって、高周波電力の印加される
カソード電極と前記カソード電極と対向する位置に設置
された被処理基体を設置する電極を有するプラズマ処理
装置のカソード電極の少なくとも一方向の寸法（Ｌ１）
と、対向する被処理基体の寸法（Ｌ２）との比（Ｌ１／
Ｌ２）を０．５〜１．１の範囲としてプラズマ処理する
ことを特徴とするプラズマ処理方法。 - 【請求項１３】 減圧可能な反応容器内で、放電周波数
が３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加
するカソード電極と対向する電極との間にプラズマを発
生させ、電極上に配置した被処理基体をプラズマ処理す
るプラズマ処理装置であって、被処理基体またはその基
体を保持しているホルダー以外であってカソード近傍に
設置され且つプラズマ発生空間に接するアース電極とカ
ソード電極との距離ｄ１と、前記被処理基体または前記
ホルダーとカソード電極の間の距離ｄ２の比（ｄ１／ｄ
２）を１以上としてプラズマ処理することを特徴とする
プラズマ処理方法。 - 【請求項１４】 減圧可能な反応容器内で、放電周波数
が３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加
するカソード電極と対向する電極との間にプラズマを発
生させ、電極上に配置した被処理基体をプラズマ処理す
るプラズマ処理方法であって、カソード電極の形状が円
筒状とされ、高周波電力の印加されるカソード電極を長
さ方向に複数分割し、各カソード間に所望の厚さの誘電
体を設けて印加周波数に応じた各カソードのインダクタ
ンス成分を打ち消してプラズマ処理することを特徴とす
るプラズマ処理方法。 - 【請求項１５】 減圧可能な反応容器内で、放電周波数
が３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加
するカソード電極と対向する電極との間にプラズマを発
生させ、電極上に配置した被処理基体をプラズマ処理す
るプラズマ処理方法であって、高周波電力の印加される
カソード電極と前記カソード電極と対向する位置に設置
された被処理基体を設置する電極を有するプラズマ処理
装置のカソード電極の高周波印加導入部から見て最も遠
いカソード電極部に対向する部分で基体の接地電位をと
った状態でプラズマ処理することを特徴とするプラズマ
処理方法。 - 【請求項１６】 減圧可能な反応容器内で、放電周波数
が３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加
するカソード電極と対向する電極との間にプラズマを発
生させ、電極上に配置した被処理基体をプラズマ処理す
るプラズマ処理方法であって、アースシールドと前記ア
ースシールドとプラズマ発生空間の接する空間を絶縁物
で覆った状態でプラズマ処理することを特徴とするプラ
ズマ処理方法。 - 【請求項１７】 減圧可能な反応容器内で、放電周波数
が３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加
するカソード電極と対向する電極との間にプラズマを発
生させ、電極上に配置した被処理基体をプラズマ処理す
るプラズマ処理方法であって、高周波電力の印加される
カソード電極と前記カソード電極と対向する位置に設置
された被処理基体を設置する電極を有するプラズマ処理
装置のカソード電極の少なくとも一方向の寸法（Ｌ１）
と、対向する被処理基体の寸法（Ｌ２）との比（Ｌ１／
Ｌ２）を０．５〜１．１の範囲とし、且つ、前記カソー
ド電極周辺に設置されるアースシールドとして、プラズ
マ発生空間に面する側に軟磁性材料を配置するととも
に、高周波電力導入に面する側に非磁性材料を配置した
状態でプラズマ処理することを特徴とするプラズマ処理
方法。 - 【請求項１８】 減圧可能な反応容器内で、放電周波数
が３０ＭＨｚ以上３００ＭＨｚ以下の高周波電力を印加
するカソード電極と対向する電極との間にプラズマを発
生させ、電極上に配置した被処理基体をプラズマ処理す
るプラズマ処理装置であって、高周波電力の印加される
カソード電極と前記カソード電極と対向する位置に設置
された被処理基体を設置する電極を有するプラズマ処理
装置のカソード電極の少なくとも一方向の寸法（Ｌ１）
と、対向する被処理基体の寸法（Ｌ２）との比（Ｌ１／
Ｌ２）を０．５〜１．１の範囲とし、且つ、前記カソー
ド電極周辺に設置されるアースシールドと前記アースシ
ールドとプラズマ発生空間の接する空間を絶縁物で覆
い、更に、前記被処理基体またはその基体を保持してい
るホルダーを除くカソード近傍に設置され且つプラズマ
発生空間に接するアース電極とカソードとの距離ｄ１
と、前記被処理基体と前記ホルダーとカソード間の距離
ｄ２の比（ｄ１／ｄ２）が１以上であることを特徴とす
るプラズマ処理方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07403093A JP3236111B2 (ja) | 1993-03-31 | 1993-03-31 | プラズマ処理装置及び処理方法 |
| PCT/JP1994/000537 WO2004087990A1 (ja) | 1993-03-31 | 1994-03-31 | 超短波を用いたプラズマcdv法及び該プラズマcdv装置 |
| US08/343,560 US5534070A (en) | 1993-03-31 | 1994-03-31 | Plasma CVD process using a very-high-frequency and plasma CVD apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07403093A JP3236111B2 (ja) | 1993-03-31 | 1993-03-31 | プラズマ処理装置及び処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06287760A JPH06287760A (ja) | 1994-10-11 |
| JP3236111B2 true JP3236111B2 (ja) | 2001-12-10 |
Family
ID=13535344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07403093A Expired - Fee Related JP3236111B2 (ja) | 1993-03-31 | 1993-03-31 | プラズマ処理装置及び処理方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5534070A (ja) |
| JP (1) | JP3236111B2 (ja) |
| WO (1) | WO2004087990A1 (ja) |
Families Citing this family (204)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08225947A (ja) * | 1994-12-16 | 1996-09-03 | Canon Inc | プラズマ処理方法及びプラズマ処理装置 |
| JPH08232070A (ja) * | 1994-12-26 | 1996-09-10 | Canon Inc | 堆積膜形成装置及びそれに用いられる電極 |
| KR100202051B1 (ko) * | 1995-01-27 | 1999-06-15 | 오타 유다카 | 플라즈마 cvd장치 |
| JPH08253862A (ja) * | 1995-03-16 | 1996-10-01 | Toppan Printing Co Ltd | Ｃｖｄ装置 |
| JP3630831B2 (ja) * | 1995-04-03 | 2005-03-23 | キヤノン株式会社 | 堆積膜の形成方法 |
| JPH08330226A (ja) * | 1995-05-31 | 1996-12-13 | Semiconductor Energy Lab Co Ltd | 半導体の作製方法 |
| US6076481A (en) * | 1996-04-03 | 2000-06-20 | Canon Kabushiki Kaisha | Plasma processing apparatus and plasma processing method |
| JP3279919B2 (ja) * | 1996-05-14 | 2002-04-30 | 東京応化工業株式会社 | 同時放電化装置 |
| US6435130B1 (en) * | 1996-08-22 | 2002-08-20 | Canon Kabushiki Kaisha | Plasma CVD apparatus and plasma processing method |
| US6159300A (en) | 1996-12-17 | 2000-12-12 | Canon Kabushiki Kaisha | Apparatus for forming non-single-crystal semiconductor thin film, method for forming non-single-crystal semiconductor thin film, and method for producing photovoltaic device |
| JP3428865B2 (ja) * | 1997-07-09 | 2003-07-22 | キヤノン株式会社 | 堆積膜の形成装置及び堆積膜形成方法 |
| JP3745095B2 (ja) * | 1997-09-24 | 2006-02-15 | キヤノン株式会社 | 堆積膜形成装置および堆積膜形成方法 |
| JP3501668B2 (ja) | 1997-12-10 | 2004-03-02 | キヤノン株式会社 | プラズマｃｖｄ方法及びプラズマｃｖｄ装置 |
| JPH11193470A (ja) * | 1997-12-26 | 1999-07-21 | Canon Inc | 堆積膜形成装置及び堆積膜形成方法 |
| US6175104B1 (en) | 1998-09-04 | 2001-01-16 | Cem Corporation | Microwave probe applicator for physical and chemical processes |
| US7030335B2 (en) * | 2000-03-17 | 2006-04-18 | Applied Materials, Inc. | Plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression |
| US7220937B2 (en) * | 2000-03-17 | 2007-05-22 | Applied Materials, Inc. | Plasma reactor with overhead RF source power electrode with low loss, low arcing tendency and low contamination |
| US8048806B2 (en) | 2000-03-17 | 2011-11-01 | Applied Materials, Inc. | Methods to avoid unstable plasma states during a process transition |
| US6528751B1 (en) * | 2000-03-17 | 2003-03-04 | Applied Materials, Inc. | Plasma reactor with overhead RF electrode tuned to the plasma |
| US6900596B2 (en) * | 2002-07-09 | 2005-05-31 | Applied Materials, Inc. | Capacitively coupled plasma reactor with uniform radial distribution of plasma |
| US7196283B2 (en) | 2000-03-17 | 2007-03-27 | Applied Materials, Inc. | Plasma reactor overhead source power electrode with low arcing tendency, cylindrical gas outlets and shaped surface |
| US6894245B2 (en) * | 2000-03-17 | 2005-05-17 | Applied Materials, Inc. | Merie plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression |
| US8617351B2 (en) * | 2002-07-09 | 2013-12-31 | Applied Materials, Inc. | Plasma reactor with minimal D.C. coils for cusp, solenoid and mirror fields for plasma uniformity and device damage reduction |
| US7141757B2 (en) * | 2000-03-17 | 2006-11-28 | Applied Materials, Inc. | Plasma reactor with overhead RF source power electrode having a resonance that is virtually pressure independent |
| TW483037B (en) * | 2000-03-24 | 2002-04-11 | Hitachi Ltd | Semiconductor manufacturing apparatus and method of processing semiconductor wafer using plasma, and wafer voltage probe |
| JP3619119B2 (ja) | 2000-05-15 | 2005-02-09 | キヤノン株式会社 | 真空処理方法 |
| JP3670208B2 (ja) | 2000-11-08 | 2005-07-13 | アルプス電気株式会社 | プラズマ処理装置，プラズマ処理システムおよびこれらの性能確認システム，検査方法 |
| JP3670209B2 (ja) * | 2000-11-14 | 2005-07-13 | アルプス電気株式会社 | プラズマ処理装置の性能評価方法、保守方法、性能管理システム、及び性能確認システム、並びにプラズマ処理装置 |
| JP3897582B2 (ja) | 2000-12-12 | 2007-03-28 | キヤノン株式会社 | 真空処理方法、真空処理装置、半導体装置の製造方法および半導体装置 |
| JP4109861B2 (ja) | 2000-12-12 | 2008-07-02 | キヤノン株式会社 | 真空処理方法 |
| JP3868217B2 (ja) * | 2001-02-09 | 2007-01-17 | 東京応化工業株式会社 | プラズマ処理装置 |
| JP4035298B2 (ja) | 2001-07-18 | 2008-01-16 | キヤノン株式会社 | プラズマ処理方法、半導体装置の製造方法および半導体装置 |
| EP1321963B1 (en) * | 2001-12-20 | 2007-04-18 | Canon Kabushiki Kaisha | Plasma processing method and plasma processing apparatus |
| JP4151000B2 (ja) * | 2002-06-13 | 2008-09-17 | 株式会社オンワード技研 | ワークの表面処理方法と、その装置 |
| TWI283899B (en) * | 2002-07-09 | 2007-07-11 | Applied Materials Inc | Capacitively coupled plasma reactor with magnetic plasma control |
| US7795153B2 (en) * | 2003-05-16 | 2010-09-14 | Applied Materials, Inc. | Method of controlling a chamber based upon predetermined concurrent behavior of selected plasma parameters as a function of selected chamber parameters |
| US7910013B2 (en) | 2003-05-16 | 2011-03-22 | Applied Materials, Inc. | Method of controlling a chamber based upon predetermined concurrent behavior of selected plasma parameters as a function of source power, bias power and chamber pressure |
| US7452824B2 (en) * | 2003-05-16 | 2008-11-18 | Applied Materials, Inc. | Method of characterizing a chamber based upon concurrent behavior of selected plasma parameters as a function of plural chamber parameters |
| US7470626B2 (en) * | 2003-05-16 | 2008-12-30 | Applied Materials, Inc. | Method of characterizing a chamber based upon concurrent behavior of selected plasma parameters as a function of source power, bias power and chamber pressure |
| US7901952B2 (en) * | 2003-05-16 | 2011-03-08 | Applied Materials, Inc. | Plasma reactor control by translating desired values of M plasma parameters to values of N chamber parameters |
| US7247218B2 (en) * | 2003-05-16 | 2007-07-24 | Applied Materials, Inc. | Plasma density, energy and etch rate measurements at bias power input and real time feedback control of plasma source and bias power |
| JP2006236867A (ja) * | 2005-02-25 | 2006-09-07 | Ngk Insulators Ltd | プラズマ処理部材 |
| US7359177B2 (en) | 2005-05-10 | 2008-04-15 | Applied Materials, Inc. | Dual bias frequency plasma reactor with feedback control of E.S.C. voltage using wafer voltage measurement at the bias supply output |
| US8084105B2 (en) * | 2007-05-23 | 2011-12-27 | Applied Materials, Inc. | Method of depositing boron nitride and boron nitride-derived materials |
| US8337950B2 (en) * | 2007-06-19 | 2012-12-25 | Applied Materials, Inc. | Method for depositing boron-rich films for lithographic mask applications |
| US20090093100A1 (en) * | 2007-10-09 | 2009-04-09 | Li-Qun Xia | Method for forming an air gap in multilevel interconnect structure |
| CN101939466B (zh) | 2008-02-06 | 2012-07-18 | 友技科株式会社 | 等离子体cvd装置、等离子体cvd方法 |
| US8148269B2 (en) * | 2008-04-04 | 2012-04-03 | Applied Materials, Inc. | Boron nitride and boron-nitride derived materials deposition method |
| US7910491B2 (en) * | 2008-10-16 | 2011-03-22 | Applied Materials, Inc. | Gapfill improvement with low etch rate dielectric liners |
| US8563090B2 (en) * | 2008-10-16 | 2013-10-22 | Applied Materials, Inc. | Boron film interface engineering |
| US9324576B2 (en) | 2010-05-27 | 2016-04-26 | Applied Materials, Inc. | Selective etch for silicon films |
| US8741778B2 (en) | 2010-12-14 | 2014-06-03 | Applied Materials, Inc. | Uniform dry etch in two stages |
| US10283321B2 (en) | 2011-01-18 | 2019-05-07 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
| US8773018B2 (en) * | 2011-01-25 | 2014-07-08 | Paul F. Hensley | Tuning a dielectric barrier discharge cleaning system |
| US8771539B2 (en) | 2011-02-22 | 2014-07-08 | Applied Materials, Inc. | Remotely-excited fluorine and water vapor etch |
| US8999856B2 (en) | 2011-03-14 | 2015-04-07 | Applied Materials, Inc. | Methods for etch of sin films |
| US9064815B2 (en) | 2011-03-14 | 2015-06-23 | Applied Materials, Inc. | Methods for etch of metal and metal-oxide films |
| US8771536B2 (en) | 2011-08-01 | 2014-07-08 | Applied Materials, Inc. | Dry-etch for silicon-and-carbon-containing films |
| US8679982B2 (en) | 2011-08-26 | 2014-03-25 | Applied Materials, Inc. | Selective suppression of dry-etch rate of materials containing both silicon and oxygen |
| US8679983B2 (en) | 2011-09-01 | 2014-03-25 | Applied Materials, Inc. | Selective suppression of dry-etch rate of materials containing both silicon and nitrogen |
| US8927390B2 (en) | 2011-09-26 | 2015-01-06 | Applied Materials, Inc. | Intrench profile |
| US8808563B2 (en) | 2011-10-07 | 2014-08-19 | Applied Materials, Inc. | Selective etch of silicon by way of metastable hydrogen termination |
| WO2013070436A1 (en) | 2011-11-08 | 2013-05-16 | Applied Materials, Inc. | Methods of reducing substrate dislocation during gapfill processing |
| CN102693893B (zh) * | 2012-04-28 | 2015-01-14 | 北京工业大学 | 一种利用调频的方式改善高频放电等离子体均匀性的方法 |
| US9267739B2 (en) | 2012-07-18 | 2016-02-23 | Applied Materials, Inc. | Pedestal with multi-zone temperature control and multiple purge capabilities |
| US9373517B2 (en) | 2012-08-02 | 2016-06-21 | Applied Materials, Inc. | Semiconductor processing with DC assisted RF power for improved control |
| US9034770B2 (en) | 2012-09-17 | 2015-05-19 | Applied Materials, Inc. | Differential silicon oxide etch |
| US9023734B2 (en) | 2012-09-18 | 2015-05-05 | Applied Materials, Inc. | Radical-component oxide etch |
| US9390937B2 (en) | 2012-09-20 | 2016-07-12 | Applied Materials, Inc. | Silicon-carbon-nitride selective etch |
| US9132436B2 (en) | 2012-09-21 | 2015-09-15 | Applied Materials, Inc. | Chemical control features in wafer process equipment |
| US8765574B2 (en) | 2012-11-09 | 2014-07-01 | Applied Materials, Inc. | Dry etch process |
| US8969212B2 (en) | 2012-11-20 | 2015-03-03 | Applied Materials, Inc. | Dry-etch selectivity |
| US9064816B2 (en) | 2012-11-30 | 2015-06-23 | Applied Materials, Inc. | Dry-etch for selective oxidation removal |
| US8980763B2 (en) | 2012-11-30 | 2015-03-17 | Applied Materials, Inc. | Dry-etch for selective tungsten removal |
| US9111877B2 (en) | 2012-12-18 | 2015-08-18 | Applied Materials, Inc. | Non-local plasma oxide etch |
| US8921234B2 (en) | 2012-12-21 | 2014-12-30 | Applied Materials, Inc. | Selective titanium nitride etching |
| US9018108B2 (en) | 2013-01-25 | 2015-04-28 | Applied Materials, Inc. | Low shrinkage dielectric films |
| US10256079B2 (en) | 2013-02-08 | 2019-04-09 | Applied Materials, Inc. | Semiconductor processing systems having multiple plasma configurations |
| US9362130B2 (en) | 2013-03-01 | 2016-06-07 | Applied Materials, Inc. | Enhanced etching processes using remote plasma sources |
| US9040422B2 (en) | 2013-03-05 | 2015-05-26 | Applied Materials, Inc. | Selective titanium nitride removal |
| US8801952B1 (en) | 2013-03-07 | 2014-08-12 | Applied Materials, Inc. | Conformal oxide dry etch |
| US10170282B2 (en) | 2013-03-08 | 2019-01-01 | Applied Materials, Inc. | Insulated semiconductor faceplate designs |
| US20140271097A1 (en) | 2013-03-15 | 2014-09-18 | Applied Materials, Inc. | Processing systems and methods for halide scavenging |
| US8895449B1 (en) | 2013-05-16 | 2014-11-25 | Applied Materials, Inc. | Delicate dry clean |
| US9114438B2 (en) | 2013-05-21 | 2015-08-25 | Applied Materials, Inc. | Copper residue chamber clean |
| US9493879B2 (en) | 2013-07-12 | 2016-11-15 | Applied Materials, Inc. | Selective sputtering for pattern transfer |
| US9773648B2 (en) | 2013-08-30 | 2017-09-26 | Applied Materials, Inc. | Dual discharge modes operation for remote plasma |
| US8956980B1 (en) | 2013-09-16 | 2015-02-17 | Applied Materials, Inc. | Selective etch of silicon nitride |
| US8951429B1 (en) | 2013-10-29 | 2015-02-10 | Applied Materials, Inc. | Tungsten oxide processing |
| US9236265B2 (en) | 2013-11-04 | 2016-01-12 | Applied Materials, Inc. | Silicon germanium processing |
| US9576809B2 (en) | 2013-11-04 | 2017-02-21 | Applied Materials, Inc. | Etch suppression with germanium |
| US9520303B2 (en) | 2013-11-12 | 2016-12-13 | Applied Materials, Inc. | Aluminum selective etch |
| US9245762B2 (en) | 2013-12-02 | 2016-01-26 | Applied Materials, Inc. | Procedure for etch rate consistency |
| US9117855B2 (en) | 2013-12-04 | 2015-08-25 | Applied Materials, Inc. | Polarity control for remote plasma |
| US9263278B2 (en) | 2013-12-17 | 2016-02-16 | Applied Materials, Inc. | Dopant etch selectivity control |
| US9287095B2 (en) | 2013-12-17 | 2016-03-15 | Applied Materials, Inc. | Semiconductor system assemblies and methods of operation |
| US9190293B2 (en) | 2013-12-18 | 2015-11-17 | Applied Materials, Inc. | Even tungsten etch for high aspect ratio trenches |
| US9287134B2 (en) | 2014-01-17 | 2016-03-15 | Applied Materials, Inc. | Titanium oxide etch |
| US9396989B2 (en) | 2014-01-27 | 2016-07-19 | Applied Materials, Inc. | Air gaps between copper lines |
| US9293568B2 (en) | 2014-01-27 | 2016-03-22 | Applied Materials, Inc. | Method of fin patterning |
| US9385028B2 (en) | 2014-02-03 | 2016-07-05 | Applied Materials, Inc. | Air gap process |
| US9499898B2 (en) | 2014-03-03 | 2016-11-22 | Applied Materials, Inc. | Layered thin film heater and method of fabrication |
| US9299575B2 (en) | 2014-03-17 | 2016-03-29 | Applied Materials, Inc. | Gas-phase tungsten etch |
| US9299537B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
| US9299538B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
| US9136273B1 (en) | 2014-03-21 | 2015-09-15 | Applied Materials, Inc. | Flash gate air gap |
| US9903020B2 (en) | 2014-03-31 | 2018-02-27 | Applied Materials, Inc. | Generation of compact alumina passivation layers on aluminum plasma equipment components |
| US9269590B2 (en) | 2014-04-07 | 2016-02-23 | Applied Materials, Inc. | Spacer formation |
| US9309598B2 (en) | 2014-05-28 | 2016-04-12 | Applied Materials, Inc. | Oxide and metal removal |
| US9847289B2 (en) | 2014-05-30 | 2017-12-19 | Applied Materials, Inc. | Protective via cap for improved interconnect performance |
| US9406523B2 (en) | 2014-06-19 | 2016-08-02 | Applied Materials, Inc. | Highly selective doped oxide removal method |
| US9378969B2 (en) | 2014-06-19 | 2016-06-28 | Applied Materials, Inc. | Low temperature gas-phase carbon removal |
| US9425058B2 (en) | 2014-07-24 | 2016-08-23 | Applied Materials, Inc. | Simplified litho-etch-litho-etch process |
| US9159606B1 (en) | 2014-07-31 | 2015-10-13 | Applied Materials, Inc. | Metal air gap |
| US9378978B2 (en) | 2014-07-31 | 2016-06-28 | Applied Materials, Inc. | Integrated oxide recess and floating gate fin trimming |
| US9496167B2 (en) | 2014-07-31 | 2016-11-15 | Applied Materials, Inc. | Integrated bit-line airgap formation and gate stack post clean |
| US9165786B1 (en) | 2014-08-05 | 2015-10-20 | Applied Materials, Inc. | Integrated oxide and nitride recess for better channel contact in 3D architectures |
| US9659753B2 (en) | 2014-08-07 | 2017-05-23 | Applied Materials, Inc. | Grooved insulator to reduce leakage current |
| US9553102B2 (en) | 2014-08-19 | 2017-01-24 | Applied Materials, Inc. | Tungsten separation |
| US9355856B2 (en) | 2014-09-12 | 2016-05-31 | Applied Materials, Inc. | V trench dry etch |
| US9355862B2 (en) | 2014-09-24 | 2016-05-31 | Applied Materials, Inc. | Fluorine-based hardmask removal |
| US9368364B2 (en) | 2014-09-24 | 2016-06-14 | Applied Materials, Inc. | Silicon etch process with tunable selectivity to SiO2 and other materials |
| US9613822B2 (en) | 2014-09-25 | 2017-04-04 | Applied Materials, Inc. | Oxide etch selectivity enhancement |
| US9355922B2 (en) | 2014-10-14 | 2016-05-31 | Applied Materials, Inc. | Systems and methods for internal surface conditioning in plasma processing equipment |
| US9966240B2 (en) | 2014-10-14 | 2018-05-08 | Applied Materials, Inc. | Systems and methods for internal surface conditioning assessment in plasma processing equipment |
| US11637002B2 (en) | 2014-11-26 | 2023-04-25 | Applied Materials, Inc. | Methods and systems to enhance process uniformity |
| US9299583B1 (en) | 2014-12-05 | 2016-03-29 | Applied Materials, Inc. | Aluminum oxide selective etch |
| US10573496B2 (en) | 2014-12-09 | 2020-02-25 | Applied Materials, Inc. | Direct outlet toroidal plasma source |
| US10224210B2 (en) | 2014-12-09 | 2019-03-05 | Applied Materials, Inc. | Plasma processing system with direct outlet toroidal plasma source |
| US9502258B2 (en) | 2014-12-23 | 2016-11-22 | Applied Materials, Inc. | Anisotropic gap etch |
| US9343272B1 (en) | 2015-01-08 | 2016-05-17 | Applied Materials, Inc. | Self-aligned process |
| US11257693B2 (en) | 2015-01-09 | 2022-02-22 | Applied Materials, Inc. | Methods and systems to improve pedestal temperature control |
| US9373522B1 (en) | 2015-01-22 | 2016-06-21 | Applied Mateials, Inc. | Titanium nitride removal |
| US9449846B2 (en) | 2015-01-28 | 2016-09-20 | Applied Materials, Inc. | Vertical gate separation |
| US20160225652A1 (en) | 2015-02-03 | 2016-08-04 | Applied Materials, Inc. | Low temperature chuck for plasma processing systems |
| US9728437B2 (en) | 2015-02-03 | 2017-08-08 | Applied Materials, Inc. | High temperature chuck for plasma processing systems |
| US9881805B2 (en) | 2015-03-02 | 2018-01-30 | Applied Materials, Inc. | Silicon selective removal |
| US9691645B2 (en) | 2015-08-06 | 2017-06-27 | Applied Materials, Inc. | Bolted wafer chuck thermal management systems and methods for wafer processing systems |
| US9741593B2 (en) | 2015-08-06 | 2017-08-22 | Applied Materials, Inc. | Thermal management systems and methods for wafer processing systems |
| US9349605B1 (en) | 2015-08-07 | 2016-05-24 | Applied Materials, Inc. | Oxide etch selectivity systems and methods |
| US10504700B2 (en) | 2015-08-27 | 2019-12-10 | Applied Materials, Inc. | Plasma etching systems and methods with secondary plasma injection |
| US10522371B2 (en) | 2016-05-19 | 2019-12-31 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
| US10504754B2 (en) | 2016-05-19 | 2019-12-10 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
| US9865484B1 (en) | 2016-06-29 | 2018-01-09 | Applied Materials, Inc. | Selective etch using material modification and RF pulsing |
| US10629473B2 (en) | 2016-09-09 | 2020-04-21 | Applied Materials, Inc. | Footing removal for nitride spacer |
| US10062575B2 (en) | 2016-09-09 | 2018-08-28 | Applied Materials, Inc. | Poly directional etch by oxidation |
| US10062585B2 (en) | 2016-10-04 | 2018-08-28 | Applied Materials, Inc. | Oxygen compatible plasma source |
| US10546729B2 (en) | 2016-10-04 | 2020-01-28 | Applied Materials, Inc. | Dual-channel showerhead with improved profile |
| US9721789B1 (en) | 2016-10-04 | 2017-08-01 | Applied Materials, Inc. | Saving ion-damaged spacers |
| US9934942B1 (en) | 2016-10-04 | 2018-04-03 | Applied Materials, Inc. | Chamber with flow-through source |
| US10062579B2 (en) | 2016-10-07 | 2018-08-28 | Applied Materials, Inc. | Selective SiN lateral recess |
| US9947549B1 (en) | 2016-10-10 | 2018-04-17 | Applied Materials, Inc. | Cobalt-containing material removal |
| US9768034B1 (en) | 2016-11-11 | 2017-09-19 | Applied Materials, Inc. | Removal methods for high aspect ratio structures |
| US10163696B2 (en) | 2016-11-11 | 2018-12-25 | Applied Materials, Inc. | Selective cobalt removal for bottom up gapfill |
| US10026621B2 (en) | 2016-11-14 | 2018-07-17 | Applied Materials, Inc. | SiN spacer profile patterning |
| US10242908B2 (en) | 2016-11-14 | 2019-03-26 | Applied Materials, Inc. | Airgap formation with damage-free copper |
| US10566206B2 (en) | 2016-12-27 | 2020-02-18 | Applied Materials, Inc. | Systems and methods for anisotropic material breakthrough |
| US10431429B2 (en) | 2017-02-03 | 2019-10-01 | Applied Materials, Inc. | Systems and methods for radial and azimuthal control of plasma uniformity |
| US10403507B2 (en) | 2017-02-03 | 2019-09-03 | Applied Materials, Inc. | Shaped etch profile with oxidation |
| US10043684B1 (en) | 2017-02-06 | 2018-08-07 | Applied Materials, Inc. | Self-limiting atomic thermal etching systems and methods |
| US10319739B2 (en) | 2017-02-08 | 2019-06-11 | Applied Materials, Inc. | Accommodating imperfectly aligned memory holes |
| US10943834B2 (en) | 2017-03-13 | 2021-03-09 | Applied Materials, Inc. | Replacement contact process |
| US10319649B2 (en) | 2017-04-11 | 2019-06-11 | Applied Materials, Inc. | Optical emission spectroscopy (OES) for remote plasma monitoring |
| US11276559B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Semiconductor processing chamber for multiple precursor flow |
| US11276590B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Multi-zone semiconductor substrate supports |
| US10049891B1 (en) | 2017-05-31 | 2018-08-14 | Applied Materials, Inc. | Selective in situ cobalt residue removal |
| US10497579B2 (en) | 2017-05-31 | 2019-12-03 | Applied Materials, Inc. | Water-free etching methods |
| US10920320B2 (en) | 2017-06-16 | 2021-02-16 | Applied Materials, Inc. | Plasma health determination in semiconductor substrate processing reactors |
| US10541246B2 (en) | 2017-06-26 | 2020-01-21 | Applied Materials, Inc. | 3D flash memory cells which discourage cross-cell electrical tunneling |
| US10727080B2 (en) | 2017-07-07 | 2020-07-28 | Applied Materials, Inc. | Tantalum-containing material removal |
| US10541184B2 (en) | 2017-07-11 | 2020-01-21 | Applied Materials, Inc. | Optical emission spectroscopic techniques for monitoring etching |
| US10354889B2 (en) | 2017-07-17 | 2019-07-16 | Applied Materials, Inc. | Non-halogen etching of silicon-containing materials |
| US10170336B1 (en) | 2017-08-04 | 2019-01-01 | Applied Materials, Inc. | Methods for anisotropic control of selective silicon removal |
| US10043674B1 (en) | 2017-08-04 | 2018-08-07 | Applied Materials, Inc. | Germanium etching systems and methods |
| US10297458B2 (en) | 2017-08-07 | 2019-05-21 | Applied Materials, Inc. | Process window widening using coated parts in plasma etch processes |
| US10283324B1 (en) | 2017-10-24 | 2019-05-07 | Applied Materials, Inc. | Oxygen treatment for nitride etching |
| US10128086B1 (en) | 2017-10-24 | 2018-11-13 | Applied Materials, Inc. | Silicon pretreatment for nitride removal |
| US10256112B1 (en) | 2017-12-08 | 2019-04-09 | Applied Materials, Inc. | Selective tungsten removal |
| US10903054B2 (en) | 2017-12-19 | 2021-01-26 | Applied Materials, Inc. | Multi-zone gas distribution systems and methods |
| US11328909B2 (en) | 2017-12-22 | 2022-05-10 | Applied Materials, Inc. | Chamber conditioning and removal processes |
| US10854426B2 (en) | 2018-01-08 | 2020-12-01 | Applied Materials, Inc. | Metal recess for semiconductor structures |
| US10964512B2 (en) | 2018-02-15 | 2021-03-30 | Applied Materials, Inc. | Semiconductor processing chamber multistage mixing apparatus and methods |
| US10679870B2 (en) | 2018-02-15 | 2020-06-09 | Applied Materials, Inc. | Semiconductor processing chamber multistage mixing apparatus |
| TWI716818B (zh) | 2018-02-28 | 2021-01-21 | 美商應用材料股份有限公司 | 形成氣隙的系統及方法 |
| US10593560B2 (en) | 2018-03-01 | 2020-03-17 | Applied Materials, Inc. | Magnetic induction plasma source for semiconductor processes and equipment |
| US10319600B1 (en) | 2018-03-12 | 2019-06-11 | Applied Materials, Inc. | Thermal silicon etch |
| US10497573B2 (en) | 2018-03-13 | 2019-12-03 | Applied Materials, Inc. | Selective atomic layer etching of semiconductor materials |
| US10573527B2 (en) | 2018-04-06 | 2020-02-25 | Applied Materials, Inc. | Gas-phase selective etching systems and methods |
| US10490406B2 (en) | 2018-04-10 | 2019-11-26 | Appled Materials, Inc. | Systems and methods for material breakthrough |
| US10699879B2 (en) | 2018-04-17 | 2020-06-30 | Applied Materials, Inc. | Two piece electrode assembly with gap for plasma control |
| US10886137B2 (en) | 2018-04-30 | 2021-01-05 | Applied Materials, Inc. | Selective nitride removal |
| US10755941B2 (en) | 2018-07-06 | 2020-08-25 | Applied Materials, Inc. | Self-limiting selective etching systems and methods |
| US10872778B2 (en) | 2018-07-06 | 2020-12-22 | Applied Materials, Inc. | Systems and methods utilizing solid-phase etchants |
| US10672642B2 (en) | 2018-07-24 | 2020-06-02 | Applied Materials, Inc. | Systems and methods for pedestal configuration |
| US11049755B2 (en) | 2018-09-14 | 2021-06-29 | Applied Materials, Inc. | Semiconductor substrate supports with embedded RF shield |
| US10892198B2 (en) | 2018-09-14 | 2021-01-12 | Applied Materials, Inc. | Systems and methods for improved performance in semiconductor processing |
| US11062887B2 (en) | 2018-09-17 | 2021-07-13 | Applied Materials, Inc. | High temperature RF heater pedestals |
| US11417534B2 (en) | 2018-09-21 | 2022-08-16 | Applied Materials, Inc. | Selective material removal |
| US11682560B2 (en) | 2018-10-11 | 2023-06-20 | Applied Materials, Inc. | Systems and methods for hafnium-containing film removal |
| US11121002B2 (en) | 2018-10-24 | 2021-09-14 | Applied Materials, Inc. | Systems and methods for etching metals and metal derivatives |
| US11437242B2 (en) | 2018-11-27 | 2022-09-06 | Applied Materials, Inc. | Selective removal of silicon-containing materials |
| US11721527B2 (en) | 2019-01-07 | 2023-08-08 | Applied Materials, Inc. | Processing chamber mixing systems |
| US10920319B2 (en) | 2019-01-11 | 2021-02-16 | Applied Materials, Inc. | Ceramic showerheads with conductive electrodes |
| CN113308940A (zh) * | 2021-05-17 | 2021-08-27 | 佛山南海力豪包装有限公司 | 一种等离子体高阻隔纸及其制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010618A (ja) * | 1983-06-30 | 1985-01-19 | Canon Inc | プラズマｃｖｄ装置 |
| ATE45392T1 (de) * | 1984-02-14 | 1989-08-15 | Energy Conversion Devices Inc | Verfahren und vorrichtung zur herstellung elektrophotographischer geraete. |
| JP2582553B2 (ja) * | 1986-07-04 | 1997-02-19 | キヤノン株式会社 | プラズマｃｖｄ法による機能性堆積膜形成装置 |
| JPH0387372A (ja) * | 1988-07-22 | 1991-04-12 | Canon Inc | 堆積膜形成方法 |
| US5016565A (en) * | 1988-09-01 | 1991-05-21 | Canon Kabushiki Kaisha | Microwave plasma chemical vapor deposition apparatus for forming functional deposited film with means for stabilizing plasma discharge |
| US5129359A (en) * | 1988-11-15 | 1992-07-14 | Canon Kabushiki Kaisha | Microwave plasma CVD apparatus for the formation of functional deposited film with discharge space provided with gas feed device capable of applying bias voltage between the gas feed device and substrate |
| JP2787148B2 (ja) * | 1988-11-15 | 1998-08-13 | キヤノン株式会社 | マイクロ波プラズマｃｖｄ法による堆積膜形成方法及び堆積膜形成装置 |
| JPH0364466A (ja) * | 1989-07-31 | 1991-03-19 | Kyocera Corp | アモルファスシリコン系半導体膜の製法 |
| JP2841243B2 (ja) * | 1990-11-19 | 1998-12-24 | キヤノン株式会社 | マイクロ波プラズマｃｖｄ法による堆積膜形成装置 |
-
1993
- 1993-03-31 JP JP07403093A patent/JP3236111B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-31 WO PCT/JP1994/000537 patent/WO2004087990A1/ja active Application Filing
- 1994-03-31 US US08/343,560 patent/US5534070A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004087990A1 (ja) | 2004-10-14 |
| JPH06287760A (ja) | 1994-10-11 |
| US5534070A (en) | 1996-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3236111B2 (ja) | プラズマ処理装置及び処理方法 | |
| EP0809274B1 (en) | Apparatus and method for manufacturing an electronic device | |
| US6065425A (en) | Plasma process apparatus and plasma process method | |
| JP3437376B2 (ja) | プラズマ処理装置及び処理方法 | |
| JP3501668B2 (ja) | プラズマｃｖｄ方法及びプラズマｃｖｄ装置 | |
| US5970907A (en) | Plasma processing apparatus | |
| JP2002025919A (ja) | 容量結合型プラズマ装置および電子デバイスの製造方法 | |
| US5558719A (en) | Plasma processing apparatus | |
| US5718769A (en) | Plasma processing apparatus | |
| JPH0633246A (ja) | 堆積膜形成方法および堆積膜形成装置 | |
| JP2798225B2 (ja) | 高周波プラズマｃｖｄ装置 | |
| JP3337813B2 (ja) | 超短波を用いたプラズマｃｖｄ法及び該プラズマｃｖｄ装置 | |
| JP3202083B2 (ja) | 堆積膜形成方法および堆積膜形成装置 | |
| JPH0556648B2 (ja) | ||
| JPH09256160A (ja) | プラズマｃｖｄ装置およびプラズマｃｖｄによる堆積膜形成方法 | |
| JP3793034B2 (ja) | プラズマｃｖｄ装置 | |
| JP2001335944A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JP2994658B2 (ja) | マイクロ波ｃｖｄ法による堆積膜形成装置及び堆積膜形成方法 | |
| JPH03146673A (ja) | 薄膜堆積法及び薄膜堆積装置 | |
| JP2002134415A (ja) | 高周波プラズマ発生装置及び方法 | |
| JPH08339963A (ja) | プラズマ処理装置および処理方法 | |
| JPH11131244A (ja) | プラズマ発生用高周波電極と、該電極により構成されたプラズマｃｖｄ装置及びプラズマｃｖｄ法 | |
| JP2776087B2 (ja) | 電子写真感光体製造装置 | |
| JPH01222058A (ja) | 薄膜形成方法および感光体 | |
| JPH07245269A (ja) | プラズマ処理装置及び処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010828 |
|
| LAPS | Cancellation because of no payment of annual fees |