[go: up one dir, main page]

KR100303134B1 - 액정표시소자및그제조방법. - Google Patents

액정표시소자및그제조방법. Download PDF

Info

Publication number
KR100303134B1
KR100303134B1 KR1019950011261A KR19950011261A KR100303134B1 KR 100303134 B1 KR100303134 B1 KR 100303134B1 KR 1019950011261 A KR1019950011261 A KR 1019950011261A KR 19950011261 A KR19950011261 A KR 19950011261A KR 100303134 B1 KR100303134 B1 KR 100303134B1
Authority
KR
South Korea
Prior art keywords
capacitor
electrode
film
gate
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950011261A
Other languages
English (en)
Other versions
KR960042172A (ko
Inventor
신우섭
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019950011261A priority Critical patent/KR100303134B1/ko
Priority to US08/519,250 priority patent/US5737049A/en
Priority to US08/519,252 priority patent/US5757453A/en
Priority to DE19610283A priority patent/DE19610283B4/de
Priority to FR9604066A priority patent/FR2734082B1/fr
Priority to GB9609617A priority patent/GB2300748B/en
Publication of KR960042172A publication Critical patent/KR960042172A/ko
Application granted granted Critical
Publication of KR100303134B1 publication Critical patent/KR100303134B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에서는 화소전극(캐패시터용 화소전극)과 캐패시터전극의 간격을 작게 하여 캐패시터 용량을 크게 하려는 것이다.
본 발명의 액정표시소자는 복수의 게이트 배선 및 데이타 배선이 매트릭스 형태로 되어 있고, 상기 각 배선의 교차점에 게이트,소오스,드레인 전극으로 된 복수의 트랜지스터와, 상기 각 트랜지스터의 드레인 전극에 연결되어 있는 복수의 화소전극과, 상기 화소전극에 형성되어 있는 캐패시터로 구성된 액정표시소자에 있어서,
상기 캐패시터가 캐패시터 전극과 게이트 절연막과 반도체막과 보호막으로 이루어진다.
또는 상기 캐패시터가 캐패시터 전극과 게이트 절연막과 금속막과 보호막으로 이루어진다.
상기 캐패시터의 반도체막은 상기 트랜지스터의 반도체 영역과 동일 물질을 사용하고, 캐패시터의 금속막은 상기 트랜지스터의 소오스,드레인 전극과 동일 물질을 사용한다.

Description

액정표시소자 및 그 제조방법
본 발명은 액정표시소자 및 그 제조방법에 관한 것이다. 특히 투명 전극이 보호막층 위로 올라가는 박막 트랜지스터 구조에 있어서 정전용량을 증가시키기고 식각공정의 정확을 기할 수 있도록 한 액정표시소자 및 그 제조방법에 관한 것이다.
TFT LCD(Thin Film Transistor Liquid Crystal Display) 박막트랜지스터를 이용하는 액정 표시장치는 다수의 화소셀들이 매트릭스 상으로 배열되어서 각 셀의소오스/드레인을 연결한 신호선과 각 셀의 게이트를 연결한 주사선에 의하여 선택되는 하나의 화소셀에 신호 전압을 가하여 소망하는 표시를 할 수 있게 만든 것이다.
이러한 액정표시소자는 액정에 신호전압을 선택적으로 인가하기 위하여 박막트랜지스터를 이용한다.
이러한 박막트랜지스터의 제조 방법으로는 제1도에 보인 단면도와 같이, 먼저 투명기판(1) 위에 게이트(GATE) 전극(2) 및 전하 저장용 캐패시터의 전극(3)(이 전극은 별도로 형성할 수도 있지만 실용례에서는 화소셀에 인접한 다른 셀의 게이트 전극을 이용한다)을 형성한 후, 양극산화방법으로 게이트 전극 및 캐패시터의 전극의 표면에 양극산화 절연막(4,5)을 형성한다.
그리고 전면에 화학 기상 증착법으로 게이트절연막(6), 비정질 실리콘층(7), n+실리콘층(8)을 차례대로 증착 후, 박막트랜지스터가 형성될 소자부의 n+실리콘층(8)과 비정질 실리콘층(7)만을 남기고 소자부 이외의 부분의 비정질 실리콘층(7)과 n+실리콘층(8)을 제거한다.
다음에 스퍼터링(SPUTTERING) 방법으로 전도막(도전성 막)을 형성한 후, 패터닝하면 소스(SOURCE)(9)와 드레인(DRAIN)(10)을 형성한다.
소스 및 드레인 패턴이 형성되면, 이를 마스크로 사용하여 소자부의 n+층(8)을 건식식각한 후, 화학기상증착법으로 보호막(11)을 증착하고 드레인(10)을 화소전극과 연결하기 위하여 콘택홀(12)을 형성한다. 그리고 스퍼터링방법으로 투명도전층(예로서 ITO: Indium Tin Oxide)을 형성하고 패터닝하여 투명전극(14)을 형성한다. 그래서 콘택홀(12)을 통하여 드레인(10)과 연결되는 화소전극(14)을 형성한다. 그리고 이 화소전극의 캐패시터 형성 부분인 캐패시터용 화소전극과 캐패시터 전극이 하나의 캐패시터를 형성한다.
이렇게 제작된 TFT LCD 의 동작을 간략히 설명한다. 주사선(게이트라인)에 주사신호가 가하여 지면 TFT 가 온 되어서 신호선(DATA LINE)을 따라 전달되어오는 영상신호가 채널을 통하여 화소전극(14)으로 전달되어 액정에 전압이 인가되므로서 필요한 표시를 하게 된다. 하나의 화소셀에 전달된 이러한 영상신호는 다음 주사시에 영상신호가 들어올 때까지 일정기간동안 유지해줄 수 있어야 하는데, 이 역할을 하는 것이 전압유지용 캐패시터부분이다.
영상신호가 화소전극에 전달되어 일정기간동안 전압이 유지되어야만 화면의 질이 좋아진다. 그래서 영상신호전압을 일정 기간 동안 유지시켜 줄 수 있는 일정크기 이상의 축적용량(캐패시터)이 요구된다.
이 전압유지용 캐패시터 부분의 용량은 화소전극과 하부 캐패시터의 전극사이의 중첩되는 면적에 비례하고, 두 전극사이의 유전체 두께(d2)에는 반비례하게 된다. 따라서 일정 크기 이상의 캐패시터를 만들기 위하여는 두 전극의 중첩면적과 두 전극간의 유전체 두께가 중요한 설계 요소가 된다.
위에서 예로 설명한 종래의 제조방법으로 만들어진 전압유지용 캐패시터 부분의 적층 구조를 보면, 유리기판위에 형성된 캐패시터전극(3),양극산화절연막(5), 게이트절연막(6), 보호절연막(11), 그리고 그 위에 화소전극(14)이 적층되어 있는 구조로 되어 있다.
그래서 필요한 만큼의 정전용량을 얻기위하여는 캐패시터전극(3)의 면적을 증가시켜야만 하였다. 그러나 캐패시터전극의 면적을 증가시키면 캐패시터전극은 불투명체이므로 빛을 투과시키는 면적을 감소시키는 결과를 초래하여 개구율 감소효과를 가져온다.
또한 두 전극사이의 간격을 감소시키기 위하여 보호막 층을 없애면 두께가 작아지므로 정전용량이 증가될 것이지만, 이 보호막 층을 없애기 위하여 식각하려해도 통상적으로 게이트절연막과 동일한 물질로 형성되는 보호막만을 식각하기가 지극히 어렵다. 보호막을 식각하다가 게이트절연막이 손상을 입으면 유전층의 절연이 파괴되어 캐패시터전극과 화소전극이 쇼트(SHORT)되어 불량이 발생하게 된다.
따라서 종래의 방법에서는 두 전극사이의 두께를 감소시키는 데에 한계가 있었다.
본 발명에서는 화소전극(캐패시터용 화소전극)과 캐패시터전극의 간격을 작게 하여 캐패시터 용량을 크게 하려는 것이다.
본 발명의 액정표시소자는 복수의 게이트 배선 및 데이타 배선이 매트릭스 형태로 되어 있고, 상기 각 배선의 교차점에 게이트,소오스,드레인 전극으로 된 복수의 트랜지스터와,상기 각 트랜지스터의 드레인 전극에 연결되어 있는 복수의 화소전극과, 상기 화소전극에 형성되어 있는 캐패시터로 구성된 액정 표시소자에 있어서,
상기 캐패시터가 캐패시터 전극과 게이트 절연막과 반도체막과 보호막으로 이루어진다.
상기 캐패시터의 반도체막은 상기 트랜지스터의 반도체 영역과 동일 물질을 사용한다.
또다른 예로는 상기 캐패시터가 캐패시터 전극과 게이트 절연막과 금속막과 보호막으로 이루어진다.
캐패시터의 금속막은 상기 트랜지스터의 소오스,드레인 전극과 동일 물질을 사용한다.
본 발명의 제조방법은 기판 위에 게이트 전극과 캐패시터 전극을 형성하는 공정과, 상기 게이트 전극과 캐패시터 전극 위에 양극산화막을 형성하는 공정과, 상기 게이트 전극과 캐패시터 전극의 양극산화막 위에 게이트 절연막, 비정질 실리콘층, n+ 실리콘층을 순차 적층하여 상기 게이트 절연막 위의 비정질 실리콘층과 n+ 실리콘층을 패터닝하는 공정과, 상기 게이트 전극 위의 n+ 실리콘층 위에 소오스, 드레인 전극을 형성하여 패터닝하는 공정과, 상기 소오스, 드레인 전극을 마스크로 상기 각각의 전극 위의 n+층을 식각하는 공정과, 상기 각각의 전극 위에 보호막을 증착 후 콘택홀과 캐패시터 부분의 보호막을 식각하는 공정을 포함하여 이루어진다.
또 다른 예의 방법으로는 기판 위에 게이트 전극과 캐패시터 전극을 형성하는 공정과, 상기 각각의 전극 위에 양극산화막을 형성하는 공정과, 상기 양극산화막 위에 게이트 절연막을 형성하고, 상기 게이트 전극면 위에만 비정질 실리콘 층과 n+ 실리콘층을 형성하는 공정과, 상기 n+실리콘층 위와 상기 캐패시터 전극면 위에 소오스, 드레인 전극 및 캐패시터용 도전층을 형성하는 공정과, 상기 소오스, 드레인 전극을 마스크로 게이트 전극 위의 n+층을 식각하는 공정과, 상기 각각의 전극 위에 보호막을 증착후 게이트 전극면의 콘택홀과 캐패시터 부분의 도전층위의 보호막을 식각하는 공정을 포함하여 이루어진다.
본 발명의 액정표시소자의 화소셀은 액정에 전위를 가하기 위한 투명한 화소전극과, 이 화소전극에 신호전압을 공급하기 위한 스위칭용 트랜지스터와, 화소전극에 공급된 신호전압을 트랜지스터가 오프된 후에도 필요한 시간만큼 유지시켜주기위한 캐패시터를 포함하여 구성되는 종래의 액정표시소자에 있어서, 캐패시터는 게이트 전극과 동일한 기판 상에 형성된 캐패시터 제1전극과, 캐패시터 제1전극상에 형성된 캐패시터 유전층과, 캐패시터 유전층상에 형성된 캐패시터 제2전극과, 캐패시터 제2전극의 가장자리부분만 덮는 캐패시터 절연층과, 이 절연층이 덮지아니하는 제2전극에 화소전극이 전기적으로 연결되어서 이루어진다.
본 발명의 액정표시소자의 화소셀을 제조하는 방법은, (1) 투명기판위에 게이트 전극과 캐패시터 제1전극을 형성하고, 게이트전극과 캐패시터 제1전극 표면에 양극 산화막을 형성하는 공정; (2) 게이트절연막을 전체표면에 형성하고, 그 위에 비정질실리콘층과 n+로 도핑된 실리콘층을 형성하고, 사진 식각 공정으로 비정질실리콘층과 n+실리콘층을 패터닝하여 소자형성부분의 비정질실리콘층과 n+실리콘층, 그리고 캐패시터부분의 비정질실리콘 및 n+실리콘층을 형성하는 공정; (3) 전면에도전막을 증착한 후에 소스 및 드레인 전극의 패턴을 형성하는 공정; (4) 소스 및 드레인 패턴을 마스크로 사용하여 n+실리콘층을 건식 식각하여 소자형성부분의 n+실리콘층을 제거하는 공정; (5) 전면에 보호막을 증착후, 보호막의 소정부위를 식각하여 화소전극과 드레인 전극을 접촉시키기 위한 콘택홀과 캐패시터 형성영역에 캐패시터용 화소 전극 부위를 동시에 형성하는 공정; (6) 전면에 투명 도전층을 형성한 후 패터닝하여 콘택홀에서 드레인 전극과 연결되고 캐패시터의 제1전극 위의 비정질실리콘층과 연결되는 캐패시터용 화소전극(캐패시터 제2전극)을 형성하는 공정을 포함하여 이루어진다.
보호막의 소정부위를 식각하여 캐패시터의 제2전극 부위를 형성할 때 비정질실리콘층을 식각하여 비정질실리콘층을 사각의 링형태로 남기는데, 하부의 게이트절연막의 상층부 일부까지 식각되도록 하면 된다. 또는 비정질실리콘층이 표면 일부만 식각되고 캐패시터용 화소전극부위의 비정질실리콘층이 남아 있도록 하여도 된다.
또한 액정표시소자의 화소셀을 제조하는 방법으로는, (1) 투명기판위에 게이트 전극과 캐패시터 제1전극을 형성하고, 게이트전극과 캐패시터 제1전극 표면에 양극 산화막을 형성하는 공정; (2) 게이트절연막을 전체표면에 형성하고, 그 위에 비정질실리콘층과 n+로 도핑된 실리콘층을 형성하고, 사진 식각 공정으로 비정질실리콘층과 n+실리콘층을 패터닝하여 소자형성부분의 비정질실리콘층과 n+실리콘층을 형성하는 공정; (3) 실리콘 및 게이트절연막과 식각선택성이 큰 물질로 된 도전막을 전면에 형성한 후에 소스 및 드레인 전극의 패턴과 캐패시터의 캐패시터용 화소전극(캐패시터 제2전극)을 형성하는 공정; (4) 소스 및 드레인 패턴을 마스크로 사용하여 n+실리콘층을 건식 식각하여 소자형성부분의 n+실리콘층을 제거하는 공정; (5) 전면에 보호막을 증착후, 보호막의 소정부위를 식각하여 화소전극과 드레인 전극을 접촉시키기 위한 콘택홀과 캐패시터의 제2전극과 화소전극을 연결하기 위한 캐패시터 제2전극 콘택 부위를 동시에 형성하는 공정; (6) 전면에 투명 도전층을 형성한 후 패터닝하여 콘택홀에서 드레인 전극과 연결되고 캐패시터 제2전극 콘택 부위에서 캐패시터 제2전극과 연결되는 화소전극을 형성하는 공정을 포함하여 이루어진다.
여기서 게이트절연막은 실리콘나이트라이드로 형성하고, 실리콘 및 게이트 절연막과 식각선택성이 큰 물질로 메탈을 사용하여 도전막을 형성하고, 보호막은 실리콘나이트라이드로 형성하면 된다.
제2도는 본 발명의 제1실시예인 액정표시소자의 화소셀을 제작하는 공정을 단계별로 보인 단면도이다.
제2도의 (가)에 보인 바와 같이, 유리와 같은 투명기판(1)위에 도전층을 형성하고, 사진 식각 공정으로 주사선으로 사용될 게이트 전극(21)과 전압유지용으로 사용될 캐패시터 제1전극(20)(이 캐패시터전극은 별도로 형성할 수도 있지만, 일반적으로 화소셀에 인접한 다른 셀의 게이트 전극을 이용하므로 결국 게이트전극을 의미한다. 이하 같다)의 패턴을 만든다. 도전층의 형성은 스퍼터링 방법 또는 화학기상증착방법 등 이미 알려진 방법을 이용하면 된다.
이어서 양극산화공정을 실시하여 게이트전극표면에 양극 산화막(22)을 형성시킨다. 인접한 화소셀의 게이트전극인 캐패시터제1전극(20)표면에도 양극 산화막(23)이 형성된다.
다음에 제2도의 (나)에 도시된 바와 같이, 화학기상법(PECVD)으로 전면에 게이트 절연막(24)을 형성하고, 그 위에 비정질실리콘층과 n+로 도핑된 실리콘층을 형성하고, 사진 식각 공정으로 비정질실리콘층과 n+실리콘층을 패터닝하여 소자형성부분의 비정질실리콘층(25)과 n+실리콘층(26), 그리고 캐패시터가 형성될 캐패시터부분의 비정질실리콘(27) 및 n+실리콘층(28)을 형성한다. 이 때 게이트 절연막으로는 실리콘 나이트라이드로 형성하고, n+로 도핑된 실리콘층은 화학기상증착방법으로 도핑된 실리콘을 증착하거나 비정질실리콘층을 형성한 후 불순물을 이온주입하여 형성한다.
이렇게 한 후 제2도의 (다)에 도시된 바와 같이, 스퍼터링방법으로 도전막을 증착후에 소스(29) 및 드레인(30) 전극의 패턴을 형성한다.
이어서 제2도의 (라)와 같이, 소스(29) 및 드레인(30) 패턴을 마스크로 사용하여 n+실리콘층(26)을 건식 식각하면 소자형성부분의 n+실리콘층이 제거되는데, 이때 캐패시터 형성 부분의 n+실리콘층(28)이 모두 식각되고 비정질실리콘층(27)의 표면 일부가 식각된다. 캐패시터 형성부분에 남는 비정질실리콘층 두께가 1000Å 내외로 남게 한다.
다음에는 제2도의 (마)와 같이, 전체 표면에 보호막(31)을 화학기상법으로 증착후, 사진식각 방법으로 보호막의 소정부위를 식각하여, 화소전극과 드레인 전극을 접촉시키기 위한 콘택홀(32)을 열고, 캐패시터 형성 부분의 캐패시터 제1전극상부에 전압유지용 캐패시터용 화소전극(제2전극) 부위를 오픈한다. 이때 보호막을 형성하기 위한 물질로는 하부에 있는 비정질실리콘층과 식각 선택성이 있는 물질을 사용한다. 예로서 실리콘나이트라이드(SILICON NITRIDE)물질을 사용한다. 만일 비정질실리콘층이 없다면 게이트절연막(24)에 사용되는 물질이 보호막(31)과 동일한 물질이 되므로 보호막만을 식각하기 위한 식각정도를 예측할 수 없게 되고, 지나치게 식각이 되면 게이트전극이 드러나던가 또는 적게 식각되는 경우가 발생되는 문제가 있다. 그래서 식각정도를 파악할 수 없게 된다. 일반적으로 게이트 절연막(24)과 보호막(31)은 같은 물질을 사용하므로, 이들 두막 사이에 존재하게되는 중간층(여기서는 비정질실리콘)을 형성하는 물질을 선택할 때 이들 두 막과 식각선택성이 있는 물질을 선택한다.
이 보호막의 식각방법으로는 건식식각 방법을 이용하여 실리콘나이트라이드를 식각할 때 발생되는 질소 부산물과 하부의 비정질실리콘을 식각할 때 발생되는 부산물이 서로 다른 점을 이용하여 식각정지점을 검출하고 정확하게 식각할 수가 있다.
이 식각공정을 설명하기 위하여 제4도에 식각시간에 대한 질소 발생비율을도시하였다. 보호막을 식각하는 방법으로는 질소 검출비율이 식각 시작 시에는 일정한 비율로 검출되다가 "A" 시점에서는 보호막(31)이 모두 식각되고 하부의 비정질실리콘층이 식각되기 시작한다는 것을 알 수 있고 "B" 로 표시한 시간에서는 비정질실리콘층(27)이 모두 식각되고 비정질실리콘층 하부의 게이트 절연층(24)인 실리콘 나이트라이드가 식각되기 시작한다는 것을 알 수 있다.
본 실시예에서는 제2도의 (마)에서 보인 바와 같이, 제4도의 식각 타임 "B"에서 정지하여 비정질실리콘층을 완전히 제거하고 게이트절연층의 일부까지 식각하여 형성될 캐패시터의 정전용량증대를 개한다. 다른 실시예로는 제2도의 (사)에서 보인 바와 같이, 제4도의 식각시간 "A"에서 식각을 정지시켜서 비정질실리콘층을 그대로 두고 보호층(31)만을 식각하여 비정질실리콘층(27)을 전압유지용캐패시터의 저장용 전극으로 이용하도록 한 예이다.
보호막 층을 패터닝한 후, 제2도의 (바)에 도시한 바와 같이, 화소전극을 형성과 캐패시터의 제2전극의 형성을 위하여, 투명 도전층(ITO)을 전체표면에 형성한 후 패터닝하면 콘택홀(32)에서 화소전극(33)과 드레인 전극(30)이 접촉되어 전기적으로 연결되고 또 캐패시터용 화소전극(33-1)과 링 형태로 잔류하는 비정질실리콘층(27')과 연결되어 이 비정질실리콘층(27')과 함께 전압유지용 캐패시터의 제2전극(27',33-1) 역할을 하게 된다.
제2도의 (사)에 도시된 바와 같은 다른 실시예에서는 화소전극의 캐패시터 형성부분(33-1)과 비정질실리콘층(27)이 연결되어 역시 캐패시터의 제2전극과 화소전극이 전기적으로 연결된다.
이러한 공정 후에는 일반적인 공정으로 화소셀과 TFT LCD를 완료한다.
제3도는 이렇게 제작되는 본 발명의 화소셀의 레이아웃을 도시한 것이다.
신호선과 주사선이 서로 교차하도록 배열되고 게이트전극(21)이 주사선(40)에 연결되고 소오스(29)가 신호선(50)에 연결되며, 드레인(30)이 화소전극(33)에 연결되고, 화소전극(33)의 일부분에 캐패시터용 화소전극(33-1)이 함께 형성된다. 전압유지용 캐패시터가 60 으로 가리키는 부분에 형성된다. 캐패시터의 제2전극(27', 33-1)의 하부에는 인접한 다른 셀의 게이트전극이 지나가도록 배열되어 있다.
이상 설명한 바와 같은 본 방법에 의하여 제조된 화소셀에서는 전압유지용 캐패시터가 캐패시터제1전극(20)과 캐패시터 제2전극(27',33-1)이 게이트절연막(24) 두께이하의 두께로 서로 대향해서 위치하므로 종래 기술에 비하여 더 큰 축적용량을 가진다. 제2도 (사)의 다른 예에서도 전압유지용 캐패시터가 캐패시터전극(20)과 캐패시터용 화소전극(27)이 게이트절연막(24) 두께로 서로 대향해서 위치하므로 종래 기술에 비하여 더 큰 축적용량을 가진다.
제5도는 본 발명의 제2실시예를 설명하기 위한 전압유지용 캐패시터영역의 단면을 도시한 것으로서 제2도와 제5도를 참조하면서 제2의 실시예를 설명한다.
우선 제1의 실시예에서의 제2도의 (가)와 같이, 유리와 같은 투명기판(1) 위에 도전층을 형성하고, 사진 식각 공정으로 주사선으로 사용될 게이트 전극(21)과 전압유지용으로 사용될 캐패시터 제1전극(20)의 패틴을 만든다. 캐패시터의 제1전극 역시 인접한 화소셀의 게이트전극이 된다. 이어서 양극산화공정을 실시하여 게이트전극표면에 양극 산화막(22)을 형성시키고, 또 캐패시터 전극(20) 표면에 양극산화막(23)을 형성시킨다.
다음에는 화학기상법(PECVD)으로 게이트 절연막(24)을 형성하고, 그 위에 비정질실리콘층과 n+로 도핑된 실리콘층을 형성하고, 사진 식각 공정으로 비정질실리콘층과 n+실리콘층을 패터닝하여 소자형성부분의 비정질실리콘층(25)과 n+실리콘층(26)을 형성한다. 이때 캐패시터부분의 캐패시터전극부분에는 제5도에 도시된 바와 같이 비정질실리콘층이나 n+실리콘층을 형성하지 않는다.
이렇게 한 후 스퍼터링방법으로 도전막을 증착후에 소스(29) 및 드레인(30) 전극과 캐패시터의 형성영역에 캐패시터 제2전극인 도전층(52)의 패턴을 형성한다. 이 소스(29) 및 드레인(30) 전극과 캐패시터의 도전층(52)을 형성하기 위한 물질은 하부의 게이트 절연막 및 실리콘과 식각선택성이 큰 물질을 사용한다. 예로서 알루미늄과 같은 메탈을 스퍼터링 하여 형성할 수도 있고, ITO 와 같은 물질을 사용하여 형성할 수도 있다. 캐패시터용 도전층의 크기는 제2도의 (나)에서 비정질실리콘층(27)과 같은 면적으로 형성하면 된다.
이어서 소스(29) 및 드레인(30) 패턴을 마스크로 사용하여 소자 형성 영역의 n+실리콘층(26)을 건식 식각하여 제거하면 소자형성부분의 n+실리콘층이 제거되어 제2도의 (라) 좌측에 도시된 바와 같이 TFT 가 형성된다.
다음에는 전체 표면에 보호막(31)을 화학기상법으로 증착후, 사진식각 방법으로 보호막의 소정부위를 식각하여, 화소전극과 드레인 전극을 접촉시키기 위한 콘택홀(32)을 열고, 캐패시터의 제2전극위에 캐패시터용 화소전극부위를 오픈한다. 이때 보호막을 형성하기 위한 물질로는 하부에 있는 도전층과 식각 선택성이 있는 물질을 사용한다. 예로서 실리콘나이트라이드(SILICON NITRIDE)물질을 사용한다. 이 식각공정 역시 제4도에서 보인 식각시간에 "A" 시점에서 식각을 멈추어서 보호막인 실리콘 나이트라이드의 패터닝을 할 수 있다.
이렇게 한 후 화소전극을 형성을 위하여 투명 도전층(ITO)을 전체표면에 형성한 후, 패터닝하여 콘택홀(32)에서 화소전극(33)과 드레인 전극(30)이 접촉되어 전기적으로 연결되고, 또 화소전극(33)의 일부분인 캐패시터용 화소전극(33-1)이 캐패시터 도전층(52)과 연결된다.
이러한 공정 후에는 일반적인 공정을 실시하여 화소셀과 TFT LCD제작을 완료한다.
이렇게 제작된 본 발명의 화소셀의 레이아웃도 제3도에 도시된 바와 같이 된다.
본 발명의 방법으로 제작된 LCD 표시소자의 화소셀은 액정에 전위를 가하기 위한 투명한 화소전극(33)과, 소자부에 형성된 소스(29), 게이트전극(21), 및 화소전극에 연결된 드레인(30)을 가지고 게이트에 인가되는 전압에 따라 턴온 또는 턴오프되어 소스의 신호를 드레인에 연결하는 스위칭용 트랜지스터와, 화소전극에 공급된 신호전압을 트랜지스터가 오프된 후에도 필요한 시간만큼 유지시켜주기위하여 화소전극과 연결되어 전하를 축적하는 캐패시터를 포함하여 구성되는데, 캐패시터는 게이트 전극과 동일한 기판 상에 형성된 캐패시터 전극(20)과, 캐패시터 전극상에 형성된 게이트절연층(24)인 캐패시터 유전층과, 캐패시터 유전층상에 형성된 캐패시터의 제2전극(27',33-1,52)과, 캐패시터 유전층상에 형성된 캐패시터의 제2전극의 가장자리부분만 덮는 캐패시터 절연층(31)과, 절연층(31)이 덮지아니하는 저장용 전극에 화소전극(33)이 전기적으로 연결되어서 이루어진다.
유전층상에 형성된 제2전극은 절연층이 덮지 아니하는 유전층상에 화소전극과 동질의 물질로 직접 형성되거나, 그 주위의 캐패시터 절연층하에 화소전극물질과 다른 물질로된 도전층으로 이루어진다.
또는 유전층상에 형성된 저장용 전극은 전극 전체가 TFT를 만드는 반도체 층의 물질과 동일한 물질로 만들어 지거나, 소오스 및 드레인 전극 물질과 같은 메탈로 형성되기도 한다.
이상 설명한 바와 같은 본 방법에 의하여 제조된 화소 셀에서는 전압유지용 캐패시터가 캐패시터전극과 캐패시터용 화소전극이 게이트절연막 두께이하의 두께로 서로 대향해서 위치하므로 큰 축적용량을 가진다.
제1도는 종래의 액정표시소자 제조방법을 설명하기 위한 단면도
제2도는 본 발명의 제1실시예인 액정표시소자 제조방법을 설명하기 위한 단면도
제3도는 본 발명의 제1실시예인 액정표시소자의 레이아웃도
제4도는 건식식각시 식각정지층을 검출하는 방법을 설명하기 위한 그래프
제5도는 본 발명의 제2실시예인 액정표시소자의 제조방법을 설명하기 위한 단면도

Claims (6)

  1. 복수의 게이트 배선 및 데이타 배선이 매트릭스 형태로 되어 있고,
    상기 각 배선의 교차점에 게이트, 소오스, 드레인 전극으로 된 복수의 트랜지스터와,
    상기 각 트랜지스터의 드레인 전극에 연결되어 있는 복수의 화소 전극과,
    상기 화소전극에 형성되어 있는 캐패시터로 구성된 액정표시소자에 있어서,
    상기 캐패시터가 캐패시터 1전극과 게이트 절연막과 반도체막과 보호막으로 이루어진 것을 특징으로 하는 액정표시소자.
  2. 제 1항에 있어서,
    상기 캐패시터의 반도체막은 상기 트렌지스터의 반도체 영역과 동일 물질임을 특징로 하는 액정표시소자.
  3. 복수의 게이트 배선 및 데이타 배선이 매트릭스 형태로 되어 있고,
    상기 각 배선의 교차점에 게이트,소오스,드레인 전극으로 된 복수의 트랜지스터와,
    상기 각 트랜지스터의 드레인 전극에 연결되어 있는 화소전극과,
    상기 화소전극에 형성되어 있는 캐패시터로 구성된 액징표시소자에 있어서,
    상기 캐패시터가 캐패시터 전극과 게이트 절연막과 금속막과 보호막으로 이루어진 것을 특징으로 하는 액정표시소자.
  4. 제 3항에 있어서,
    상기 캐패시터의 금속막은 상기 트랜지스터의 소오스,드레인 전극과 동일 물질임을 특징으로 하는 액정표시소자.
  5. 기판 위에 게이트 전극과 캐패시터 전극을 형성하는 공정과,
    상기 게이트 전극과 캐패시터 전극 위에 양극산화막을 형성하는 공정과,
    상기 게이트 전극과 캐패시터 전극의 양극산화막 위에 게이트 절연막, 비정질 실리콘층, n+ 실리콘층을 순차 적층하여 상기 게이트 절연막 위의 비정질 실리콘층과 n+ 실리콘층을 패터닝하는 공정과,
    상기 게이트 전극 위의 n+ 실리콘층 위에 소오스, 드레인 전극을 형성하여 패터닝하는 공정과,
    상기 소오스, 드레인 전극을 마스크로 상기 각각의 전극 위의 n+층을 식각하는 공정과,
    상기 각각의 전극 위에 보호막을 증착 후 콘택홀과 캐패시터형성부분의 보호막을 식각하는 공정을 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  6. 기판 위에 게이트 전극과 캐패시터 전극을 형성하는 공정과,
    상기 각각의 전극 위에 양극산화막을 형성하는 공정과,
    상기 양극산화막 위에 게이트 절연막을 형성하고, 상기 게이트 전극면 위에만 비정질실리콘층과 n+ 실리콘층을 형성하는 공정과,
    상기 n+실리콘층 위와 상기 캐패시터 전극면 위애 소오스, 드레인 전극 및 캐패시터용 도전층을 형성하는 공정과,
    상기 소오스, 드레인 전극을 마스크로 게이트 전극 위의 n+층을 식각하는 공정과,
    상기 각각의 전극 위에 보호막을 증착후 게이트 전극면의 콘택홀과 캐패시터형성부분의 보호막을 식각하는 공정을 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
KR1019950011261A 1995-05-09 1995-05-09 액정표시소자및그제조방법. Expired - Fee Related KR100303134B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950011261A KR100303134B1 (ko) 1995-05-09 1995-05-09 액정표시소자및그제조방법.
US08/519,250 US5737049A (en) 1995-05-09 1995-08-25 Liquid crystal display device having storage capacitors of increased capacitance and fabrication method therefor
US08/519,252 US5757453A (en) 1995-05-09 1995-08-25 Liquid crystal display device having storage capacitors of increased capacitance and fabrication method therefor
DE19610283A DE19610283B4 (de) 1995-05-09 1996-03-15 Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung
FR9604066A FR2734082B1 (fr) 1995-05-09 1996-04-01 Procede de fabrication d'un condensateur de stockage dans un dispositif d'affichage a cristaux liquides et dispositif d'affichage a cristaux liquides
GB9609617A GB2300748B (en) 1995-05-09 1996-05-08 Liquid crystal display device having storage capacitors of increased capacitance and fabrication method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011261A KR100303134B1 (ko) 1995-05-09 1995-05-09 액정표시소자및그제조방법.

Publications (2)

Publication Number Publication Date
KR960042172A KR960042172A (ko) 1996-12-21
KR100303134B1 true KR100303134B1 (ko) 2002-11-23

Family

ID=19413954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011261A Expired - Fee Related KR100303134B1 (ko) 1995-05-09 1995-05-09 액정표시소자및그제조방법.

Country Status (5)

Country Link
US (2) US5757453A (ko)
KR (1) KR100303134B1 (ko)
DE (1) DE19610283B4 (ko)
FR (1) FR2734082B1 (ko)
GB (1) GB2300748B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101162772B1 (ko) 2005-04-06 2012-07-04 삼성모바일디스플레이주식회사 발광표시장치 및 그 제조방법

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814529A (en) * 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
KR100202230B1 (ko) * 1995-12-28 1999-06-15 구자홍 액정표시장치에서 평면배선구조를 갖는 액정표시장치의 제조방법 및 평면배선구조를 갖는 액정표시장치
US6682961B1 (en) 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
US5894136A (en) * 1996-01-15 1999-04-13 Lg Electronics Inc. Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same
KR100192447B1 (ko) * 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법
KR100516316B1 (ko) * 1996-05-15 2005-09-23 세이코 엡슨 가부시키가이샤 디바이스 제조 방법 및 전자 디바이스 제조 방법
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR100223158B1 (ko) * 1996-06-07 1999-10-15 구자홍 액티브매트릭스기판 및 그 제조방법
JPH1020331A (ja) * 1996-06-28 1998-01-23 Sharp Corp 液晶表示装置
KR100209620B1 (ko) * 1996-08-31 1999-07-15 구자홍 액정 표시 장치 및 그 제조방법
CN1173315C (zh) * 1996-09-19 2004-10-27 精工爱普生株式会社 矩阵式显示元件及其制造方法
US20020075422A1 (en) * 1996-09-19 2002-06-20 Seiko Epson Corporation Matrix type display device and manufacturing method thereof
KR100247493B1 (ko) * 1996-10-18 2000-03-15 구본준, 론 위라하디락사 액티브매트릭스기판의 구조
US6262438B1 (en) * 1996-11-04 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display circuit and method of manufacturing the same
JP3899566B2 (ja) 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
US6940566B1 (en) * 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
KR100232679B1 (ko) * 1996-11-27 1999-12-01 구본준 액정표시장치의 제조방법 및 그 구조
US6088070A (en) 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
KR100226494B1 (ko) * 1997-02-20 1999-10-15 김영환 액정표시장치 및 그 제조방법
KR100255592B1 (ko) * 1997-03-19 2000-05-01 구본준 액정 표시 장치 구조 및 그 제조 방법
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
US5999234A (en) * 1997-04-15 1999-12-07 International Business Machines Corporation Transmissive cell for ultra small pixel applications
KR100271037B1 (ko) * 1997-09-05 2000-11-01 구본준, 론 위라하디락사 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
JP3019047B2 (ja) * 1997-11-07 2000-03-13 日本電気株式会社 アクティブマトリクス型ｔｆｔ素子アレイ
US6678017B1 (en) * 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
KR100451379B1 (ko) * 1998-06-19 2005-01-13 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
CN1153180C (zh) * 1998-11-26 2004-06-09 精工爱普生株式会社 电光装置及其制造方法和电子装置
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
KR100312259B1 (ko) * 1999-02-05 2001-11-03 구본준, 론 위라하디락사 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조
TW415109B (en) * 1999-04-01 2000-12-11 Hannstar Display Corp Structure and fabrication of thin-film transistor (TFT) array
NL1015202C2 (nl) * 1999-05-20 2002-03-26 Nec Corp Actieve matrixvormige vloeiend-kristal displayinrichting.
JP2001013523A (ja) * 1999-06-30 2001-01-19 Nec Corp 液晶表示装置及びその製造方法
JP2001021919A (ja) * 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 液晶表示装置
US6403980B1 (en) 1999-11-05 2002-06-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display
KR100361467B1 (ko) * 2000-02-24 2002-11-21 엘지.필립스 엘시디 주식회사 액정표시장치의 박막트랜지스터 기판
US6407440B1 (en) * 2000-02-25 2002-06-18 Micron Technology Inc. Pixel cell with high storage capacitance for a CMOS imager
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6568978B2 (en) * 2000-03-31 2003-05-27 Sharp Kabushiki Kaisha Electrode substrate, method for producing the same, and display device including the same
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
KR100726132B1 (ko) * 2000-10-31 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
KR100469342B1 (ko) * 2001-07-11 2005-02-02 엘지.필립스 엘시디 주식회사 액정표시소자
JP2003066488A (ja) * 2001-08-30 2003-03-05 Hitachi Ltd 液晶表示装置
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
TWI270919B (en) 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7223672B2 (en) * 2002-04-24 2007-05-29 E Ink Corporation Processes for forming backplanes for electro-optic displays
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
KR100498543B1 (ko) 2002-11-07 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101034744B1 (ko) * 2004-06-25 2011-05-17 엘지디스플레이 주식회사 액정표시장치의 박막트랜지스터 구조
KR101085139B1 (ko) * 2004-12-03 2011-11-21 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
TWI287684B (en) * 2005-05-11 2007-10-01 Chunghwa Picture Tubes Ltd Thin film transistor array
US7576359B2 (en) * 2005-08-12 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
TW200730978A (en) * 2006-02-08 2007-08-16 Wintek Corp Active matrix liquid crystal display and pixel structure thereof
KR100986024B1 (ko) * 2007-12-31 2010-10-07 (주)에이디에스 투명 전극 패턴 제조 방법 및 이를 갖는 전기 광학 소자의제조 방법
JP5771365B2 (ja) * 2009-11-23 2015-08-26 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 中小型液晶表示装置
KR101056429B1 (ko) * 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 표시 장치 및 이의 제조 방법
KR101699399B1 (ko) * 2010-08-12 2017-01-25 삼성디스플레이 주식회사 가시광선 감지 트랜지스터, 표시 장치 및 그 제조 방법
US9230994B2 (en) * 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101810047B1 (ko) * 2011-07-28 2017-12-19 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
CN103943628B (zh) 2013-10-14 2017-01-11 上海天马微电子有限公司 Tft阵列基板、制造方法及其显示面板
WO2017103977A1 (ja) * 2015-12-14 2017-06-22 堺ディスプレイプロダクト株式会社 配線基板、ｔｆｔ基板、配線基板の製造方法及びｔｆｔ基板の製造方法
CN106992147B (zh) * 2017-03-31 2019-11-22 上海天马微电子有限公司 制作显示面板的方法、显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100518A (ja) * 1987-10-14 1989-04-18 Hitachi Ltd アクティブマトリクス基板の製造方法
KR940004370A (ko) * 1992-08-06 1994-03-15 이헌조 능동 액정표시소자 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173650A (ja) * 1987-12-26 1989-07-10 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタの製造方法
US5231039A (en) * 1988-02-25 1993-07-27 Sharp Kabushiki Kaisha Method of fabricating a liquid crystal display device
JPH0814669B2 (ja) * 1988-04-20 1996-02-14 シャープ株式会社 マトリクス型表示装置
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
JPH02250038A (ja) * 1989-03-23 1990-10-05 Seiko Instr Inc 薄膜トランジスタアレイ
JP2807496B2 (ja) * 1989-08-11 1998-10-08 シャープ株式会社 アクティブマトリクス基板
JP2940689B2 (ja) * 1990-03-23 1999-08-25 三洋電機株式会社 アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法
US5151806A (en) * 1990-04-27 1992-09-29 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display apparatus having a series combination of the storage capacitors
FR2662290B1 (fr) * 1990-05-15 1992-07-24 France Telecom Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede.
JPH06194687A (ja) * 1992-10-30 1994-07-15 Nec Corp 透過型アクティブマトリクス型液晶素子
US5285302A (en) * 1992-03-30 1994-02-08 Industrial Technology Research Institute TFT matrix liquid crystal display with compensation capacitance plus TFT stray capacitance constant irrespective of mask misalignment during patterning
US5396083A (en) * 1992-06-30 1995-03-07 Goldstar Co., Ltd. Thin film transistor and method of making the same
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP3239504B2 (ja) * 1993-01-13 2001-12-17 富士通株式会社 薄膜トランジスタマトリクスの製造方法
GB2279798B (en) * 1993-01-19 1996-11-06 Hughes Aircraft Co Active matrix liquid crystal display
US5537234A (en) * 1993-01-19 1996-07-16 Hughes Aircraft Company Relective liquid crystal display including driver devices integrally formed in monocrystalline semiconductor layer and method of fabricating the display
JP3252299B2 (ja) * 1993-02-02 2002-02-04 富士通株式会社 薄膜トランジスタマトリクスおよびその製造方法
JPH06337436A (ja) * 1993-05-27 1994-12-06 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JPH0756193A (ja) * 1993-08-20 1995-03-03 Fujitsu Ltd 薄膜トランジスタマトリクス基板の製造方法
DE4339721C1 (de) * 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
KR0139346B1 (ko) * 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100518A (ja) * 1987-10-14 1989-04-18 Hitachi Ltd アクティブマトリクス基板の製造方法
KR940004370A (ko) * 1992-08-06 1994-03-15 이헌조 능동 액정표시소자 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101162772B1 (ko) 2005-04-06 2012-07-04 삼성모바일디스플레이주식회사 발광표시장치 및 그 제조방법

Also Published As

Publication number Publication date
FR2734082A1 (fr) 1996-11-15
DE19610283B4 (de) 2006-11-23
GB2300748A (en) 1996-11-13
DE19610283A1 (de) 1996-11-14
US5737049A (en) 1998-04-07
KR960042172A (ko) 1996-12-21
GB2300748B (en) 1999-02-10
FR2734082B1 (fr) 2001-11-09
GB9609617D0 (en) 1996-07-10
US5757453A (en) 1998-05-26

Similar Documents

Publication Publication Date Title
KR100303134B1 (ko) 액정표시소자및그제조방법.
KR100223153B1 (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
US7863120B2 (en) Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
US6078365A (en) Active matrix liquid crystal panel having an active layer and an intervening layer formed of a common semiconductor film
KR100583979B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100480333B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US20030169382A1 (en) Semipermeable liquid crystal display device and manufacturing method thereof
US7586551B2 (en) Array substrate of liquid crystal display device and manufacturing method thereof
KR19980087264A (ko) 티에프티 어레이 기판과 그것의 제조방법 및 그것을 이용한 액정표시장치의 제조방법
US20040125248A1 (en) Liquid crystal display and fabrication method thereof
US4990460A (en) Fabrication method for thin film field effect transistor array suitable for liquid crystal display
US6876404B2 (en) Liquid crystal display device and fabricating method thereof
JPH1048664A (ja) 液晶表示装置及びその製造方法
KR20040031370A (ko) 액정표시패널 및 그 제조방법
JPH10111518A (ja) アクティブマトリクス基板およびその製造方法
KR100359794B1 (ko) 액정표시소자의리페어구조및이의형성방법
JP4427842B2 (ja) 半導体装置及び表示装置
KR100333270B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
US6462793B1 (en) Liquid crystal display device and method of fabricating the same
JP3537938B2 (ja) アクティブマトリクス表示装置の作製方法
KR100200349B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법
KR100668251B1 (ko) 기판의 내장홈 형성방법
JP2005141255A (ja) 液晶表示装置及びその製造方法
KR20000061175A (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950509

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980803

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19950509

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19990903

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000721

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20010228

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20000721

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20010319

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20010228

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20010809

Appeal identifier: 2001101000702

Request date: 20010319

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20010319

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20010319

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20000920

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20010629

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20010507

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010709

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010710

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040629

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050627

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060629

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070629

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080701

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090622

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20100621

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20110615

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20110615

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20130609