KR100292768B1 - 액티브매트릭스형액정표시장치및그구동방법 - Google Patents

Abstract

액정화소에 기입된 화상신호의 전압시프트를 억제한다.

액티브매트릭스형 액정표시장치는 매트릭스형으로 배열된 액정화소와 개개의 액정화소를 구동하기 위한 화소트랜지스터로 이루어진다. 선택기간중 게이트펄스 GP 를 화소트랜지스터의 게이트전극에 인가하여 화상신호 Vsig 를 각 액정화소에 기입한다. 이어서, 비선택기간중 게이트펄스 GP 의 인가를 정지하여 기입된 화상신호 Vsig 를 유지한다. 선택기간에서 비선택기간으로 이행할 때 게이트펄스 GP 를 평활하게 하강시킴으로써, 기입된 화상신호 Vsig 의 전압시프트 ΔV 를 억제한다. 이 대신에, 선택기간에서 비선택기간으로 이행하기 직전 일단 게이트펄스 GP 의 전압레벨 Vgate1 을 Vgate2 까지 낮춘 후 하강시킴으로써, 기입된 화상신호 Vsig 의 전압시프트 ΔV 를 억제하도록 해도 된다.

Description

액티브매트릭스형 액정표시장치 및 그 구동방법

제1도는 본 발명에 관한 액티브매트릭스형 액정표시장치의 구동방법을 도시한 모식도.

제2도는 본 발명에 관한 구동방법을 실시하기 위한 구성예를 도시한 회로도.

제3도는 본 발명에 관한 구동방법을 실시하기 위한 다른 구성예를 도시한 회로도.

제4도는 제3도에 도시한 회로의 동작을 설명하기 위한 타이밍차트.

제5도는 종래의 액티브매트릭스형 액정표시장치의 구조를 도시한 등가회로도.

제6도는 종래의 액티브매트릭스형 액정표시장치의 구동방법의 과제를 설명하기 위한 모식도.

〈도면의 주요부분에 대한 부호의 설명〉

(1) : 수직주사회로 (2) : 수평주사회로

(3) : 시프트레지스터 (4) : D 형 플립플롭

(11) : 인버터 (12) : N 채널형 트랜지스터

(13) : P 채널형 트랜지스터 (14) : 스위칭트랜지스터

본 발명은 액티브매트릭스형 액정표시장치 및 그 구동방법에 관한 것이다. 보다 상세하게는, 개개의 액정화소에 접속된 화소트랜지스터의 게이트펄스인가방법에 관한 것이다.

제5도를 참조하여 종래의 액티브매트릭스형 액정표시장치의 일반적인 구성을 간결하게 설명한다. 제5도는 1화소부분의 모식적인 등가회로도이다. 개개의 화소는 게이트라인 X 과 신호라인 Y 의 교점에 배설되어 있다. 액정화소는 등가적으로 액정용량 C_LC으로 표시되어 있다. 통상 액정용량 C_LC에는 보조용량 C_S이 병렬로 접속되어 있다. 액정용량 C_LC의 일단은 구동트랜지스터 Tr 에 접속되어 있는 동시에, 타단은 대향전극에 접속되어 있고, 소정의 기준전압 Vcom 이 인가되어 있다. 화소트랜지스터 Tr 는 절연게이트전계효과형의 박막트랜지스터로 이루어진다. 화소트랜지스터 Tr 의 드레인전극 D 은 신호라인 Y 에 접속되어 있고, 화상신호 Vsig 의 공급을 받는다. 또, 소스전극 S 은 액정용량 C_LC의 일단, 즉 화소전극에 접속되어 있다. 또한, 게이트전극 G 은 게이트라인 X 에 접속되어 있고, 소정의 게이트전압 Vgate 을 가지는 게이트펄스가 인가된다. 액정용량 C_LC과 게이트전극 G 과의 사이에는 결합용량 C_GS이 형성된다. 이 결합용량 C_GS은 화소전극과 게이트라인 X 과의 사이의 부유(浮游)용량성분 및 화소트랜지스터 Tr 내부의 소스영역과 게이트영역과의 사이의 기생용량성분이 합쳐진 것이다. 후자의 기생용량성분이 지배적인 동시에 그 값은 개개의 화소트랜지스터 Tr 에 따라 불균일이 인정된다.

다음에, 제6도를 참조하여 본 발명이 해결하려고 하는 과제를 간결하게 설명한다. 선택기간중 전압 Vgate 의 게이트펄스가 게이트전극 G 에 인가되면, 화소트랜지스터 Tr 는 온상태로 된다. 이 때, 신호라인 Y 으로부터 공급된 화상신호 Vsig 가 트랜지스터 Tr 를 통해 액정화소에 기입되어 이른바 샘플링이 행해진다. 다음에, 비선택기간이 되면 게이트펄스의 인가가 정지되고, 기입된 화상신호는 액정용량 C_LC에 유지된다. 선택기간에서 비선택기간으로 이행할 때 4각형파 게이트펄스는 하이레벨에서 로우레벨로 급격히 하강한다. 이 때, 전술한 결합용량 C_GS을 통해 커플링에 의해 액정용량 C_LS에 축적된 전하가 순간적으로 방전한다. 그러므로, 액정화소에 기입된 화상신호 Vsig 에 전압시프트 ΔV 가 생긴다. 개개의 화소에 따라 결합용량 C_GS의 값에 불균일이 있으므로 전압시프트 ΔV 에도 불균일이 발생하여 표시화면상에 이른바 불균일이 나타나 표시품위가 현저히 열화된다는 과제 또는 문제점이 있다.

액정화소에는 선택기간중에 화상신호를 기입하고, 이어지는 비선택기간중 기입된 화상신호를 유지하여 1필드가 구성된다. 1필드에 있어서의 액정화소의 투과율은 그 사이에 액정에 인가되는 실효전압에 의해 결정된다. 화소트랜지스터 Tr 의 특성으로서는, 선택기간내에 기입을 완료하기 위해 필요한 온전류를 확보할 수 있는 것이 아니면 안된다. 또, 1필드기간중 액정화소를 점등하기 위해 충분한 실효전압을 얻을 수 있도록 하기 위해서, 비선택기간중 또는 유지기간중의 리크전류는 될 수 있는 한 작게 한다. 실효전압으로서는 선택기간보다 훨씬 긴 비선택기간시의 영향이 크다. 그러므로, 화소용량 C_LC을 충전한 후 오프할 때 발생하는 전술한 전압시프트 ΔV 는 액정에 인가되는 실효전압에 크게 영향을 주므로, 표시품위가 손상된다.

종래, 전압시프트 ΔV 의 점대량 및 불균일을 억제하기 위해, 액정용량 C_LC에 병렬접속되어 있는 보조용량 C_S을 약간 크게 형성하는 대책이 강구되고 있었다. 즉, 결합용량 C_GS을 통해 방전되는 전하량을 보충하는데 충분한 전하를 미리 보조용량 C_S에 축적하는 것이다. 그러나, 보조용량 C_S은 액정화소영역에 형성되어 있으며, 이 치수를 크게 설정하면 화소개구율이 희생되어 충분한 표시콘트라스트를 얻을 수 없다는 과제 또는 문제점이 있다.

전술한 종래기술의 과제를 감안하여, 본 발명은 화소개구율을 희생시키지 않고 게이트/소스간의 결합용량에 기인하는 화상신호의 전압시프트를 억제하는 것을 목적으로 한다. 이러한 목적을 달성하기 위해 게이트펄스의 인가방법을 개선하는 수단을 강구하였다. 이하, 제1도를 참조하여 이 수단을 설명한다. 동일한 목적을 달성하기 위해 두가지 수단을 강구하였다. 제1a도에 도시한 제1의 수단에서는, 매트릭스형으로 배열된 액정화소와 개개의 액정화소를 구동하기 위한 화소트랜지스터로 이루어지는 액티브매트릭스형 액정표시장치에 대하여 선택기간중 게이트펄스 GP 를 화소트랜지스터의 게이트전극에 인가하여 화상신호 Vsig 를 각 액정화소에 기입하는 동시에, 비선택기간중 게이트펄스 GP 의 인가를 정지하여 기입된 화상신호 Vsig 를 유지함으로써 화상표시를 행하는 구동방법에 있어서, 선택기간에서 비선택기간으로 이행할 때 게이트펄스 GP 를 평활하게 하강시킴으로써, 기입된 화상신호 Vsig 의 전압시프트 ΔV 를 억제하도록 하였다.

액티브매트릭스형 액정표시장치에 있어서는 액정의 장수명화를 도모하기 위해 필드마다 화상신호 Vsig 의 극성(極性)을 반전하는 교류구동이 행해진다. 도시에서는 제1 필드에 있어서 대향전극에 인가되는 소정의 기준전압 Vcom 에 대하여 정극성(正極性)의 화상신호 Vsig 가 화소에 기입되고, 제2 필드에서는 부극성(負極性)의 화상신호 Vsig 가 기입된다. 어떤 게이트라인에 착안하면, 제1 필드에 있어서 선택기간중 소정의 게이트전압 Vgate 의 게이트펄스 GP 가 화소트랜지스터의 게이트전극에 인가된다. 이 게이트펄스 GP 의 하강은 평활하게 되어 있다. 그러므로, 종래와 같이 급격히 하강하는 경우와 비교하면 전압시프트 ΔV 가 작게 되어 있으며, 비선택기간중 소정의 레벨을 유지하는 것이 가능하게 된다. 제2 필드에 있어서도 역시 게이트펄스 GP 의 하강이 평활하게 되어 있어서 전압시프트 ΔV 가 억제된다. 그리고, 하강과 달리 게이트펄스 GP 의 상승이 급준해도 화상품위에 영향을 미치는 일은 없다.

제1b도에 도시한 제2의 수단에서는, 선택기간에서 비선택기간으로 이행하기 직전 일단 게이트펄스 GP 의 전압레벨 Vgatel 을 Vgate2 까지 낮춘 후 하강시킴으로써, 기입된 화상신호 Vsig 의 전압 시프트 ΔV 를 억제하도록 하고 있다. 그리고, 게이트펄스 GP 의 전압레벨을 낮추는 타이밍은 선택기간중 액정화소에의 기입동작에 영향을 주지 않도록 설정되어 있다. 즉, 기입이 완료된 시점에서 게이트전압 Vgate1 은 Vgate2 까지 낮추어진다. 이 제2의 수단은 특히 부극성의 화상신호를 기입유지할 때에 효과적이다. 예를 들면 제2 필드에 있어서, 게이트전압 Vgate1 과 화상신호 Vsig 와의 사이에는 큰 전위차가 생긴다. 이 게이트전압 Vgate1 을 일단 Vgate2 까지 낮춘 후 하강시킴으로써, 선택기간에서 비선택기간에의 이행시점에서 게이트라인과 소스전극과의 사이의 전위차는 작아진다. 그러므로, 전압시프트 ΔV 를 효과적으로 억제할 수 있다.

제5도를 참조하여 설명한 바와 같이, 화상신호의 전압시프트 ΔV 는 게이트와 소스간의 결합용량 C_GS에 비례하여 커진다. 역으로, 액정용량 C_LC및 보조용량 C_S이 클수록 작아진다. 또한, 게이트와 소스사이의 전위차 V_GS에 비례하여 커진다. 그리고, 이 전위차 V_GS는 선택기간에서 비선택기간에의 이행시점에 있어서의 게이트전압 Vgate 과 기입된 화상신호 Vsig 와의 전위차에 대응하고 있다. 이상 기술한 관계를 수식으로 표현하면 ΔV = C_GS/(C_LC+ C_GS+ C_S) × V_GS와 같이 된다. 그런데, 결합용량 C_GS의 임피던스에는 주파수의존성이 있어서 고주파성분만큼 통과시키기 쉽다. 그래서, 제1a도에 도시한 제1의 수단에서는, 게이트펄스의 하강을 평활하게 함으로써 고주파성분을 제거하고, 결합용량을 통한 커플링에 의한 전압시프트를 억제하도록 하고 있다.

전술한 관계식에서 명백한 바와 같이, 게이트/소스간의 전위차 V_GS를 작게 함으로써 전압시프트 ΔV 를 억제할 수 있다. 그래서, 제1b도에 도시한 제2 수단에서는, 게이트펄스의 하강직전에 게이트전압을 일단 내려서 전위차 V_GS를 작게 함으로써 전압시프트 ΔV 를 억제하도록 하고 있다.

다음에, 도면을 참조하여 본 발명의 적합한 실시예를 상세히 설명한다. 제2도는 본 발명에 관한 제1의 구동방법을 실시하기 위한 회로구성예를 도시한다. 액티브매트릭스형 액정표시장치는 매트릭스형으로 배열된 액정화소 LP 와 개개의 액정화소 LP 를 구동하는 화소 트랜지스터 Tr 로 이루어지는 표시부를 가지고 있다. 그리고, 도시에서는 1열분의 액정화소만을 나타내고 있다. 각 화소트랜지스터 Tr 의 게이트전극 G 에는 게이트라인 X1, X2, X3, X4, … 을 통해 수직주사회로(1)가 접속되어 있으며, 선순차(線順次)로 게이트펄스 GP 를 인가하여 화소트랜지스터 Tr 의 선택동작을 행한다. 또, 각 화소트랜지스터 Tr 의 드레인전극에는 신호라인 Ym 을 통해 수평구동회로(2)가 접속되어 있으며, 선택된 화소트랜지스터 Tr 를 통해 화상신호 Vsig 를 각 액정화소 LP 에 기입한다.

수직주사회로(1)는 시프트레지스터(3)로 구성되어 있다. 이 시프트레지스터(3)는 D 형 플립플롭(4)을 다단(多段)접속한 구조를 가진다. 각 D 형 플립플롭(4)은 출력단자가 공통결선된 1쌍의 인버터(5),(6)로 구성되어 있다. 각 인버터는 P 채널형의 구동트랜지스터(7)를 통해 전원 VVDD 측에 접속되어 있는 동시에, N 채널형의 구동트랜지스터(8)를 통해 그라운드측에 접속되어 있다. 이들 1쌍의 구동트랜지스터(7),(8)는 시프트클록펄스 VCK1, VCK2 및 이들의 반전펄스에 응답하여 도통해서 인버터를 구동한다. 이와 같이 구동되는 인버터(5),(6)는 이른바 클록인버터라고 불리우고 있다. 1쌍의 인버터(5),(6)의 공통결선된 출력단자에는 제3의 인버터(9)의 입력단자가 접속되어 있다. 제3의 인버터(9)의 출력단자에는 각 단(段)의 D 형 플립플롭의 출력펄스가 나타난다. 이 출력펄스는 다음 단(段)의 D 형 플립플롭의 입력으로서도 사용된다. 제1 단째의 D 형 플립플롭에 대하여 스타트신호 VST 를 입력함으로써, 시프트레지스터(3)는 각 단마다 순차 반주기씩 위상이 시프트된 출력펄스를 출력한다. 이 단의 출력펄스와 전단의 출력펄스를 낸드게이트소자(10)로 논리처리한 후 인버터(11)로 반전함으로써 게이트펄스 GP 가 얻어진다.

본 실시예에서는 출력인버터(11)는 비대칭구조를 가지고 있다. 즉, N채널형 트랜지스터(12)의 채널폭 W 과 채널길이 L 의 비 W/L 는 P 채널형 트랜지스터(13)에 비해 작게 설정되어 있다. 환언하면, N 채널형 트랜지스터(12)의 전류용량은 P 채널형 트랜지스터(13)의 전류용량에 비해 작다. 게이트펄스 GP 가 로우레벨에서 하이레벨로 상승하는 경우에는 P 채널형 트랜지스터(13)가 도통하므로 급준한 상승으로 된다. 한편, 게이트펄스 GP 가 하강하는 경우에는 N 채널형 트랜지스터(12)가 도통하는데, 그 전류용량이 작으므로 평활한 하강으로 된다. 따라서, 수직주사회로(1)는 게이트펄스 GP 를 평활하게 하강시킴으로써 화소 LP 에 기입된 화상신호 Vsig 의 전압시프트를 억제하는 수단을 구비하고 있다.

제3도는 본 발명에 관한 제2의 구동방법을 실시하기 위한 회로구성을 도시한다. 기본적으로는 전술한 제2도에 도시한 회로구성과 유사하며, 대응하는 부분에는 동일한 참조번호 및 참조부호를 붙여서 이해를 용이하게 하고 있다. 상이한 점은 각 D 형 플립플롭(4)의 P 채널형 구동트랜지스터(7)가 직접 전원라인 VVDD 에 접촉되어 있지 않고, 직렬접속된 1쌍의 분압저항 R1, R2 의 중점(中点)에 접속되어 있는 것이다. 직렬접속된 분압저항 R1, R2 의 일단은 전원라인 VVDD에 접속되어 있으며, 타단은 스위칭트랜지스터(14)를 통해 그라운드측에 접속되어 있다. 스위칭트랜지스터(14)의 게이트전극에는 제어전압 VCKX 이 주기적으로 인가된다. 스위칭트랜지스터(14)가 오프상태로 있을 때는 전원전압이 그대로 시프트레지스터(3)에 공급되고, 각 게이트펄스 GP 의 전압레벨은 전원전압과 같아진다. 한편, 스위칭트랜지스터(14)가 온상태로 되면, R1 과 R2 의 비에 의해 저항분할된 전압이 시프트레지스터(3)에 공급되고, 게이트펄스 GP 의 전압레벨도 그것에 따라 저하된다.

본 실시예에서는 수직주사회로(1)의 전체구성중 시프트레지스터(3) 및 낸드게이트회로(10)나 인버터(11)로 이루어지는 게이트드라이버의 부분은 액티브매트릭스형 액정표시장치의 기판내에 형성되어 있다. 한편, 시프트레지스터(3)에 전원전압을 공급하는 전원회로나 클록펄스 VCK1, VCK2 등을 공급하는 클록드라이버는 액티브매트릭스형 액정표시장치의 기판밖에 배설되어 있다. 이에 더하여 본 실시예에서는 전원전압을 전환하기 위한 스위칭트랜지스터(14)나 분압저항 R1, R2 은 기판내에 형성되어 있다. 그러나, 본 발명은 이러한 구조에 한하는 것은 아니다. 경우에 따라서는, 외부접속되는 전원회로의 전원전압을 주기적으로 전환하도록 해도 된다.

끝으로, 제4도를 참조하여 제3도에 도시한 회로의 동작을 상세히 설명한다. 스위칭트랜지스터(14)의 게이트전극에 인가되는 제어전압 VCKX 은 수평동기신호에 따라 펄스형으로 레벨변화한다. 본 예에서는 수평주기는 63.5㎲ 에 설정되어 있으며, 게이트라인 1개당 선택기간에 상당한다. 제어전압 VCKX 은 각 수평주기의 최종부분에서 6~8㎲ 동안 하이레벨로 변화한다. 이 시간은 선택시간내에 있어서의 화상신호의 기입동작에 영향을 주지 않도록 설정되어 있다. 즉, 선택된 게이트라인상의 화소에 대하여 점순차(点順次)로 화상신호를 기입종료된 단계에서 제어전압 VCKX 이 하이레벨로 전환된다. 제어전압 VCKX 이 하이레벨로 되면 스위칭트랜지스터(14)가 온상태로 되므로, 시프트레지스터(3)에 공급되는 전원전압의 레벨은, 예를 들면 13.5V로 설정된 VVDD 에서 8.5V 정도로 저하된다. 이 저하량은 1쌍의 분압저항 R1, R2 의 비를 적절히 결정함으로써 설정된다.

이 전원전압의 변동에 따라서, 예를 들면 n 번째의 게이트펄스 GP(n)는 1수평주기내에 있어서 그 레벨이 13.5V 에서 8.5V 로 계단형으로 변화한다. 다음 수평주기에서는 n+1 번째의 게이트라인에 대응하는 게이트펄스 GP(n+1)가 발생하여 역시 계단형으로 그 레벨이 변화한다. 이 동안, 화상신호 Vsig 는 수평주기마다 대향전극의 전위 Vcom 에 대하여 극성이 교호로 반전한다. 소위 1H 반전구동이 행해진다. 이와 같은 동작에 의하면 수직주사회로는 개개의 게이트펄스 GP 의 인가를 정지하기 직전 일단 게이트펄스의 전압레벨을 낮춘 후 하강시킴으로써 화소에 기입된 화상신호 Vsig 의 전압시프트를 억제할 수 있다.

이상 설명한 바와 같이, 게이트펄스의 하강을 평활하게 하거나 계단형으로 함으로써, 화상신호의 전압시프트를 억제할 수 있다. 이러한 게이트펄스의 파형정형(波形整形)은 수직주사회로의 구성을 연구함으로써 달성할 수 있다. 이 경우, 액티브매트릭스형 액정표시장치의 기판내에 형성되는 회로부분에 변형을 가해도 되며, 외부회로의 부분을 조정해도 된다. 단, 외부회로부분에서 게이트펄스의 파형정형을 행하는 경우에는 하강을 둔화시키는 방법보다 계단형으로 변화시키는 방법쪽이 회로적으로 간편하며 또한 제어성이 양호하다.

이상 설명한 바와 같이, 본 발명에 의하면 게이트펄스를 파형정형함으로써 화상신호의 전압시프트를 억제할 수 있고, 표시화면의 불균일을 저감하여 표시품위를 향상시킬 수 있다는 효과가 있다. 또, 외부회로에서 파형정형을 행하는 경우에는 액티브매트릭스형 액정표시장치 단체(單體)로서 정형불량의 선별을 할 필요가 없어져 제조수율을 대폭 개선할 수 있는 효과가 있다. 또한, 파형정형의 수법에 의해 전압시프트를 억제할 수 있으므로 종래와 같이 보조용량을 크게 할 필요가 없고, 화소개구율을 희생시키지 않고, 표시콘트라스트를 개선할 수 있는 효과가 있다.

Claims (4)

1. 매트릭스형으로 배열된 액정화소와 개개의 액정화소를 구동하기 위한 화소트랜지스터로 이루어지는 액티브매트릭스형 액정표시장치에 대하여 선택기간중 게이트펄스를 화소트랜지스터의 게이트 전극에 인가하여 화상신호를 각 액정화소에 기입하는 동시에, 비선택기간중 게이트펄스의 인가를 정지하여 기입된 화상신호를 유지함으로써 화상표시를 행하는 구동방법에 있어서, 선택기간에서 비선택기간으로 이행할 때 게이트펄스를 평활하게 하강시킴으로써, 기입된 화상신호의 전압시프트를 억제하는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동방법.
2. 매트릭스형으로 배열된 액정화소와 개개의 액정화소를 구동하기 위한 화소트랜지스터로 이루어지는 액티브매트릭스형 액정표시장치에 대하여 선택기간중 게이트펄스를 화소트랜지스터의 게이트전극에 인가하여 화상신호를 각 액정화소에 기입하는 동시에, 비선택기간중 게이트펄스의 인가를 정지하여 기입된 화상신호를 유지함으로써 화상표시를 행하는 구동방법에 있어서, 선택기간에서 비선택기간으로 이행하기 직전 일단 게이트펄스의 전압레벨을 낮춘 후 하강시킴으로써, 기입된 화상신호의 전압시프트를 억제하는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동방법.
3. 매트릭스형으로 배열된 액정화소와, 개개의 액정화소를 구동하는 화소트랜지스터와, 각 화소트랜지스터의 게이트전극에 순차 게이트펄스를 인가하여 선택동작을 행하는 수직주사회로와, 선택된 화소트랜지스터를 통해 화상신호를 각 액정화소에 기입하는 수평구동회로로 이루어지는 액티브매트릭스형 액정표시장치에 있어서, 상기 수직주사회로는 이 게이트펄스의 인가를 정지할 때 게이트펄스를 평활하게 하강시킴으로써, 기입된 화상신호의 전압시프트를 억제하는 수단을 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
4. 매트릭스형으로 배열된 액정화소와, 개개의 액정화소를 구동하는 화소트랜지스터와, 각 화소트랜지스터의 게이트전극에 순차 게이트펄스를 인가하여 선택동작을 행하는 수직주사회로와, 선택된 화소트랜지스터를 통해 화상신호를 각 액정화소에 기입하는 수평구동회로로 이루어지는 액티브매트릭스형 액정표시장치에 있어서, 상기 수직주사회로는 이 게이트펄스의 인가를 정지하기 직전 일단 게이트펄스의 전압레벨을 낮춘 후 하강시킴으로써, 기입된 화상신호의 전압시프트를 억제하는 수단을 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.