KR100251689B1 - 액티브매트릭스디스플레이 - Google Patents

Abstract

액정의 유전율이방성 및 게이트 트랜지스터의 리크전류가 표시에 주는 영향을 실질적으로 제거한다.

구형(舊形)의 화소어레이(1)와, 이를 구동하는 드라이버(2, 3)를 구비한 액티브매트릭스 액정 디스플레이에 있어서, 각 화소(4)에 액정표시소자(9)에 출력이 접속되도록 유니티게인을 갖는 버퍼앰프(11)를 설치한다. 앰프(11)의 입력은 그 화소의 홀드커패시터(5)에 접속되며, 또한 직렬로 접속된 게이트 트랜지스터(6a, 6b)에도 접속된다. 트랜지스터(6a)의 게이트는 대응하는 스캔전극(8)에 접속된다. 트랜지스터(6a, 6b)는 데이터전극(7)과 앰프(11)의 입력 사이에 직렬로 접속된다. 앰프(11)의 출력은 트랜지스터(6a, 6b) 사이의 접속부에 접속된다.

Description

액티브매트릭스 디스플레이

종래 알려져 있는 액티브매트릭스 디스플레이는 액정등의 표시재료의 광학특성을 제어하도록, 매트릭스상으로 배치된 어드레스배선내에 액티브회로를 갖는다. 제1도는 전형적인 액티브매트릭스 디스플레이의 구성을 나타낸다. 참조부호 (1)은 화소(화소)가 규칙적으로 배치된 단(短)형상의 어레이에 배치된다. 화소어레이(1)의 행의 어드레스는 스캔드라이버(2)에 의해 행해지고, 열의 어드레스는 데이터드라이버(3)에 의해 행해진다. 참조부호(4)는 전형적인 화소의 회로를 나타낸다.

각 화소는 홀드커패시터(5)에 병렬로 접속된 표시소자(도시안됨)을 가진다. 홀드커패시터(5)는 박막전계효과트랜지스터(6)의 소스와, 콘몬배선 또는 하나전의 게이트배선 사이에 접속된다. 트랜지스터(6)의 게이트는 그의 화소가 속하는 행의 전 화소에 공통의 스캔전극(8)에 접속된다. 또한, 트랜지스터(6)의 드레인은 그의 화소가 속하는 전 화소에 공통의 데이터전극(7)에 접속된다. 각 스캔전극(8)은 스캔드라이버(2)의 출력중의 대응하는 것에 접속되며, 각 데이터전극(7)은 데이터드라이버(3)의 출력중 대응하는 것에 접속된다.

동작시에는, 각 행의 화소 표시데이타는, 스캔드라이버(2)에서 스캔전극(8)에 주기적으로 반복하여 공급되는 스캔펄스에 동기하여, 데이터드라이버(3)에서 데이터전극(7)으로 공급된다. 이 때문에, 동일행의 화소는 전 행이 리프레쉬되어 1프레임의 표시데이타의 리프레쉬가 완료될때까지 동시에 리프레쉬된다. 그후, 다음 프레임의 데이터에 대해 상기 프로세스가 반복된다.

각 화소의 스캔전극(8)이 스캔드라이버(2)에서 스캔펄스를 받게되면, 데이터 전극(7)의 전압에 의해 홀드커패시터(5)가 충전된다. 스캔펄스가 제거되면, 트랜지스터(6)는 홀드커패시터(5)를 데이터전극(7)에서 분리시킨다. 이에 따라 관련된 표시소자의 광학특성은, 그의 화소가 다음 프레임에서 리프레쉬될때까지 홀드커패시터(5)에 인가된 전압에 대응하게 된다.

액티브매트릭스 액정 디스플레이에서는 홀드 커패시터(5)에 축적된 전압이 액정층의 광학특성을 변조하도록 이용된다. 종래 알려져 있는 디스플레이에서는, 스위칭소자로서 이용되는 트랜지스터(6)가 아모르퍼스실리콘 박막 트랜지스터로 구성된다. 각 화소의 리프레쉬 사이클의 사이에서, 커패시터(5)에 축적된 전압의 동적인 흔들림은 화질을 결정하는 면에서 상당히 중요하다.

액정장치에서는, 인가전압과 액정상의 표면저하 사이의 관계는 비선형적이고, 시간의존성을 갖는다. 이는 유전율이방성으로 알려져 있다. 이것은 액정장치의 실효용량이 인가전압과 액정의 응답속도의 관계로 됨을 암시하는 것이다. 종래의 액티브매트릭스 액정장치의 화소에서는 비이상적인 액정용량(C1c)(제2도에 9로 나타냄)이 고정된 축적용량(Cs)에 병렬로 접속되어 있다. 스캔펄스를 스캔전극(8)에 공급함에 의해 화소에 어드레스되면, 그 화소의 트랜지스터(6)의 게이트전압은 비교적 짧은 시간동안 하이로 되며, 이에따라 표시소자는 눈에 보이는 플리커를 방지하기에 충분한 속도로 리프레쉬된다. 따라서, 병렬로 접속된 커패시터(5)와 표시소자(9)의 조합을 갖는 용량의 충전시간은 액정용량(C1c)의 전압의존성이 실질적으로 어떠한 여향도 미치지 않을 만틈 충분히 짧다. 이 때문에 액정용량(C1c)은 스캔펄스가 단속되는 사이에 일정하게 될 수 있다. 그러므로, 스캔펄스와 스캔펄스 사이에서는, 트랜지스터(6)가 커패시터(5) 및 표시소자(9)를 실질적으로 분리시키게 됨으로써, 병렬로 접속된 커패시터(5) 및 표시소자(9) 전체의 전하는 실질적으로 일정하게 된다. 액정이 인가전압에 응답하면, 액정용량(C1c)이 변화되기 때문에, 표시소자에 걸리는 최종적인 전압은 펄스의 진폭과 동일하게 되고, 화소의 스캔중에 데이터전극(7)에 공급되는 데이터전압에는 대응하지 않게 된다. 액정이 정의 유전율이방성을 갖는 경우에는, 용량이 증대되어 액정표시소자에 걸리는 전압이 저하한다.

제3a도-제3c도는 유전율이방성의 영향을 나타낸 그래프이고, 각각 시간에 대한 게이트전압 및 디스플레이의 투과율을 나타낸다. 제3a도는 1 리프레쉬 기간에 하나의 펄스를 공급할 때의 액정의 응답을 나타낸다. 데이터전극의 전압은 게이트전압을 비교적 단속기간이 짧은 펄스의 형태로 제공한다. 이 도면에서는 실현된 투과율의 값을 좌측의 종축상에 나타내지만, 실제의 액정표시소자의 투과특성은 실현된 투과율보다도 낮게 된다. 즉, 액정이 전압에 응답하면, 용량이 증대하여 액정에 걸리는 전압이 저하되는 결과로 투과율이 소망하는 값에 도달하지 않는다.

제3b도는 제3a도에 대응하는 그래프로서, 복수의 리프레쉬 기간(도면에서는 3회의 리프레쉬 기간)에서 화소에 동일한 데이터신호를 공급할때의 영향을 나타낸다. 이와같이, 일련의 스캔펄스를 화소에 공급함으로써 소망하는 투과율을 실현시킬 수 있다.

제3c도는 제3a도 및 제3b도에 대응하는 것으로, 보다 낮은 임피던스의 전원에서의 액정용량의 충전의 영향을 나타낸다. 이는, 예컨대 트랜지스터(6)를 보다 긴 기간에 걸쳐 온상태로 하여, 그에따라 홀드커패시터(5) 및 액정용량(C1c)을 비교적 낮은 출력 임피던스를 갖는 데이터드라이버(3)의 각 출력으로부터 충전함에 의해 실현된다. 따라서, 액정표시소자는 원하는 투과율을 실현할 수 있지만, 디스플레이를 리프레쉬할 수 있는 비율은 대폭 감소하며, 플리커 등의 바람직하지 않는 현상이 관찰되게 된다.

비이상적인 용량의 영향을 감소시키는 방법으로서, 홀드 커패시터의 용량 (Cs)을 비이상적인 액정용량(C1c)보다 상당히 크게 하는 방법이 알려져 있다. 이 방법은 전형적으로 10-4C/㎡의 표면전하밀도를 갖는 전형적인 네마틱재료에 대해 사용될 수 있다. 따라서, 스위치된 상태에 의해 표면전하밀도가 크게 다른 액정 모드로 된다. 이러한 재료를 종래의 액티브매트릭스 구동방법을 이용하여 구동하면, 스캔전극이 하이로 되는 기간중에 높은 값의 전하를 공급할 필요가 있다. 스캔 기간 사이에는, 액정재료가 응답하기에 충분한 시간이 없기 때문에, 상당히 큰 축적 커패시터, 상당히 높은 데이터전압과 종래 사이즈의 커패시터, 또는 이러한 큰 축적 커패시터, 상당히 높은 데이터전압과 종래 사이즈의 커패시터, 또는 이러한 방법들을 조합한 방법이 필요하게 된다. 일반적으로, 이러한 조건에서 종래의 액티브 매트릭스 구동방법을 이용하는 것을 검토하면, 실용적이지 않다. 즉, 큰 용량 및/또는 전압을 조합하면, 개구율 또는 디스플레이의 소비전력에 악영향이 미치게 된다. 이러한 재료로는, 예컨대 표면안정화 강유전액정과 같은 자발분극을 갖는 액정장치, 또는 일렉트로클리닉스(electroclinics), 헬리오일렉트릭(helioeleectrics), 변형된 헬릭스 강유전, 반강유전, 랜덤상 및 칼럼너등의 전계유도 자발분극을 갖는 액정장치가 포함된다.

유전율이방성의 영향 외에도, 박막트랜지스터(6)의 리크전류의 영향도 시각적으로 바람직하지 않은 현상을 야기하는 요인중 하나이다. 리크전류는 게이트전압이 임계전압보다 낮을 때 트랜지스터의 채널을 흐르는 전류이다. 리크전류가 높으면, 액정표시소자에 걸리는 전압이 프레임 기간의 사이에 대폭 저하된다. 그 결과, 표시소자의 투과특성이, 리프레쉬와 리프레쉬 사이에 현저하게 변화되어, 디스플레이를 관찰하는 관찰자에게 플리커가 관찰되게 된다.

근래의 박막 트랜지스터 제조기술의 전진에 의해, 고성능 폴리실리콘 박막트랜지스터의 개발이 진행되고 있다. 특히, 현재에는, 이러한 트랜지스터를 디스플레이에 이용되는 유리기판에 적합하게 낮은 온도에서 제조할 수 있게 되었다. 또한, 이러한 트랜지스터는 종래의 아모르퍼스 실리콘 박막트랜지스터에 비해 구동능력도 향상되고, 디스플레이의 각 화소내만이 아니라, 드라이버(2, 3)등의 고속의 주변구동회로에서 이용되고 있다. 이에 따라, 구동회로를 탑재한 디스플레이의 제조 비용을 감소시킬 수 있다.

화소 레벨에서는, 폴리실리콘 트랜지스터는 아모르퍼스실리콘 트랜지스터보다 작게될 수 있어서, 이에따라 개구율을 높이고, 스캔전압의 피드스루 (feedthrough)를 감소시킬 수 있다. 따라서, 폴리실리콘 박막 트랜지스터의 리크전류는 아모르퍼스 실리콘 박막 트랜지스터보다 상당히 크고, 트랜지스터(6)의 게이트-소스간의 전압과 드레인-소스간의 전압에 상당히 의존하는 오프상태에서의 리크는 디스플레이패널내에서 가장 변화가 심한 변수중 하나로 된다. 따라서, 이러한 특징은 액티브매트릭스 액정디스플레이 패널에 스위칭소자로서 폴리실리콘 박막트랜지스터를 이용하는 경우의 주요 문제로 된다.

제4도는 2종류의 상이한 온도 및 2종류의 드레인-소스 전압에서, 게이트-소스 전압에 대한 드레인 전류를 나타내며, 드레인 전류는 로그를 이용하여 나타낸다. 드레인-소스 전압을 낮추면, 어느온도에서도 리크전류는 지수적으로 감소한다. 이 때문에, 알려져 있는 바와같이, 트랜지스터의 드레인에서의 전계를 작게함에 의해 리크전류를 감소시킬 수 있다. 이를 실현하기 위한 방법으로서, F. Okumura and K. Sera, A. M. L. C. D., p24-27(1994)에는, 저농도 도프 드레인(LDD)구조, 옵셋게이트(OG)구조, 액티브게이트(AG)구조 및 멀티게이트가 개시되어 있다.

LDD 구조 및 OG구조는, 드레인에서의 전계를 감소시키고, 온전류에 악영향을 미치며, 결과적으로 트랜지스터의 속도를 감소시킨다. 따라서, 이러한 구조는 일체형 디스플레이에는 이상적이지 않다. 일체형 딧플레이에서는, 오프전류의 감소가 중요하게 되는 화소트랜지스터와, 고속화가 중요하게 되는 구동회로용트랜지스터를 다른 프로세스에서 제조할 필요가 있다. 이와 같이 여분의 공정이 발생되는 것은 바람직하지 않으며, 또한 제조 비용도 상당히 증가시킨다.

멀티게이트 구조를 채용하는 경우에는, 제5도에 도시된 바와같이, 직렬로 접속된 2이상의 박막 트랜지스터를 이용하고 있다. 제5도에 도시된 구성에서는, 제1도 및 제2도에 도시된 구성에서의 단일의 게이트를 갖는 트랜지스터(6)가 트랜지스터(6a, 6b)에 등가로 된 멀티플게이트 트랜지스터로 치환되었다. 그러나, 상기 구성에서는, 여분의 리크전류를 방지하도록 충분히 전계를 감소시킬 수 없게 되므로, 이 중종 구조는 LDD구조와 함께 사용된다.

그외 알려져 있는 방법을 제6도에 나타낸다. 이 방법에서는, 멀티게이트구조의 접합부(실제로는 트랜지스터(6a, 6b 사이)에 홀드커패시터(10)를 부가하고 있다. 그러나, 이러한 구성에 의해, 바람직하지 않은 시각적인 현상을 발생시키지 않는 폴리실리콘 박막 트랜지스터를 디스플레이에 이용할 수 있는 가능성이 충분하게 홀드시간을 제공할 것이지 의심스럽게 된다.

제7도는 일본국 특허공개공보 93-142573호에 개시된, 홀드시간을 어려 프레임에 대해 연장시키는 방법을 적용시킨 회로를 나타낸다. 이 회로는 유니티게인을 갖는 앰프(11)의 입력을 커패시터(5) 및 표시소자(9)에 접속하고, 출력을 트랜지스터(6a, 6b) 사이의 접합부에 접속함에 의해피드백기능을 가진다. 이에 따라, 커패시터(5) 및 표시소자(9)에 인가되는 전압은 직렬로 접속된 박막트랜지스터(6a, 6b)의 접합부에 나타난다. 버퍼앰프(11)가 이상적으로 되고, 커패시터(5) 및 표시소자 (9)의 용량에서 전하가 배출되지 않으면, 액정에서의 리크가 없게된다.

유럽 특허 제 0 586 155호는 제8도에 도시된 액티브매트릭스 액정디스플레이를 개시하고 있다. 이 액티브매트릭스 액정 디스플레이는 제1도에 도시된 것과 거의 동일한 구성을 갖지만, 유니티게인을 갖는 버퍼앰프(11)가 각 화소의 디스플레이 회로에 설치되어 있는 점에서 제1도에 도시된 디스플레이와 다르다. 앰프(11)의 입력은 트랜지스터(6)의 소스와 홀드커패시터(5)에 접속되며, 출력은 액정표시소자 (9)에 접속된다. 상기 앰프(11)는 상당히 높은 입력 임피던스와 비교적 낮은 출력 임피던스를 갖는다.

스캔전극(8)에 스캔펄스를 공급함에 의해 화소를 어드레스하면, 트랜지스터 (6)는 온상태로 절환되고, 홀드커패시터(5)는 데이터전극(7)에 인가되는 전압까지 충전된다. 전극(8)에 인가되는 스캔펄스와 스캔펄스 사이에서는, 트랜지스터(6)가 오프상태로 절환된다. 앰프(11)의 출력은 커패시터(5)애 인가되는 전압에 따르게 되며, 표시소자(9)에 그 전압을 공급한다.

앰프(11)의 출력임피던스가 비교적 낮으면, 표시소자(9)는 전압구동된다. 따라서, 표시소자(9)에 인가되는 전압은 실질적으로 일정하게 유지된다. 이 때문에, 프레임리프레쉬 기간 전체에서 액정에 인가되는 전압이 스텝상으로 된다.

유럽 특허 제 0 586 155호는 연속되는 리프레쉬 사이에 표시소자에 인가되는 전압의 저하를 유발하는 표시소자(9)의 전극간의 리크전류의 영향을 없애는 것에 관련된 것이지만, 액정의 유전율이방성의 영향도 또한 실질적으로 감소시키거나, 또는 제거하게 된다.

제8도에 나타낸 유럽 특허 제 0 586 155호에 개시된 회로에서는, 앰프(11)를 이용하여, 표시소자(9)에 걸리는 전압을 홀드커패시터(5)에 걸리는 전압과 강제로 동일하게 함에 의해, 액정의 유전율이 변화하여도 표시소자(9)의 전압이 변화하지 않게된다. 그러나, 이 회로에서는 홀드커패시터(5)에 축적된 전하가 트랜지스터(6)를 통해 배출될 수 있기 때문에, 커패시터(5)에 걸리는 전압이 저하하게 되며, 그 결과 표시소자(9)에 걸리는 전압도 저하하게 된다. 또한, 유럽 특허 제 0 586 155호에 개시된 회로에서는 트랜지스터(6)의 오프시의 리크전류에 기인하는 표시전압의 저하를 방지할 수 없다.

본 발명은 이러한 현상을 감안한 것으로, 액정의 유전율이방성이 표시에 미치는 영향을 실질적으로 없애고, 각 화소의 게이트에서 리크전류가 표시에 미치는 영향도 실질적으로 제거할 수 있는 액티브매트릭스 디스플레이를 제공하는 것을 목적으로 한다.

본 발명에 의하면, 데이터 전극에 접속되는 데이터 입력, 및 스캔전극에 접속되는 스캔입력을 갖는 게이트를 각각 포함하는 복수의 화소, 게이트의 출력에 접속되는 홀드커패시터, 홀드커패시터에 접속되는 입력을 갖는 버퍼앰프, 및 버퍼앰프의 출력에 접속되는 표시소자를 포함하는 액티브매트릭스 디스플레이를 제공한다. 상기 게이트느 직렬로 접속된 제1 및 제2 반도체스위츠를 가지며, 상기 버퍼 앰프의 출력은 상기 제1 및 제2 반도체스위치 사이의 노드에 접속된다.

이에 의해, 반도체장치의 리크전류의 바람직하지 않은 영향 액정의 유전율이방성의 영향이 실질적으로 감소되거나, 또는 제거되는 디스플레이를 제공할 수 있게 된다. 이 디스를레이에서는 리프레쉬 속도를 상승시킬수 있고 플리커등의 시각적으로 바람직하지 않은 현상을 감소시킬 수 있다. 다른 방법을 이용하는 표시소자에 대해서, 홀드 커패시터는, 그렇지 않은 경우에 표시소자에 의해 야기되는 바람직하지 않은 영향으로부터 실질적으로 분리된다. 반도체장치는 화소용 디스플레이에 일체로 탑재되는 구동회로용과 동일한 프로세스 공정을 이용하여 제조된다. 이에 따라, 실질적으로 제조 비용을 증가시키지 않는다.

표시소자는 각각 액정표시소자로 될 수 있다.

앰프는 폴리실리콘 액티부소자를 구비할 수 있다. 액티브소자는 폴리실리콘 박막 트랜지스터를 구비할 수 있다.

바람직하게는, 앰프는 유니티게인을 갖는 것이다.

제1 및 제2 스위치 각각은 트랜지스터를 구비할 수 있다.

앰프는 소스플로워를 구비할 수 있다. 소스플로워는 일정전류로 하기위한 부하를 가질 수 있다.

앰프는 상기 홀드커패시터에 접속되는 비반전입력과, 상기 출력에 접속되는 반전입력을 가진 차동앰프로 될 수 있다. 차동앰프는 공토의 부하에 접속되는 제1 및 제2 트랜지스터를 구비할 수 있다. 공토의 부하는 정전류발생기일 수 있다. 앰프는 상기 제1 및 제2 트랜지스터의 드레인에 접속되는 전류미러로 구성될 수 있다.

화소는 복수의 행으로 배치되며, 이 경우에 각 행의 화소의 스캔입력은 공통의 스캔적극에 접속되며, 상기 각 행의 화소의 앰프는 상기 행에 인접한 행에 대응하는 스캔전극 사이에 접속되는 전원단자를 가진다. 인접한 행의 화소는 역의 도전형의 반도체장치를 구비할 수 있다.

상기 버퍼 앰프의 출력은 표시소자에 직접 접속되는 것이 바람직하다.

상기 버퍼 앰프의 출력은 스캔 입력에 제공된 주사 펄스에 독립적으로 상기 표시소자에 접속되는 것이 바람직하다.

본 발명의 바람직한 실시형태에서는, 액티브버퍼가 액티브매트릭스 디스플레이의 각 화소에 설치된다. 이 액티브버퍼는 입력이 홀드커패시터에, 출력이 액정셀에 접속되도록, 홀드커패시터와 액정셀 사이에 설치된다. 도한, 피드백루프가 버퍼의 출력에서 2개의 직렬로 접속된 폴리실리콘 박막트랜시스터의 접속부에 접속된다. 상기 2개의 직렬로 접속된 폴리실리콘 박막트랜지스터는 데이터배선에서 홀드커패시터로의 패스게이트로서 작용한다. 홀드커패시터는 비교적 작은 용량이고, 각행을 스캔하는 기간중에 충전되며, 버퍼의 입력에 기준전압을 공급한다. 이어서 버퍼는 프레임 기간의 잔여기간 동안, 액정셀을 일정전압으로 구동한다. 이러한 배치를 채용하면, 상당히 긴 기간동안 전하가 버퍼에서 공급되어, 상당히 높은 표면전하밀도를 가진 재료를 구동하는 것이 가능하다. 따라서, 고전압 및/또는 대용량의 홀드커패시터를 이용할 필요가 없고, 소비전력 또는 개구율면에서 유리하다. 버퍼의 출력은 2개의 직렬로 접속된 트랜지스터 사이의 노드에 피드백되도록 접속되며, 따라서 노드의 전압을 버퍼의 출력전압에 실질적으로 동일하게 되도록 하고 있다. 버퍼는 홀드커패시터의 전압에 따라, 액정용량과 패스트랜지스터의 접합부를 동시에 구동한다. 이러한 상황하에서, 이상적인 버퍼를 이용하면, 액정용량에 가까운 축의 트랜지스터의 드레인-소스전압이 실질적으로 제로로되고, 그에 따라 리크 전류도 실질적으로 제거된다.

제1도는 종래의 액태브매트릭스 디스플레이의 구성을 개략적으로 나타낸 도면.

제2도는 제1도의 액티브매트릭스 디스플레이의 액티브소자의 구성을 나타낸 도면.

제3a도-제3c도는 다른 게이트 파형에 대해 액정의 유전율이방성의 영향을 나타낸 도면.

제4도는 전형적인 폴리실리콘 박막트랜지스터에 있어서, 바이어스 전압에 대한 리크전류를 나타낸 도면.

제5도는 리크전류를 감소시키기 위한 공지의 방법을 적용한 액티브매트릭스 디스플레이의 주요부의 구성을 나타낸 도면.

제6도는 리크전류를 감소시키기 위한 공지의 다른 방법을 적용한 액티브매트릭스 디스플레이의 주요부의 구성을 나타낸 도면.

제7도는 리크전류를 감소시키기 위한 공지의 또 다른 방법을 적용한 액티브매트릭스 디스플레이의 주요부의 구성을 나타낸 도면.

제8도는 종래의 다른 액티브매트릭스 디스플레이의 구성을 개략적으로 나타낸 도면.

제9도는 본 발명의 일실시예의 액티브매트릭스 디스플레이의 구성을 개략적으로 나타낸 도면.

제10도는 제8도의 디스플레이에 이용된 앰프의 구성을 나타낸 도면.

제11도는 제8도의 디스플레이에 이용된 앰프의 다른 구성을 나타낸 도면.

제12도는 제8도의 디스플레이에 이용된 앰프의 또 다른 구성을 나타낸 도면.

제13도는 다른 액티브회로에서 리크전류의 영향을 나타낸 도면, 및

제14도는 본 발명의 액티브매트릭스 디스플레이에 있어서, 화소의 액티브회로에 전압을 공급하기 위해 스캔배선을 이용한 구성을 나타낸 도면이다.

제9도에 도시된 액티브 매트릭스 액정 디스플레이는 제8도에 도시한 디스플레이와 거의 동일한 구성을 갖지만, 트랜지스터(6)가 직렬로 접속된 트랜지스터 (6a, 6b)로 대체된 점에서 다르다. 상기 트랜지스터(6a, 6b)는 예컨대 제5도 내지 제7도에 도시된 멀티게이트 트랜지스터로서 작용한다. 또한, 제9도의 디스플레이에서는 앰프(11)의 출력이 트랜지스터(6a)의 소스와 트랜지스터(6b)의 드레인 사이에 접속부에 접속된다.

트랜지스터(6a)의 소스와 앰프(11) 사이의 접속부는 데이터배선에서의 초기 충전의 경로로 된다. 화소를 포함한 배선의 스캔후, 앰프(11)의 출력 및 트랜지지스터(6b)의 드레인은 홀드커패시터(5)와 동일 전위로 된다. 이 때문에, 표시소자 (9)에 걸리는 전압은 앰프(9)에 의해 강제로 홀드커패시터(5)에 걸리는 전압과 동일하게 유지되며, 액정의 유전율이 변화하여도 표시소자(9)의 전압은 변화하지 않는다. 또한, 표시소자(9)애 가까운 측의 트랜지스터(6b)의 드레인측의 전위를 앰프(9)의 출력전위와 동일한 전위로 함에 의해, 트랜지스터(6b)의 소스-드레인 전압은 실질적으로 제로로 되어, 이에 따라 트랜지스터(6b)의 리크전류(i1)도 실질적으로 제로로 된다. 이 때문에, 종래 문제로 되는 스위칭 소자의 리크전류에 기인한 홀드 커패시터(5)의 전압저하를 방지할 수 있어서, 리크전류가 표시에 악영향을 미치는 일이 실질적으로 없게된다.

유니티게인을 갖는 버퍼앰프(11)를 실현하기 위한 여러 가지 구성이 고려되지만, 어떤 구성을 채용하는가는, 앰프의 면적, 효율 및 허용 오차등의 여러 가지 점토에 의해 결정된다.

제10도는 버퍼앰프(11)의 일 구성예를 나타내며, 이 예애서 앰프(11)는 소스 플로워형으로 나타나 있다. 소스플로워는 전압공급배선(Vdd, Vss) 사이에 직렬로 접속된 엔핸스먼트 트랜지스터(12, 13)를 갖는다. 트랜지스터(12)의 게이트는 커패시터(5)에 접속된 앰프의 입력을 구성하며, 트랜지스터(12)의 소스는 앰프의 출력을 구성한다. 트랜지스터(13)의 게이트는 바이어스전압(Vb)애 접속되고, 트랜지스터(12)을 일정전류로 하기 위한 부하를 구성한다.

제10도에 도시된 소스플로워에는, 액정표시소자(9)의 용량(C1c)의 변화에 추종하도록 필요한 전류와 리크를 보상하는데 필요한 전류를 공급하는 것만이 요구된다. 이 때문에, 상기 소스플로워의 전류의 요건은 극도로 작게된다.

제11도에 도시된 바와 같이, 소스플로워를 디플레션트랜지스터(12a, 13a)로 구성할 수 있다. 이 경우에는, 트랜지스터(13a)의 게이트가 소스에 접속되어 정전류 발생기를 구성한다. 이 때문에, 바이어스 전압(Vb)은 필요없고, 여분의 전압 공급 배선을 생략할 수 있다.

제12도는 유니티게인을 갖는 버퍼앰프의 다른 구성에를 나타낸다. 이 예에서는, 폴리실리콘엔핸스먼트 박막 트랜지스터를 이용한 차동앰프에 의해 유니티게인을 갖는 버퍼앰프를 구성하고 있다. 상기 앰프는, 차동입력 트랜지스터(202, 21)와 트랜지스터(22)를 갖는 정전류소스를 구비한다. 트랜지스터(22)의 게이트는 바이어스전압(Vb)을 받도록 접속된다. 트랜지스터(20)의 드레인은 전류미러의 입력에 접속되며, 전류미러의 출력은 트랜지스터(21)의 드레인에 접속된다. 전류미러는 트랜지스터(20, 21, 22)와 역의 도전형의 트랜지스터(23, 24)로 구성된다. 차동앰프의 비반적입력으로는, 홀드커패시터(5)에 접속된 트랜지스터(20)의 게이트가 이용된다. 트랜지스터(21)의 게이트는 차동앰프의 반전입력으로 이용되며, 앰프의 출력에 접속된다. 앰프의 출력은 트랜지스터(21)의 드레인과 트랜지스터(24)의 드레인 사이의 접속부에 형성된다. 트랜지스터는, 앰프의 폐쇄루프게인이 1에 아주 근접하도록, 서브임계전류에서 동작한다. 스캔펄스와 스캔펄스 사이의 동작중에, 트랜지스터(6b)의 채널에 걸리는 전위차는 앰프(11)의 입력옵셋전압과 동일하게 되며, 이는 아주 작은 값이다.

제13도는 상기한 배치에 관하여, 홀드 커패시터 전압의 저하를 시간에 대해 나타낸 것이다. 곡선(30)은 제1도에 도시된 회로의 성능을 나타낸 것이며, 화소의 전압은 비교적 급속하게 저하하는 것으로 나타나 있다. 프레임리프레쉬 기간이 20밀리초 오더로 된 표준적인 영상표시를 고려하면, 화소의 전압은 입력치 10볼트에서 약 6볼트까지 저하하게 된다. 곡선(31)은 제5도에 도시된 회로의 성능을 나타내며, 곡선(32)은 제6도에 나타낸 회로의 성능을 나타낸다. 마찬가지로 리프레쉬 기간을 20밀리초로 하면, 화소전압을 10볼트에서 약 8.5볼트로 저하한다. 이러한 전압 저하가 눈에 뜨이는 시각적 악영향을 초래한다.

곡선(33)은 제9도, 제10도 및 제11도에 도시된 본 발명의 액티브 매트릭스 디스플레이에 사용되는 회로의 성능을 나타낸다. 이 곡선으로부터, 리프레쉬 기간중의 전압의 저하는 비교적 작게되고, 0.5볼트 이하로 됨을 알수 있다. 곡선(34)은 제12도에 도시된 본 발명의 액티브 매트릭스 디스플레이에 사용된 회로의 성능을 나타내며, 그 회로에 대해서는 20밀리초의 리프레쉬 기간중의 전압저하가 무시될 수 있는 양으로 된다.

상기한 본 발명에 의하면, 액정의 유전율이방성의 영향을 실질적으로 받지않고, 그에 따라 눈에 띄는 시각적 악영향이 표시에 나타나지 않게된는 액티브 매트릭스 디스를레이를 제공할 수 있다. 게이팅 트랜지스터의 리크전류의 영향도 대폭 감소되거나, 또는 실질적으로 회피될 수 있다. 따라서, 폴리실리콘 박막 트랜지스터를 각 화소의 액티브 회로, 스캔드라이버(32) 및 데이터드라이버(3)와 같은 주변 구동회로에 사용할 수 있다. 이 때문에, 전 회로를 동일 제조 프로세스에 의해 제작할 수 있고, 여분의 프로세스를 추가할 필요가 없다.

화소에 버퍼앰프(11)를 설치할때의 결점으로 고려되는 것으로는, 전압공급배선(Vdd, Vss)으로의 전원을 설치하지 않으면 안된다는 것이다. 여분의 배선을 설치하면, 그에 의해 고정밀 디스플레이에서는 개구율이 현저하게 저하하며, 전극을 매트릭스상으로 형성하기 위한 어떤 전극 또는 배선이 다른 전극 또는 배선을 넘도록 배치해야 하는 경우가 발생되고, 결함의 가능성이 증대한다. 이러한 문제가 발생됨을 방지하기 위해서는, 여분의 배선을 부가할 필요가 없는 배치가 바람직하다.

제14도에 여분의 배선을 추가할 필요가 없는 배치의 예를 나타낸다. 제14도에서는, 액티브 매트릭스 디스플레이의 화소 1열분의 일부만을 나타낸다. 각 화소는 제9도에 도시된 디스플레이와 거의 동일하게 구성되지만, 어느 행의 화소와 인접한 행의 화소에서는 액티브소자의 극성이 역전되어 있는 점에서 제9도의 디스플레이와 다르다. 즉, I행의 트랜지스터(6ai, 6bi)가 예컨대 p형으로 되면, i+1행의 트랜지스터(6ai+6bi+1)는 n형이다. I행의 p형 트랜지스터(6ai, 6bi)는 대응하는 스캔배선(i)(i번째의 스캔배선)이 네가티브로 되면 온상태로 되고, 스캔배선(i)는 포지티브로 되면 오프상태로 된다. 한편, i+1행의 n형 트랜지스터(6ai+1, 6bi+1)는 대응하는 스캔배선인 i+1번째의 스캔배선(i+1)이 포지티브로 되면 온상태로 되고, 스캔배선(i+1)이 네가티브로 되면 오프상태로 된다.

상기한 바와 같이, 스캔펄스가 인가되지 않을때는 스캔배선이 하나 건너 네가티브로 되고, 나머지 스캔배선은 포지티브로 된다. 따라서, 제14도에 도시된 바와같이, 스캔배선에 전압공급배선(Vdd, Vss)을 접속하여, 앰프(11i, 11i+1)로의 전압공급원으로도 이용할 수 있게된다. 이와같이, 각 화소의 액티브회로에는, 그 화소가 속하는 행의 양측의 행(하나전의 행과 하나후의 행)의 화소에 대응하는 스캔배선이 정지상태로 있는 동안, 즉 하나전의 행의 화소의 리프레쉬와 하나후의 행의 화소의 리프레쉬 사이의 기간전체에서, 전압이 공급되어진다. 따라서, 여분의 배선을 설치하지 않고, 앰프에 전압을 공급할 수 있게된다.

이상 설명한 바와같이, 본 발명에 의하면, 액정의 유전율이방성이 표시에 미치는, 예컨대 플로커와 같은 악영향 및 스위칭회로의 스위칭소자에 대해 리크전류가 표시에 미치는 악영향 모두를 대폭 감소시키거나 또는 실질적으로 제거할 수 있게된다.

본 발명은 액티브매트릭스 디스플레이에 관한 것으로, 더 구체적으로는 매트릭스내의 액티브소자로서 저온폴리실리콘 박막 트랜지스터를 이용하는 액정 액티브매트릭스 디스플레이에 관한 것이다.

Claims (16)

1. 데이터 전극에 접속되는 데이터 입력, 스캔전극에 접속되는 스캔입력 및 출력을 갖는 게이트를 각각 포함하는 복수의 화소, 상기 게이트의 출력에 접속되는 홀드커패시터, 상기 홀드커패시터에 접속되는 입력을 갖는 버퍼앰프, 및 상기 버퍼앰프의 출력에 접속되는 표시소자를 포함하는 액티브매트릭스 디스플레이로서, 상기 게이트는 직렬로 접속된 제1 및 제2 반도체스위치를 가지며, 상기 버퍼앰프의 출력은 상기 제1 및 제2 반도체스위치 사이의 노드에 접속되는, 액티브 매트릭스 디스플레이.
2. 제1항에 있어서, 상기 표시소자는 액정표시소자인 액티브매트릭스 디스플레이.
3. 제1항에 있어서, 상기 게이트 및 버퍼앰프는 폴리실리콘 액티브소자인 액티브매트릭스 디스플레이.
4. 제3항에 있어서, 상기 액티브소자는 폴리실리콘 박막 트랜지스터인 액티브매트릭스 디스플레이.
5. 제1항에 있어서, 상기 버퍼앰프는 유니티게인을 갖는 액티브매트릭스 디스플레이.
6. 제1항에 있어서, 상기 제 1 및 제2 스위치의 각각은 트랜지스터를 포함하는 액티브매트릭스 디스플레이.
7. 제1항에 있어서, 상기 앰프는 소스폴로워를 포함하는 액티브매트릭스 디스플레이.
8. 제7항에 있어서, 상기 소스폴로워는 일정전류로 하기 위한 부하를 갖는 액티브매트릭스 디스플렝.
9. 제1항에 있어서, 상기 앰프는, 상기 홀드커패시터에 접속되는 비반전입력과, 상기 출력에 접속되는 반전입력을 갖는 차동앰프를 포함하는 액티브매트릭스 디스플레이.
10. 제9항에 있어서, 상기 차동앰프는 공통의 부하를 갖는 제1 및 제2 트랜지스터를 구비하는 액티브매트릭스 디스플레이.
11. 제10항에 있어서, 상기 공통의 부하는 정전류 발생기인 액티브매트릭스 디스플레이.
12. 제10항에 있어서, 상기 앰프는 상기 제1 및 제2 트랜지스터의 드레인에 접속되는 전류미러를 포함하는 액티브매트릭스 디스플레이.
13. 제1항에 있어서, 상기 화소들은 복수의 행으로 배치되며, 상기 복수의 행의 각각의 화소의 스캔입력은 각각의 공통 스캔전극에 접속되며, 상기 복수의 행의 각각의 화소의 버퍼앰프는 상기 행에 인접한 한쌍의 행에 대응하는 스캔전극 사이에 접속되는 전원단자를 갖는 액티브매트릭스 디스플레이.
14. 제13항에 있어서, 상기 복수의 행중 인접한 행의 화소의 게이트는 서로 역도전형의 반도체장치를 갖는 액티브매트릭스 디스플레이.
15. 제1항에 있어서, 상기 버퍼 앰프의 출력은 표시소자에 직접 접속되는 액티브매트릭스 디스플레이.
16. 제1항에 있어서, 상기 버퍼 앰프의 출력은 스캔 입력에 제공된 주사 펄스와 독립적으로 상기 표시소자에 접속되는 액티브매트릭스 디스플레이.

Images