[go: up one dir, main page]

JP2002229532A - 液晶表示装置及び液晶表示装置の駆動方法 - Google Patents

液晶表示装置及び液晶表示装置の駆動方法

Info

Publication number
JP2002229532A
JP2002229532A JP2001351795A JP2001351795A JP2002229532A JP 2002229532 A JP2002229532 A JP 2002229532A JP 2001351795 A JP2001351795 A JP 2001351795A JP 2001351795 A JP2001351795 A JP 2001351795A JP 2002229532 A JP2002229532 A JP 2002229532A
Authority
JP
Japan
Prior art keywords
digital memory
liquid crystal
switch element
pixel electrode
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2001351795A
Other languages
English (en)
Inventor
Hiroyuki Kimura
裕之 木村
Takanori Tsunashima
貴徳 綱島
Takashi Maeda
孝志 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001351795A priority Critical patent/JP2002229532A/ja
Priority to US09/996,742 priority patent/US6778162B2/en
Publication of JP2002229532A publication Critical patent/JP2002229532A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【課題】 携帯電話等のディスプレイとして用いられる
液晶表示装置において、画面の高精細化を実現し、且つ
高精細画素に対しても、待ち受け時には低消費電力で静
止画表示を行い、また通話時にはフルカラーによる中間
調表示や動画表示を行うことができるようにする。 【解決手段】 ＤＭ（ディジタルメモリ）１８を、１つ
のインバータ回路２３（又はインバータ回路２３と第２
の容量素子２５）で構成することにより、ＤＭ１８を構
成する素子数を削減し、ＤＭ１８の配置領域を小さくし
て画面の高精細化を可能とする。また、通話時には、フ
ルカラー用映像信号により中間調／動画表示を行い、待
ち受け時には、走査線／信号線駆動回路の動作を止めつ
つ、ＤＭ１８に保持されたマルチカラー用映像信号を画
像表示に用いることにより、高精細画素に対しても低消
費電力でマルチカラー表示を行うことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、携帯電話や電子
ブック等に使用される高画質、低消費電力な液晶表示装
置及び液晶表示装置の駆動方法に関する。
【０００２】
【従来の技術】従来、液晶表示装置は軽量、薄型、低消
費電力という利点を活かして携帯電話や電子ブック等の
小型情報端末のディスプレイとして使われている。この
ような小型情報端末は、一般にバッテリー駆動方式が採
用されていることから、低消費電力化が重要な課題とな
っている。
【０００３】とくに携帯電話においては、待ち受け時間
中に低消費電力で表示できることが求められており、こ
れを実現するための技術として、例えば特開２００１−
２６４８１４号公報には、画素内にディジタルメモリを
備えた画像表示装置が開示されている。ここに開示され
た画像表示装置は、待ち受け時（静止画表示時）におい
て、前記ディジタルメモリに保持した二値データにより
液晶を交流駆動するための交流駆動回路のみを動作さ
せ、その他の周辺駆動回路を止めることにより、大幅な
消費電力の低減を図っている。
【０００４】
【発明が解決しようとする課題】ところで、従来のディ
ジタルメモリを備えた液晶表示装置では、ディジタルメ
モリとしてＳＲＡＭが使用されており、通常は５個のト
ランジスタで構成されている。このため、基板上にある
程度のディジタルメモリの配置領域が必要となり、高精
細化が困難な状況となっている。
【０００５】この発明の目的は、画素の高精細化を実現
するとともに、高精細画素に対しても、待ち受け時には
低消費電力で静止画表示を行い、また通話時にはフルカ
ラーによる中間調表示や動画表示を行うことができる液
晶表示装置及びその駆動方法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、互いに交差して配置された複数
の走査線及び複数の信号線、これら両線の各交差部に配
置された画素電極、前記画素電極と電気的に並列に接続
された第１の容量素子、前記走査線に供給される行選択
信号によりオン／オフ制御され、オン時に前記信号線と
前記画素電極間を導通させて前記信号線に供給された映
像信号を前記画素電極に書き込む第１のスイッチ素子を
含む第１の電極基板と、前記画素電極に対し所定間隔を
もって対向配置された対向電極を含む第２の電極基板
と、前記第１の電極基板と第２の電極基板との間に狭持
された液晶層と、一水平走査期間に対応して前記複数の
信号線に映像信号を供給する信号線駆動回路と、前記一
水平走査期間毎に前記走査線に行選択信号を順次供給す
る走査線駆動回路とを備えた液晶表示装置において、前
記第１の電極基板は、前記信号線に供給された映像信号
を保持可能な１つのインバータ回路により構成されたデ
ィジタルメモリと、前記画素電極と前記ディジタルメモ
リ間の導通を制御するディジタルメモリスイッチ回路と
を含むことを特徴とする。
【０００７】好ましい形態として、前記第１のスイッチ
素子と前記ディジタルメモリスイッチ回路を、ともにＭ
ＯＳトランジスタで構成する。
【０００８】請求項２の発明は、請求項１において、前
記ディジタルメモリを、１つのインバータ回路と第２の
容量素子により構成することを特徴とする。
【０００９】好ましい形態として、前記第１の容量素子
と前記第２の容量素子の容量を合わせて、通常駆動に必
要な容量を形成する。
【００１０】請求項３の発明は、請求項１又は２におい
て、前記インバータ回路がＣＭＯＳ回路で構成されるこ
とを特徴とする。
【００１１】請求項４の発明は、請求項１において、前
記画素電極が金属薄膜で構成された光反射型の画素電極
であることを特徴とする。
【００１２】請求項５の発明は、請求項１又は２におい
て、前記ディジタルメモリスイッチ回路が、前記ディジ
タルメモリの入力端子に接続する第２のスイッチ素子
と、前記ディジタルメモリの出力端子に接続する第３の
スイッチ素子とで構成されることを特徴とする。
【００１３】請求項６の発明は、請求項２において、前
記ディジタルメモリスイッチ回路が、前記ディジタルメ
モリの入力端子に接続する第２のスイッチ素子と、前記
ディジタルメモリの出力端子に接続する第３のスイッチ
素子とで構成され、前記第２の容量素子が、前記第２の
スイッチ素子と前記インバータ回路との間に接続される
ことを特徴とする。
【００１４】請求項７の発明は、請求項５において、前
記第２のスイッチ素子及び前記第３のスイッチ素子が同
一導電型の電界制御トランジスタで構成され、それぞれ
異なる制御信号線に接続されることを特徴とする。
【００１５】好ましい形態として、前記第２及び第３の
スイッチ素子をＮ−ｃｈＴＦＴ又はＰ−ｃｈＴＦＴのい
ずれか一方で構成するとともに、それぞれ個別のメモリ
制御信号線に接続し、各メモリ制御信号線から供給され
るメモリ制御信号により、前記第２及び第３のスイッチ
素子の導通を独立して制御する。
【００１６】請求項８の発明は、請求項５において、前
記第２のスイッチ素子及び前記第３のスイッチ素子が互
いに異なる導電型の電界制御トランジスタで構成され、
それぞれ共通の制御信号線に接続されることを特徴とす
る。
【００１７】好ましい形態として、前記第２及び第３の
スイッチ素子をＮ−ｃｈＴＦＴ及びＰ−ｃｈＴＦＴで構
成する。ここで、前記第２のスイッチ素子をＮ−ｃｈＴ
ＦＴで構成した場合、前記第３のスイッチ素子はＰ−ｃ
ｈＴＦＴで構成され、前記第２のスイッチ素子をＰ−ｃ
ｈＴＦＴで構成した場合、前記第３のスイッチ素子はＮ
−ｃｈＴＦＴで構成される。さらに、前記第２及び第３
のスイッチ素子を同一のメモリ制御信号線に接続し、１
つのメモリ制御信号線から供給されるメモリ制御信号に
より、前記第２及び第３のスイッチ素子の導通を共通に
制御する。
【００１８】請求項９の発明は、請求項３において、前
記インバータ回路を構成するＣＭＯＳ回路に、第３及び
第４の容量素子が接続されることを特徴とする。
【００１９】好ましい形態として、前記第１の容量素
子、前記第２の容量素子、前記第３及び第４の容量素子
の容量を合わせて、通常駆動に必要な容量を形成する。
【００２０】請求項１０の発明は、請求項１において、
前記ディジタルメモリの電源配線の一方と、前記第１の
容量素子に所定の電圧を供給する電源配線とを共通化し
たことを特徴とする。
【００２１】請求項１１の発明は、請求項１に記載の液
晶表示装置の駆動方法において、第１の表示期間では、
前記ディジタルメモリスイッチ回路により前記画素電極
と前記ディジタルメモリ間を非導通とし、且つ、前記第
１のスイッチ素子を所定周期でオンして、前記信号線に
供給された第１の映像信号を前記画素電極に書き込むこ
とで表示を行い、第２の表示期間では、前記ディジタル
メモリスイッチ回路により前記画素電極と前記ディジタ
ルメモリ間を導通させて、前記信号線に供給された第２
の映像信号を前記ディジタルメモリに保持させた後、前
記第１のスイッチ素子により前記信号線と前記画素電極
間を非導通とし、前記ディジタルメモリに保持された第
２の映像信号を前記画素電極に書き込むことで表示を行
うことを特徴とする。
【００２２】請求項１２の発明は、請求項１１におい
て、前記第１の表示期間では、前記ディジタルメモリス
イッチ回路において、前記第２のスイッチ素子と画素電
極間のみ導通させることを特徴とする。
【００２３】請求項１３の発明は、請求項１１又は１２
において、前記第２の表示期間では、１フレーム毎に前
記第２のスイッチ素子と第３のスイッチ素子を交互に導
通させて、前記画素電極に前記ディジタルメモリから１
フレーム毎に極性の異なる第２の映像信号を供給し、且
つ、この周期に合わせて前記対向電極の電位を反転させ
ることを特徴とする。
【００２４】請求項１４の発明は、請求項１３におい
て、前記第２の表示期間において、前記第３のスイッチ
素子の導通時間が、前記第２のスイッチ素子の導通時間
よりも長いことを特徴とする。
【００２５】請求項１５の発明は、請求項１１又は１２
において、前記第２の表示期間では、所定フレーム数毎
に前記ディジタルメモリスイッチ回路により前記画素電
極と前記ディジタルメモリ間を導通させて、前記信号線
に供給された第２の映像信号を前記ディジタルメモリに
保持させた後、前記第１のスイッチ素子により前記信号
線と前記画素電極間を非導通とし、前記ディジタルメモ
リに保持された第２の映像信号を所定フレーム数の間、
前記画素電極に書き込むことで表示を行うことを特徴と
する。
【００２６】好ましい形態として、第１の表示期間で
は、前記第２のスイッチ素子をオフして前記画素電極と
前記ディジタルメモリ間を非導通とし、且つ、前記第１
のスイッチ素子を所定周期でオンし、第２の表示期間で
は、第２の映像信号を前記ディジタルメモリに保持させ
た後、前記第１のスイッチ素子と前記第２のスイッチ素
子をオフ、前記第３のスイッチ素子をオンすることを特
徴とする。
【００２７】請求項１６の発明は、請求項１５におい
て、前記第２の表示期間では、所定フレーム数毎に前記
ディジタルメモリに極性の異なる第２の映像信号を保持
させ、且つ、この周期に合わせて前記対向電極の電位を
反転させることを特徴とする。
【００２８】請求項１７の発明は、請求項１１乃至１６
のいずれか一つにおいて、前記ディジタルメモリに直流
の電源電圧を供給することを特徴とする。
【００２９】請求項１８の発明は、請求項１５又は１６
において、前記ディジタルメモリに交流の電源電圧を供
給し、且つ、前記交流の周期に合わせて前記対向電極の
電位を反転させることを特徴とする。
【００３０】上記構成による液晶表示装置によれば、デ
ィジタルメモリを１つのインバータ回路で構成すること
により、従来は５個必要としていたディジタルメモリの
トランジスタ数を、インバータ回路のための２個に削減
することができる。したがって、基板上でのディジタル
メモリの配置領域を小さくすることが可能となり、画面
の高精細化を実現することができる。
【００３１】また、上記液晶表示装置においては、通話
時（第１の表示期間）には、通常のフルカラーによる中
間調／動画表示を行うことができ、また待ち受け時（第
２の表示期間）には、走査線／信号線駆動回路の動作を
止めつつ、前記ディジタルメモリに保持された映像信号
で画像表示を行うため、高精細画素に対しても低消費電
力で静止画表示を行うことができる。
【００３２】
【発明の実施の形態】以下、この発明に係わる液晶表示
装置及び液晶表示装置の駆動方法を、アクティブマトリ
クス型液晶表示装置及びその駆動方法に適用した場合の
実施形態について説明する。
【００３３】図３は、この実施形態に係わるアクティブ
マトリクス型液晶表示装置の回路構成図であり、図４は
図３の概略断面図である。
【００３４】この液晶表示装置１００は、大別すると、
複数の表示画素１０が形成された表示画素部１１０、走
査線駆動回路１２０及び信号線駆動回路１３０により構
成されている。
【００３５】この実施形態において、走査線駆動回路１
２０及び信号線駆動回路１３０は、アレイ基板１０１上
において、後述する信号線１１、走査線１２及び画素電
極１３などと一体に形成されている。
【００３６】表示画素部１１０は、アレイ基板１０１上
に複数本の信号線１１及びこれと交差する複数本の走査
線１２が図示しない絶縁膜を介してマトリクス状に配置
されており、両線の各交差部には表示画素１０が形成さ
れている。
【００３７】また、アレイ基板１０１上には、走査線１
２と並行してメモリ制御信号線１９が配置されており、
図示しない外部駆動回路からメモリ制御信号が供給され
ている。なお、後述する実施形態ではメモリ制御信号線
１９ａ，１９ｂとして２本配置した例も示しているが、
図３では説明を簡単にするためにメモリ制御信号線１９
として示している。
【００３８】表示画素１０は、画素電極１３、第１のス
イッチ素子１４、対向電極１５、液晶層１６、ディジタ
ルメモリスイッチ回路（以下、ＤＭスイッチ回路）１７
及びディジタルメモリ（以下、ＤＭ）１８により構成さ
れている。なお、表示画素１０には補助容量としての第
１の容量素子２４が含まれているが、図３では説明を簡
単にするために図示を省略している。
【００３９】第１のスイッチ素子１４のソースは信号線
１１に、ゲートは走査線１２に、ドレインは画素電極１
３にそれぞれ接続されている。また画素電極１３はＤＭ
スイッチ回路１７を介してＤＭ１８に接続されており、
そのＤＭスイッチ回路１７のゲートはメモリ制御信号線
１９に、ソースは画素電極１３に、ドレインはＤＭ１８
にそれぞれ接続されている。
【００４０】画素電極１３はアレイ基板１０１上に形成
され、この画素電極１３と相対する対向電極１５は対向
基板１０２上に形成されている。対向電極１５には、図
示しない外部駆動回路から所定の対向電極電位が与えら
れている。さらに、画素電極１３と対向電極１５の間に
は液晶層１６が狭持され、表示画素１０ごとに液晶容量
Ｃｌｃを形成している。アレイ基板１０１と対向基板１
０２の周囲はシール材１０３により封止されている。図
４では、配向膜や偏光板などの図示は省略している。な
お、アレイ基板１０１、対向基板１０２は、それぞれ本
実施形態における第１の電極基板、第２の電極基板であ
る。
【００４１】走査線駆動回路１２０は、シフトレジスタ
１２１及び図示しないバッファ回路などで構成されてお
り、図示しない外部駆動回路から供給されるコントロー
ル信号（垂直のクロック／スタート信号）に基づいて、
一水平走査期間毎に上から順に走査線１２に行選択信号
を出力する。
【００４２】走査線駆動回路１２０では、中間調表示や
動画表示時（以下、通常表示時）には、通常のアクティ
ブマトリクス型液晶表示装置と同様に一水平走査期間毎
に行選択信号を走査線１２に出力する。また静止画表示
時には、全ての走査線１２について行選択信号の出力を
停止する。
【００４３】信号線駆動回路１３０は、シフトレジスタ
１３１、ＡＳＷ（アナログスイッチ）１３２などで構成
されており、図示しない外部駆動回路からコントロール
信号（水平のクロック／スタート信号）及びビデオバス
１３３を通じて映像信号が供給されている。信号線駆動
回路１３０では、水平のクロック／スタート信号に基づ
いて、シフトレジスタ１３１からＡＳＷ１３２の開閉信
号を供給することにより、ビデオバス１３３から供給さ
れる映像信号を所定のタイミングで信号線１１にサンプ
リングする。
【００４４】なお、本実施形態では、通常表示期間にお
いて、フルカラーによる中間調表示／動画表示を行うた
めの映像信号をフルカラー用映像信号といい、静止画表
示期間において、マルチカラーによる静止画表示を行う
ための映像信号をマルチカラー用映像信号という。マル
チカラー用映像信号とは、二値の情報をもつ映像信号で
ある。ＲＧＢの３つのサブ画素（表示画素１０）の組み
合わせで表示単位としての１画素が構成されるとする
と、３つのサブ画素合計で８（２の３乗）色のマルチカ
ラー表示を行うことができる。
【００４５】上記通常表示期間、静止画表示期間は、そ
れぞれ本実施形態における第１の表示期間、第２の表示
期間である。また、フルカラー用映像信号、マルチカラ
ー用映像信号は、それぞれ本実施形態における第１の映
像信号、第２の映像信号である。
【００４６】ここで、通常のアクティブマトリクス型液
晶表示装置として駆動する場合の動作について簡単に説
明する。
【００４７】走査線駆動回路１２０から一水平走査期間
ごとに行選択信号を出力して、各走査線１２を上から順
に選択すると、選択された走査線１２に接続するすべて
の第１のスイッチ素子１４が一水平走査期間だけオンす
る。これと同期するように信号線１１に映像信号をサン
プリングすると、信号線１１にサンプリングされた映像
信号は第１のスイッチ素子１４を通じて画素電極１３に
書き込まれる。このとき、画素電極１３に書き込まれた
映像信号の電荷の大きさに応じて液晶層１６が応答する
ことで表示画素からの透過光量が制御される。このよう
な動作を１フレーム期間内にすべての走査線１２につい
て実施することにより、一画面の映像が出来上がる。画
素電極１３に書き込まれた映像信号は、次フレームで極
性反転された新たな映像信号が書き込まれるまで保持さ
れる。
【００４８】次に、表示画素１０の回路構成を、図１を
参照しながら、さらに詳細に説明する。
【００４９】図１は、図３に示す表示画素１０の回路構
成図である。
【００５０】第１のスイッチ素子１４のドレイン側に
は、画素電極１３及びこれと電気的に並列に第１の容量
素子２４が接続されている。第１の容量素子２４は、画
素電極１３と図示しない補助容量線との間に補助容量Ｃ
ｓを形成している。前記補助容量線には、図示しない外
部駆動回路から所定の補助容量電圧が供給されている。
この第１の容量素子２４は、画素電極１３に書き込まれ
た映像信号を安定して保持するためのものであり、画素
電極１３に書き込まれた前記映像信号は、液晶容量Ｃｌ
ｃと補助容量Ｃｓとにそれぞれ充電電荷として保持され
る。
【００５１】ＤＭスイッチ回路１７は、Ｎ−ｃｈＴＦＴ
からなる第２のスイッチ素子２１と、同じくＮ−ｃｈＴ
ＦＴからなる第３のスイッチ素子２２とで構成されてお
り、ＤＭ１８の入力端子２６及び出力端子２７と、画素
電極１３との間に挿入されている。ＤＭスイッチ回路１
７のうち、第２のスイッチ素子２１のゲートはメモリ制
御信号線１９ａに接続され、第３のスイッチ素子２２の
ゲートはメモリ制御信号線１９ｂに接続されている。メ
モリ制御信号線１９ａ、１９ｂには、図示しない外部駆
動回路からオン又はオフレベルのメモリ制御信号が供給
され、これにより第２のスイッチ素子２１と第３のスイ
ッチ素子２２のオン／オフは独立して制御される。この
実施形態において、第１のスイッチ素子１４とＤＭスイ
ッチ回路１７は、ともにＭＯＳトランジスタで構成され
ている。
【００５２】ＤＭ１８は、１つのインバータ回路２３と
第２の容量素子２５とから構成されている。静止画表示
の際にＤＭ１８に書き込まれるマルチカラー用映像信号
は、インバータ回路２３のみでも保持することができる
が、第２の容量素子２５を接続することにより、インバ
ータ回路２３での充電電荷をより安定して保持すること
ができる。ちなみに、ＤＭ１８をインバータ回路２３の
みで構成した場合、マルチカラー用映像信号は、配線容
量とインバータ自体の容量成分により保持されることに
なる。
【００５３】なお、インバータ回路２３の正極性側と負
極性側には、それぞれ図示しない正電源配線と負電源配
線が接続されており、図示しない電源電圧発生回路から
は、直流のＨｉｇｈ電源電圧とＬｏｗ電源電圧がそれぞ
れ供給されている。インバータ回路２３の電源配線につ
いては後に説明する。
【００５４】図１に示したように、ＤＭ１８を１つのイ
ンバータ回路２３と第２の容量素子２５で構成すること
により、従来は５個必要としていたＤＭのトランジスタ
数を、インバータ回路のための２個と容量素子１つに削
減することができる。また、ＤＭ１８を１つのインバー
タ回路２３のみで構成した場合は、ＤＭのトランジスタ
数を、インバータ回路のための２個に削減することがで
きる。したがって、上記のような回路構成を採用するこ
とにより、基板上でのＤＭ１８の配置領域を小さくする
ことが可能となり、画面の高精細化を実現することがで
きる。さらに、プロセスの微細化が進めば、数画素を表
示単位としての１画素とすることにより、静止画表示時
にも階調表示が可能となる。
【００５５】また通常表示時において、第２のスイッチ
素子２１のみをオンさせ、第１の容量素子２４と第２の
容量素子２５との間を導通させるように駆動した場合
は、画素電極１３に書き込まれたフルカラー用映像信号
の電荷の一部を第２の容量素子２５に保持させることが
できる。したがって、第１の容量素子２４と第２の容量
素子２５の２つの容量を合わせて、通常駆動に必要とさ
れる容量を形成すれば、第２の容量素子２５を付加した
分だけ第１の容量素子２４の容量を小さくすることがで
きる。これによれば、基板上での回路面積を小さくし
て、高精細化と歩留まりの向上を実現することができ
る。
【００５６】次に、上記のように構成された液晶表示装
置１００において、通常表示及び静止画表示を行う場合
の駆動方法について説明する。
【００５７】まず、通常表示時には、メモリ制御信号線
１９ａをオンレベル、メモリ制御信号線１９ｂをオフレ
ベルとして、第２のスイッチ素子２１のみをオンとす
る。そして、走査線駆動回路１２０及び信号線駆動回路
１３０に対し、それぞれクロック信号、スタート信号及
びフルカラー用映像信号を供給して、通常のアクティブ
マトリクス型液晶表示装置と同様に駆動を行うことによ
り、フルカラーによる高画質な中間調／動画表示を行う
ことができる。
【００５８】先に説明したように、通常表示時におい
て、第２のスイッチ素子２１のみをオンさせるように駆
動した場合は、画素電極１３に書き込まれたフルカラー
用映像信号の電荷の一部が第２の容量素子２５にも保持
されるため、第１の容量素子２４での充電電荷をさらに
安定して保持することができる。なお、通常表示時にお
いて、メモリ制御信号線１９ａ，１９ｂをともにオフレ
ベルとし、第２のスイッチ素子２１と第３のスイッチ素
子２２をともにオフするように駆動することもできる。
この場合、画素電極１３に書き込まれたフルカラー用映
像信号の電荷は、液晶層１６と第１の容量素子２４で保
持されることになる。
【００５９】続いて、静止画表示を行う場合の駆動方法
を、図５に示す信号波形のタイミングチャートを参照し
ながら説明する。この例では、電源配線２８ａ、２８ｂ
に直流のＨｉｇｈ電源電圧、Ｌｏｗ電源電圧をそれぞれ
供給している。
【００６０】通常表示から静止画表示に切り替える際
は、通常表示から静止画表示に移行する最後のフレーム
（静止画書き込みフレーム）において、メモリ制御信号
線１９ａをオンレベル、メモリ制御信号線１９ｂをオフ
レベルとし、第２のスイッチ素子２１のみをオンさせ
る。そして、第１のスイッチ素子１４が行選択信号によ
りオンしている間に、信号線１１にマルチカラー用映像
信号をサンプリングし、これを第１のスイッチ素子１４
からＤＭスイッチ回路１７の第２のスイッチ素子２１を
通じてＤＭ１８に書き込む。
【００６１】ＤＭ１８にマルチカラー用映像信号が書き
込まれた後に、第１のスイッチ素子１４がオフすると、
マルチカラー用映像信号はＤＭ１８の第２の容量素子２
５（及びインバータ回路２３、以下同じ意味として略称
する）に保持される。
【００６２】静止画表示の期間において、ＤＭ１８に書
き込まれたマルチカラー用映像信号は、短時間であれば
この状態で保持することもできるが、長時間保持すると
直流成分により液晶層１６が劣化するため、交流駆動す
る必要がある。この実施形態では、一定の周期でメモリ
制御信号線１９ａ、同１９ｂを交互にオンレベルとする
ことによって、第２のスイッチ素子２１と第３のスイッ
チ素子２２を交互にオンし、同時に対向電極１５の電位
を反転させることで交流駆動を実現している。
【００６３】すなわち、静止画表示期間の各フレームで
は、最初にメモリ制御信号線１９ｂをオンレベルとし、
第３のスイッチ素子２２をオンにすることで第２の容量
素子２５に保持されているマルチカラー用映像信号を画
素電極１３に書き込む。この間、メモリ制御信号線１９
ａはオフレベルとする。そして、１フレームの終了間際
にメモリ制御信号線１９ａをオンレベルとし、第２のス
イッチ素子２１をオンにすることで画素電極１３に書き
込まれていたマルチカラー用映像信号を再び第２の容量
素子２５に保持させる。この間、メモリ制御信号線１９
ｂはオフレベルとする。このような動作を１フレームご
とに交互に繰り返すと、第２の容量素子２５からマルチ
カラー用映像信号が取り出される度に、インバータ回路
２３により極性反転されて画素電極１３に書き込まれる
ため、この周期に合わせて対向電極１５の電位を反転さ
せることで極性反転駆動を行うことができる。
【００６４】また、こうした動作を可能とするために、
静止画表示期間においては、図５に示すように、第３の
スイッチ素子２２のオン時間が、第２のスイッチ素子２
１のオン時間よりも長くなるように設定する。この実施
形態では、第２のスイッチ素子２１のオン時間を、第３
のスイッチ素子２２のオン時間の１／１０程度としてい
るが、液晶パネルの設計条件に応じて適宜に設定するこ
とができる。
【００６５】このように、第２のスイッチ素子２１と第
３のスイッチ素子２２を１フレーム毎に交互にオンする
ことで、画素電極１３にはＨｉｇｈ電源電圧／Ｌｏｗ電
源電圧の電位が交互に出力され、これと同期させて対向
電極１５の電位をＨｉｇｈ電源電圧／Ｌｏｗ電源電圧に
相当する電位間でシフトすることにより、対向電極１５
と極性が同じ表示画素１０では液晶層１６に電圧がかか
らず、また逆極性の表示画素１０では液晶層１６に電圧
がかかることになり、２値の画像表示を行うことができ
る。このとき、表示画素部１１０で動作しているのは、
低周波数のメモリ制御信号線１９と対向電極１５だけで
あるため、低消費電力で静止画表示を行うことができ
る。また、この間、画素電極１３への電位の供給はＤＭ
１８からとなるため、第１の容量素子２４と図示しない
補助容量線との間に形成される補助容量Ｃｓの電位は表
示と無関係になる。このため、前記補助容量線には、通
常表示において第１の容量素子２４に与えている補助容
量電位よりも低い電位を供給することができるため、低
消費電力化を達成することができる。
【００６６】また、図５には示していないが、静止画表
示から通常表示に切り替える際は、最後のフレーム（静
止画最終フレーム）を経て、再びメモリ制御信号線１９
ａ、１９ｂをオフレベル（又は１９ｂのみオフレベル）
とし、走査線駆動回路１２０及び信号線駆動回路１３０
に対し、それぞれクロック信号、スタート信号及びフル
カラー用映像信号を供給する。
【００６７】次に、ＤＭスイッチ回路１７の他の実施形
態について説明する。図２は、図３に示す表示画素１０
の他の実施形態を示す回路構成図であり、図１と同等部
分を同一符号で示している。
【００６８】この実施形態のＤＭスイッチ回路３７は、
Ｎ−ｃｈＴＦＴからなる第２のスイッチ素子２１と、Ｐ
−ｃｈＴＦＴからなる第３のスイッチ素子３２とで構成
されている。各スイッチ素子のゲートは共通のメモリ制
御信号線１９に接続されており、メモリ制御信号線１９
から供給されるメモリ制御信号によって、第２のスイッ
チ素子３１と第３のスイッチ素子３２のオン／オフが同
時に制御される。すなわち、図２に示すＤＭスイッチ回
路３７では、第２のスイッチ素子３１がオンのときは第
３のスイッチ素子３２がオフし、また第２のスイッチ素
子３１がオフのときは第３のスイッチ素子３２がオンす
ることになる。
【００６９】通常表示時において、第２のスイッチ素子
２１をオンし、第２の容量素子２５にもフルカラー用映
像信号の電荷を充電させる場合には、２つのスイッチ素
子を同時にオフにする必要がないので、図２のような回
路構成とすることにより、メモリ制御信号線１９の数を
図１の回路構成に比べて半分に減らすことができる。な
お、この実施形態において、第２のスイッチ素子２１と
第３のスイッチ素子３２は、ＣＭＯＳトランジスタで構
成されている。
【００７０】次に、ＤＭ１８の具体的な回路構成につい
て説明する。ここでは、図２の回路構成を例として説明
する。また、静止画表示を行う場合の他の駆動方法につ
いても説明する。
【００７１】図６は、図２に示す表示画素１０の詳細な
回路構成図であり、図２と同等部分を同一符号で表して
いる。
【００７２】ＤＭ１８に含まれるインバータ回路２３
は、直列に接続されたＰ−ｃｈＴＦＴ２３１及びＮ−ｃ
ｈＴＦＴ２３２により構成されており、その正極性側に
は正電源配線として電源配線２８ａが接続され、負極性
側には負電源配線として電源配線２８ｂが接続されてい
る。
【００７３】なお、第２の容量素子２５を接続しても、
インバータ回路２３に書き込まれたマルチカラー用映像
信号の充電電荷を安定して保持できない場合は、図７に
示すように、Ｐ−ｃｈＴＦＴ２３１及びＮ−ｃｈＴＦＴ
２３２に、それぞれ第３の容量素子２３３及び第４の容
量素子２３４を付加する。これにより、充電電荷のさら
に安定して保持させることができる。
【００７４】この場合も、通常表示時において、第２の
スイッチ素子２１のみをオンさせ、第１の容量素子２４
と、第２の容量素子２５、第３の容量素子２３３及び第
４の容量素子２３４との間を導通させるように駆動した
場合は、画素電極１３に書き込まれたフルカラー用映像
信号の電荷の一部をＤＭ１８側の３つの容量素子（２
５，２３３，２３４）に保持させることができる。した
がって、第１の容量素子２４とＤＭ１８側の３つの容量
素子の容量とを合わせて、通常駆動に必要とされる容量
を形成すれば、ＤＭ１８側の３つの容量素子を付加した
分だけ第１の容量素子２４の容量を小さくすることがで
きる。これによれば、基板上での回路面積を小さくし
て、高精細化と歩留まりの向上を実現することができ
る。
【００７５】次に、図６に示す回路構成において、通常
表示及び静止画表示を行う場合の駆動方法について説明
する。ただし、通常表示を行う場合の駆動方法は上記実
施形態と同じであるため、ここでは静止画表示を行う場
合の駆動方法についてのみ説明する。
【００７６】図８は、静止画表示を行う場合の他の駆動
方法を示す信号波形のタイミングチャートである。この
例では、電源配線２８ａ、２８ｂに直流のＨｉｇｈ電源
電圧、Ｌｏｗ電源電圧をそれぞれ供給している。
【００７７】この実施形態の駆動方法では、静止画表示
期間中、数フレーム毎にマルチカラー用映像信号の書き
込みを行っている。すなわち、静止画表示期間の静止画
書き込みフレームでは、メモリ制御信号線１９をオンレ
ベルとし、第２のスイッチ素子２１のみをオンさせる。
そして、第１のスイッチ素子１４が行選択信号によりオ
ンしている間に、マルチカラー用映像信号を信号線１１
にサンプリングし、これを第１のスイッチ素子１４から
ＤＭスイッチ回路１７の第２のスイッチ素子２１を通じ
てＤＭ１８に書き込む。この後、第１のスイッチ素子１
４がオフすると、マルチカラー用映像信号はＤＭ１８の
第２の容量素子２５に保持される。
【００７８】その後は、ＤＭ１８に書き込んだマルチカ
ラー用映像信号により静止画表示を行うが、所定フレー
ム数毎に一度の割合で静止画書き込みフレームを設け、
マルチカラー用映像信号の書き込みを行っている。この
とき書き込まれるマルチカラー用映像信号は、前回の静
止画書き込みフレームで書き込まれたマルチカラー用映
像信号とは反対極性の信号となり、これに合わせて対向
電極１５の電位を反転させることで極性反転駆動を行う
ことができる。
【００７９】この実施形態における静止画表示期間で
は、新たなマルチカラー用映像信号が書き込まれるまで
の所定フレーム数の間、液晶層１６には同一極性のマル
チカラー用映像信号が印加されるため、この間はメモリ
制御信号線１９を駆動する必要はない。一方、所定フレ
ーム数毎に走査線駆動回路１２０と信号線駆動回路１３
０を駆動することになるが、本発明者らによるシミュレ
ーションによれば、図５に示す駆動方法に比べ、静止画
表示期間をさらに低消費電力で駆動できることが確認さ
れている。
【００８０】なお、マルチカラー用映像信号による静止
画表示のフレーム数は、ＤＭ１８に書き込まれたマルチ
カラー用映像信号の電位が液晶駆動に必要な電位を保持
できるフレーム数であればよく、数フレームから数十フ
レームの間に設定される。
【００８１】図９は、静止画表示を行う場合のさらに他
の駆動方法を示す信号波形のタイミングチャートであ
る。この例では、電源配線２８ａ、２８ｂに交流の電源
電圧を供給している。
【００８２】この実施形態の駆動方法では、図８に示し
た実施形態と同様に、静止画表示期間中、数フレーム毎
にマルチカラー用映像信号の書き込みを行っている。相
違点は、１フレーム毎に極性反転駆動を行うことにあ
る。すなわち、ＤＭ１８に書き込んだマルチカラー用映
像信号による静止画表示の間は、１フレーム毎に電源配
線２８ａ、２８ｂの電位を反転させるとともに、この周
期に合わせて対向電極１５の電位を反転させている。以
下、詳細に説明する。
【００８３】静止画表示の間、第２のスイッチ素子２１
はオフ、第３のスイッチ素子２２はオンとなるため、第
２の容量素子２５に保持されているマルチカラー用映像
信号の電位（その画素に書き込まれたマルチカラー用映
像信号の電位であり、Ｈｉｇｈレベル又はＬｏｗレベル
の二値情報）に応じて、インバータ回路２３のＰ−ｃｈ
ＴＦＴ２３１又はＮ−ｃｈＴＦＴ２３２の一方がオンす
る。すると、ＤＭ１８に書き込まれたマルチカラー用映
像信号の電位が、Ｐ−ｃｈＴＦＴ２３１又はＮ−ｃｈＴ
ＦＴ２３２から第３のスイッチ素子２３を通じて画素電
極１３に供給される。したがって、あるフレームにおい
て、マルチカラー用映像信号の電位がＨｉｇｈであれ
ば、Ｎ−ｃｈＴＦＴ２３２から第３のスイッチ素子２３
を通じてＬｏｗレベルの電位が画素電極１３に供給され
る。このとき、対向電極１５は逆極性となるため、液晶
層１６に電圧が印加される（Ｈｉｇｈレベル表示）。ま
た、同一フレームにおいて、マルチカラー用映像信号の
電位がＬｏｗであれば、Ｐ−ｃｈＴＦＴ２３１から第３
のスイッチ素子２３を通じてＨｉｇｈレベルの電位が画
素電極１３に印加される。このとき、対向電極１５は同
一極性となるため、液晶層１６に電圧が印加されないこ
とになる（Ｌｏｗレベル表示）。次フレームで電源配線
２８ａ、２８ｂに供給される電源電圧の極性が反転した
場合も、画素電極１３に供給されるマルチカラー用映像
信号の電位と対向電極１５の電位との関係が反転するた
め、上記と同様の結果となる。このように、１フレーム
毎に電源配線２８ａ、２８ｂの電位を反転させるととも
に、この周期に合わせて対向電極１５の電位を反転させ
ることにより、所定フレーム数に及ぶ静止画表示におい
ても極性反転駆動を行うことができる。
【００８４】なお、第１の容量素子２４に補助容量電位
を供給する配線（補助容量線）とインバータ回路２３の
電源配線とを共通化することもできる。この場合の回路
構成を図１０及び図１１に示す。図１０は図７に対応
し、図１１は図８に対応する。図１０及び図１１では、
補助容量線２９と電源配線２８ｂとを共通化した回路構
成を示している。ただし、補助容量線２９と電源配線２
８ａとを共通化した回路構成としてもよい。図１０又は
図１１に示すように、補助容量線とインバータ回路２３
の電源配線とを共通化した場合は、基板上に電源配線を
個別に引き回す必要がないため、基板上での配線数を少
なくすることができる。したがって、従来よりも画素ピ
ッチを狭めることができるようになり、画面の高精細化
を達成することができる。また、配線数が少なくなるこ
とで、配線間でのショート不良の発生も少なくなり、歩
留まりの向上を果たすことができる。
【００８５】次に、この実施形態による液晶表示装置１
００の製造方法を図１２を用いて説明する。図１２は液
晶表示装置の製造プロセスを示す概略断面図であり、右
側の領域は画素部（表示画素部１１０）、左側の領域が
駆動回路部（走査線駆動回路１２０など）を示してい
る。以下、図１２の（ａ）〜（ｆ）の順に説明する。
【００８６】（ａ）ガラスなどの透明絶縁基板５０上
に、プラズマＣＶＤ法により厚さ５０ｎｍのアモルファ
スシリコン（ａ−Ｓｉ）薄膜５１を堆積し、このアモル
ファスシリコン薄膜５１を図示しないＸｅＣｌエキシマ
レーザ装置でアニールすることで多結晶化する。ここ
で、前記ＸｅＣｌエキシマレーザ装置からのレーザ光５
２は、図中Ａの方向に走査され、このレーザ光５２が照
射された領域は結晶化され多結晶シリコン膜５３とな
る。その際、レーザ照射エネルギーを段階的に上げて複
数回照射を行うことにより、アモルファスシリコン膜中
の水素を効果的に抜くことができ、結晶化時のアブレー
ションを防ぐことができる。なお、照射エネルギーは２
００〜５００ｍＪ／ｃｍ２ とする。
【００８７】（ｂ）多結晶シリコン膜５３をフォトリソ
グラフィ法を用いてパターニングし、薄膜トランジスタ
の活性層５４を形成する。
【００８８】（ｃ）シリコン酸化膜によるゲート絶縁膜
５５をプラズマＣＶＤ法で形成した後、モリブデン−タ
ングステン合金膜をスパッタ法で成膜、パターニングす
ることでゲート電極５６を形成する。また、前記パター
ニング時に走査線も同時に形成する。ゲート絶縁膜５５
としては、このほかに窒化シリコン膜や常圧ＣＶＤ法に
よるシリコン酸化膜を使うことができる。
【００８９】ゲート電極５６を形成後に、ゲート電極５
６をマスクとしてイオンドーピング法で不純物を打ち込
み、薄膜トランジスタのソース／ドレイン領域５４ａを
形成する。不純物としては、Ｎ−ｃｈトランジスタにつ
いてはリンを、Ｐ−ｃｈトランジスタについてはボロン
を用いることができる。画素部のトランジスタについて
はオフ時のリーク電流を抑えるためにＬＤＤ（Ｌｉｇｈ
ｔｌｙ ＤｏｐｅｄＤｒａｉｎ）構造を用いるのが効果
的である。この場合、ソース／ドレイン電極５４ａへの
不純物注入後にゲート電極５６を再パターニングし、一
定量だけ細かくした後、再度低濃度の不純物打ち込みを
行う。
【００９０】（ｄ）ゲート電極５６上にプラズマＣＶＤ
法又は常圧ＣＶＤ法でシリコン酸化膜による第１の層間
絶縁膜５７を形成する。
【００９１】（ｅ）第１の層間絶縁膜５７及びゲート絶
縁膜５５にコンタクトホールを形成後、スパッタ法でＡ
ｌ膜を形成、パターニングすることでソース／ドレイン
電極５９、６０を形成する。このとき、信号線も同時に
形成する。
【００９２】（ｆ）前記Ａｌ膜上に低誘電率絶縁膜（第
２の層間絶縁膜）６１を形成する。低誘電率絶縁膜６１
としては、プラズマＣＶＤ法で作成した窒化シリコン膜
や、酸化シリコン膜、有機絶縁膜等の低誘電率絶縁膜を
用いることができる。そして、低誘電率絶縁膜６１にコ
ンタクトホールを形成し、Ａｌ薄膜６２を形成し、パタ
ーニングすることで画素電極を形成する。
【００９３】以上のプロセスにより、透明絶縁基板５０
上に画素部と駆動回路部とを一体で形成することができ
る。この後、透明絶縁基板５０と、図示しない対向電極
が形成された対向基板とを対向し、周囲をエポキシ樹脂
からなるシール材で密閉し、内部に液晶組成物を注入、
封止することで液晶表示装置を完成することができる
（図４参照）。
【００９４】なお、ｐ−Ｓｉ（ポリシリコン）ＴＦＴ
は、ａ−ＳｉＴＦＴに比べて電子の移動度が二桁程度高
いため、ＴＦＴサイズを小さくすることが可能であり、
周辺駆動回路をも同時に基板上に一体に形成することが
できる。この周辺回路としては、高速化、低消費電力化
を図るためにＣＭＯＳ構造とすることが望ましい。その
ため、前記不純物ドーピング工程は、レジストマスクを
用いてＰ型及びＮ型不純物ドーピング工程の２回に分け
て行っている。
【００９５】また、この実施形態のように、画素電極１
３を金属薄膜で構成された光反射型の画素電極とした場
合は、バックライトが不要となるため、バックライトを
用いた透過型の構成に比べて、さらに低消費電力での駆
動が可能となる。ちなみに、対角５ｃｍ、２５万画素の
液晶パネルについてフレーム周波数６０Ｈｚで静止画表
示を行ったところ、消費電力を５ｍＷとすることができ
た。
【００９６】
【発明の効果】以上説明したように、この発明によれ
ば、ディジタルメモリが１つのインバータ回路で構成さ
れているため、従来に比べてディジタルメモリのトラン
ジスタ数を削減することができる。したがって、基板上
でのディジタルメモリの配置領域を小さくすることが可
能となり、画面の高精細化を実現することができる。
【００９７】また、通話時には、第１の映像信号により
通常のフルカラーによる中間調／動画表示を行うことが
でき、また待ち受け時には、走査線／信号線駆動回路の
動作を止めつつ、前記ディジタルメモリに保持された第
２の映像信号で画像表示を行うため、高精細画素に対し
ても低消費電力でマルチカラー表示を行うことができ
る。
【図面の簡単な説明】
【図１】実施形態における表示画素の回路構成図。
【図２】他の実施形態における表示画素の回路構成図。
【図３】実施形態におけるアクティブマトリクス型液晶
表示装置の回路構成図。
【図４】図３の概略断面図。
【図５】静止画表示を行う場合の動作を示す信号波形の
タイミングチャート。
【図６】図２に示す表示画素の詳細な回路構成図。
【図７】図６のインバータ回路に容量素子を付加した場
合の回路構成図。
【図８】静止画表示を行う場合の他の駆動方法を示す信
号波形のタイミングチャート。
【図９】静止画表示を行う場合のさらに他の駆動方法を
示す信号波形のタイミングチャート。
【図１０】図７に示す表示画素において補助容量線とイ
ンバータ回路の電源配線とを共通化した場合の回路構成
図。
【図１１】図８に示す表示画素において補助容量線とイ
ンバータ回路の電源配線とを共通化した場合の回路構成
図。
【図１２】液晶表示装置の製造プロセスを示す概略断面
図。
【符号の説明】
１０…表示画素、１１…信号線、１２…信号線、１３…
画素電極、１４…第１のスイッチ素子、１５…対向電
極、１６…液晶層、１７，３７…ＤＭスイッチ回路、１
８…ＤＭ（ディジタルメモリ）、１９（１９ａ，１９
ｂ）…メモリ制御信号線、２１，３１…第２のスイッチ
素子、２２，３２…第３のスイッチ素子、２３…インバ
ータ回路、２４…第１の容量素子（補助容量）、２５…
第２の容量素子、２８ａ，２８ｂ…電源配線、２９…補
助容量線、２３１…Ｐ−ｃｈＴＦＴ、２３２…Ｎ−ｃｈ
ＴＦＴ、２３３，２３４…容量素子、１１０…表示画素
部、１２０…走査線駆動回路、１３０…信号線駆動回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｂ ６２４ ６２４Ｂ ６３１ ６３１Ｈ (72)発明者 前田 孝志 埼玉県深谷市幡羅町一丁目９番地２ 株式 会社東芝深谷工場内 Ｆターム(参考） 2H092 JB07 NA01 NA26 2H093 NA33 NA53 NC11 NC34 ND06 ND20 ND39 ND49 ND53 5C006 AA01 AA02 AA16 AA22 AC28 AF44 BB16 BC06 BC11 BC20 BF09 BF27 EB04 EB05 FA43 FA47 5C080 AA10 BB05 CC03 DD22 DD26 EE19 EE29 FF11 JJ02 JJ03 JJ04 JJ06

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 互いに交差して配置された複数の走査線
    及び複数の信号線、これら両線の各交差部に配置された
    画素電極、前記画素電極と電気的に並列に接続された第
    １の容量素子、前記走査線に供給される行選択信号によ
    りオン／オフ制御され、オン時に前記信号線と前記画素
    電極間を導通させて前記信号線に供給された映像信号を
    前記画素電極に書き込む第１のスイッチ素子を含む第１
    の電極基板と、前記画素電極に対し所定間隔をもって対
    向配置された対向電極を含む第２の電極基板と、前記第
    １の電極基板と第２の電極基板との間に狭持された液晶
    層と、一水平走査期間に対応して前記複数の信号線に映
    像信号を供給する信号線駆動回路と、前記一水平走査期
    間毎に前記走査線に行選択信号を順次供給する走査線駆
    動回路とを備えた液晶表示装置において、 前記第１の電極基板は、 前記信号線に供給された映像信号を保持可能な１つのイ
    ンバータ回路により構成されたディジタルメモリと、 前記画素電極と前記ディジタルメモリ間の導通を制御す
    るディジタルメモリスイッチ回路と、 を含むことを特徴とする液晶表示装置。
  2. 【請求項２】 前記ディジタルメモリは、１つのインバ
    ータ回路と第２の容量素子により構成されることを特徴
    とする請求項１に記載の液晶表示装置。
  3. 【請求項３】 前記インバータ回路は、ＣＭＯＳ回路で
    構成されることを特徴とする請求項１又は２に記載の液
    晶表示装置。
  4. 【請求項４】 前記画素電極は、金属薄膜で構成された
    光反射型の画素電極であることを特徴とする請求項１に
    記載の液晶表示装置。
  5. 【請求項５】 前記ディジタルメモリスイッチ回路は、
    前記ディジタルメモリの入力端子に接続する第２のスイ
    ッチ素子と、前記ディジタルメモリの出力端子に接続す
    る第３のスイッチ素子とで構成されることを特徴とする
    請求項１又は２に記載の液晶表示装置。
  6. 【請求項６】 前記ディジタルメモリスイッチ回路は、
    前記ディジタルメモリの入力端子に接続する第２のスイ
    ッチ素子と、前記ディジタルメモリの出力端子に接続す
    る第３のスイッチ素子とで構成され、 前記第２の容量素子は、前記第２のスイッチ素子と前記
    インバータ回路との間に接続されることを特徴とする請
    求項２に記載の液晶表示装置。
  7. 【請求項７】 前記第２のスイッチ素子及び前記第３の
    スイッチ素子は同一導電型の電界制御トランジスタで構
    成され、それぞれ異なる制御信号線に接続されることを
    特徴とする請求項５に記載の液晶表示装置。
  8. 【請求項８】 前記第２のスイッチ素子及び前記第３の
    スイッチ素子は互いに異なる導電型の電界制御トランジ
    スタで構成され、それぞれ共通の制御信号線に接続され
    ることを特徴とする請求項５に記載の液晶表示装置。
  9. 【請求項９】 前記インバータ回路を構成するＣＭＯＳ
    回路に、第３及び第４の容量素子が接続されることを特
    徴とする請求項３に記載の液晶表示装置。
  10. 【請求項１０】 前記ディジタルメモリの電源配線の一
    方と、前記第１の容量素子に所定の電圧を供給する電源
    配線とを共通化したことを特徴とする請求項１に記載の
    液晶表示装置。
  11. 【請求項１１】 第１の表示期間では、前記ディジタル
    メモリスイッチ回路により前記画素電極と前記ディジタ
    ルメモリ間を非導通とし、且つ、前記第１のスイッチ素
    子を所定周期でオンして、前記信号線に供給された第１
    の映像信号を前記画素電極に書き込むことで表示を行
    い、 第２の表示期間では、前記ディジタルメモリスイッチ回
    路により前記画素電極と前記ディジタルメモリ間を導通
    させて、前記信号線に供給された第２の映像信号を前記
    ディジタルメモリに保持させた後、前記第１のスイッチ
    素子により前記信号線と前記画素電極間を非導通とし、
    前記ディジタルメモリに保持された第２の映像信号を前
    記画素電極に書き込むことで表示を行うことを特徴とす
    る請求項１に記載の液晶表示装置の駆動方法。
  12. 【請求項１２】 前記第１の表示期間では、前記ディジ
    タルメモリスイッチ回路において、前記第２のスイッチ
    素子と画素電極間のみ導通させることを特徴とする請求
    項１１に記載の液晶表示装置の駆動方法。
  13. 【請求項１３】 前記第２の表示期間では、１フレーム
    毎に前記第２のスイッチ素子と第３のスイッチ素子を交
    互に導通させて、前記画素電極に前記ディジタルメモリ
    から１フレーム毎に極性の異なる第２の映像信号を供給
    し、且つ、この周期に合わせて前記対向電極の電位を反
    転させることを特徴とする請求項１１又は１２に記載の
    液晶表示装置の駆動方法。
  14. 【請求項１４】 前記第２の表示期間において、前記第
    ３のスイッチ素子の導通時間が、前記第２のスイッチ素
    子の導通時間よりも長いことを特徴とする請求項１３に
    記載の液晶表示装置の駆動方法。
  15. 【請求項１５】 前記第２の表示期間では、所定フレー
    ム数毎に前記ディジタルメモリスイッチ回路により前記
    画素電極と前記ディジタルメモリ間を導通させて、前記
    信号線に供給された第２の映像信号を前記ディジタルメ
    モリに保持させた後、前記第１のスイッチ素子により前
    記信号線と前記画素電極間を非導通とし、前記ディジタ
    ルメモリに保持された第２の映像信号を所定フレーム数
    の間、前記画素電極に書き込むことで表示を行うことを
    特徴とする請求項１１又は１２に記載の液晶表示装置の
    駆動方法。
  16. 【請求項１６】 前記第２の表示期間では、所定フレー
    ム数毎に前記ディジタルメモリに極性の異なる第２の映
    像信号を保持させ、且つ、この周期に合わせて前記対向
    電極の電位を反転させることを特徴とする請求項１５に
    記載の液晶表示装置の駆動方法。
  17. 【請求項１７】 前記ディジタルメモリに直流の電源電
    圧を供給することを特徴とする請求項１１乃至１６のい
    ずれか一つに記載の液晶表示装置の駆動方法。
  18. 【請求項１８】 前記ディジタルメモリに交流の電源電
    圧を供給し、且つ、前記交流の周期に合わせて前記対向
    電極の電位を反転させることを特徴とする請求項１５又
    は１６に記載の液晶表示装置の駆動方法。
JP2001351795A 2000-11-30 2001-11-16 液晶表示装置及び液晶表示装置の駆動方法 Abandoned JP2002229532A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001351795A JP2002229532A (ja) 2000-11-30 2001-11-16 液晶表示装置及び液晶表示装置の駆動方法
US09/996,742 US6778162B2 (en) 2000-11-30 2001-11-30 Display apparatus having digital memory cell in pixel and method of driving the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000365426 2000-11-30
JP2000-365426 2000-11-30
JP2001351795A JP2002229532A (ja) 2000-11-30 2001-11-16 液晶表示装置及び液晶表示装置の駆動方法

Publications (1)

Publication Number Publication Date
JP2002229532A true JP2002229532A (ja) 2002-08-16

Family

ID=26604974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001351795A Abandoned JP2002229532A (ja) 2000-11-30 2001-11-16 液晶表示装置及び液晶表示装置の駆動方法

Country Status (2)

Country Link
US (1) US6778162B2 (ja)
JP (1) JP2002229532A (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002207453A (ja) * 2001-01-04 2002-07-26 Hitachi Ltd 画像表示装置およびその駆動方法
JP2007034095A (ja) * 2005-07-29 2007-02-08 Hitachi Displays Ltd 表示装置
JP2007206469A (ja) * 2006-02-03 2007-08-16 Hitachi Displays Ltd 液晶表示装置
WO2010035548A1 (ja) * 2008-09-24 2010-04-01 シャープ株式会社 液晶表示装置、アクティブマトリクス基板、電子機器
JP2010145663A (ja) * 2008-12-17 2010-07-01 Sony Corp 液晶表示パネル及び電子機器
JP2010160376A (ja) * 2009-01-09 2010-07-22 Toppoly Optoelectronics Corp アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器
CN101840685A (zh) * 2009-03-19 2010-09-22 统宝光电股份有限公司 液晶显示装置的驱动方法以及液晶显示装置
WO2011033810A1 (ja) 2009-09-16 2011-03-24 シャープ株式会社 メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法
WO2011033827A1 (ja) 2009-09-16 2011-03-24 シャープ株式会社 液晶表示装置およびその駆動方法
WO2011033824A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 表示装置および表示装置の駆動方法
WO2011033813A1 (ja) 2009-09-16 2011-03-24 シャープ株式会社 表示装置および表示装置の駆動方法
WO2011033836A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法
WO2011033811A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 表示装置および表示装置の駆動方法
WO2011033822A1 (ja) 2009-09-16 2011-03-24 シャープ株式会社 液晶表示装置
WO2011033809A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法
WO2011033823A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法
WO2011033812A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 表示装置および表示装置の駆動方法
WO2011033821A1 (ja) 2009-09-16 2011-03-24 シャープ株式会社 メモリ装置およびメモリ装置を備えた液晶表示装置
JP2011186094A (ja) * 2010-03-08 2011-09-22 Chi Mei Electronics Corp アクティブマトリクス型ディスプレイ装置及びこれを有する電子機器
WO2012066745A1 (ja) * 2010-11-15 2012-05-24 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた表示装置並びに薄膜トランジスタ基板の製造方法
WO2012081530A1 (ja) * 2010-12-17 2012-06-21 シャープ株式会社 液晶表示装置およびその駆動方法
JP4990761B2 (ja) * 2005-05-18 2012-08-01 ティーピーオー、ホンコン、ホールディング、リミテッド 表示装置
CN102778796A (zh) * 2012-07-06 2012-11-14 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其驱动方法与液晶显示器
US8810495B2 (en) 2010-06-24 2014-08-19 Japan Display West Inc. Display device having a pixel circuit, method for driving display device, and electronic apparatus including display device

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002162938A (ja) * 2000-11-22 2002-06-07 Toshiba Corp 液晶表示装置
JP3845579B2 (ja) * 2001-12-26 2006-11-15 株式会社東芝 表示装置の駆動方法
JP3980910B2 (ja) * 2002-03-12 2007-09-26 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
US7006061B2 (en) * 2002-06-04 2006-02-28 Ngk Insulators, Ltd. Display device
US20030227447A1 (en) 2002-06-04 2003-12-11 Ngk Insulators, Ltd. Display device
JP2004045520A (ja) * 2002-07-09 2004-02-12 Toshiba Corp 平面表示装置の駆動方法
KR100959775B1 (ko) * 2003-09-25 2010-05-27 삼성전자주식회사 스캔 드라이버와, 이를 갖는 평판표시장치 및 이의 구동방법
KR100990276B1 (ko) * 2003-12-22 2010-10-26 엘지디스플레이 주식회사 액정 표시장치 및 그 구동방법
US20060001614A1 (en) * 2004-07-02 2006-01-05 Wei-Chieh Hsueh Apparatus for refreshing voltage data in display pixel circuit and organic light emitting diode display using the same
JP4794157B2 (ja) * 2004-11-22 2011-10-19 三洋電機株式会社 表示装置
US8519945B2 (en) 2006-01-06 2013-08-27 Pixtronix, Inc. Circuits for controlling display apparatus
US9261694B2 (en) 2005-02-23 2016-02-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US9082353B2 (en) * 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
US9087486B2 (en) * 2005-02-23 2015-07-21 Pixtronix, Inc. Circuits for controlling display apparatus
US20070205969A1 (en) 2005-02-23 2007-09-06 Pixtronix, Incorporated Direct-view MEMS display devices and methods for generating images thereon
US8310442B2 (en) 2005-02-23 2012-11-13 Pixtronix, Inc. Circuits for controlling display apparatus
US9229222B2 (en) 2005-02-23 2016-01-05 Pixtronix, Inc. Alignment methods in fluid-filled MEMS displays
US7999994B2 (en) 2005-02-23 2011-08-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US8526096B2 (en) 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
JP4508166B2 (ja) * 2006-07-04 2010-07-21 セイコーエプソン株式会社 表示装置およびそれを用いた表示システム
US9176318B2 (en) 2007-05-18 2015-11-03 Pixtronix, Inc. Methods for manufacturing fluid-filled MEMS displays
KR101338022B1 (ko) * 2007-02-09 2013-12-06 삼성디스플레이 주식회사 액정표시패널 및 이를 갖는 액정표시장치
JP2008241832A (ja) * 2007-03-26 2008-10-09 Seiko Epson Corp 液晶装置、画素回路、アクティブマトリクス基板、および電子機器
JP5161670B2 (ja) * 2008-06-25 2013-03-13 株式会社ジャパンディスプレイイースト 表示装置
US8169679B2 (en) 2008-10-27 2012-05-01 Pixtronix, Inc. MEMS anchors
TWI427606B (zh) * 2009-10-20 2014-02-21 Au Optronics Corp 具畫素資料自我保持機能之液晶顯示裝置與其靜止模式運作方法
WO2011052266A1 (ja) * 2009-10-29 2011-05-05 シャープ株式会社 画素回路及び表示装置
WO2011052472A1 (ja) * 2009-10-29 2011-05-05 シャープ株式会社 画素回路及び表示装置
KR102257564B1 (ko) 2009-12-18 2021-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 표시 장치
KR101763660B1 (ko) 2009-12-18 2017-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 구동 방법
KR101613701B1 (ko) 2009-12-25 2016-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
US8823624B2 (en) * 2010-08-13 2014-09-02 Au Optronics Corporation Display device having memory in pixels
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5268117B2 (ja) * 2010-10-25 2013-08-21 群創光電股▲ふん▼有限公司 ディスプレイ装置及びこれを備える電子機器
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
JP2014032399A (ja) 2012-07-13 2014-02-20 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR20140013931A (ko) 2012-07-26 2014-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
WO2014084153A1 (en) 2012-11-28 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device
US9134552B2 (en) 2013-03-13 2015-09-15 Pixtronix, Inc. Display apparatus with narrow gap electrostatic actuators
KR102177216B1 (ko) * 2014-10-10 2020-11-11 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제어 방법
TW201618072A (zh) * 2014-11-12 2016-05-16 奕力科技股份有限公司 液晶顯示裝置及其驅動方法
US20160180821A1 (en) * 2014-12-23 2016-06-23 Intel Corporation Distributed memory panel
CN105632440B (zh) * 2016-01-12 2018-10-23 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN105513553B (zh) 2016-01-27 2018-12-11 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
JP2017227820A (ja) * 2016-06-24 2017-12-28 株式会社ジャパンディスプレイ 表示装置
JP2018066801A (ja) * 2016-10-18 2018-04-26 株式会社ジャパンディスプレイ 表示装置及びシフトレジスタ回路
CN106935202B (zh) * 2017-05-19 2019-01-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
US10573254B2 (en) 2017-10-05 2020-02-25 Innolux Corporation Memory in pixel display device with low power consumption
CN117075407A (zh) * 2023-08-18 2023-11-17 上海天马微电子有限公司 驱动基板、显示面板和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798746A (en) * 1993-12-27 1998-08-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP3630489B2 (ja) 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
EP0797182A1 (en) * 1996-03-19 1997-09-24 Hitachi, Ltd. Active matrix LCD with data holding circuit in each pixel
GB2312773A (en) * 1996-05-01 1997-11-05 Sharp Kk Active matrix display
JP3279238B2 (ja) * 1997-12-01 2002-04-30 株式会社日立製作所 液晶表示装置

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002207453A (ja) * 2001-01-04 2002-07-26 Hitachi Ltd 画像表示装置およびその駆動方法
JP4990761B2 (ja) * 2005-05-18 2012-08-01 ティーピーオー、ホンコン、ホールディング、リミテッド 表示装置
US8477130B2 (en) 2005-05-18 2013-07-02 Tpo Hong Kong Holding Limited Display device
US8049702B2 (en) 2005-07-27 2011-11-01 Hitachi Displays, Ltd. Low power display device
JP2007034095A (ja) * 2005-07-29 2007-02-08 Hitachi Displays Ltd 表示装置
JP2007206469A (ja) * 2006-02-03 2007-08-16 Hitachi Displays Ltd 液晶表示装置
US8164550B2 (en) 2006-02-03 2012-04-24 Hitachi Displays, Ltd. Liquid crystal display device
JP5290307B2 (ja) * 2008-09-24 2013-09-18 シャープ株式会社 液晶表示装置、アクティブマトリクス基板、電子機器
WO2010035548A1 (ja) * 2008-09-24 2010-04-01 シャープ株式会社 液晶表示装置、アクティブマトリクス基板、電子機器
US8421726B2 (en) 2008-09-24 2013-04-16 Sharp Kabushiki Kaisha Liquid crystal display device, active matrix substrate, and electronic device
JP2010145663A (ja) * 2008-12-17 2010-07-01 Sony Corp 液晶表示パネル及び電子機器
US8866710B2 (en) 2008-12-17 2014-10-21 Japan Display Inc. Liquid crystal display panel and electronic device
US9417495B2 (en) 2008-12-17 2016-08-16 Japan Display, Inc. Liquid crystal display panel and electronic device
JP2010160376A (ja) * 2009-01-09 2010-07-22 Toppoly Optoelectronics Corp アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器
JP2010223995A (ja) * 2009-03-19 2010-10-07 Toppoly Optoelectronics Corp 液晶表示装置の駆動方法及び液晶表示装置
CN101840685A (zh) * 2009-03-19 2010-09-22 统宝光电股份有限公司 液晶显示装置的驱动方法以及液晶显示装置
WO2011033836A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法
US8866720B2 (en) 2009-09-16 2014-10-21 Sharp Kabushiki Kaisha Memory device and display device equipped with memory device
WO2011033821A1 (ja) 2009-09-16 2011-03-24 シャープ株式会社 メモリ装置およびメモリ装置を備えた液晶表示装置
WO2011033810A1 (ja) 2009-09-16 2011-03-24 シャープ株式会社 メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法
WO2011033823A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法
WO2011033809A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法
US8896511B2 (en) 2009-09-16 2014-11-25 Sharp Kabushiki Kaisha Display apparatus and display apparatus driving method
WO2011033827A1 (ja) 2009-09-16 2011-03-24 シャープ株式会社 液晶表示装置およびその駆動方法
WO2011033822A1 (ja) 2009-09-16 2011-03-24 シャープ株式会社 液晶表示装置
US8866719B2 (en) 2009-09-16 2014-10-21 Sharp Kabushiki Kaisha Memory device and liquid crystal display device equipped with memory device
EP2479607A4 (en) * 2009-09-16 2013-03-20 Sharp Kk MEMORY DEVICE, DISPLAY DEVICE WITH THE MEMORY DEVICE, DRIVE PROCEDURE FOR THE MEMORY DEVICE AND DRIVE SYSTEM FOR THE DISPLAY DEVICE
WO2011033811A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 表示装置および表示装置の駆動方法
WO2011033813A1 (ja) 2009-09-16 2011-03-24 シャープ株式会社 表示装置および表示装置の駆動方法
WO2011033824A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 表示装置および表示装置の駆動方法
JP5301673B2 (ja) * 2009-09-16 2013-09-25 シャープ株式会社 液晶表示装置およびその駆動方法
JP5329670B2 (ja) * 2009-09-16 2013-10-30 シャープ株式会社 メモリ装置およびメモリ装置を備えた液晶表示装置
JP5437382B2 (ja) * 2009-09-16 2014-03-12 シャープ株式会社 液晶表示装置
US8717273B2 (en) 2009-09-16 2014-05-06 Sharp Kabushiki Kaisha Liquid crystal display device and drive method for liquid crystal display device
JP5485281B2 (ja) * 2009-09-16 2014-05-07 シャープ株式会社 メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法
JP5485282B2 (ja) * 2009-09-16 2014-05-07 シャープ株式会社 表示装置および表示装置の駆動方法
US8743042B2 (en) 2009-09-16 2014-06-03 Sharp Kabushiki Kaisha Display device and drive method for display device
US8775842B2 (en) 2009-09-16 2014-07-08 Sharp Kabushiki Kaisha Memory device, display device equipped with memory device, drive method for memory device, and drive method for display device
US8791895B2 (en) 2009-09-16 2014-07-29 Sharp Kabushiki Kaisha Liquid crystal display device and drive method therefor
WO2011033812A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 表示装置および表示装置の駆動方法
US8860646B2 (en) 2009-09-16 2014-10-14 Sharp Kabushiki Kaisha Liquid crystal display device
JP2011186094A (ja) * 2010-03-08 2011-09-22 Chi Mei Electronics Corp アクティブマトリクス型ディスプレイ装置及びこれを有する電子機器
US8810495B2 (en) 2010-06-24 2014-08-19 Japan Display West Inc. Display device having a pixel circuit, method for driving display device, and electronic apparatus including display device
WO2012066745A1 (ja) * 2010-11-15 2012-05-24 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた表示装置並びに薄膜トランジスタ基板の製造方法
US9349340B2 (en) 2010-11-15 2016-05-24 Sharp Kabushiki Kaisha Thin-film transistor substrate, display device provided with same, and method for producing thin-film transistor substrate
WO2012081530A1 (ja) * 2010-12-17 2012-06-21 シャープ株式会社 液晶表示装置およびその駆動方法
US9076400B2 (en) 2010-12-17 2015-07-07 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving same
CN102778796A (zh) * 2012-07-06 2012-11-14 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其驱动方法与液晶显示器
CN102778796B (zh) * 2012-07-06 2015-11-11 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其驱动方法与液晶显示器

Also Published As

Publication number Publication date
US20020075205A1 (en) 2002-06-20
US6778162B2 (en) 2004-08-17

Similar Documents

Publication Publication Date Title
JP2002229532A (ja) 液晶表示装置及び液晶表示装置の駆動方法
US6771247B2 (en) Display and method of driving display
US7184014B2 (en) Liquid crystal display device
JP2775040B2 (ja) 電気光学表示装置およびその駆動方法
US7148870B2 (en) Flat-panel display device
US20090251456A1 (en) Electrophoresis display device and electronic equipments using the same
US6246399B1 (en) Active matrix liquid crystal display
CN100403388C (zh) 图像显示器件及其驱动方法
JP4537526B2 (ja) 液晶表示装置及びその駆動方法
JP3207693B2 (ja) 画像表示装置
US7265744B2 (en) Liquid crystal display device and driving method thereof
KR100648141B1 (ko) 표시 장치 및 상기 표시 장치의 구동 방법
KR100406454B1 (ko) 표시 장치 및 그 구동 방법
JPH1097224A (ja) 液晶表示装置
JP3845579B2 (ja) 表示装置の駆動方法
JP4761681B2 (ja) 液晶表示装置
JP3617896B2 (ja) 液晶表示装置及び駆動方法
CN100370346C (zh) 液晶显示器以及采用它的电子装置
JP4619522B2 (ja) 液晶表示装置
JP4469469B2 (ja) 平面表示装置
JPH10115839A (ja) 液晶表示装置
US6683593B2 (en) Liquid crystal display
JP4726291B2 (ja) 平面表示装置
JP2002268611A (ja) 対向電位発生回路、平面表示装置及び平面表示装置の駆動方法
JP2002328661A (ja) 液晶表示装置の駆動方法及び液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041104

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060706