JP2003177725A

JP2003177725A - アクティブマトリクス型平面表示装置

Info

Publication number: JP2003177725A
Application number: JP2001379257A
Authority: JP
Inventors: Hideo Kawano; 英郎川野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-12-12
Filing date: 2001-12-12
Publication date: 2003-06-27

Abstract

(57)【要約】【課題】Ｃｓオンゲートタイプのアクティブマトリク
ス型平面表示装置において、製造プロセス条件の変更を
伴うことなく、フリッカを低減するものを提案する。【解決手段】対向電極に直流の対向電圧を印加し、走
査線駆動回路は、走査線に供給されるゲート信号に関
し、ＴＦＴをＯＦＦ状態の電位である第一の電位から画
素電極の電位の低下を補償する第三の電位に変化するＯ
ＦＦ時刻ｔ１を、その走査線の前段にある走査線に供給
されるゲート信号の第三の電位から第二の電位に変位す
る補償立ち上がり時刻ｔ２よりも早くするものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス型平面表示装置に関し、特にＣｓオンゲートタイプ
の平面表示装置に関するものである。

【０００２】

【従来の技術】液晶表示装置においては、スイッチング
素子を介して液晶容量Ｃ_ｌｃに保持される電荷がリーク
し、表示品位が劣化することを防止するため、各画素の
液晶容量Ｃ_ｌｃと並列に補助容量Ｃｓが付加されてい
る。

【０００３】この補助容量Ｃｓを付加するアレイ基板の
構成には２種類ある。

【０００４】第１の種類は、走査線とほぼ平行して画素
電極と絶縁膜を介して補助容量線を設けることにより、
画素電極と補助容量線との間で容量を得るように構成し
たＣｓ独立線タイプである。

【０００５】第２の種類は、走査方向の前段の走査線と
絶縁膜を介して一部重畳して配置される画素電極の間で
容量を得るように構成したＣｓオンゲートタイプであ
る。このＣｓオンゲートタイプは、補助容量線のような
不要な配線が減らせるため、高開口率が達成されるとい
う利点がある。

【０００６】

【発明が解決しようとする課題】ところで、上記のよう
な液晶表示装置においては、ゲート信号によって薄膜ト
ランジスタ（以下、ＴＦＴという）がＯＮ状態からＯＦ
Ｆ状態に切り替わる際にＴＦＴの寄生容量へ印加される
電圧の極性が逆転するため、画素電極及びこれと同電位
にあった電極に蓄えられていた電荷に対して電荷の再分
配が生じる結果、画素電極の電位が低下することが知ら
れている。この電位低下量は画素電極と電気的に接続し
た容量の大きさによって異なるだけでなく、電位低下前
の画素電極の電位や、図５に示すような走査線の時定数
によるゲート信号の電位波形の歪み具合によっても異な
る（図５では、点線が歪んだ波形である）。

【０００７】このため、特に大型の高精細の液晶表示装
置では走査線の時定数が大きく、画素電極の電位低下量
が表示画面で均一にすることができない。即ち、画面の
左側と右側においてその電位低下量が異なってくる。こ
の結果、画素電極と対向電極とで構成される容量に印加
される電圧が表示画面内で不均一となり、フリッカが生
じて表示画面品位を低下させる。

【０００８】上記で説明したＣｓオンゲートタイプの液
晶表示装置においては、この画素電極の電位の低下を低
減する方法として次のような方法が提案されている。

【０００９】その方法は、ゲート信号の波形が異なる３
つの電位を有する方法である（特開２０００−３５５６
０等）。

【００１０】すなわち、図６に示すように、ＴＦＴをＯ
Ｎ状態にするための第一の電位、ＯＦＦ状態にするため
の第二の電位、画素電極の電位低下を補償するための第
三の電位を有し、第一の電位から第二の電位へ変位した
後に、第三の電位となり、その後第二の電位に戻った
後、次の走査期間まで第二の電位に保持されるものであ
る。

【００１１】これにより、画素のＴＦＴがＯＮ状態から
ＯＦＦ状態に切り替わる際のゲート信号の電位は第一の
電位から第二の電位へと変位する。この後、第二の電位
から第三の電位へと変位するが、これと同期して前段の
ゲート信号の電位は第三の電位から第二の電位に変位す
る。

【００１２】その画素電極と前段の走査線は絶縁膜を介
して容量結合しているため、ゲート信号の電位の低下に
伴う画素電極の電位の低下は、前段のゲート信号の電位
の上昇による当該画素電極の電位の上昇と互いに相殺す
ることとなる。このため、画素電極の電位の低下量を低
減することができるものである。

【００１３】しかしながら、従来のＣｓオンゲートタイ
プの液晶表示装置においては、ゲート信号の電位が第一
の電位から第二の電位に変位してから次に第三の電位に
変位するまでのタイムラグは、ゲート信号の波形と信号
線の画像信号の位相差に等しい。この位相差は走査線の
時定数によってゲート信号の電位がＴＦＴをＯＮ状態に
する電位に達する時間が画面内で異なるため、走査線の
終端での時定数だけ画像信号の電位の位相を遅らせるこ
とでＴＦＴのＯＮ状態の時間を表示画面内で均一を図る
ためのものである。

【００１４】そして、このタイムラグは、表示品位との
関係が明らかになっておらず、単に位相差を設定するた
めのタイムカウントパルスが一つしか存在しなかったた
めに必然的に生じていたものである。

【００１５】ゲート信号の電位の給電側では時定数によ
るゲート信号の電位の歪みは小さく、第一の電位から瞬
時に第二の電位に低下する。このため、画素電極の電位
の低下も瞬時に生じ、前段のゲート信号の電位が第二の
電位から第三の電位に変位する時には既に画素電極の電
位の低下は完了している。

【００１６】しかし、表示画面の中央ではゲート信号の
電位の歪みのため画素電極の電位の低下も時間を要し、
ゲート信号の電位が第二の電位から第三の電位に変位す
る時には未だ画素電極の電位の低下が完了していない場
合がある。

【００１７】この時、前段のゲート信号の電位が第三の
電位から第二の電位に変位するが、第一の電位と第二の
電位との差により第二の電位と第三の電位との差の方が
小さいため、同じ時定数の影響を受ける電位変化ではあ
るが、第三の電位から第二の電位への変化は比較的迅速
に行われ、この電位変化に伴う画素電極の電位の上昇も
迅速に起こる。

【００１８】この結果、画素電極の電位の低下が完了す
る前に画素電極の電位が上昇を始めるため、ゲート信号
の電位の給電側の画素電極とは異なる電位に到達する。

【００１９】同様に、走査線の終端側の画素電極の電位
は、ゲート信号の電位の給電側や表示画面中央とも異な
る電位に到達する。

【００２０】この状態では、画素電極の電位に対する最
適な対向電極の電位が、表示画面内の位置によって大き
く異なるため、フリッカが生じることとなる。

【００２１】フリッカを低減するためには走査線の時定
数を低減することを目指して、低い抵抗配線材料への変
更や厚い膜を形成する方法が挙げられる。しかし、こう
した製造プロセス条件の変更を行うことは、パターン精
度の均一性の低下等を招いて新たな不良の発生を懸念さ
れることとなり、或いは、製造コストの増大を招き易い
ため好ましくない。

【００２２】そこで、本発明は上記問題点に鑑み、Ｃｓ
オンゲートタイプのアクティブマトリクス型平面表示装
置において、製造プロセス条件の変更を伴うことなく、
フリッカを低減するものを提案する。

【００２３】

【課題を解決するための手段】請求項１の発明は、互い
に直交して配置される複数本の信号線及び走査線と、こ
の信号線と走査線との交点近傍にスイッチング素子を介
して配置される画素電極とを備えたアレイ基板と、前記
アレイ基板に対して対向電極を構成する対向基板と、前
記アレイ基板と前記対向基板との間に配された光変調層
と、画像信号を前記信号線へ供給する信号線駆動回路
と、前記スイッチング素子をＯＮ状態にして前記画像信
号を前記画素電極に書き込むゲート信号を前記走査線へ
供給する走査線駆動回路と、を有し、前記ゲート信号が
順次供給される走査方向に対して前段の走査線と交差す
るように前記画素電極が少なくとも突出し、前記ゲート
信号が、前記スイッチング素子をＯＮ状態にするための
第一の電位と、前記スイッチング素子をＯＦＦ状態にす
るための第二の電位と、前記第一の電位及び前記第二の
電位とは異なり、前記第一の電位で書き込まれた前記画
素電極の画素電位の低下を補償する第三の電位とから少
なくとも構成され、前記画素電極の画素電位を保持する
期間は、前記第二の電位であるアクティブマトリクス型
平面表示装置において、前記走査線駆動回路は、前記走
査線に供給されるゲート信号の前記第二の電位から前記
第三の電位に変位する時刻であるＯＦＦ時刻を、前記走
査線の前段にある走査線に供給されるゲート信号の第三
の電位から第二の電位に変位する時刻である補償立ち上
がり時刻よりも早く、または、遅くすることを特徴とす
るアクティブマトリクス型平面表示装置である。

【００２４】請求項２の発明は、前記対向電極に直流の
対向電位を印加し、前記第三の電位が、前記第二の電位
よりも低いことを特徴とする請求項１記載のアクティブ
マトリクス型平面表示装置であるである。

【００２５】請求項３の発明は、前記走査線駆動回路
は、前記ゲート信号の前記第一の電位を保持する時間を
第１のタイミング信号によって生成し、前記第三の電位
を保持する時間を第１のタイミング信号とは異なる第２
のタイミング信号によって生成することを特徴とする請
求項１記載のアクティブマトリクス型平面表示装置であ
るである。

【００２６】請求項４の発明は、前記対向電極に交流の
対向電位を印加し、前記第二の電位が前記対向電位の反
転に合わせて二段階に変化し、前記第三の電位が、前記
二段階の第二の電位の間の値をとることを特徴とする請
求項１記載のアクティブマトリクス型平面表示装置であ
るである。

【００２７】請求項５の発明は、前記光変調層が、液晶
層であることを特徴とする請求項１〜４記載のアクティ
ブマトリクス型平面表示装置であるである。

【００２８】請求項６の発明は、前記スイッチング素子
が、薄膜トランジスタであることを特徴とする請求項１
〜５記載のアクティブマトリクス型平面表示装置である
である。

【００２９】本発明のアクティブマトリクス型平面表示
装置の作用について説明する。

【００３０】走査線に供給されるゲート信号の第二の電
位から第三の電位に変位する時刻である補償立ち上がり
時刻を、その走査線の前段にある走査線に供給されるゲ
ート信号の第三の電位から第二の電位に変位する時刻で
あるＯＦＦ時刻よりも早くすることで、表示画面全体の
画素電極の電位の均一化を図るものである。

【００３１】

【発明の実施の形態】（第１の実施例）以下、本発明の
第１の実施例のアクティブマトリクス型液晶表示装置１
０について、図１〜図３に基づいて説明する。

【００３２】（１）液晶表示装置１０の構成この液晶表示装置１０は、有効表示領域が、例えば、対
角１５インチサイズのＵＸＧＡ仕様のカラー表示画素を
備えた液晶パネル１２を備えている。

【００３３】この液晶パネル１２は、図１に示すように
（１６００×３（Ｒ，Ｇ，Ｂ））本の信号線１６と、こ
の信号線１６と直交して配置される１２００本の走査線
１８と、これら各信号線１６及び走査線１８の交点近傍
に配置されるＴＦＴ２０を介して配置される画素電極２
２とを備えたアレイ基板１４を備えている。

【００３４】また、このアレイ基板１４の対向面上方に
所定の間隙をもって配置されるカラーフィルタを備えた
対向電極基板（図示せず）と、アレイ基板１４と対向電
極基板との間に配置される光変調層としての液晶（図示
せず）とを備えている。

【００３５】走査線１８のそれぞれはＴＦＴ２０のゲー
トに、信号線１６のそれぞれはＴＦＴ２０のドレイン
に、画素電極２２のそれぞれはＴＦＴ２０のソースに、
それぞれ電気的に接続されており、これにより走査線１
８に供給されるゲート信号Ｖｇに対応して信号線１６か
らの画像信号Ｖｓｉｇが画素電極２２に書き込まれ、画
素電極２２と、直流の対向電極Ｖｃｏｍとの電位差に基
づいて表示される。

【００３６】図２に示すように、画素電極２２は、前段
の走査線１８に絶縁膜を介して重畳されている。これに
よって、補助容量Ｃｓを形成している。この補助容量Ｃ
ｓは、少なくとも液晶容量Ｃ_ｌｃの１／２以上の容量を
有している。そして、この構成が、上記したＣｓオンゲ
ートタイプであることを示している。

【００３７】信号線１６は、ソースドライバ２４に接続
され、このソースドライバ２４はデジタルの画像データ
信号ＤＡＴＡをＤ／Ａ変換してアナログの画像信号Ｖｓ
ｉｇを信号線１６に供給する。

【００３８】走査線１８は、ゲートドライバ２８に接続
され、ゲート信号Ｖｇが供給される。

【００３９】ソースドライバ２４とゲートドライバ２８
を制御する液晶コントローラ３０を備えている。

【００４０】この液晶コントローラ３０からはソースド
ライバ２４に対して、水平クロック信号ＸＣＬＫ、水平
スタート信号ＳＴＨ、前記した画像データ信号ＤＡＴ
Ａ、極性反転信号ＰＯＬが供給される。また、ゲートド
ライバ２８に対しては、第１垂直クロック信号ＹＣＬＫ
１、垂直スタート信号ＳＴＶ、出力禁止信号ＯＥ及び第
２垂直クロック信号ＹＣＬＫ２が供給される。

【００４１】（２）ソースドライバ２４の構成ソースドライバ２４は、シフトレジスタ、ラッチ回路及
びＤ／Ａコンバータを含む回路で構成されている。そし
て、液晶コントローラ３０から入力される水平クロック
信号ＸＣＬＫと水平スタート信号ＳＴＨに基づいてディ
ジタル画像データＤＡＴＡから、それぞれの信号線１６
にアナログの画像信号Ｖｓｉｇを出力する。

【００４２】（３）ゲートドライバ２８の構成ゲートドライバ２８は、複数のフリップフロップがカス
ケードされたシフトレジスタと、シフトレジスタの各出
力を所定の期間、アナログの画像信号Ｖｓｉｇが書き込
まれた画素電極２２の電位変動を補償するための第三の
電位に設定する第１ロジック部と、第１ロジック部の各
出力の立ち上がりの所定期間、及び第三の電位を保持す
るための期間を設定する第２ロジック部と、出力バッフ
ァとを含む回路で構成されている。そして、ゲートドラ
イバ２８は、垂直スタート信号ＳＴＶ、第１垂直クロッ
ク信号ＹＣＬＫ１、出力禁止信号ＯＥ及び第２垂直クロ
ック信号ＹＣＬＫ２によって後述するゲート信号Ｖｇを
順次出力する。

【００４３】（４）画素電極２２の書き込みの状態図３は、本実施例における画素電極２２の画像信号Ｖｓ
ｉｇを書き込む状態を示した波形図である。

【００４４】以下、この図３の波形図に基づいてその書
き込み状態を説明する。

【００４５】ゲートドライバ２８からは、ＴＦＴ２０を
ＯＮするための＋２０Ｖの第一の電位と、ＴＦＴ２０を
ＯＦＦするための−６Ｖの第二の電位と、画素電極２２
の電位変動を補償するための−１１Ｖの第三の電位とを
含むゲート信号が出力される。この場合に、第一の電位
を保持する期間Ｈ１（例えば、１２．７μ秒）は、第１
垂直クロック信号ＹＣＬＫ１によって同期して生成さ
れ、第三の電位の保持期間Ｈ２（例えば、５μ秒）は、
第２垂直クロック信号ＹＣＬＫ２によって同期して生成
され、１段目の走査線１８から、１２００段目の走査線
１６へ順次出力される。なお、画像信号の反転時間であ
るＨ３（例えば、１６．７μ秒）は、水平クロック信号
ＸＣＬＫによって同期させる。

【００４６】ゲートドライバ２８の第１ロジック部のフ
リップフロップは、シフトレジスタのフリップフロップ
からの出力を、次の段のフリップフロップからの出力に
基づいて第三の電位に設定する。例えば、ＴＦＴがＮチ
ャンネルとして動作する場合には、ゲート信号の電位が
ＯＮレベルからＯＦＦレベルである第二の電位に低下す
る際に、画素電極２２に書き込まれた電荷は各種容量と
の間で再配分され、画素電極２２の電位は低下する。そ
こで、第三の電位は、画素電極２２の電位の低下を補償
するように、例えば−１１Ｖに設定される。

【００４７】なお、ＴＦＴ２０がＰチャンネルとして動
作する場合には、ゲート信号の電圧がＯＮレベルからＯ
ＦＦレベルに上昇する際に、画素電極２２に書き込まれ
た電荷は各種容量との間で再配分され、画素電極２２の
電位は上昇する。この場合、第三の電位は、ＯＦＦレベ
ル以上の電圧に設定しておく。

【００４８】そして、この場合に、第三の電位を保持す
る期間Ｈ２は、前記したように、第２垂直クロック信号
ＹＣＬＫ２の同期によって生成する。

【００４９】また、図３においては、ゲート信号Ｖｇの
第二の電位から第一の電位に変化する時には、ゲート信
号Ｖの前の部分が前削りされ、４μ秒だけ遅く立ち上が
る状態となっている。これは、出力禁止信号ＯＥによっ
て実現するものであり、書き込み電圧である画素電位Ｖ
ｐを確実に立ち上げるためである。

【００５０】そして、この書き込み電圧である第一の電
位の保持期間Ｈ１は、前記したように第１垂直クロック
信号ＹＣＬＫ１に同期させて行う。

【００５１】ここで、図３におけるｎ段目のゲート信号
の第一の電位から第二の電位に変位する時刻（以下、Ｏ
ＦＦ時刻という）ｔ１に注目する。

【００５２】従来、ｎ段目のゲート信号のＯＦＦ時刻と
ｎ−１段目のゲート信号Ｖｇにおける第三の電位から第
二の電位（以下、補償立ち上がり時刻という）ｔ２に変
化する時刻と同じ時刻であった。

【００５３】しかし、本実施例では、ｎ段目のゲート信
号ＶｇのＯＦＦ時刻ｔ１に対し、ｎ−１段目のゲート信
号Ｖｇの補償立ち上がり時刻ｔ２を遅らせている。

【００５４】これにより、ｎ段目のゲート信号ＶｇのＯ
ＦＦ時刻ｔ１においては、ｎ−１段目のゲート信号Ｖｇ
の電位は第三の電位を保持したままの状態であるため、
ｎ段目のゲート信号Ｖｇの第一の電位から第二の電位に
立ち下がる変位状態が、ｎ−１段目のゲート信号Ｖｇの
電位の変化に引きずられることなく、第一の電位から第
二の電位に確実に立ち下がることができる。そのため、
走査線１８に時定数が存在しても、表示画面中における
走査線１８の給電側、中央、終端部におけるゲート信号
Ｖｇの第一の変位から第二の変位への立ち下がりがほぼ
同じとなり、従来のようなフリッカが発生することがな
い。

【００５５】この場合に、２つの垂直クロック信号を有
しているため、第一の電位の保持期間Ｈ１と第二の電位
の保持期間Ｈ２とを異なるタイミングで生成することが
でき、ｎ段目のゲート信号ＶｇのＯＦＦ時刻ｔ１に対
し、ｎ−１段目のゲート信号Ｖｇの補償立ち上がり時刻
を遅らせることができる。

【００５６】また、書き込み時間である第一の電位の保
持期間Ｈ１は、従来の第一の電位の保持期間と同じであ
るため、書き込み時間も短くならず、表示不良が出るこ
とがない。

【００５７】図５に基づいて、本実施例においてフリッ
カ現象が発生しない理由について詳しく説明する。

【００５８】走査線１８の時定数により、ゲート信号Ｖ
ｇの立ち下がり状態が異なってくる。このときに、走査
線１８の左側が給電側であり、右側が終端側とする。

【００５９】そのため、図５の実線に示すように、左側
のゲート信号Ｖの変化は、時定数が低いため、その変化
は迅速に変化する。

【００６０】ところが、図５の点線に示すように、右端
のゲート信号Ｖｇは、走査線１８の時定数が大きくなる
ため、なまりが生じてくる。

【００６１】従って、左端の走査線１８における書き込
み電圧は、迅速に変化するゲート信号Ｖｇに伴って確実
に書き込まれることができるが、右端ではゲート信号Ｖ
ｇのなまりの影響を受けることとなる。

【００６２】従来技術では、ＯＦＦ時刻ｔ１において、
前段の走査線１８の第三の電位から第二の電位の変化に
引きずられることとなる。この場合に、左側の走査線１
８における引きずられ方と、右側の走査線１８における
引きずられ方とは、異なってくるため、書き込み電圧Ｖ
ｐの電位が両側で変化してフリッカ現象となる。

【００６３】ところが、本実施例では、前段のゲート信
号Ｖｇの第三の電位から第二の電位に変化する電位の変
化には引きずられることがないため、ゲート信号Ｖｇの
第一の電位から第二の電位への変化は最後まで完全に行
われることとなる。この最後まで変化する状態は、走査
線１８の時定数の影響によって従来とは変わることがな
い。しかし、本実施例では前段のゲート信号Ｖｇの変化
に引きずられないため、確実に第二の電位まで低下する
ことができる。そのため、左側の走査線１８における画
素電位と右側における画素電位の書き込み状態が等しく
なり、フリッカ現象が発生することがない。

【００６４】（第２の実施例）第１の実施例では対向電
極にかかる対向電圧は直流であったが、本発明は対向電
極に交流の対向電圧をかけるコモン反転駆動法において
も実現することができる。

【００６５】以下、図４の波形図に基づいて説明する。

【００６６】図４は、コモン反転駆動法における対向電
圧Ｖｃｏｍが正極性の書き込み時と、負極性の書き込み
時に分けて示した波形図である。

【００６７】正極性の書き込みの場合には、ゲート信号
Ｖｇが、第一の電位であるＶｇｈから、第二に電位Ｖｇ
４に立ち下がり、以下コモン電圧Ｖｃｏｍの反転期間に
合わせてＶｇ１とＶｇ２に変化することとなる。

【００６８】従来は、この反転期間は対向電圧に同期さ
せて反転させていたが（図４における点線の状態）、第
２の実施例では、Ｖｇ４の保持期間を長くしている。

【００６９】これによって、ｎ段の走査線１８における
ＶｇｈからＶｇ４に立ち下がるＯＦＦ時刻と、ｎ−１段
のＶｇ３からＶｇ２に立ち上がる補償立ち上がり時刻ｔ
２とは同じ時刻にならないために、第１の実施例と同様
にフリッカ現象を防止することができる。

【００７０】また、負極性の書き込みも同様に、Ｖｇ３
の保持時間を従来よりも長くして、ｎ−１段のＶｇ３か
らＶｇ２に立ち上がる補償立ち上がり時刻ｔ２と、ｎ段
の走査線１８におけるＶｇｈからＶｇ３に立ち下がるＯ
ＦＦ時刻ｔ１とずらせて、フリッカ現象を防止すること
ができる。

【００７１】（変更例１）第１の実施例では、第三の電
位の保持期間であるＨ２を予め設定された時間にしてい
たが、これに限らず、第２垂直クロック信号ＹＣＬＫ２
を手動によって調整することによって、各液晶表示装置
１０に応じた保持期間Ｈ２にして、各液晶表示装置１０
においてフリッカが発生しないように調整できるように
してもよい。

【００７２】第２の実施例においても同様に手動でＶｇ
３及びＶｇ４の期間を調整できるようにして、各液晶表
示装置１０に応じた調整を行ってフリッカ現象を防止で
きるようにしてもよい。

【００７３】（変更例２）上記各実施例では、ゲート信
号のＯＦＦ時刻ｔ１に対し、次の段の走査線１８の補償
立ち上がり時刻ｔ２を遅らせたが、これに代えて、ＯＦ
Ｆ時刻ｔ１より補償立ち上がり時刻ｔ２を早くしても、
フリッカ現象を抑えることもできる。

【００７４】

【発明の効果】以上により本発明であると、Ｃｓオンゲ
ートタイプの特徴である画素電極の画素電位の低下を補
償する電位の保持期間を、次の段の走査線におけるスイ
ッチング素子をＯＮ状態からＯＦＦ状態にする電位の変
化とはずらせた時刻にすることによって、表示画面内の
フリッカ現象の発生を防止できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す液晶表示装置の回
路図である。

【図２】本実施例における液晶表示装置１０の構成図で
ある。

【図３】画素電極に書き込みを行う場合の波形図であ
る。

【図４】第２の実施例における画素電極に書き込みを行
う場合の波形図である。

【図５】ゲート信号の波形を示したものであり、実線は
左端の波形図であり、点線は右端のなまった状態の波形
図である。

【図６】従来における画素電極に書き込みを行う場合の
波形図である。

【符号の説明】

１０液晶表示装置１２液晶パネル１４アレイ基板１６信号線１８走査線２０ＴＦＴ２２画素電極２４ソースドライバ２８ゲートドライバ３０液晶コントローラ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６２２ＤＦターム(参考） 2H093 NC03 NC09 NC34 NC35 ND10 ND33 ND36 5C006 AA01 AA16 AA22 AC22 AC25 AF46 AF50 AF52 AF71 BB16 BC03 BC06 BC12 BF03 BF04 BF06 BF15 FA14 FA16 FA18 FA22 FA23 FA26 FA37 5C080 AA10 BB05 CC03 DD05 DD06 DD07 EE19 EE29 EE30 FF11 GG12 JJ02 JJ04 JJ06 KK01 KK43

Claims

【特許請求の範囲】

【請求項１】互いに直交して配置される複数本の信号線
及び走査線と、この信号線と走査線との交点近傍にスイ
ッチング素子を介して配置される画素電極とを備えたア
レイ基板と、前記アレイ基板に対して対向電極を構成する対向基板
と、前記アレイ基板と前記対向基板との間に配された光変調
層と、画像信号を前記信号線へ供給する信号線駆動回路と、前記スイッチング素子をＯＮ状態にして前記画像信号を
前記画素電極に書き込むゲート信号を前記走査線へ供給
する走査線駆動回路と、を有し、前記ゲート信号が順次供給される走査方向に対して前段
の走査線と交差するように前記画素電極が少なくとも突
出し、前記ゲート信号が、前記スイッチング素子をＯＮ状態にするための第一の電
位と、前記スイッチング素子をＯＦＦ状態にするための第二の
電位と、前記第一の電位及び前記第二の電位とは異なり、前記第
一の電位で書き込まれた前記画素電極の画素電位の低下
を補償する第三の電位とから少なくとも構成され、前記画素電極の画素電位を保持する期間は、前記第二の
電位であるアクティブマトリクス型平面表示装置におい
て、前記走査線駆動回路は、前記走査線に供給されるゲート信号の前記第二の電位か
ら前記第三の電位に変位する時刻であるＯＦＦ時刻を、
前記走査線の前段にある走査線に供給されるゲート信号
の第三の電位から第二の電位に変位する時刻である補償
立ち上がり時刻よりも早く、または、遅くすることを特
徴とするアクティブマトリクス型平面表示装置。
【請求項２】前記対向電極に直流の対向電位を印加し、前記第三の電位が、前記第二の電位よりも低いことを特
徴とする請求項１記載のアクティブマトリクス型平面表
示装置。
【請求項３】前記走査線駆動回路は、前記ゲート信号の前記第一の電位を保持する時間を第１
のタイミング信号によって生成し、前記第三の電位を保
持する時間を第１のタイミング信号とは異なる第２のタ
イミング信号によって生成することを特徴とする請求項
１記載のアクティブマトリクス型平面表示装置。
【請求項４】前記対向電極に交流の対向電位を印加し、前記第二の電位が前記対向電位の反転に合わせて二段階
に変化し、前記第三の電位が、前記二段階の第二の電位の間の値を
とることを特徴とする請求項１記載のアクティブマトリ
クス型平面表示装置。
【請求項５】前記光変調層が、液晶層であることを特徴
とする請求項１〜４記載のアクティブマトリクス型平面
表示装置。
【請求項６】前記スイッチング素子が、薄膜トランジス
タであることを特徴とする請求項１〜５記載のアクティ
ブマトリクス型平面表示装置。