[go: up one dir, main page]

KR100700415B1 - 액티브 매트릭스 액정표시장치 - Google Patents

액티브 매트릭스 액정표시장치 Download PDF

Info

Publication number
KR100700415B1
KR100700415B1 KR1019990029144A KR19990029144A KR100700415B1 KR 100700415 B1 KR100700415 B1 KR 100700415B1 KR 1019990029144 A KR1019990029144 A KR 1019990029144A KR 19990029144 A KR19990029144 A KR 19990029144A KR 100700415 B1 KR100700415 B1 KR 100700415B1
Authority
KR
South Korea
Prior art keywords
voltage
gate
liquid crystal
line
high potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019990029144A
Other languages
English (en)
Other versions
KR20000022668A (ko
Inventor
이현창
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019990029144A priority Critical patent/KR100700415B1/ko
Priority to GB9922112A priority patent/GB2341714B/en
Priority to DE19944724A priority patent/DE19944724B4/de
Priority to JP26476299A priority patent/JP4259691B2/ja
Priority to FR9911749A priority patent/FR2783629B1/fr
Priority to US09/401,921 priority patent/US6421038B1/en
Publication of KR20000022668A publication Critical patent/KR20000022668A/ko
Application granted granted Critical
Publication of KR100700415B1 publication Critical patent/KR100700415B1/ko
Priority to JP2007168308A priority patent/JP4764856B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

플리커 및 잔상을 제거함과 아울러 회로구성을 간소화하기에 적합한 액티브 매트릭스 액정표시장치가 개시되게 된다.
액티브 매트릭스 액정표시장치는 게이트전극 및 제1 전극과 화소전극에 접속되어진 제2 전극을 가지는 스위치 트랜지스터를 각각 포함함과 아울러 매트릭스 형태로 배열되어진 다수의 화소들과; 다수의 트랜지스터들중 하나와 연관되어진 상기 제1 전극에 각각 접속되는 다수의 데이터신호라인들과; 다수의 트랜지스터들중 하나와 연관되어진 게이트전극에 접속되어진 다수의 게이트신호라인들과; 다수의 게이트신호라인들과 접속되고, 제1 및 제2 전압를 입력하고, 그리고 게이트신호라인들이 순차적으로 구동되게끔 제1 및 제2 전압들중 어느 하나를 출력하는 게이트 드라이버를 구비하게 된다. 제1 전압이 연속된 게이트신호라인이 활성화되기 전에 변하게 된다.

Description

액티브 매트릭스 액정표시장치 {Active Matrix Liquid Crystal Display}
도1 은 통상의 액정표시장치를 개략적으로 도시하는 도면.
도2a 내지 도2c 는 폴링에지가 완만하게 변하는 스캐닝신호의 파형을 도시하는 도면.
도3 은 도2b 에 도시된 스캐닝신호를 이용하는 종래의 액정표시장치를 도시하는 도면.
도4 는 통상의 액정표시장치의 구조를 도시하는 도면.
도5 는 본 발명의 제1 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시하는 도면.
도6 은 본 발명의 제2 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시하는 도면.
도7 은 도6 에 도시된 주요부분에 대한 출력파형도.
도8 은 본 발명의 제3 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시하는 도면.
도9 는 도8에 도시된 주요부분에 대한 출력파형도.
도10 은 본 발명의 제4 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시하는 도면.
도11 은 본 발명의 제5 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시하는 도면.
도12 는 본 발명의 제1 내지 제5 실시 예에 따른 액정표시장치의 게이트라인 및 신호라인상에서 각각 나타나는 스캐닝신호 및 데이터 전압 신호의 파형도.
도13 은 본 발명의 제6 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시하는 도면.
도14 는 도13에 도시되어진 주요부분에 대한 출력 파형도.
도15 는 도13에 도시되어진 액정패널의 게이트라인 및 신호라인상에서 나타나는 스캐닝신호 및 데이터 전압 신호의 파형도.
도16 는 도13에 도시되어진 전압조절기의 다른 실시 예를 도시하는 도면.
도17 은 도16에 도시되어진 전압조절기의 입력 및 출력 파형도.
도18 은 본 발명의 제7 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시하는 도면.
도19 은 도18에 도시되어진 주요부분에 대한 출력 파형도.
도20 는 도18에 도시되어진 액정표시장치중 하나의 게이트라인을 구동하기 위한 라인 스캐닝 회로를 도시하는 도면.
도21 은 본 발명의 제8 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시하는 도면.
도22a 는 본 발명에 따른 액티브 매트릭스 액정표시장치에 의해 제공된 스캐닝신호의 파형도.
도22b 는 종래의 액티브 매트릭스 액정표시장치에서 제공되는 스캐닝신호의 파형도.
도23a 는 본 발명에 따른 액티브 매트릭스 액정표시장치에 의해서 TFT(CMN)가 턴-온 될 때의 전류변화를 도시하는 도면.
도23b 는 종래의 액티브 매트릭스 액정표시장치에 의해 TFT(CMN)가 턴-온 될 때의 전류변화를 나타내는 도면.
도24 은 도21에 도시되어진 전압조절기를 상세하게 도시하는 도면.
도25 은 본 발명에 따른 탭형 액정표시장치를 도시하는 도면.
도26 는 본 발명에 따른 COG형 액정표시장치를 도시하는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 액정패널 11,31 : 화소
12,32 : 데이터 드라이버 14,34 : 게이트 드라이버
3,16,36 : 쉬프트 레지스터 18,38,62 : 레벨 쉬프터
5,6,9,19 : 인버터 20 : 스캐닝 드라이버 셀
22 : 적분기 30A : 상부유리기판
30B : 하부유리기판 30C : 액정층
36A : 쉬프트 레지스터 셀 39,58 : 제어용 스위치
40 : 저전위 게이트 전압 발생기 42 : 고전위 게이트 전압 발생기
44,54 : 고전위 전압 발생기 46,56,64 : 전압조절기
48 : 타이밍 제어기 50 : 2접점 제어용 스위치
52 : 1접점 제어용 스위치 60 : 비교기
62A : 레벨 쉬프터 셀 66 : FPC 필름
67,67A,67B : 도전층 패턴 68 : PCB 모듈
69,69A,69B : 보호필름 70 : PCB
72 : 제어회로부 SL,SL1내지SLm : 신호라인
GL,GL1내지GLn : 게이트라인 Clc : 액정셀
CMN : 박막 트랜지스터(TFT) CL : 제어라인
GCL : 게이트 클럭라인 FVL : 제1 전압라인
SVL : 제2 전압라인 Cst : 보조 캐패시터
MP1 내지 MPn,MPn+1 내지 MP2n : PMOS 트랜지스터
MN1 내지 MNn : NMOS 트랜지스터 Rp,Rc : 기생저항
Cp,Cc : 기생 캐패시터 SCL : 동기제어라인
DCL : 데이터 클럭라인 GVL : 기저전압라인
Q1,Q2 : 트랜지스터 VR : 가변저항
GNDL : 접지라인
본 발명은 액티브 매트릭스 액정표시장치 (Active Matrix Liquid Crystal Display)에 관한 것으로, 특히 액정으로 구성된 화소에 접속되어진 트랜지스터에 게이트 펄스를 공급하는 수단을 구비하는 액티브 매트릭스 액정표시장치에 관한 것이다.
통상의 액티브 매트릭스 액정표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정표시장치는 도1 에 도시된 바와 같이 액정패널(10) 상의 신호라인들(SL1내지SLm)을 구동하는 데이터 드라이버(12)와, 액정패널(10) 상의 게이트라인들(GL1내지GLn)을 구동하기 위한 게이트 드라이버(14)를 구비하게 된다. 액정패널(10)에는 신호라인(SL) 및 게이트라인(GL)에 접속되는 화소들(11)이 액티브 매트릭스 형태로 배열되게 된다. 화소들(11) 각각은 신호라인(SL)으로부터의 데이터 전압신호(DVS)에 응답하여 투과광량을 조절하는 액정셀(Clc)과, 게이트라인(GL)으로부터의 스캐닝신호(SCS)에 응답하여 신호라인(SL)으로부터 액정셀(Clc)에 공급될 데이터 전압신호(DVS)를 절환하는 박막 트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)(CMN)로 구성되게 된다. 데이터 드라이버(12)는 게이트라인들(GL1내지GLn)이 순차적으로 구동됨에 따라 신호라인들(SL1내지SLm) 모두에 데이터 전압신호(DVS)를 공급하게 된다. 한편, 게이트 드라이버(14)는 스캐닝신호(SCS)를 게이트라인들(GL1내지GLn)에 순차적으로 공급함으로써 게이트라인들(GL1내지GLn)이 수평동기기간씩 순차적으로 인에이블 되게 한다. 이를 위하여, 제어라인(CL)으로부터의 게이트 스타트 펄스(GSP) 및 게이트 클럭라인(GCL)으로부터의 게이트 스캐닝 클럭(GSC)에 응답하는 쉬프트 레지스터(16)와, 쉬프트 레지스터(16)와 게이트라인들(GL1내지GLn) 사이에 접속되어진 레벨 쉬프터(18)로 구성되게 된다. 쉬프트 레지스터(16)는 제어라인(CL)으로부터의 게이트 스타트 펄스(GSP)를 n개의 출력단자(QT1내지QTn)들 중 어느 한 출력단자쪽으로 출력되게 함과 아울러 게이트 스캐닝 클럭(GSC)에 응답하여 게이트 스타트 펄스(GSP)를 제1 출력단자(QT1)로부터 제n 출력단자(QTn)쪽으로 순차적으로 이동시키게 된다. 레벨쉬프터(18)는 쉬프트 레지스터(16)의 출력신호들의 전압레벨을 쉬프트 시킴으로써 n개의 스캐닝신호(SCS)가 발생되게 한다. 이를 위하여, 레벨쉬프터(18)는 쉬프트 레지스터(16)의 n개의 출력단자(QT1내지QTn)와 n개의 게이트라인(GL) 사이사이에 각각 접속됨과 아울러 제1 및 제2 전압라인(FVL,SVL)으로부터의 직류 형태의 저전위 및 고전위 게이트 전압들(Vgl,Vgh)을 공급받는 n개의 인버터(19)로 구성되게 된다. 인버터(19)는 쉬프트 레지스터(16)의 출력단자(QT)로부터의 논리상태에 따라 저전위 및 고전위 게이트 전압들(Vgl,Vgh)중 어느 하나를 선택적으로 게이트라인(GL)에 공급하게 된다. 이에 따라, n개의 스캐닝신호들(SCS) 중 어느 하나만이 고전위 게이트 전압(Vgh)을 가지게 된다. 이 고전위 게이트 전압(Vgh)을 가지는 스캐닝신호(SCS)를 게이트라인(GL) 으로부터 공급받는 TFT(CMN)가 턴-온(Turn-On) 되게 되고, TFT(CMN)가 턴-온 되는 기간동안 액정셀(Clc)은 데이터 전압신호(DVS)를 충전하게 된다. 이렇게 액정셀(Clc)에 충전되어진 전압은 TFT(CMN)가 턴-오프(Turn-off)될 때 떨어지게 되므로 데이터 전압신호(DVS)의 전압 보다 낮아지게 된다. 액정셀(Clc)에 충전되어진 전압과 데이터 전압신호(DVS)와의 차전압에 해당하는 피드 트로우 전압 (Feed Through Voltage, ΔVp)이 발생되게 된다. 이 피드 트로우 전압(ΔVp)은 TFT(CMN)의 게이트단자와 액정셀(Clc) 사이에 존재하는 기생용량에 의해 발생되는 것으로써 액정셀(Clc)의 광 투과 량을 주기적으로 변화시키게 된다. 이 결과, 액정패널 상에 표시되는 화상에서 플리커 및 잔상이 발생되게 된다.
이와 같은 피드 트로우 전압(△Vp)을 억압하기 위한 방안으로, 보조 캐패시터(Cst)가 도1 에서와 같이 액정셀(Clc)에 병렬로 접속되기도 한다. 이 보조 캐패시터(Cst)는 TFT(CMN)가 턴-오프 될 때 감소되는 액정셀 전압을 보충함으로써 피드 트로우 전압(△Vp)이 수학식 1과 같이 억압되게 한다.
Figure 111999008174426-pat00001
수학식 1에 있어서, Von 은 TFT(CMN)의 턴-온 시의 게이트라인(GL) 상의 전압이고, Voff 는 TFT(CMN)의 턴-오프시의 게이트라인(GL) 상의 전압이고, 그리고 Cgs 는 TFT(CMN)의 게이트단자와 액정셀 사이에 존재하는 기생 캐패시터의 용량값이다. 수학식 1 에서와 같이, 피드 트로우 전압(△Vp)은 TFT(CMN)의 턴-온 및 턴-오프 시의 게이트 라인(GL) 상의 전압차에 따라 커지게 된다. 이러한 피드 트로우 전압(△Vp)을 충분하게 억압하기 위해서는 보조 캐패시터(Cst)의 용량이 커져야만 한다. 이는 보조 캐패시터(Cst)의 확대로 인해 화소의 개구부가 작아지게 되므로 충분한 표시 콘트라스트가 얻어질 수 없게 한다. 이로 인하여, 보조 캐패시터(Cst)에 의해서는 피드 트로우 전압(△Vp)이 충분하게 억압되기 곤란하다.
피드 트로우 전압(△Vp)을 억압하기 위한 다른 방법으로는, 스캐닝신호(SCS)의 폴링에지를 완만하게 하는 스캐닝신호 제어방식의 액정표시장치들이 제안되고 있다. 스캐닝신호 제어방식의 액정표시장치에서는, 스캐닝신호(SCS)의 폴링에지가 도2a 에서와 같이 선형 함수, 도2b 에서와 같은 지수함수, 또는 도2c 에서와 같은 계단함수 형태로 변하게 된다. 이러한 스캐닝신호 제어방식의 액정표시장치들은 일본국 특허공개공보 제 1994-110035 호 및 제 1997-258174 호와 미합중국 특허 제 5,587,722 호 등에 개시되어 있다. 그러나, 이들 스캐닝신호 제어방식의 액정표시장치들에서는 게이트 드라이버의 회로변형 또는 게이트 드라이버와 액정패널 상의 각 게이트라인들과의 사이에 위치될 새로운 파형변형회로들을 요구하고 있다.
실제로, 일본국 특허공개공보 제 1994-110035 호에 개시되어진 스캐닝신호 제어방식의 액정표시장치는 도3 에서와 같이 스캐닝 드라이버 셀(20)과 게이트라인(GL) 사이에 접속되어진 적분기(22)를 가지게 된다. 적분기(22)는 스캐닝 드라이버 셀(20)과 게이트라인(GL) 사이에 접속되어진 저항(R1)과, 게이트라인(GL) 및 기저전압라인(GVL) 사이에 접속되어진 캐패시터(C1)로 구성되게 된다. 이렇게 구성된 적분기(22)는 게이트 드라이버 셀(20)로부터 게이트라인(GL)쪽으로 공급되어질 스캐닝신호를 적분함으로써 스캐닝신호(SCS)의 폴링에지가 지수함수의 형태로 변하게 한다. 화소(11)에 포함되어진 TFT(CMN)는 게이트라인(GL)으로부터의 스캐닝신호(SCS)의 전압이 자신의 문턱전압 이하로 떨어질 때까지 턴-온 되게 된다. 이 때, 액정셀(Clc)에 충전되어진 전하가 게이트라인(GL)쪽으로 펌핑 되기는 하나 신호라인(SL)으로부터 TFT(CMN)를 경유하는 데이터 전압신호(DVS)에 의하여 충분한 전하가 액정셀(Clc)에 충전되기 때문에 액정셀(Clc)에 충전되어진 전압은 떨어지지 않게 된다. 다음으로, 게이트라인(GL)상의 스캐닝신호(SCS)의 전압이 TFT(CMN)의 문턱전압 이하로 떨어지는 경우에 게이트라인(GL) 에서의 전압변동량이 최대 TFT(CMN)의 문턱전압이므로 액정셀(Clc)로부터 게이트라인(GL)쪽으로 펌핑되는 전하량은 매우 적게 된다. 이 결과, 피드 트로우 전압(△Vp)이 충분하게 억압되게 된다.
이상과 같은 스캐닝신호 제어방식의 액정표시장치에서는, 피드 트로우 전압(△Vp)이 충분하게 억압됨으로써 플리커 및 잔상이 현저하게 줄어들기는 하나, 각 게이트라인 마다 적분기와 같은 파형변형회로가 부가되어야 하므로 회로구성이 대단히 복잡하게 된다. 이와 더불어, 파형변형회로에 의하여 스캐닝신호의 라이징에지 까지도 완만하게 변하기 때문에 액정셀의 충전개시 시점이 지연되게 된다.
한편, 미합중국 특허 제 5,587,722 호는 도4 에 도시된 바와 같이 전원 공급 전압들(VVDD 및 VVDD·R1/(R1+R2))를 선택적으로 입력하는 쉬프트 레지스터(3)를 개시한다. 쉬프트 레지스터(3)는 전원 공급 전압들(VVDD 및 VVDD·R1/(R1+R2))에 응답하여 계단형 펄스를 발생한다. 그러나, 쉬프트 레지스터(3)는 전원 공급 전압이 액정 패널 상의 게이트 라인들에 공급될 고 레벨 게이트 전압과 같기 때문에 고 전압에서 구동되어야만 한다. 즉, 쉬프트 레지스터에 포함되어진 인버터(5,6,9)들이 대략 25V의 구동전압에서 동작하게 된다. 이로 인하여, 미합중국 특허 제 5,587,722 호에 개시된 액티브 매트릭스 액정 표시 장치는 대 전력을 소모하게 된 다.
따라서, 본 발명의 목적은 플리커 및 잔상을 제거함과 아울러 회로구성을 간소화하기에 적합한 액티브 매트릭스 액정표시장치 및 그 구동방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액티브 매트릭스 액정표시장치는 게이트전극, 제1 전극, 화소전극에 접속되어진 제2 전극을 가지는 스위치 트랜지스터를 각각 포함함과 아울러 매트릭스 형태로 배열되어진 다수의 화소들과; 상기 다수의 트랜지스터들중 하나와 연관되어진 상기 제1 전극에 각각 접속되는 데이터신호라인들과; 상기 트랜지스터들 중 하나와 연관되어진 상기 게이트전극에 접속되어진 게이트신호라인들과; 수평동기신호의 주기마다 일정한 형태로 변화하는 제1전압을 발생하는 고전위 게이트전압 발생기와; 전압레벨이 일정하게 유지되는 제2전압을 발생하는 저전위 게이트 전압 발생기와; 상기 다수의 게이트신호라인들이 순차적으로 구동되도록, 스캔기간 동안 상기 제1 전압을 게이트신호라인으로 출력하고, 비스캔기간 동안 상기 제2 전압을 나머지 게이트신호라인들에 출력하는 게이트 드라이버를 구비하는 것을 특징으로 한다.
본 발명에 따른 액티브 매트릭스 액정표시장치 구동방법은 제2 전압과, 주기적으로 변하는 제1 전압을 입력하는 단계와; 스위치를 경유하여 상기 게이트라인에 상기 제1 전압을 공급하는 단계와; 상기 스위치를 경유하여 상기 게이트라인에 상기 제2 전압을 공급하는 단계를 포함하고; 상기 스위치가 상기 쉬프트레지스터에 의해 제어되고 더불어 제1 전압의 최소값이 상기 제2 전압의 최대값 보다 높은 것을 특징으로 하며, 상기 쉬프트 레지스터는, 스캔기간 동안 상기 제1 전압을 게이트라인으로 출력하고, 비스캔기간 동안 상기 제2 전압을 나머지 게이트라인들로 출력하여 상기 게이트라인들이 순차적으로 구동되도록, 상기 스위치를 스위칭하는 것을 특징으로 한다.
본 발명에 따른 TAB 형태의 액정표시장치는 액정셀이 매트릭스 형태로 구성된 액정패널과; 상기 액정패널에 신호를 공급하는 인쇄회로기판부와; 상기 액정패널과 상기 인쇄회로기판부 사이에 배치되어 인쇄회로기판부로부터 발생되는 신호를 제어하여 상기 액정패널에 인가하는 신호제어부를 구비하는 액정표시장치에 있어서, 상기 신호 제어부는 상기 액정패널에 형성된 데이터 라인들 및 게이트 라인들에 신호를 인가하는 데이터 드라이버 및 게이트 드라이버를 전기적으로 연결하는 제 1 도전층 패턴과, 상기 데이터 드라이버 및 게이트 드라이버를 상기 인쇄회로기판부에 전기적으로 연결하는 제 2 도전층 패턴을 포함하며, 상기 인쇄회로기판부는 인쇄회로기판과; 상기 인쇄회로기판에 실장된 제어회로부와; 상기 제어회로부의 제어에 따라 저전위 및 고전위를 발생하는 게이트 전압 발생부를 구비하고, 상기 제어회로부는, 상기 게이트 라인들이 순차적으로 구동되도록, 스캔기간 동안 상기 고전위를 상기 게이트신호라인들 중 스캔라인으로 출력하고, 비스캔기간 동안 상기 저전위를 상기 게이트신호라인들 중 비스캔라인으로 출력하는 것을 특징으로한다.
본 발명의 실시 예에 따른 칩 온 글래스 형 액정표시장치는 게이트 드라이버가, 주기적으로 변화하는 고전위를 스캔기간 동안 게이트신호라인들 중 스캔라인으로 출력하고, 비스캔기간 동안 상기 고전위 보다 낮은 저전위를 상기 게이트신호라인들 중 비스캔라인으로 출력하여 상기 게이트 라인들이 순차적으로 구동되도록 하며, 상기 주기적으로 변화하는 고전위는, 선형, 지수형, 계단형 중 적어도 하나의 형태로 변환되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 실시 예를 첨부한 도5 내지 도25 를 참조하여 상세히 설명하기로 한다.
도5를 참조하면, 액정패널(30) 상의 신호라인들(SL1내지SLm)을 구동하는 데이터 드라이버(32)와, 액정패널(30) 상의 게이트라인들(GL1내지GLn)을 구동하기 위한 게이트 드라이버(34)를 구비하는 본 발명의 제1 실시 예에 따른 액티브 매트릭스 액정표시장치가 도시되어 있다. 액정패널(30)에는 신호라인(SL) 및 게이트라인(GL)에 접속되는 화소들(31)이 액티브 매트릭스 형태로 배열되게 된다. 화소들(31) 각각은 신호라인(SL)으로부터의 데이터 전압신호(DVS)에 응답하여 투과광량을 조절하는 액정셀(Clc)과, 게이트라인(GL)으로부터의 스캐닝신호(SCS)에 응답하여 신호라인(SL)으로부터 액정셀(Clc)에 공급될 데이터 전압신호(DVS)를 절환하는 TFT(CMN)로 구성되게 된다. 또한, 화소들(31) 각각에는 보조 캐패시터(Cst)가 액정셀(Clc)에 병렬로 접속되게 된다. 이 보조 캐패시터(Cst)는 액정셀(Clc)에 충전되어진 전압을 완충하게 된다. 데이터 드라이버(32)는 게이트라인들(GL1내지GLn)이 순차적으로 구동됨에 따라 신호라인들(SL1내지SLm) 모두에 데이터 전압신호(DVS)를 공급하게 된다. 게이트 드라이버(34)는 스캐닝신호(SCS)를 게이트라인들(GL1내지GLn)에 순차적으로 공급함으로써 게이트라 인들(GL1내지GLn)이 수평동기기간씩 순차적으로 인에이블 되게 한다. 이를 위하여, 제어라인(CL)으로부터의 게이트 스타트 펄스(GSP) 및 게이트 클럭라인(GCL)으로부터의 게이트 스캐닝 클럭(GSC)에 응답하는 쉬프트 레지스터(36)와, 쉬프트 레지스터(36)와 게이트라인들(GL1내지GLn) 사이에 접속되어진 레벨 쉬프터(38)로 구성되게 된다. 쉬프트 레지스터(36)는 제어라인(CL)으로부터의 게이트 스타트 펄스(GSP)를 n개의 출력단자(QT1내지QTn)들 중 어느 한 출력단자쪽으로 출력되게 함과 아울러 게이트 스캐닝 클럭(GSC)에 응답하여 게이트 스타트 펄스(GSP)를 제1 출력단자(QT1)로부터 제n 출력단자(QTn)쪽으로 순차적으로 이동시키게 된다. 또한, 쉬프트 레지스터(36)은 로직 전압 레벨에 해당하는 5 V를 가지는 집적회로 구동 전압에서 동작한다. 레벨 쉬프터(38)는 쉬프트 레지스터(36)의 출력신호들의 전압레벨을 쉬프트 시킴으로써 n개의 스캐닝신호(SCS)가 발생되게 한다. 이를 위하여, 레벨쉬프터(38)는 쉬프트 레지스터(36)의 n개의 출력단자(QT1내지QTn)와 n개의 게이트라인(GL) 사이사이에 각각 접속됨과 아울러 제1 및 제2 전압라인(FVL,SVL)으로부터의 저전위 및 고전위 게이트 전압들(Vgl,Vgh)을 절환하기 위한 n개의 제어용 스위치(39)를 구비한다. 제어용 스위치(39)는 쉬프트 레지스터(36)의 출력단자(QT)로부터의 논리상태에 따라 저전위 및 고전위 게이트 전압들(Vgl,Vgh)중 어느 하나를 선택적으로 게이트라인(GL)에 공급하게 된다. 이에 따라, n개의 스캐닝신호들(SCS) 중 어느 하나만이 고전위 게이트 전압(Vgh)을 가지게 된다. 이 고전위 게이트 전압(Vgh)이 인가되는 게이트라인(GL) 상의 TFT(CMN)가 턴-온(Turn-On) 되게 되고, TFT(CMN)가 턴-온 되는 기간동안 액정셀(Clc)은 데이터 전압신호(DVS)를 충전하게 된다. 제어용 스위치들(39) 각각은 저전위 및 고전위 게이트 전압들(Vgl,Vgh)을 동작전압으로 하는 버퍼로 대치될 수도 있다.
또한, 본 발명의 제1 실시 예에 따른 액정표시장치는 제1 전압라인(FVL)에 접속되어진 저전위 게이트전압 발생기(40)와, 고전위 게이트전압 발생기(42)를 추가로 구비한다. 저전위 게이트 전압 발생기(40)는 전압레벨이 일정하게 유지되는 저전위 게이트전압(Vgl)을 발생하여 제1 전압라인(FVL)에 접속되어진 n개의 제어용 스위치(39)에 공급하게 된다. 저전위 게이트전압 발생기(40)에서 발생되는 저전위 게이트 전압(Vgl)은 일정한 주기의 펄스신호와 같은 교류신호의 형태를 가질 수도 있다. 고전위 게이트전압 발생기(42)는 교류신호와 같이 수평동기신호의 주기마다 일정한 형태로 변화하는 고전위 게이트전압(Vgh)을 발생하게 된다. 이 고전위 게이트전압(Vgh)은 점진적으로 완만하게 변하는 폴링에지를 가지게 된다. 고전위 게이트전압(Vgh)의 폴링에지는 도2a 에서와 같은 선형함수의 형태로 변하거나, 도2b 와 같은 지수함수의 형태로 변하거나, 또는 도2c 에 도시된 바와 같은 계단함수의 형태로 변하게 된다. 이러한 고전위 게이트전압(Vgh)을 발생하기 위하여, 고전위 게이트 전압 발생기(42)는 고전위 전압(VDD)을 발생하는 고전위 전압 발생기(44)와, 고전위 전압 발생기(44) 및 제2 전압라인(SVL) 사이에 접속되어진 전압조절기(46)와, 전압조절기(46)의 레벨 조정 타이밍을 제어하기 위한 타이밍 제어기(48)로 구성되게 된다. 고전위 전압 발생기(44)는 일정한 전압레벨을 안정되게 유지하는 직류 형태의 고전위 전압(VDD)을 전압조절기(46)에 공급하게 된다. 전압조절기(46)는 고전위 전압(VDD)을 제2 전압라인(SVL)에 접속되어진 n개의 제어용 스위치들(39) 쪽으로 주기적으로 전송함과 아울러 고전위 전압(VDD)이 차단될 때 제2 전압라인(SVL)에 공급되는 전압이 도2a 내지 도2c 에 도시된 바와 같은 함수 형태들중 어느 한 형태로 낮아지게 한다. 제2 전압라인(SVL) 상의 전압신호의 폴링에지를 완만하게 변화시키기 위하여, 전압조절기(46)는 액정패널(30)의 게이트라인(GL)에 존재하게 되는 기생 저항(Rp) 및 기생 캐패시터(Cp)를 이용할 수도 있다. 타이밍 제어기(48)는 동기제어라인(SCL)으로부터의 수평동기신호(HS)와 데이터클럭라인(DCL)으로부터의 데이터클럭(DCLK)에 응답하여 전압조절기(46)의 전압절환시점과 전압조절시점들을 결정하게 된다. 이를 위하여, 타이밍 제어기(48)는 수평동기신호(HS)에 의해 초기화됨과 아울러 데이터클럭(DCLK)을 카운트하는 카운터(도시하지 않음)와, 이 카운터의 출력신호들을 논리조합함으로써 전압조절기(46)를 제어하는 논리조합부(도시하지 않음)로 구성될 수 있다.
이와 같이, 제2 전압라인(SVL) 상의 고전위 게이트 전압(Vgh)이 교류 형태로 변함과 아울러 완만하게 감소되는 폴링에지를 가지게 됨으로써 액정패널(30)의 게이트라인(GL)에 공급되는 스캐닝신호(SCS)의 폴링에지가 완만하게 변하게 된다. 화소(31)에 포함되어진 TFT(CMN)는 게이트라인(GL)으로부터의 스캐닝신호(SCS)의 전압이 자신의 문턱전압 이하로 떨어질 때까지 턴-온 되게 된다. 이 때, 액정셀(Clc)에 충전되어진 전하가 게이트라인(GL)쪽으로 펌핑되나 신호라인(SL)으로부터 TFT(CMN)를 경유하는 데이터 전압신호(DVS)에 의하여 충분한 전하가 액정셀(Clc)에 충전되게 된다. 이에 따라, 액정셀(Clc)에 충전되어진 전압은 떨어지지 않게 된다. 게이트라인(GL)상의 스캐닝신호(SCS)의 전압이 TFT(CMN)의 문턱전압 이하로 떨어지는 경우에 게이트라인(GL)에서의 전압변동량이 최대 TFT(CMN)의 문턱전압이므로 액정셀(Clc)로부터 게이트라인(GL)쪽으로 펌핑되는 전하량은 매우 적게 된다. 이 결과, 피드 트로우 전압(△Vp)이 충분하게 억압되게 된다.
도6 은 본 발명의 제2 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시한다. 도6 의 액티브 매트릭스 액정표시장치에서는 전압조절기(46)가 액정패널(30)의 게이트라인(GL)의 기생저항(Rp) 및 기생 캐패시터(Cp)를 이용하여 고전위 게이트 전압(Vgh)의 폴링에지와 스캐닝신호(SCS)의 폴링에지를 지수함수 형태로 변화시키게 된다. 도6 의 액정표시장치에는, 액정패널(30) 상의 게이트라인(GL)을 구동하기 위한 게이트 드라이버(34)가 포함되게 된다. 액정패널(30)은 신호라인(SL) 및 게이트라인(GL)과에 접속되는 화소(31)를 포함한다. 화소(31)는 신호라인(SL)으로부터의 데이터 전압신호(DVS)에 응답하여 투과광량을 조절하는 액정셀(Clc)과, 게이트라인(GL)으로부터의 스캐닝신호(SCS)에 응답하여 신호라인(SL)으로부터 액정셀(Clc)에 공급될 데이터 전압신호(DVS)를 절환하는 TFT(CMN)로 구성되게 된다. 또한, 화소(31)에는 보조 캐패시터(Cst)가 액정셀(Clc)에 병렬로 접속되게 된다. 게이트 드라이버(34)는 제어라인(CL)으로부터의 게이트 스타트 펄스(GSP) 및 게이트 클럭라인(GCL)으로부터의 게이트 스캐닝 클럭(GSC)에 응답하는 쉬프트 레지스터 셀(36A)과, 쉬프트 레지스터 셀(36A)과 게이트라인(GL) 사이에 접속되어진 제어용 스위치(39)로 구성되게 된다. 쉬프트 레지스터 셀(36A)은 도7 에 도시된 바와 같이 게이트 스캐닝 클럭(GSC)의 상승에지에서 게이트 스타트 펄스(GSP)를 출력단자(QT)쪽으로 출력되게 한다. 제어용 스위 치(39)는 쉬프트 레지스터 셀(36A)의 출력신호의 논리상태에 따라 저전위 및 고전위 게이트 전압들(Vgl,Vgh)중 어느 하나를 선택적으로 게이트라인(GL)에 공급하게 된다. 이에 따라, 게이트라인(GL)에는 저전위 게이트 전압 또는 고전위 게이트 전압(Vgh)을 가지는 스캐닝신호(SCS)가 나타나게 된다. 이를 상세히 하면, 제어용 스위치(39)는 쉬프트 레지스터 셀(36A)의 출력신호가 하이논리를 가지는 경우에 고전위 게이트 전압(Vgh)이 게이트라인(GL)에 공급되게 하는 반면에 쉬프트 레지스터 셀(36A)의 출력신호가 로우논리를 가지는 경우에 저전위 게이트 전압(Vgl)이 게이트라인(GL)에 공급되게 한다. 도7 에 도시된 "SCSn"은 다음의 게이트라인에 공급되는 스캐닝신호의 파형을 나타낸다.
또한, 본 발명의 제2 실시 예에 따른 액티브 매트릭스 액정표시장치는 제1 전압라인(FVL)에 접속되어진 저전위 게이트전압 발생기(40)와, 고전위 게이트전압 발생기(42)를 추가로 구비한다. 저전위 게이트 전압 발생기(40)는 전압레벨이 일정하게 유지되는 저전위 게이트전압(Vgl)을 제1 전압라인(FVL)에 접속되어진 n개의 제어용 스위치(39)에 공급하게 된다. 고전위 게이트전압 발생기(42)는 도7 에 도시된 바와 같이 주기적으로 변하는 고전위 게이트전압(Vgh)을 발생하게 된다. 이 고전위 게이트전압(Vgh)의 폴링에지는 지수함수의 형태로 완만하게 떨어진다. 이러한 고전위 게이트전압(Vgh)을 발생하기 위하여, 고전위 게이트 전압 발생기(42)는 고전위 전압(VDD)을 발생하는 고전위 전압 발생기(44)와, 고전위 전압 발생기(44) 및 제2 전압라인(SVL) 사이에 접속되어진 전압조절기(46)로 구성되게 된다. 고전위 전압 발생기(44)는 일정한 전압레벨을 안정되게 유지하는 직류 형태 의 고전위 전압(VDD)을 전압조절기(46)에 공급하게 된다. 전압조절기(46)는 제2 전압라인(SVL)을 고전위 전압 발생기(44)와 기저전압라인(GVL)에 교번적으로 접속시킴으로써 제2 전압라인(SVL) 상에 도7 에서와 같은 고전위 게이트 전압(Vgh)이 발생되게 한다. 이를 위하여, 전압조절기(46)는 게이트 스캐닝 클럭(GSC)에 응답하는 2접점 제어용 스위치(50)를 구비한다. 2접점 제어용 스위치(50)는 게이트 스캐닝 클럭(GSC)의 하이논리구간에서는 제2 전압라인(SVL)을 고전위 전압 발생기(44)에 접속시킴으로써 제2 전압라인(SVL) 및 게이트라인(GL) 상에 고전위 전압(VDD)이 나타나게 한다. 게이트 스캐닝 클럭(GSC)이 하이논리에서 로우논리로 천이 되는 경우, 2접점 제어용 스위치(50)는 제2 전압라인(SVL)을 기저전압라인(GVL)에 접속시킴으로써 제2 전압라인(SVL) 및 게이트라인(GL) 상의 전압이 고전위 전압레벨(VDD)로부터 지수함수의 형태로 떨어지게 한다. 이때, 제2 전압라인(SVL) 및 게이트라인(GL) 상의 전압이 기생저항(Rp) 및 기생 캐패시터(Cp)의 시정수에 따라 기저전압라인(GVL)쪽으로 방전됨으로써 고전위 게이트 전압(Vgh)과 스캐닝신호(SCS)의 폴링에지는 도7 에서와 같이 지수함수 형태로 완만하게 변하게 된다. 이에 따라, 화소(31)에 포함되어진 TFT(CMN)는 게이트라인(GL)으로부터의 스캐닝신호(SCS)의 전압이 자신의 문턱전압 이하로 떨어질 때까지 턴-온 되게 된다. 이 때, 액정셀(Clc)에 충전되어진 전하가 게이트라인(GL)쪽으로 펌핑되나 신호라인(SL)으로부터 TFT(CMN)를 경유하는 데이터 전압신호(DVS)에 의하여 충분한 전하가 액정셀(Clc)에 충전되게 된다. 이 결과, 액정셀(Clc)에 충전되어진 전압은 떨어지지 않게 된다. 게이트라인(GL)상의 스캐닝신호(SCS)의 전압이 TFT(CMN)의 문턱전압 이하로 떨어지는 경우에 게이트라인(GL) 에서의 전압변동량이 최대 TFT(CMN)의 문턱전압이므로 액정셀(Clc)로부터 게이트라인(GL)쪽으로 펌핑되는 전하량은 매우 적게 된다. 이 결과, 피드 트로우 전압(△Vp)이 충분하게 억압되게 된다. 나아가, 화소(31)에 의해 표시되는 화점에서는 플리커 및 잔상이 발생되지 않게 된다.
도8 은 본 발명의 제3 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시한다. 도8 의 액티브 매트릭스 액정표시장치는 전압조절기(46)가 2접점 제어용 스위치(50)와 기저전압라인(GVL) 사이에 저항(R1) 및 캐패시터(C1)의 병렬회로를 더 구비하는 것을 제외하고는 도6 의 액정표시장치와 동일한 회로구성을 가지게 된다. 저항(R1) 및 캐패시터(C1)는 제2 전압라인(SVL) 및 게이트라인(GL) 상의 전압이 기저전압라인(GVL) 쪽으로 방전되는 경우에 시정수를 증가시키게 된다. 이에 따라, 제2 전압라인(SVL) 상의 고전위 게이트 전압(Vgh)의 폴링에지는 도9 에서와 같이 라이징에지 보다 더 완만해지게 된다. 이와 더불어, 게이트라인(GL) 상의 스캐닝신호(SCS)의 폴링에지도 도9 에서와 같이 라이징에지 보다 더 완만하게 변한다. 저항(R1)과 캐패시터(C1)는 필요에 따라 어느 하나만 사용될 수도 있다. 이렇게 고전위 게이트 전압(Vgh) 및 스캐닝신호(SCS)의 폴링에지들이 라이징에지들보다 더 완만하게 조절됨으로써 액정표시장치는 피드 트로우 전압(△Vp)을 충분하게 억제할 수 있음과 아울러 응답속도가 빨라지게 된다.
도10 은 본 발명의 제4 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시한다. 도10 의 액티브 매트릭스 액정표시장치는 전압조절기(46)가 2접점 제어용 스위치(50) 대신에 고전위 전압 발생기(44) 및 제2 전압라인(SVL) 사이에 접속되어진 1접점 제어용 스위치(52)와, 제2 전압라인(SVL) 및 기저전압라인(GVL) 사이에 접속되어진 TFT(MN)을 구비하는 것을 제외하고는 도6 의 액정표시장치와 동일한 회로구성을 가지게 된다. 1접점 제어용 스위치(52)와 TFT(MN)는 게이트 스캐닝 클럭(GSC)의 논리상태에 따라 상호보완적으로 턴-온 되게 된다. 이를 상세히 하면, 1접점 제어용 스위치(52)는 게이트 스캐닝 클럭(GSC)이 하이논리를 유지하는 기간동안 턴-온 되게 되고, 반면에 TFT(MN)는 게이트 스캐닝 클럭(GSC)이 로우논리를 유지하는 기간동안 턴-온 되게 된다. TFT(MN)는 게이트 스캐닝 클럭(GSC)에 의해 제2 전압라인(SVL) 및 게이트라인(GL)에 방전통로를 제공함으로써 고전위 게이트 전압(Vgh) 및 스캐닝신호(SCS)의 폴링에지들이 지수함수의 형태로 변하게 한다. 또한, TFT(MN)는 턴-온 시에 나타나게 되는 저항성분 및 캐패시터성분에 의해 제2 전압라인(SVL) 및 게이트라인(GL) 상의 전압이 기저전압라인(GVL) 쪽으로 방전되는 경우에 시정수를 증가시키게 된다. 이에 따라, 제2 전압라인(SVL) 상의 고전위 게이트 전압(Vgh)의 폴링에지는 도9 에서와 같이 라이징에지 보다 더 완만하게 되게 된다. 이와 더불어, 게이트라인(GL) 상의 스캐닝신호(SCS)의 폴링에지도 도9 에서와 같이 라이징에지 보다 더 완만하게 변한다. 이렇게 고전위 게이트 전압(Vgh) 및 스캐닝신호(SCS)의 폴링에지들이 라이징에지들 보다 더 완만하게 조절됨으로써 액정표시장치는 피드 트로우 전압(△Vp)을 충분하게 억제할 수 있음과 아울러 응답속도가 빨라지게 된다. TFT(MN)는 저항성분의 저항값 및 캐패시터성분의 용량값이 적절하게 설정되게끔 적절한 채널폭을 가지게 된다. 나아가, TFT(MN)와 기저전압라인(GVL) 사이에는 시정수를 좀 더 증가시키기 위한 저항 및/또는 캐패시터가 부가될 수도 있다.
도11 은 본 발명의 제5 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시한다. 도11 의 액티브 매트릭스 액정표시장치는 TFT(MN) 대신에 저항(R2)가 제2 전압라인(SVL) 및 기저전압라인(GVL) 사이에 접속되어진 것을 제외하고는 도10 의 액정표시장치와 동일한 회로구성을 가지게 된다. 저항(R2)은 1접점 제어용 스위치(52)가 게이트 스캐닝 클럭(GSC)의 하이논리에 의해 턴-온 될 경우에 제2 전압라인(SVL) 및 게이트라인(GL)에 충전되어질 전압의 누설을 방지하게 된다. 이와는 달리, 1접점 제어용 스위치(52)가 턴-오프 될 경우, 저항(R2)은 제2 전압라인(SVL) 및 게이트라인(GL) 상의 전압이 기저전압라인(GVL) 쪽으로 방전되는 시간이 길어지게 함으로써 고전위 게이트 전압(Vgh) 및 스캐닝신호(SCS)의 폴링에지들이 지수함수의 형태로 완만하게 변화시킨다. 다시 말하여, 저항(R2)은 1접점 제어용 스위치(52)가 턴-온 되는 경우에 제2 전압라인(SVL) 및 게이트라인(GL)의 시정수를 증가시키게 된다. 이에 따라, 제2 전압라인(SVL) 상의 고전위 게이트 전압(Vgh)의 폴링에지는 도9 에서와 같이 라이징에지 보다 더 완만하게 되게 된다. 이와 더불어, 게이트라인(GL) 상의 스캐닝신호(SCS)의 폴링에지도 도9 에서와 같이 라이징에지 보다 더 완만하게 변한다. 이렇게 고전위 게이트 전압(Vgh) 및 스캐닝신호(SCS)의 폴링에지들이 라이징에지들 보다 더 완만하게 조절됨으로써 액정표시장치는 피드 트로우 전압(△Vp)을 충분하게 억제할 수 있음과 아울러 응답속도가 빨라지게 된다.
또한, 도6, 도8, 도10 및 도11 에 도시되어진 제2 내지 제5 실시 예의 액정표시장치에서는 게이트 스캐닝 클럭(GSC)에 의해서 전압조절기(46)의 절환동작이 제어됨으로써 도5 에서의 타이밍제어기(48)가 제거되게 된다. 이 결과, 도6, 도8, 도10 및 도11 에 도시되어진 제2 내지 제5 실시 예들의 액티브 매트릭스 액정표시장치들에서는 회로구성이 더욱 더 간소화 된다. 이와 더불어, 도6, 도8, 도10 및 도11 에 도시되어진 제2 내지 제5 실시 예들의 액정표시장치들에서는 게이트 스캐닝 클럭(GSC)의 충격계수가 액정셀에 전압이 충분하게 충전될 수 있는 범위내에서 적절하게 조절될 수 있다.
도12는 본 발명의 제1 내지 제5 실시 예들에 따른 액티브 매트릭스 액정표시장치의 게이트라인(GL) 및 신호라인(SL) 상에 나타나는 스캐닝신호(SCS)와 데이터 전압신호(DVS)를 도시한다. 도12 에 도시된 스캐닝신호(SCS)는 하강에지에서 데이터 전압신호(DVS)에 거의 근접하는 전압레벨을 가지게 된다. 이에 따라, 액정표시장치는 피드 트로우 전압(△Vp)을 충분하게 억제할 수 있음과 아울러 응답속도가 빨라지게 된다.
도13 은 본 발명의 제6 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시한다. 도13 의 액티브 매트릭스 액정표시장치는 제1 전압라인(FVL)에 접속되어진 저전위 게이트전압 발생기(40)와, 고전위 게이트전압 발생기(42)를 구비한다. 저전위 게이트 전압 발생기(40)는 전압레벨이 일정하게 유지되는 저전위 게이트전압(Vgl)을 제1 전압라인(FVL)에 접속되어진 n개의 제어용 스위치(39)에 공급하게 된다. 고전위 게이트전압 발생기(42)는 도14 에 도시된 바와 같이 제1 및 제2 고전위전압(VDD1,VDD2)을 교번적으로 가지는 펄스 형태의 고전위 게이트전압(Vgh)을 발생하게 된다. 이러한 고전위 게이트전압(Vgh)을 발생하기 위하여, 고전위 게이트 전압 발생기(42)는 제1 및 제2 고전위 전압(VDD1,VDD2)을 발생하는 고전위 전압 발생기(54)와, 고전위 전압 발생기(54) 및 제2 전압라인(SVL) 사이에 접속되어진 전압조절기(56)로 구성되게 된다. 고전위 전압 발생기(54)에서 발생되는 제1 고전위 전압(VDD1)은 일정한 전압레벨을 안정되게 유지하고, 제2 고전위 전압(VDD2)는 저전위 게이트전압(Vgl) 보다는 높고 제1 고전위 전압(VDD1) 보다는 낮은 전압레벨을 안정되게 유지하게 된다. 이들 제1 및 제2 고전위 전압(VDD1,VDD2)은 전압조절기(56)에 공급되게 된다. 전압조절기(56)는 고전위 전압발생기(54)로부터의 제1 및 제2 고전위 전압(VDD1,VDD2)을 제2 전압라인(SVL)쪽으로 교번적으로 공급함으로써 제2 전압라인(SVL) 상에 도14 에서와 같은 고전위 게이트 전압(Vgh)이 발생되게 한다. 이를 위하여, 전압조절기(56)는 게이트 스캐닝 클럭(GSC)에 응답하는 제2 제어용 스위치(58)를 구비한다. 제2 제어용 스위치(58)는 게이트 스캐닝 클럭(GSC)의 하이논리구간에서 제1 고전위 전압(VDD1)을 제2 전압라인(SVL)에 공급함으로써 제2 전압라인(SVL) 및 게이트라인(GL) 상에 제1 고전위 전압(VDD1)이 나타나게 한다. 이와는 달리, 게이트 스캐닝 클럭(GSC)이 로우논리를 가지는 경우, 제2 제어용 스위치(58)는 제2 고전위 전압(VDD2)을 제2 전압라인(SVL)에 공급함으로써 제2 전압라인(SVL) 및 게이트라인(GL) 상에 제2 고전위 전압(VDD2)가 나타나게 한다. 이 결과, 고전위 게이트 전압(Vgh)은 게이트 스캐닝 클럭(GSC)의 매 주기마다 제1 고전위 전압(VDD1)과 제2 고전위 전압(VDD2) 을 순차적으로 가지게 된다.
도13 의 액티브 매트릭스 액정표시장치에는, 액정패널(30) 상의 게이트라인(GL)을 구동하기 위한 게이트 드라이버(34)가 포함되게 된다. 액정패널(30)은 신호라인(SL) 및 게이트라인(GL)과에 접속되는 화소(31)를 포함한다. 화소(31)는 신호라인(SL)으로부터의 데이터 전압신호(DVS)에 응답하여 투과광량을 조절하는 액정셀(Clc)과, 게이트라인(GL)으로부터의 스캐닝신호(SCS)에 응답하여 신호라인(SL)으로부터 액정셀(Clc)에 공급될 데이터 전압신호(DVS)를 절환하는 TFT(CMN)로 구성되게 된다. 또한, 화소(31)에는 보조 캐패시터(Cst)가 액정셀(Clc)에 병렬로 접속되게 된다. 게이트 드라이버(34)는 제어라인(CL)으로부터의 게이트 스타트 펄스(GSP) 및 게이트 클럭라인(GCL)으로부터의 게이트 스캐닝 클럭(GSC)에 응답하는 쉬프트 레지스터 셀(36A)과, 쉬프트 레지스터 셀(36A)과 게이트라인(GL1) 사이에 접속되어진 제1 제어용 스위치(39)로 구성되게 된다. 쉬프트 레지스터 셀(36A)은 도14 에 도시된 바와 같이 게이트 스캐닝 클럭(GSC)의 상승에지에서 게이트 스타트 펄스(GSP)를 출력단자(QT)쪽으로 출력되게 한다. 제1 제어용 스위치(39)는 쉬프트 레지스터 셀(36A)의 출력신호의 논리상태에 따라 저전위 및 고전위 게이트 전압들(Vgl,Vgh)중 어느 하나를 선택적으로 게이트라인(GL)에 공급하게 된다. 이에 따라, 게이트라인(GL)에는 저전위 게이트 전압(Vgl) 또는 고전위 게이트 전압(Vgh)을 가지는 스캐닝신호(SCS)가 나타나게 된다. 이를 상세히 하면, 제어용 스위치(39)는 쉬프트 레지스터 셀(36A)의 출력신호가 하이논리를 가지는 경우에 제1 및 제2 고전위 전압(VDD1,VDD2)를 순차적으로 가지는 고전위 게이 트 전압(Vgh)이 게이트라인(GL)에 공급되게 하는 반면에, 쉬프트 레지스터 셀(36A)의 출력신호가 로우논리를 가지는 경우에는 저전위 게이트 전압(Vgl)이 게이트라인(GL)에 공급되게 한다. 이 결과, 게이트 라인(GL)에는 폴링에지가 계단 형태로 변하는 도14 에서와 같은 스캐닝신호(SCS)가 나타나게 된다. 도14 에 도시된 "SCSn"은 다음의 게이트라인에 공급되는 스캐닝신호의 파형을 나타낸다.
이렇게 스캐닝신호(SCS)의 폴링에지가 단계적으로 변하기 때문에, 화소(31)에 포함되어진 TFT(CMN)는 게이트라인(GL)으로부터의 스캐닝신호(SCS)의 전압이 자신의 문턱전압 이하로 떨어질 때까지 턴-온 되게 된다. 이 때, 액정셀(Clc)에 충전되어진 전하가 게이트라인(GL)쪽으로 펌핑되나 신호라인(SL)으로부터 TFT(CMN)를 경유하는 데이터 전압신호(DVS)에 의하여 충분한 전하가 액정셀(Clc)에 충전되게 된다. 이 결과, 액정셀(Clc)에 충전되어진 전압은 떨어지지 않게 된다. 게이트라인(GL)상의 스캐닝신호(SCS)의 전압이 TFT(CMN)의 문턱전압 이하로 떨어지는 경우에 게이트라인(GL) 에서의 전압변동량이 최대 TFT(CMN)의 문턱전압이므로 액정셀(Clc)로부터 게이트라인(GL)쪽으로 펌핑되는 전하량은 매우 적게 된다. 이 결과, 피드 트로우 전압(△Vp)이 충분하게 억압되게 된다. 나아가, 화소(31)에 의해 표시되는 화점에서는 플리커 및 잔상이 발생되지 않게 된다.
이 경우, 도5 에 도시되었던 액정패널(30)의 게이트라인(GL) 상의 기생저항(Rp) 및 기생 캐패시터(Cp)는 고전위 게이트 전압(Vgh)에 영향을 주지 않게 된다. 이러한 배경에서, 기생저항(Rp) 및 기생 캐패시터(Cp)가 도13에 도시되지 않았다는 것을 알 수 있을 것이다.
도15는 본 발명의 제6 실시 예에 따른 액티브 매트릭스 액정표시장치의 게이트라인(GL) 및 신호라인(SL) 상에 나타나는 스캐닝신호(SCS)와 데이터 전압신호(DVS)를 도시한다. 도15 에 도시된 스캐닝신호(SCS)는 하강에지가 계단파 형태로 변하게 됨으로써 데이터 전압신호(DVS)에 거의 근접하는 전압레벨을 가지게 된다. 이에 따라, 액정표시장치는 피드 트로우 전압(△Vp)을 충분하게 억제할 수 있음과 아울러 응답속도가 빨라지게 된다.
도16 은 도13 에 도시된 전압 조절기(56)의 다른 실시 예를 상세하게 도시한다. 도16 의 전압조절기(56)는 저항(R3)를 경유하여 반전단자(-)쪽으로 게이트 스캐닝 클럭(GSC)을 입력받는 비교기(60)와, 이 비교기(60)의 출력신호에 상호 보완적으로 응답하는 제1 및 제2 트랜지스터(Q1,Q2)를 구비한다. 비교기(60)는 도17 에 도시된 바와 같은 게이트 스캐닝 클럭(GSC)을 가변저항(VR)로부터의 기준전압(Vref)을 비교하고 그 결과에 따라 논리상태가 변하는 비교신호를 발생하게 된다. 이를 상세히 하면, 비교기(60)은 게이트 스캐닝 클럭(GSC)의 전압이 기준전압(Vref) 보다 높은 경우에 로우논리의 비교신호를 제1 및 제2 트랜지스터(Q1,Q2)의 베이스단자들에 공급하는 반면에 게이트 스캐닝 클럭(GSC)의 전압이 기준전압(Vref) 보다 낮은 경우에는 하이논리의 비교신호를 제1 및 제2 트랜지스터(Q1,Q2)의 베이스단자들에 공급한다. 이 때, 가변저항(VR)은 도13에 도시된 제1 또는 제2 고전위 전압(VDD1 또는 VDD2)과 기저전압(GND) 간의 차전압을 분압하고 그 분압된 전압을 기준전압(Vref)으로써 비교기(60)의 비반전단자(+)에 공급하게 된다. 제1 트랜지스터(Q1)은 비교기(60)에서 하이논리의 비교신호가 발생 될 때 도13 의 고전위 전압 발생기(54)로부터의 제1 고전위 전압(VDD1)을 제2 전압라인(SVL)에 공급하게 된다. 반면에 제2 트랜지스터(Q2)는 비교기(60)에서 로우논리의 비교신호가 발생될 때에 도13의 고전위 전압 발생기(54)로부터의 제2 고전위 전압(VDD2)을 제2 전압라인(SVL)에 공급하게 된다. 이 결과, 제2 전압라인(SVL)에서는 게이트 스캐닝 클럭(GSC)과는 상반된 형태로 변하는 도17 에 도시된 바와 같은 고전위 게이트 전압(Vgh)가 발생되게 된다. 이 고전위 게이트 전압(Vgh)는 게이트 스캐닝 클럭(GSC)의 논리상태에 따라 제1 및 제2 고전위전압(VDD1,VDD2)을 교번되게 가진다. 또한, 이 고전위 게이트 전압(Vgh)은 도13 에서의 쉬프트 레지스터 셀(36A)이 게이트 스캐닝 클럭(GSC)의 폴링에지에 응답하는 경우에 사용되게 된다. 나아가, 고전위 게이트 전압(Vgh)은 제1 및 제2 트랜지스터(Q1,Q2)의 위치가 바뀌어진 경우 또는 기준전압(Vref) 및 게이트 스캐닝 클럭(GSC)이 비교기(60)의 반전 및 비반전 단자(-,+)에 각각 공급되는 경우에 게이트 스캐닝 클럭(GSC)와 동일한 형태로 변하게 된다. 한편, 제2 전압라인(SVL)과 비교기(60)의 반전단자(-) 사이에 접속되어진 저항(R4)은 제2 전압라인(SVL) 상의 전압을 비교기(60)의 반전단자(-)쪽으로 귀환시킴으로써 고전위 게이트 전압(Vgh)이 게이트 스캐닝 클럭(GSC)에 대하여 빠르게 응답하게 한다.
도18 을 참조하면, 액정패널(30) 상의 신호라인들(SL1내지SLm)을 구동하는 데이터 드라이버(32)와, 액정패널(30) 상의 게이트라인들(GL1내지GLn)을 구동하기 위한 게이트 드라이버(34)를 구비하는 본 발명의 제7 실시 예에 따른 액티브 매트릭스 액정표시장치가 도시되어 있다. 액정패널(30)에는 신호라인(SL) 및 게이트라 인(GL)에 접속되는 화소들(31)이 액티브 매트릭스 형태로 배열되게 된다. 화소들(31) 각각은 신호라인(SL)으로부터의 데이터 전압신호(DVS)에 응답하여 투과광량을 조절하는 액정셀(Clc)과, 게이트라인(GL)으로부터의 스캐닝신호(SCS)에 응답하여 신호라인(SL)으로부터 액정셀(Clc)에 공급될 데이터 전압신호(DVS)를 절환하는 TFT(CMN)로 구성되게 된다. 또한, 화소들(31) 각각에는 보조 캐패시터(Cst)가 액정셀(Clc)에 병렬로 접속되게 된다. 이 보조 캐패시터(Cst)는 액정셀(Clc)에 충전되어진 전압을 완충하게 된다. 데이터 드라이버(32)는 게이트라인들(GL1내지GLn)이 순차적으로 구동됨에 따라 신호라인들(SL1내지SLm) 모두에 데이터 전압신호(DVS)를 공급하게 된다. 게이트 드라이버(34)는 스캐닝신호(SCS)를 게이트라인들(GL1내지GLn)에 순차적으로 공급함으로써 게이트라인들(GL1내지GLn)이 수평동기기간씩 순차적으로 인에이블 되게 한다. 이를 위하여, 게이트 드라이버(34)는 제어라인(CL)으로부터의 게이트 스타트 펄스(GSP) 및 게이트 클럭라인(GCL)으로부터의 게이트 스캐닝 클럭(GSC)에 응답하는 쉬프트 레지스터(36)와, 쉬프트 레지스터(36)와 게이트라인들(GL1내지GLn) 사이에 접속되어진 레벨 쉬프터(62)로 구성되게 된다. 쉬프트 레지스터(36)는 제어라인(CL)으로부터의 게이트 스타트 펄스(GSP)를 n개의 출력단자(QT1내지QTn)들 중 어느 한 출력단자쪽으로 출력되게 함과 아울러 게이트 스캐닝 클럭(GSC)에 응답하여 게이트 스타트 펄스(GSP)를 제1 출력단자(QT1)로부터 제n 출력단자(QTn)쪽으로 순차적으로 이동시키게 된다. 또한, 쉬프트 레지스터(36)은 로직 전압 레벨에 해당하는 5V를 가지는 집적회로 구동 전압에서 동작한다. 레벨 쉬프터(62)는 쉬프트 레지스터(36)의 출력신호들의 전압레벨을 쉬프트 시킴으로써 n개의 스캐닝신호(SCS)가 발생되게 한다. 이를 위하여, 레벨쉬프터(62)는 제1 전압라인(FVL)에 공통적으로 접속됨과 아울러 게이트라인들(GL1 내지 GLn)에 각각 접속되어진 n개의 PMOS 트랜지스터(MP1 내지 MPn)와, 제2 전압라인(SVL)에 공통적으로 접속됨과 아울러 게이트라인들(GL1 내지 GLn)에 각각 접속되어진 n개의 NMOS 트랜지스터(MN1 내지 MNn)를 구비한다. 제1 전압라인(FVL)에는 저전위 게이트 전압발생기(40)에서 발생되어진 저전위 게이트 전압(Vgl)이 공급되게 된다. 제1 내지 제n PMOS 트랜지스터(MP1 내지 MPn)는 쉬프트 레지스터(36)의 n개의 출력단자(QT1내지QTn)에 각각 접속되어진 게이트 전극을 가지는 가지게 된다. 마찬가지로, 제1 내지 제n NMOS 트랜지스터(MN1 내지 MNn)도 쉬프트 레지스터(36)의 n개의 출력단자(QT1내지QTn)에 각각 접속되어진 게이트 전극을 가진다. 제1 내지 제n PMOS 트랜지스터(MP1 내지 MPn) 각각은 쉬프트 레지스터(36)의 출력단자상의 신호에 응답하여 제1 내지 제n NMOS 트랜지스터(MN1 내지 MNn) 각각과 상호 보완적으로 턴-온되게 된다. 쉬프트 레지스터(36)의 출력단자들(QT1내지QTn)로부터의 신호들에 각각 응답하는 제1 내지 제n NMOS 트랜지스터(MN1 내지 MNn)는 수평동기기간 만큼씩 순차적으로 턴-온되게 된다. 이에 따라, 제1 내지 제n PMOS 트랜지스터(MP1 내지 MPn)는 수평동기기간 만큼씩 순차적으로 턴-오프 되게 된다. 이 결과, 제2 전압라인(SVL)은 제1 내지 제n 게이트 라인들(GL1 내지 GLn)에 수평동기기간 만큼씩 순차적으로 접속되게 된다. 또한, 레벨 쉬프터(62)는 제2 전압라인(SVL)과 고전위 전압 발생기(44) 사이에 병렬 접속되어진 n개의 PMOS 트랜 지스터(MPn+1 내지 MP2n)와, 제2 전압라인(SVL)과 접지라인(GNDL) 사이에 접속되어진 방전저항(Rd)을 추가로 구비한다. 이들 n개의 PMOS 트랜지스터(MPn+1 내지 MP2n)는 인에이블 라인(EOL)상의 도19에 도시된 바와 같은 게이트 출력 인에이블신호(GOE)에 공통적으로 응답하여 매 수평동기주기의 시작점으로부터 수평동기주기의 절반에 해당하는 기간씩 동시에 턴-온 되게 된다. 이들 n개의 PMOS 트랜지스터(MPn+1 내지 MP2n)가 턴-온 되어진 때, 고전위 전압 발생기(44)에서 발생되어진 고전위 전압(VDD)은 n개의 PMOS 트랜지스터(MPn+1내지MP2n)의 병렬회로 및 제2 전압라인(SVL)를 경유하여 n개의 게이트라인들(GL1 내지 GLn)중 어느 하나에 공급되게 된다. 한편, n개의 PMOS 트랜지스터(MPn+1 내지 MP2n)이 턴-오프된 때에 n개의 게이트 라인들(GL1 내지 GLn)중 어느 한 라인상에 충전되어진 전압이 제2 전압라인(SVL) 및 방전저항(Rd)를 경유하여 접지라인(GNDL) 쪽으로 방전되게 된다. 이 때, 게이트 라인(GL)상의 전압의 방전속도(즉, 시정수)는 방전저항(Rd), 게이트 라인(GL)상의 기생캐패시터(Cc) 및 기생 저항(Rc)에 의해 결정되게 된다. 이에 따라, 제2 전압라인(SVL)에서는 도19에 도시된 바와 같이 게이트 스캐닝 클럭(GSC)의 하이논리구간 (즉, 수평동기신호의 전반주기)에서는 고전위 전압 레벨(VDD)을 유지하고 게이트 스캐닝 클럭(GSC)의 로우논리구간에서는 고전위 전압 레벨(VDD)로부터 지수함수적으로 서서히 감소하는 고전위 게이트 전압(Vgh)이 발생되게 된다. 제1 내지 제n 게이트 라인들(GL1 내지 GLn) 각각은 수평동기신호의 주기 만큼씩 순차적으로 턴-온되는 NMOS 트랜지스터들(MN1 내지 MNn)을 각각 경유하여 제2 전압라인(SVL)상의 고전위 게이 트 전압(Vgh)을 수평동기신호의 일주기 동안 입력하게 됨과 아울러 나머지 기간동안에는 PMOS 트랜지스터(MP1 내지 MPn)을 경유하여 제1 전압라인(FVL)상의 저전위 게이트 전압(Vgl)를 입력하게 된다. 이 결과, 제1 내지 제n 게이트 라인들(GL1 내지 GLn)은 도19 에 도시된 바와 같은 스캐닝신호(SCS1 내지 SCSn)를 공급받게 된다. 스캐닝신호(SCS)는 게이트 스캐닝 클럭(GSC)의 하이논리구간 (즉, 수평동기신호의 전반주기)에서는 고전위 전압을 유지하고, 게이트 스캐닝 클럭(GCS)의 로우논리구간 (수평동기신호의 후반주기)에서는 고전위 전압으로부터 액정패널(30)상의 TFT(CMN)의 문턱전압(Vth)에 근접되는 전압까지 지수함수적으로 감소하게 된다. 또한, 스캐닝신호(SCS)는 다음 수평동기주기의 시작점에서 TFT(CMN)의 문턱전압보다 낮은 전압 (즉, 저전위 게이트 전압(Vgl))으로 급격하게 떨어지게 된다. 이와 같이, 액정패널(30)의 게이트라인(GL)에 공급되는 스캐닝신호(SCS)의 폴링에지가 완만하게 변하게 됨으로써, 화소(31)에 포함되어진 TFT(CMN)는 게이트라인(GL)으로부터의 스캐닝신호(SCS)의 전압이 자신의 문턱전압 이하로 떨어질 때까지 턴-온 되게 된다. 이 때, 액정셀(Clc)에 충전되어진 전하가 게이트라인(GL)쪽으로 펌핑되나 신호라인(SL)으로부터 TFT(CMN)를 경유하는 데이터 전압신호(DVS)에 의하여 충분한 전하가 액정셀(Clc)에 충전되게 된다. 이에 따라, 액정셀(Clc)에 충전되어진 전압은 떨어지지 않게 된다. 게이트라인(GL)상의 스캐닝신호(SCS)의 전압이 TFT(CMN)의 문턱전압 이하로 떨어지는 경우에 게이트라인(GL) 에서의 전압변동량이 최대 TFT(CMN)의 문턱전압이므로 액정셀(Clc)로부터 게이트라인(GL)쪽으로 펌핑되는 전하량은 매우 적게 된다. 이 결과, 피드 트로우 전압(△Vp)이 충분하게 억압 되게 된다. 또한, 상기한 n개의 PMOS 트랜지스터(MPn+1 내지 MP2N)는 고전위 전압 발생기(44)로부터 제2 전압라인(SVL) 쪽으로 공급되는 고전위전압(VDD)의 감쇠량을 최소화하기 위하여 고전위 전압 발생기(44)와 제2 전압라인(SVL) 사이의 저항값을 낮추게 된다. 따라서, n개의 PMOS 트랜지스터(MPn+1 내지 MP2n)중 n-1개의 PMOS 트랜지스터는 제거될 수도 있다. 이 경우, 게이트 드라이버(34)의 회로구성이 간소화되게 된다. 나아가, 상기 게이트 스타트 펄스(GSP), 게이트 스캐닝 클럭(GSC) 및 게이트 인에이이블 신호(GOE)는 도시하지 않은 타이밍 제어기에서 발생되게 된다.
도20은 도18 에 도시된 따른 액티브 매트릭스 액정표시장치중 하나의 게이트 라인을 구동하기 위한 라인 스캐닝 회로를 도시하는 도면이다. 도20 에 도시된 라인 스캐닝 회로는 액정패널(30) 상의 게이트라인(GL)을 구동하기 위한 게이트 드라이버(34)가 포함되게 된다. 액정패널(30)은 신호라인(SL) 및 게이트라인(GL)에 접속되는 화소(31)를 포함한다. 화소(31)는 신호라인(SL)으로부터의 데이터 전압신호(DVS)에 응답하여 투과광량을 조절하는 액정셀(Clc)과, 게이트라인(GL)으로부터의 스캐닝신호(SCS)에 응답하여 신호라인(SL)으로부터 액정셀(Clc)에 공급될 데이터 전압신호(DVS)를 절환하는 TFT(CMN)로 구성되게 된다. 또한, 화소(31)에는 보조 캐패시터(Cst)가 액정셀(Clc)에 병렬로 접속되게 된다. 게이트 드라이버(34)는 제어라인(CL)으로부터의 게이트 스타트 펄스(GSP) 및 게이트 클럭라인(GCL)으로부터의 게이트 스캐닝 클럭(GSC)에 응답하는 쉬프트 레지스터 셀(36A)과, 쉬프트 레지스터 셀(36A)과 게이트라인(GL) 사이에 접속되어진 레벨 쉬프터 셀(62A)로 구성되게 된다. 쉬프트 레지스터 셀(36A)은 도19 에서와 같은 게이트 스캐닝 클럭(GSC)의 상승에지에서 도19 에서와 같은 게이트 스타트 펄스(GSP)를 출력단자(QT)쪽으로 출력되게 한다. 레벨 쉬프터 셀(62A)은 쉬프트 레지스터 셀(36A)의 출력신호의 전압레벨을 쉬프트 시킴으로써 스캐닝신호(SCS)가 발생되게 한다. 이를 위하여, 레벨 쉬프터 셀(62A)은 제1 전압라인(FVL)과 액정패널(30)상의 게이트라인(GL)사이에 접속되어진 제1 PMOS 트랜지스터(MP1)와, 제2 전압라인(SVL)과 게이트라인(GL) 사이에 접속되어진 제1 NMOS 트랜지스터(MN1)를 구비한다. 제1 전압라인(FVL)에는 저전위 게이트 전압발생기(40)에서 발생되어진 저전위 게이트 전압(Vgl)이 공급되게 된다. 제1 PMOS 트랜지스터(MP1)는 쉬프트 레지스터 셀(36A)의 출력단자(QT)에 접속되어진 게이트 전극을 가지게 된다. 마찬가지로, 제1 NMOS 트랜지스터(MN1)도 쉬프트 레지스터 셀(36A)의 출력단자(QT)에 접속되어진 게이트 전극을 가진다. 제1 PMOS 트랜지스터(MP1)는 쉬프트 레지스터 셀(36A)의 출력단자상의 신호에 응답하여 제1 NMOS 트랜지스터(MN1)와 상호 보완적으로 턴-온되게 된다. 쉬프트 레지스터 셀(36A)의 출력단자(QT)로부터의 신호에 각각 응답하는 제1 NMOS 트랜지스터(MN1)는 임의의 수평동기기간에 턴-온되는 반면에 제1 PMOS 트랜지스터(MP1)는 임의의 수평동기기간을 제외한 나머지 수평동기기간에 턴-온 되게 된다. 이 결과, 제2 전압라인(SVL)은 임의의 수평동기기간에만 게이트 라인(GL)에 접속되게 되고, 제1 전압라인(FVL)은 임의의 수평동기기간을 제외한 나머지 수평동기기간에 게이트 라인(GL)에 접속되게 된다. 또한, 레벨 쉬프터 셀(62A)은 고전위 전압 발생기(44)와 제2 전압라인(SVL) 사이에 접속되어진 제2 PMOS 트랜지스터(MP2)와, 제2 전압라인(SVL)과 접지라인(GNDL) 사이에 접속되어진 방전저항(Rd)을 추가로 구비한다. 제2 PMOS 트랜지스터(MP2)는 인에이블 라인(EOL)으로부터의 도19에 도시된 바와 같은 게이트 출력 인에이블신호(GOE)에 응답하여 매 수평동기주기의 시작점으로부터 수평동기주기의 절반에 해당하는 기간에 턴-온 되게 된다. 이 제2 PMOS 트랜지스터(MP2)가 턴-온 되어진 때, 고전위 전압 발생기(44)는 고전위 전압(VDD)을 제2 전압라인(SVL)을 경유하여 게이트라인(GL)에 공급되게 된다. 한편, 제2 PMOS 트랜지스터(MP2)가 턴-오프된 때에 게이트 라인(GL)상에 충전되어진 전압이 제2 전압라인(SVL) 및 방전저항(Rd)을 경유하여 접지라인(GNDL) 쪽으로 방전되게 된다. 이 때, 게이트 라인(GL)상의 전압의 방전속도(즉, 시정수)는 방전저항(Rd), 게이트 라인(GL)상의 기생캐패시터(Cp) 및 기생 저항(Rp)에 의해 결정되게 된다. 이에 따라, 제2 전압라인(SVL)에는 도19에 도시된 바와 같이 게이트 스캐닝 클럭(GSC)의 하이논리구간 (즉, 수평동기신호의 전반주기)에서는 고전위 전압 레벨(VDD)을 유지하고 게이트 스캐닝 클럭(GSC)의 로우논리구간에서는 고전위 전압 레벨(VDD)로부터 지수함수적으로 서서히 감소하는 고전위 게이트 전압(Vgh)가 나타나게 된다. 게이트 라인(GL)은 임의의 수평동기신호의 주기 동안 턴-온되는 제1 NMOS 트랜지스터(MN1)를 경유하여 제2 전압라인(SVL)상의 고전위 게이트 전압(Vgh)을 수평동기신호의 일주기 동안 입력하게 됨과 아울러 임의의 수평동기신호의 주기를 제외한 나머지 기간동안에는 제1 PMOS 트랜지스터(MP1)을 경유하여 제1 전압라인(FVL)상의 저전위 게이트 전압(Vgl)를 입력하게 된다. 이 결과, 게이트 라인(GL)에는 도19 에 도시된 바와 같은 스캐닝신호들(SCS1 내지 SCSn)중 어느 하나가 공급되게 된다. 스캐닝신호(SCS)는 게이트 스캐닝 클럭(GSC)의 하이논리구간 (즉, 수평동기신호의 전반주기)에서는 고전위 전압을 유지하고, 게이트 스캐닝 클럭(GCS)의 로우논리구간 (수평동기신호의 후반주기)에서는 고전위 전압으로부터 액정패널(30)상의 TFT(CMN)의 문턱전압(Vth)에 근접되는 전압까지 지수함수적으로 감소하게 된다. 또한, 스캐닝신호(SCS)는 다음 수평동기주기의 시작점에서 TFT(CMN)의 문턱전압보다 낮은 전압 (즉, 저전위 게이트 전압(Vgl))으로 급격하게 떨어지게 된다. 이와 같이, 액정패널(30)의 게이트라인(GL)에 공급되는 스캐닝신호(SCS)의 폴링에지가 완만하게 변하게 됨으로써, 화소(31)에 포함되어진 TFT(CMN)은 게이트라인(GL)으로부터의 스캐닝신호(SCS)의 전압이 자신의 문턱전압 이하로 떨어질 때까지 턴-온 되게 된다. 이 때, 액정셀(Clc)에 충전되어진 전하가 게이트라인(GL)쪽으로 펌핑되나 신호라인(SL)으로부터 TFT(CMN)을 경유하는 데이터 전압신호(DVS)에 의하여 충분한 전하가 액정셀(Clc)에 충전되게 된다. 이에 따라, 액정셀(Clc)에 충전되어진 전압은 떨어지지 않게 된다. 게이트라인(GL)상의 스캐닝신호(SCS)의 전압이 TFT(CMN)의 문턱전압 이하로 떨어지는 경우에 게이트라인(GL) 에서의 전압변동량이 최대 TFT(CMN)의 문턱전압이므로 액정셀(Clc)로부터 게이트라인(GL)쪽으로 펌핑되는 전하량은 매우 적게 된다. 이 결과, 피드 트로우 전압(△Vp)이 충분하게 억압되게 된다.
도21 은 본 발명의 제8 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시한다. 도21 의 액티브 매트릭스 액정표시장치는, 도18에서 제2 전압 라인(SVL)과 고전위 전압 발생기(44) 사이에 병렬 접속되어진 n개의 PMOS 트랜지스터(MPn+1내지MP2n)와 그리고 제2 전압라인(SVL)과 접지라인(GNDL) 사이에 접속되어진 방전저항(Rd) 대신에 고전위 전압 발생기(44)와 제2 전압라인(SVL) 사이에 접속되어진 전압조절기(64)를 가지는 것을 제외하고는 도18의 액티브 매트릭스 액정표시장치와 동일한 회로구성을 가진다. 전압조절기(64)는 게이트 클럭 라인(GCL)으로부터의 게이트 스캐닝 클럭(GSC)에 응답하여 고전위 전압 발생기(44)를 제2 전압라인(SVL)에 연결시키거나 또는 제2 전압라인(SVL)에 방전통로를 제공하게 된다. 이를 상세히 하면, 전압조절기(64)는 게이트 스캐닝 클럭(GSC)이 하이논리값을 가지는 기간에는 고전위 전압 발생기(44)로부터의 고전위 전압(VDD)이 제2 전압라인(SVL)과 n개의 NMOS 트랜지스터(MN1내지MNn)중 어느 하나를 경유하여 게이트 라인(GL) 쪽으로 전송되게 한다. 반면에, 게이트 스캐닝 클럭(GSC)이 로우논리값을 가지는 때에 전압조절기(64)는 제2 전압라인(SVL)에 방전통로를 제공하여 게이트 라인(GL1 내지 GLn)상에 충전되어진 전압이 제2 전압라인(SVL) 및 방전통로를 통해 방전되게 한다. 이 때, 게이트 라인(GL)상의 전압의 방전속도(즉, 시정수)는 방전통로의 저항값, 게이트 라인(GL)상의 기생캐패시터(Cc) 및 기생 저항(Rc)에 의해 결정되게 된다. 결과적으로, 전압조절기(64)는 도19에 도시된 바와 같이 게이트 스캐닝 클럭(GSC)의 하이논리구간 (즉, 수평동기신호의 전반주기)에서는 고전위 전압 레벨(VDD)을 유지하고 게이트 스캐닝 클럭(GSC)의 로우논리구간에서는 고전위 전압 레벨(VDD)로부터 지수함수적으로 서서히 감소하는 고전위 게이트 전압(Vgh)이 제2 전압라인(SVL)상에 나타나게 한다. 또한, 제1 내지 제n 게이트 라인들(GL1 내 지 GLn) 각각은 수평동기신호의 주기 만큼씩 순차적으로 턴-온되는 NMOS 트랜지스터들(MN1 내지 MNn)을 각각 경유하여 제2 전압라인(SVL)상의 고전위 게이트 전압(Vgh)을 수평동기신호의 일주기 동안 입력하게 됨과 아울러 나머지 기간동안에는 PMOS 트랜지스터(MP1 내지 MPn)를 각각 경유하여 제1 전압라인(FVL)상의 저전위 게이트 전압(Vgl)을 입력하게 된다. 이 결과, 제1 내지 제n 게이트 라인들(GL1 내지 GLn)은 도19 에 도시된 바와 같은 스캐닝신호(SCS1 내지 SCSn)를 공급받게 된다. 스캐닝신호(SCS)는 게이트 스캐닝 클럭(GSC)의 하이논리구간 (즉, 수평동기신호의 전반주기)에서는 고전위 전압을 유지하고, 게이트 스캐닝 클럭(GCS)의 로우논리구간 (수평동기신호의 후반주기)에서는 고전위 전압으로부터 액정패널(30)상의 TFT(CMN)의 문턱전압(Vth)에 근접되는 전압까지 지수함수적으로 감소하게 된다. 또한, 스캐닝신호(SCS)는 다음 수평동기주기의 시작점에서 TFT(CMN)의 문턱전압보다 낮은 전압 (즉, 저전위 게이트 전압(Vgl))으로 급격하게 떨어지게 된다. 이와 같이, 액정패널(30)의 게이트라인(GL)에 공급되는 스캐닝신호(SCS)의 폴링에지가 완만하게 변하게 됨으로써, 화소(31)에 포함되어진 TFT(CMN)은 게이트라인(GL)으로부터의 스캐닝신호(SCS)의 전압이 자신의 문턱전압 이하로 떨어질 때까지 턴-온 되게 된다. 이 때, 액정셀(Clc)에 충전되어진 전하가 게이트라인(GL)쪽으로 펌핑되나 신호라인(SL)으로부터 TFT(CMN)을 경유하는 데이터 전압신호(DVS)에 의하여 충분한 전하가 액정셀(Clc)에 충전되게 된다. 이에 따라, 액정셀(Clc)에 충전되어진 전압은 떨어지지 않게 된다. 게이트라인(GL)상의 스캐닝신호(SCS)의 전압이 TFT(CMN)의 문턱전압 이하로 떨어지는 경우에 게이트라인(GL) 에서의 전압변동량이 최대 TFT(CMN)의 문턱전압이므로 액정셀(Clc)로부터 게이트라인(GL)쪽으로 펌핑되는 전하량은 매우 적게 된다. 이 결과, 피드 트로우 전압(△Vp)이 충분하게 억압되게 된다.
도22a는 본 발명에 따른 액티브 매트릭스 액정표시장치에 의해 제공된 스캐닝신호의 파형을 나타내고, 도22b는 종래의 액티브 매트릭스 액정표시장치에서 제공되는 스캐닝신호를 나타낸다. 도22a의 스캐닝신호는 도22b의 스캐닝신호와는 다르게 지수함수적으로 감소하는 하강에지를 가지게 된다. 이에 따라, 본 발명에 따른 액티브 매트릭스 액정표시장치는 TFT(CMN)가 턴-오프 될 때의 TFT(CMN)의 게이트전극과 소오스전극간의 전위차가 작아지게 한다. 따라서, TFT(CMN)가 턴-오프 될 때에 액정셀로부터 방전되는 전하량이 현저하게 줄어 들게 한다. 이 결과, 피드-트로우 전압(ΔVp)이 작아지게 되고, 나아가 플리커가 현저하게 줄어 들게 된다.
도23a 는 본 발명에 따른 액티브 매트릭스 액정표시장치에 의해서 TFT(CMN)가 턴-온 될 때의 전류변화를, 그리고 도23b 는 종래의 액티브 매트릭스 액정표시장치에 의해 TFT(CMN)가 턴-온 될 때의 전류변화를 각각 나타낸다. 도23a 및 도23b는 본 발명에 따른 액티브 매트릭스 액정표시장치는 종래의 액정표시장치에 비하여 과도잡음성분을 크게 억압한다는 것을 설명하고 있다.
도24는 도21에 도시된 전압조절기(64)의 실시 예를 상세하게 도시한다. 도24에 있어서, 전압조절기(64)는 고전위 전압 라인(VDDL)과 접지라인(GNDL) 사이에 직렬 접속되어진 제1 및 제2 저항(R1,R2)과, 제1 노드(N1)와 제2 전압라인(SVL) 사이에 접속되어진 제3 저항(R3)를 구비한다. 제1 및 제2 저항(R1,R2)은 고전위 전압 라인(VDDL)상의 고전위 전압(VDD)을 분압하여 그 분압되어진 전압이 제1 노드(N1)상에 나타나게 한다. 제3 저항(R3)은 제1 노드(N1)와 제2 전압라인(SVL)사이의 전류량을 제한하게 된다. 전압조절기(64)는 고전위 전압 라인(VDDL), 제1 및 제2 노드(N1,N2) 사이에 접속되어진 제1 트랜지스터(TR1)와, 제2 저항(R2)과 접지라인(GNDL) 사이에 접속되어진 제2 트랜지스터(TR2)를 추가로 구비한다. 제1 트랜지스터(TR1)는 제2 노드(N2)상의 전압에 응답하여 고전위 전압 라인(VDDL)상의 고전위 전압(VDD)을 제1 노드(N1) 쪽으로 선택적으로 전송하게 된다. 이를 상세히 하면, 제1 트랜지스터(TR1)는 제2 노드(N2)상의 전압이 문턱전압(즉, 0.7V) 이하 일 때 턴-온 되어 제1 노드(N1)상의 전압이 고전위 전압 레벨을 유지하게 한다. 제2 노드(N2)상의 전압이 문턱전압 이상인 경우, 제1 트랜지스터(TR1)는 턴-오프 되어 고전위 전압 라인(VDDL)과 제1 노드(N1)를 개방시킨다. 이를 위하여, 제1 트랜지스터(TR1)로는 P형 정션 트랜지스터가 사용되게 된다. 제2 노드(N2)상의 전압은 제4 노드(N4)에 접속되어진 베이스를 가지는 제3 트랜지스터(TR3)에 의해 변하게 된다. 제3 트랜지스터(TR3)는 제4 노드(N4)로부터의 게이트 스캐닝 클럭(GSC)이 하이논리값을 가지는 때에 턴-온 되어 고전위 전압 라인(VDDL)으로부터 제4 저항(R4), 제2 노드(N2), 제5 저항(R5), 자신의 콜렉터 및 에미터를 경유하여 접지라인(GNDL)에 이르는 전류통로를 형성시킨다. 이 경우, 제2 노드(N2)에는 트랜지스터(TR)의 문턱전압 보다 낮은 전압이 나타나게 된다. 이와는 달리, 제4 노드(N4) 상의 게이트 스캐닝 클럭(GSC)이 로우논리를 가지는 경우에 제3 트랜지스터(TR3)는 턴-오프 되어 제2 노드(N2)의 전압이 고전위 전압 레벨을 유지하게 한다. 한편, 제2 트랜지스터(TR2)는 제3 노드(N3)상의 전압에 응답하여 제2 저항(R2)을 접지라인에 선택적으로 접속시킨다. 이를 상세히 하면, 제2 트랜지스터(TR2)는 제3 노드(N3)상의 전압이 자신의 문턱전압 보다 높은 때에 턴-온 되어 제2 저항(R2)를 접지라인(GNDL)에 접속시킨다. 이 때, 제2 전압라인(SVL)상의 고전위 게이트 전압(Vgh)은 제3 저항(R3), 제1 노드(N1), 제2 저항(R2) 및 제2 트랜지스터(TR2)의 콜렉터 및 에미터를 경유하여 접지라인(GNDL) 쪽으로 방전되게 된다. 반면, 제3 노드(N3)상의 전압이 문턱전압 보다 낮은 경우에, 제2 트랜지스터(TR2)는 턴-오프 되어 제2 저항(R2)과 접지라인(GNDL)이 개방되게 한다. 이를 위하여, N형 정션 트랜지스터(TR)가 제2 트랜지스터(TR2)로서 사용되게 된다. 제3 노드(N3)상의 전압은 제4 노드(N4)에 접속되어진 베이스를 가지는 제4 트랜지스터(TR4)의 동작상태에 따라 변하게 된다. 제4 트랜지스터(TR4)는 제4 노드(N4)로부터의 게이트 스캐닝 클럭(GSC)이 하이논리값을 가지는 때에 턴-온 되어 제3 노드(N3)를 접지라인(GNDL)에 접속시키게 된다. 이에 따라, 제3 노드(N3)에서는 접지 전압(GND)이 나타나게 된다. 이와는 달리, 제4 노드(N4)상의 게이트 스캐닝 클럭(GSC)이 로우논리값을 가지는 경우에 제4 트랜지스터(TR4)는 턴-오프 되어 제3 노드(N3)와 접지라인(GNDL)이 개방되게 한다. 이 때, 고전위 전압 라인(VDDL)상의 고전위 전압(VDD)이 제6 저항(R6)를 경유하여 제3 노드(N3)에 충전되게 된다. 따라서, 제3 노드(N3)에서는 고전위 전압(VDD)이 나타나게 된다. 결과적으로, 제2 노드(N2)상의 전압은 제3 노드(N3)상의 전압과 동일한 형태로 변하게 된다. 이들 제2 및 제3 노드들(N2,N3)상의 전압들이 동일한 형태로 변함으로써 제1 및 제2 트랜지스터(TR1,TR2)가 상호 보완적으로 구동되게 된다. 다시 말하여, 제1 트랜지스터(TR1)는 게이트 스캐닝 클럭(GSC)의 하이논리구간에 그리고 제2 트랜지스터(TR2)는 게이트 스캐닝 클럭(GSC)의 로우논리구간에 각각 턴-온되게 된다. 이에 따라, 제1 노드(N2) 및 제2 전압라인(SVL)상의 전압들은 게이트 스캐닝 클럭(GSC)의 하이논리구간에는 고전위전압(VDD)을 그리고 게이트 스캐닝 클럭(GSC)의 로우논리구간에서는 고전위전압레벨(VDD)로부터 분압된 전압 레벨까지 지수함수적으로 감소되게 된다. 이 결과, 제2 전압라인(SVL)에는 도19에서와 같은 파형을 가지는 고전위 게이트 전압(Vgh)가 나타나게 된다. 게이트 스캐닝 클럭(GSC)은 게이트 클럭 라인(GCL)로부터 제7 저항(R7)을 경유하여 제4 노드(N4)에 공급되게 된다. 제7 저항(R7)은 게이트 클럭 라인(GCL)으로부터 제4 노드(N4) 쪽으로 흐르는 전류량을 제한 한다. 제2 및 제3 저항(R2,R3)은 제2 트랜지스터(TR2)가 턴-온 되어진 때 도20에 도시되어진 게이트라인(GL)상의 기생 캐패시터(Cp) 및 기생 저항(Rp)과 함께 게이트 라인(GL)상의 전압의 방전속도를 결정하게 된다.
도25 는 본 발명에 따른 TAB형 액정표시장치를 개략적으로 도시한다. 도25의 TAB형 액정표시장치에서, 액정패널(30)은 상부유리기판(30A)과 하부유리기판(30B) 사이에 밀봉되어진 액정층(30C)으로 구성되게 된다. 이 액정패널(30)은 FPC (Flexible Printed Circuit) 필름(66)에 의해 PCB (Printed Circuit Board) 모듈(68)에 접속되게 된다. PCB 모듈(68)은 PCB(70)의 위면에 탑재된 제어회로부(72), 저전위 및 고전위 게이트전압 발생기(40,42)를 가진다. FPC 필름(66)은 하부유리기판(30B)의 패드영역에 접속되어진 일단부와 PCB(70)의 밑면의 가장자리에 접속되어진 타단부를 가진다. 또한, FPC 필름(66)의 중간에는 데이터 드라이버(32) 및/또는 게이트 드라이버(34)가 설치되게 된다. 데이터 드라이버(32) 및/또는 게이트 드라이버(34)는 FPC 필름(66)에 의해 액정패널(30) 및 PCB 모듈(68)에 접속되게 된다. 이러한 FPC 필름(66)은 액정패널(30)을 데이터 드라이버(32) 및/또는 게이트 드라이버(34)에 전기적으로 연결하는 제1 도전층 패턴(67A)과, 데이터 드라이버(32) 및/또는 게이트 드라이버(34)를 PCB 모듈(68)에 전기적으로 연결하는 제2 도전층 패턴(67B)을 가지게 된다. 이들 제1 및 제2 도전층 패턴(67A,67B)은 양단들이 노출되게끔 제1 및 제2 보호필름(69A,69B)에 의해 감싸지게 된다. 즉, 도 25 에 도시된 TAB 형태의 액정표시장치는, 액정셀이 매트릭스 형태로 구성된 액정패널과, 상기 액정패널에 신호를 공급하는 인쇄회로기판부와, 상기 액정패널과 상기 인쇄회로기판부 사이에 배치되어 인쇄회로기판부로부터 발생되는 신호를 제어하여 상기 액정패널에 인가하는 신호제어부를 구비하는 액정표시장치로서, 상기 신호 제어부는 상기 액정패널에 형성된 데이터 라인 및 게이트 라인에 신호를 인가하는 데이터 드라이버 및 게이트 드라이버를 전기적으로 연결되는 제 1 도전층 패턴과, 상기 데이터 드라이버 및 게이트 드라이버를 상기 인쇄회로기판부에 전기적으로 연결하는 제 2 도전층 패턴을 포함하며, 상기 인쇄회로기판부는 인쇄회로기판과, 상기 인쇄회로기판에 실장된 제어회로부와, 상기 제어회로부의 제어에 따라 저전위 및 고전위를 발생하는 게이트 전압 발생부를 구비하고, 상기 데이터 드라이버 및 상기 게이트 드라이버로부터 출력되는 신호는 디스에이블되기전에 적어도 한번 변화하는 것을 특징으로 한다.
도26 는 본 발명에 따른 COG(Chips On Glass) 형 액정표시장치를 개략적으로 도시한다. 도26의 COG형 액정표시장치는 액정층(30C)이 상부유리기판(30A)와 하부유리기판(30B) 사이에 밀봉되어진 액정패널(30)을 구비한다. 이 액정패널(30)은 FPC (Flexible Printed Circuit) 필름(66)에 의해 PCB (Printed Circuit Board) 모듈(68)에 접속되게 된다. PCB 모듈(68)은 PCB(70)의 위면에 탑재된 제어회로부(72), 저전위 및 고전위 게이트전압 발생기(40,42)를 가진다. 또한, 하부유리기판(30B)의 패드영역에는 데이터 드라이버(32) 및/또는 게이트 드라이버(34)가 실장되어 있다. 이들 데이터 드라이버(32) 및/또는 게이트 드라이버(34)는 FPC 필름(66)에 의해 PCB 모듈(68)에 접속되게 된다. FPC 필름(66)은 데이터 드라이버(32) 및 게이트 드라이버(34)가 실장되어진 액정패널(30)을 PCB 모듈(68)에 접속시킨다. 이를 위해, FPC 필름(66)은 하부유리기판(30B)의 패드영역에 접속되어진 일단부와 PCB(70)의 밑면의 가장자리에 접속되어진 타단부를 가진다. 이러한 FPC 필름(66)은 데이터 드라이버(32) 및/또는 게이트 드라이버(34)가 탑재되어진 액정패널(30)과 PCB모듈(68)을 전기적으로 연결하는 도전층패턴(67)을 가지게 된다. 도전층 패턴(67)은 양단들이 노출되게끔 보호필름(69)에 의해 감싸지게 된다.
상술한 바와 같이, 본 발명에 따른 액티브 매트릭스 액정표시장치에서는 게이트 드라이버의 레벨 쉬프터에 고전위 게이트 전압이 교류 형태로 공급됨으로써 스캐닝신호의 폴링에지가 선형, 지수 또는 램프 함수들 중 어느 한 형태로 변하게 한다. 이에 따라, 본 발명에 따른 액티브 매트릭스 액정표시장치에서는 피드 트로우 전압(ΔVp)이 충분하게 억압되게 되고, 나아가 플리커 및 잔상이 발생되지 않게 된다. 이와 더불어, 본 발명에 따른 액티브 매트릭스 액정표시장치에서는 회로구성이 매우 간소화 되게 된다.
또한, 본 발명에 따른 액티브 매트릭스 액정표시장치에서는 고전위 게이트 전압의 폴링에지가 라이징에지 보다 완만하게 변하게 됨으로써 게이트라인에 공급되어질 스캐닝신호의 폴링에지가 라이징에지 보다 완만하게 변하게 된다. 이에 따라, 본 발명에 따른 액티브 매트릭스 액정표시장치에서는 플리커 및 잔상이 발생되지 않게 됨은 물론이거니와 응답속도가 빨라지게 된다.
이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니 하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (22)

  1. 게이트전극, 제1 전극, 화소전극에 접속되어진 제2 전극을 가지는 스위치 트랜지스터를 각각 포함함과 아울러 매트릭스 형태로 배열되어진 다수의 화소들과;
    상기 다수의 트랜지스터들중 하나와 연관되어진 상기 제1 전극에 각각 접속되는 데이터신호라인들과;
    상기 트랜지스터들 중 하나와 연관되어진 상기 게이트전극에 접속되어진 게이트신호라인들과;
    수평동기신호의 주기마다 일정한 형태로 변화하는 제1전압을 발생하는 고전위 게이트전압 발생기와;
    전압레벨이 일정하게 유지되는 제2전압을 발생하는 저전위 게이트 전압 발생기와;
    상기 다수의 게이트신호라인들이 순차적으로 구동되도록, 스캔기간 동안 상기 제1 전압을 게이트신호라인으로 출력하고, 비스캔기간 동안 상기 제2 전압을 나머지 게이트신호라인들에 출력하는 게이트 드라이버를 구비하는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
  2. 제 1 항에 있어서,
    상기 고전위 게이트 전압 발생기는,
    고전위 전압을 발생하는 고전위 전압 발생기와;
    상기 고전위 전압을 상기 제1전압으로 변환하여 상기 게이트 드라이버로 주기적으로 전송하기 위한 전압조절기를 포함하는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제1 전압은 지수함수적으로 강하되는 것을 특징으로 하는 액티브 매트 릭스 액정표시장치.
  4. 제 1 항에 있어서,
    상기 제1 전압이 선형적으로 강하되는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
  5. 제 1 항에 있어서,
    상기 제1 전압이 계단 형태로 강하되는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
  6. 제 1 항에 있어서,
    상기 제1 전압의 최소값이 상기 제2 전압의 최대값 보다 높은 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
  7. 제 2 항에 있어서,
    상기 게이트 드라이버는,
    상기 게이트 라인들 각각에 공급되어질 스캐닝 신호들을 발생하는 쉬프트 레지스터와,
    상기 제1 및 제2 전압들을 이용하여 상기 쉬프트 레지스터로부터의 스캐닝 신호들 각각의 전압레벨을 쉬프트시키는 레벨쉬프터를 포함하며,
    상기 전압조절기는, 상기 레벨쉬프터에 공급되어질 제1 전압을 상기 스캐닝 신호가 디스에이블되기 전에 변화시키는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
  8. 제 7 항에 있어서,
    상기 전압조절기는,
    상기 스캐닝신호가 디스에이블 되기 전에 상기 레벨쉬프터로 공급되어질 상기 제1 전압을 차단하기 위한 스위치와,
    상기 스위치에 의해 상기 스캐닝신호가 차단되는 동안 상기 레벨쉬프터에 제공되는 방전통로를 구비하는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
  9. 제 8 항에 있어서,
    상기 스위치가 상기 쉬프트 레지스터와 함께 게이트 스캔 클럭에 응답하는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
  10. 제 8 항에 있어서,
    상기 고전위 게이트 전압 발생기는,
    상기 스위치를 제어하기 위한 타이밍 제어기를 추가로 구비하는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
  11. 제 7 항에 있어서,
    상기 전압조절기가,
    제1 전압을 입력하기 위한 입력단자와,
    상기 입력단자와 상기 레벨쉬프터의 입력단자 사이에 접속되어진 제1 저항과,
    상기 레벨쉬프터의 입력단자와 기저전압라인 사이에 직렬 접속되어진 제2 저항 및 제1 제어용 스위치와,
    상기 제1 저항과 병렬 접속되어 상기 제1 제어용 스위치와 상호 보완적으로 구동되는 제2 제어용 스위치를 구비하는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
  12. 제 7 항에 있어서,
    상기 쉬프트 레지스터 및 상기 레벨쉬프터가 하나의 집적회로 칩으로 제작되어진 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
  13. 제 7 항에 있어서,
    상기 쉬프트 레지스터, 상기 레벨쉬프터 및 상기 전압조절기가 하나의 집적회로 칩으로 제작되어진 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
  14. 게이트라인들 및 신호라인들과의 교차점에 위치함과 아울러 상기 게이트라인 및 상기 신호라인에 접속되어진 박막트랜지스터를 가지는 화소와, 상기 게이트라인에 접속됨과 아울러 쉬프트 레지스터를 가지는 게이트 드라이버를 구비하는 액정표시장치를 구동하는 방법에 있어서,
    제2 전압과, 주기적으로 변하는 제1 전압을 입력하는 단계와;
    스위치를 경유하여 상기 게이트라인에 상기 제1 전압을 공급하는 단계와;
    상기 스위치를 경유하여 상기 게이트라인에 상기 제2 전압을 공급하는 단계를 포함하고;
    상기 스위치가 상기 쉬프트레지스터에 의해 제어되고 더불어 제1 전압의 최소값이 상기 제2 전압의 최대값 보다 높은 것을 특징으로 하며,
    상기 쉬프트 레지스터는, 스캔기간 동안 상기 제1 전압을 게이트라인으로 출력하고, 비스캔기간 동안 상기 제2 전압을 나머지 게이트라인들로 출력하여 상기 게이트라인들이 순차적으로 구동되도록, 상기 스위치를 스위칭하는 것을 특징으로 하는 액티브 매트릭스 액정표시장치 구동방법.
  15. 삭제
  16. 제 14 항에 있어서,
    상기 쉬프트 레지스터는 로직 전압 레벨에 해당하는 구동전압에서 동작하는 것을 특징으로 하는 액티브 매트릭스 액정표시장치 구동방법.
  17. 액정셀이 매트릭스 형태로 구성된 액정패널과;
    상기 액정패널에 신호를 공급하는 인쇄회로기판부와;
    상기 액정패널과 상기 인쇄회로기판부 사이에 배치되어 인쇄회로기판부로부터 발생되는 신호를 제어하여 상기 액정패널에 인가하는 신호제어부를 구비하는 액정표시장치에 있어서,
    상기 신호 제어부는
    상기 액정패널에 형성된 데이터 라인들 및 게이트 라인들에 신호를 인가하는 데이터 드라이버 및 게이트 드라이버를 전기적으로 연결하는 제 1 도전층 패턴과,
    상기 데이터 드라이버 및 게이트 드라이버를 상기 인쇄회로기판부에 전기적으로 연결하는 제 2 도전층 패턴을 포함하며,
    상기 인쇄회로기판부는
    인쇄회로기판과;
    상기 인쇄회로기판에 실장된 제어회로부와;
    상기 제어회로부의 제어에 따라 저전위 및 일정한 형태로 변화하는 고전위를 발생하는 게이트 전압 발생부를 구비하고,
    상기 제어회로부는, 상기 게이트 라인들이 순차적으로 구동되도록, 스캔기간 동안 상기 고전위를 상기 게이트신호라인들 중 스캔라인으로 출력하고, 비스캔기간 동안 상기 저전위를 상기 게이트신호라인들 중 비스캔라인으로 출력하는 것을 특징으로 하는 TAB 형태의 액정표시장치.
  18. 삭제
  19. 삭제
  20. 제 17 항에 있어서,
    상기 고전위는
    선형, 지수형, 계단형 중 적어도 하나로 변화되는 것을 특징으로 하는 TAB 형태의 액정표시장치.
  21. 액정셀이 매트릭스 형태로 구성됨과 아울러 액정패널을 구동하는 데이터 드라이버와 게이트 드라이버 중 적어도 하나를 상기 액정패널 상에 실장한 액정패널과;
    상기 액정패널에 신호를 인가하는 인쇄회로기판부를 구비하는 칩 온 글래스 형 액정표시장치에 있어서,
    상기 게이트 드라이버는, 주기적으로 변화하는 고전위를 스캔기간 동안 게이트신호라인들 중 스캔라인으로 출력하고, 비스캔기간 동안 상기 고전위 보다 낮은 저전위를 상기 게이트신호라인들 중 비스캔라인으로 출력하여 상기 게이트 라인들이 순차적으로 구동되도록 하며,
    상기 주기적으로 변화하는 고전위는, 선형, 지수형, 계단형 중 적어도 하나의 형태로 변환되는 것을 특징으로 하는 칩 온 글래스 형 액정표시장치.
  22. 삭제
KR1019990029144A 1998-09-19 1999-07-19 액티브 매트릭스 액정표시장치 Expired - Lifetime KR100700415B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019990029144A KR100700415B1 (ko) 1998-09-19 1999-07-19 액티브 매트릭스 액정표시장치
DE19944724A DE19944724B4 (de) 1998-09-19 1999-09-17 Aktivmatrix-Flüssigkristallanzeigevorrichtung
GB9922112A GB2341714B (en) 1998-09-19 1999-09-17 Active matrix liquid crystal display
FR9911749A FR2783629B1 (fr) 1998-09-19 1999-09-20 Afficheur a cristal liquide a matrice active
JP26476299A JP4259691B2 (ja) 1998-09-19 1999-09-20 アクティブマトリックス液晶表示装置
US09/401,921 US6421038B1 (en) 1998-09-19 1999-09-23 Active matrix liquid crystal display
JP2007168308A JP4764856B2 (ja) 1998-09-19 2007-06-27 アクティブマトリックス液晶表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019980038842 1998-09-19
KR19980038842 1998-09-19
KR1019990029144A KR100700415B1 (ko) 1998-09-19 1999-07-19 액티브 매트릭스 액정표시장치

Publications (2)

Publication Number Publication Date
KR20000022668A KR20000022668A (ko) 2000-04-25
KR100700415B1 true KR100700415B1 (ko) 2007-03-27

Family

ID=26634133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990029144A Expired - Lifetime KR100700415B1 (ko) 1998-09-19 1999-07-19 액티브 매트릭스 액정표시장치

Country Status (5)

Country Link
JP (2) JP4259691B2 (ko)
KR (1) KR100700415B1 (ko)
DE (1) DE19944724B4 (ko)
FR (1) FR2783629B1 (ko)
GB (1) GB2341714B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100898787B1 (ko) * 2002-11-11 2009-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100910780B1 (ko) * 2007-05-22 2009-08-04 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 다단계 전압 구동 장치

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272654A (ja) 2000-03-28 2001-10-05 Sanyo Electric Co Ltd アクティブマトリクス型液晶表示装置
KR20020057039A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 액정표시소자 및 그 구동방법
KR100799375B1 (ko) * 2001-10-10 2008-01-31 엘지.필립스 엘시디 주식회사 액정표시장치
US7050036B2 (en) * 2001-12-12 2006-05-23 Lg.Philips Lcd Co., Ltd. Shift register with a built in level shifter
KR100864921B1 (ko) 2002-01-14 2008-10-22 엘지디스플레이 주식회사 데이터 전송 장치 및 방법
JP3659250B2 (ja) 2002-07-11 2005-06-15 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動装置、電気光学装置の駆動方法及び電子機器
CN100412630C (zh) * 2002-07-11 2008-08-20 精工爱普生株式会社 电光器件及其驱动装置、驱动方法和电子装置
KR100895305B1 (ko) * 2002-09-17 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
US8179385B2 (en) 2002-09-17 2012-05-15 Samsung Electronics Co., Ltd. Liquid crystal display
JP4200759B2 (ja) * 2002-12-27 2008-12-24 セイコーエプソン株式会社 アクティブマトリクス型液晶表示装置
KR100922788B1 (ko) * 2003-02-19 2009-10-21 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
JP2004341353A (ja) * 2003-05-16 2004-12-02 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
TWI251183B (en) * 2003-05-16 2006-03-11 Toshiba Matsushita Display Tec Active matrix display device
KR100969625B1 (ko) * 2003-10-07 2010-07-14 엘지디스플레이 주식회사 스캔전압 발생장치 및 이를 이용한 액정표시장치
KR101007684B1 (ko) * 2003-12-11 2011-01-13 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
JP4938253B2 (ja) * 2004-10-01 2012-05-23 ローム株式会社 電源回路、表示装置および携帯機器
JP4297103B2 (ja) 2005-02-17 2009-07-15 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
KR101146382B1 (ko) 2005-06-28 2012-05-17 엘지디스플레이 주식회사 액정표시장치의 게이트전압 제어장치 및 방법
JP2007052291A (ja) * 2005-08-18 2007-03-01 Sony Corp 表示装置
US8411006B2 (en) 2005-11-04 2013-04-02 Sharp Kabushiki Kaisha Display device including scan signal line driving circuits connected via signal wiring
KR101209043B1 (ko) 2006-01-26 2012-12-06 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR101232051B1 (ko) * 2006-06-29 2013-02-12 엘지디스플레이 주식회사 게이트 펄스 변조신호 발생회로
KR101318005B1 (ko) * 2006-11-23 2013-10-14 엘지디스플레이 주식회사 패널 적응형 게이트 스캔 신호 변조 기능을 가지는 액정디스플레이 장치
KR101289943B1 (ko) * 2006-12-29 2013-07-26 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP2008197279A (ja) * 2007-02-09 2008-08-28 Eastman Kodak Co アクティブマトリクス型表示装置
JP5206594B2 (ja) * 2009-06-05 2013-06-12 富士通セミコンダクター株式会社 電圧調整回路及び表示装置駆動回路
KR101605435B1 (ko) 2009-12-14 2016-03-23 삼성디스플레이 주식회사 표시 패널
KR101117738B1 (ko) 2010-03-10 2012-02-27 삼성모바일디스플레이주식회사 표시 장치
US8519934B2 (en) * 2010-04-09 2013-08-27 Au Optronics Corporation Linear control output for gate driver
US9466252B2 (en) * 2013-09-10 2016-10-11 Innolux Corporation Partial scanning gate driver and liquid crystal display using the same
KR102175790B1 (ko) * 2014-06-30 2020-11-09 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 그 구동방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627899A (ja) * 1992-05-14 1994-02-04 Seiko Epson Corp 液晶表示装置及び電子機器
JPH1184342A (ja) * 1997-09-04 1999-03-26 Sharp Corp 液晶表示装置およびその駆動方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2213304A (en) * 1987-12-07 1989-08-09 Philips Electronic Associated Active matrix address display systems
JPH01219827A (ja) * 1988-02-29 1989-09-01 Toshiba Corp アクティブマトリックス形液晶表示装置
JPH02272490A (ja) * 1989-04-14 1990-11-07 Hitachi Ltd 液晶表示装置及び液晶表示装置用電源装置
JPH02302723A (ja) * 1989-05-17 1990-12-14 Casio Comput Co Ltd 液晶表示装置の駆動方式
JP3339696B2 (ja) * 1991-02-20 2002-10-28 株式会社東芝 液晶表示装置
EP0697690B1 (en) * 1991-03-20 1997-10-29 Seiko Epson Corporation Method for driving active matrix type liquid crystal display device
JPH06180564A (ja) * 1992-05-14 1994-06-28 Toshiba Corp 液晶表示装置
JPH063647A (ja) * 1992-06-18 1994-01-14 Sony Corp アクティブマトリクス型液晶表示装置の駆動方法
JPH06110035A (ja) * 1992-09-28 1994-04-22 Seiko Epson Corp 液晶表示装置の駆動方法
JPH07140441A (ja) * 1993-06-25 1995-06-02 Hosiden Corp アクティブマトリックス液晶表示素子の駆動方法
JPH07134572A (ja) * 1993-11-11 1995-05-23 Nec Corp アクティブマトリクス型液晶表示装置の駆動回路
JP2894229B2 (ja) * 1995-01-13 1999-05-24 株式会社デンソー マトリクス型液晶表示装置
JPH09171170A (ja) * 1995-12-20 1997-06-30 Denso Corp マトリクス型液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627899A (ja) * 1992-05-14 1994-02-04 Seiko Epson Corp 液晶表示装置及び電子機器
JPH1184342A (ja) * 1997-09-04 1999-03-26 Sharp Corp 液晶表示装置およびその駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100898787B1 (ko) * 2002-11-11 2009-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100910780B1 (ko) * 2007-05-22 2009-08-04 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 다단계 전압 구동 장치
US8232948B2 (en) 2007-05-22 2012-07-31 Beijing Boe Optoelectronics Technology Co., Ltd. Multilevel voltage driving device

Also Published As

Publication number Publication date
JP4259691B2 (ja) 2009-04-30
KR20000022668A (ko) 2000-04-25
FR2783629B1 (fr) 2004-03-05
FR2783629A1 (fr) 2000-03-24
DE19944724A1 (de) 2000-08-03
GB9922112D0 (en) 1999-11-17
JP2000137247A (ja) 2000-05-16
JP4764856B2 (ja) 2011-09-07
JP2007304613A (ja) 2007-11-22
GB2341714A (en) 2000-03-22
DE19944724B4 (de) 2012-07-26
GB2341714B (en) 2000-11-29

Similar Documents

Publication Publication Date Title
KR100700415B1 (ko) 액티브 매트릭스 액정표시장치
US6421038B1 (en) Active matrix liquid crystal display
US7002542B2 (en) Active matrix liquid crystal display
US10140944B2 (en) Display device compensating clock signal with temperature
US6633287B1 (en) Power supply circuit of an electro-optical device, driving circuit of an electro-optical device, method of driving an electro-optical device, electro-optical device, and electronic equipment
US7683898B2 (en) Highly efficient LCD driving voltage generating circuit and method thereof
US8558823B2 (en) Liquid crystal display and gate modulation method thereof
KR100983575B1 (ko) 액정 표시 장치 및 그의 구동방법
US20060038764A1 (en) Source driver, electro-optic device, and driving method
KR20080011896A (ko) 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치
KR100218533B1 (ko) 액정 표시 장치의 파워 오프 방전 회로
KR100188109B1 (ko) 오프전압의 레벨이 조절되는 오프전압 발생회로
KR100683519B1 (ko) 액정 패널의 충전 특성 보상회로 및 충전 특성 보상방법
JP3454003B2 (ja) 液晶表示装置
KR100333986B1 (ko) 킥백 전압 보상을 위한 박막 트랜지스터 액정 표시 장치구동 회로
KR20040068866A (ko) 화상표시장치 및 화상표시패널
KR100421486B1 (ko) 게이트 하이전압 발생장치
US12266322B2 (en) Voltage generation circuit and control device
KR20080046934A (ko) 액정표시장치 및 이의 구동방법
KR100604268B1 (ko) 액티브 매트릭스 액정표시장치 및 그 구동방법
KR100472360B1 (ko) 액정표시장치 및 그 구동방법
KR20070103941A (ko) 액정표시장치의 전원공급장치 및 방법
KR20050034768A (ko) 스캔전압 발생장치 및 이를 이용한 액정표시장치
KR19980067903A (ko) 액정 표시장치용 바이어스 전압 발생장치 및 그 방법
KR19990010292A (ko) 액정 표시 장치의 기준 전압 조절 회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990719

PG1501 Laying open of application
A201 Request for examination
N231 Notification of change of applicant
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040719

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19990719

Comment text: Patent Application

PN2301 Change of applicant

Patent event date: 20040719

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060316

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060727

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061221

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20070319

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070321

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070322

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091218

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101228

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111221

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121228

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20131227

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150227

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160226

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180213

Start annual number: 12

End annual number: 12

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20200119

Termination category: Expiration of duration