[go: up one dir, main page]

KR101117738B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR101117738B1
KR101117738B1 KR1020100021378A KR20100021378A KR101117738B1 KR 101117738 B1 KR101117738 B1 KR 101117738B1 KR 1020100021378 A KR1020100021378 A KR 1020100021378A KR 20100021378 A KR20100021378 A KR 20100021378A KR 101117738 B1 KR101117738 B1 KR 101117738B1
Authority
KR
South Korea
Prior art keywords
gate
low voltage
voltage
pixel
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100021378A
Other languages
English (en)
Other versions
KR20110101974A (ko
Inventor
태승규
박상진
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100021378A priority Critical patent/KR101117738B1/ko
Priority to US13/030,591 priority patent/US9007359B2/en
Priority to CN201110045942.8A priority patent/CN102194428B/zh
Publication of KR20110101974A publication Critical patent/KR20110101974A/ko
Application granted granted Critical
Publication of KR101117738B1 publication Critical patent/KR101117738B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 표시장치를 개시한다.
본 발명은 ALS 라인 및 ALS 라인에 연결된 ALS 구동부를 제거하고 후단의 게이트 라인을 이용함으로써 화소 개구율 및 외곽 블랙매트릭스의 폭을 줄일 수 있는 표시장치를 제공한다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는, 화소 개구율이 증가하고 외곽 블랙매트릭스의 폭을 줄일 수 있는 표시 장치에 관한 것이다.
액정표시장치(Liquid Crystal Display Device, LCD)는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 노트북 컴퓨터 또는 휴대용 텔레비젼 등의 표시장치로서 널리 사용되고 있다.
이러한 액정표시장치는 매트릭스 형태로 배열된 다수의 제어용 스위치들에 인가되는 신호에 따라 광의 투과량이 조절되어 화면에 원하는 화상을 표시하게 된다.
도 1 및 도 2는 종래의 액정표시장치에서 액정패널(100)의 구조를 개략적으로 도시한 회로도 및 평면도이다.
도 1 및 도 2를 참조하면, 액정패널(100)은 게이트 라인(GL1 내지 GLn)과 데이터 라인(DL1 내지 DLm)이 교차되어 형성된 다수의 화소영역(P)을 구비하고, 각 화소영역(P)은 박막 트랜지스터(Thin Film Transistor)(T), 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 포함한다.
상기 박막 트랜지스터(T)는 게이트 전극(10)이 게이트 라인(GL1 내지 GLn)에 접속되고, 소스전극(20)이 데이터 라인(DL1 내지 DLm)에 접속되며, 드레인 전극(30)이 화소 전극(40)에 접속된다.
상기 액정 커패시터(Clc)는 박막 트랜지스터(T)에 접속되어 화소 전극(90)과 공통전극(미도시) 사이의 전계에 의해 구동된다. 상기 액정 커패시터(Clc)는 화소 전극(40)에 데이터 전압이 인가되고, 공통전압 라인(Vcom)으로 공통전압이 인가될 때 액정층에 전계에 의한 액정분자들의 배열이 바뀌면서 투과되는 빛의 광량을 조절하거나 빛을 차단하게 된다.
상기 스토리지 커패시터(Cst)는 상기 화소 전극(40)과, 상기 게이트 라인(GL1 내지 GLn)과 평행하게 형성된 별도의 ALS(Active Level Shift) 라인(ALSL1 내지 ALSLn)의 일정 영역을 일 전극으로 하여 구성된다. ALS 구동부(130)는 상기 ALS 라인(ALSL1 내지 ALSLn)으로 ALS 전압(Va)을 인가한다.
스토리지 커패시터(Cst)는 박막 트랜지스터(T)의 게이트 전극(10)에 하이 게이트 전압(Vgh)이 인가되어 박막 트랜지스터(T)가 턴 온 된 후, 화소 전극(40)에 데이터 전압(Vd)이 인가되면, 데이터 전압(화소 전압)(Vd)과 ALS 전압(Va) 사이의 전압 차에 해당하는 전하량을 충전한다. 스토리지 커패시터(Cst)에 충전된 전하량은 박막 트랜지스터(T)의 게이트 전극(10)에 로우 게이트 전압(Vgl)이 인가되어 박막 트랜지스터(T)가 턴 오프되는 기간 동안 플로팅되어 있는 화소 전극(40)에 공급되어 액정의 구동이 유지되도록 한다.
상기와 같은 단일 게이트(single bank gate) 구조의 경우, 상기 화소 전극(40)을 구동시키기 위한 게이트 구동부(Gate Driver)(110)와 소비전력을 줄이기 위하여 사용하는 ALS 구동부(130)는 각각 액정패널(100)의 좌우 외곽 블랙매트릭스(BM) 영역에 배치된다. 한편, 이중 게이트(dual bank gate) 구조의 경우, 액정패널(100)의 외곽 BM 좌측에 홀수 게이트 라인과 연결된 게이트 구동부(110)와 짝수 ALS 라인이 연결된 ALS 구동부(130)가 구비되고, 외곽 BM 우측에 짝수 게이트 라인과 연결된 게이트 구동부(110)와 홀수 ALS 라인이 연결된 ALS 구동부(130)가 배치된다.
따라서 별도의 ALS 라인의 배치로 인해 화소 개구율이 낮고, 슬림한 외곽 BM화의 요구를 만족하기가 어렵다. 종래에 높은 개구율을 확보하기 위해 스토리지 커패시터, 데이터 라인, 게이트 라인 및 박막 트랜지스터의 크기를 줄이거나 투명화하는 방안이 사용되고 있으나, 투명전극은 전기저항이 높기 때문에 회로에서 신호전달시 신호 지연이 크게 발생하는 문제점이 있다.
본 발명은 화소 개구율이 증가된 액정표시장치 및 그의 구동 방법을 제공하는 것을 목적으로 한다.
본 발명은 외곽 블랙매트릭스 폭이 감소된 액정표시장치 및 그의 구동 방법을 제공하는 것을 목적으로 한다.
본 발명의 바람직한 일 실시예에 따른 표시장치는, 다수의 데이터 라인 및 다수의 게이트 라인이 서로 교차하여 정의된 다수의 화소영역을 구비하는 패널; 상기 다수의 데이터 라인과 연결되고, 상기 데이터 라인에 데이터 신호를 인가하는 데이터 구동부; 및 상기 다수의 게이트 라인과 연결되고, 상기 게이트 라인에 게이트 신호를 순차적으로 공급하며, 상기 화소영역 내의 스위칭 소자의 오프 구간에서 제1 게이트 로우 전압 및 제2 게이트 로우 전압 중 하나를 선택하여 출력하는 게이트 구동부;를 포함할 수 있다.
본 발명에 있어서, 상기 제1 게이트 로우 전압 및 상기 제2 게이트 로우 전압은 전단의 화소영역의 화소 전압을 부스팅시킬 수 있다.
본 발명에 있어서, 상기 제1 게이트 로우 전압 및 상기 제2 게이트 로우 전압은 상기 전단의 화소영역의 스위칭 소자의 오프 구간에서 상기 전단의 화소 전압을 부스팅시킬 수 있다.
본 발명에 있어서, 상기 제1 게이트 로우 전압 및 상기 제2 게이트 로우 전압은 프레임마다 교대로 출력될 수 있다.
본 발명에 있어서, 상기 게이트 구동부는 상기 제1 게이트 로우 전압 및 상기 제2 게이트 로우 전압 중 하나를 선택하여 출력하는 로우레벨신호선택부;를 포함할 수 있다.
본 발명에 있어서, 상기 로우레벨신호선택부는 멀티플렉서일 수 있다.
본 발명에 있어서, 상기 패널은, 상기 데이터 라인과 상기 게이트 라인에 연결되는 상기 스위칭 소자; 상기 스위칭 소자와 연결되고, 일부분이 후단의 게이트 라인과 오버랩되는 화소전극; 상기 화소전극과 대향하는 공통전극 간에 형성되는 액정 커패시터; 및 상기 화소전극과 상기 후단의 게이트 라인 간에 형성되는 스토리지 커패시터;를 포함할 수 있다.
본 발명에 있어서, 상기 스위칭 소자는 박막 트랜지스터일 수 있다.
본 발명의 바람직한 일 실시예에 따른 표시장치는, 서로 교차하여 패널의 화소영역을 정의하는 다수의 데이터 라인 및 다수의 게이트 라인; 상기 데이터 라인과 상기 게이트 라인에 연결되는 박막 트랜지스터; 상기 박막 트랜지스터와 연결되고, 일부분이 후단의 게이트 라인과 오버랩되는 화소전극; 상기 화소전극과 대향하는 공통전극 간에 형성되는 액정 커패시터; 및 상기 화소전극과 상기 후단의 게이트 라인 간에 형성되는 스토리지 커패시터;를 포함할 수 있다.
본 발명의 표시장치는 ALS 라인 및 ALS 라인에 연결된 ALS 구동부를 제거하고, 화소전극과 후단의 게이트 라인 간에 커패시터를 형성함으로써 화소 전압을 부스팅시킨다. 따라서 화소 개구율을 증가시키고, 패널의 외곽 블랙매트릭스 폭을 줄여 외곽 블랙매트릭스의 슬림화가 가능해진다.
또한 별도의 ALS 회로를 구동하지 않음으로써 저소비전력으로 액정표시장치를 구동할 수 있다.
도 1 및 도 2는 종래의 액정표시장치에서 액정패널의 구조를 개략적으로 도시한 회로도 및 평면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 액정표시장치를 개략적으로 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 액정표시장치에서 액정패널의 구조를 개략적으로 도시한 회로도이다.
도 5a 및 도 5b는 도 4의 액정패널의 구조를 개략적으로 도시한 평면도이다.
도 6은 본 발명의 일 실시예에 따른 게이트 라인에 인가되는 게이트 전압의 타이밍도를 나타낸다.
도 7은 본 발명의 일 실시예에 따른 게이트 라인 및 데이터 라인의 전압에 따라 화소 전압의 변화를 도시하는 타이밍도이다.
도 8은 본 발명의 일 실시예에 따른 게이트 구동부의 게이트 구동 회로의 개략적인 블록도이다.
이하 본 발명의 바람직한 실시예가 첨부된 도면들을 참조하여 설명될 것이다. 도면상의 동일한 부호는 동일한 요소를 지칭한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한 본 발명의 실시예를 설명하는 도면에 있어서, 어떤 층이나 영역들은 명세서의 명확성을 위해 두께를 확대하여 나타내었다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 액정표시장치를 개략적으로 나타낸 도면이다.
도 3a 및 도 3b를 참조하면, 좌측은 종래의 액정표시장치이고, 우측은 ALS 구동부가 제거된 본 발명의 액정표시장치이다.
종래의 액정표시장치는 외곽 블랙매트릭스의 좌우 측에 게이트 구동부(30, 30a/30b) 및 ALS 구동부(40, 40a/40b)를 포함한다. 반면 본 발명의 액정표시장치는 ALS 구동부(40, 40a/40b)를 제거하고, ALS 구동부(40, 40a/40b)의 기능을 겸하는 게이트 구동부(30', 30a'/30b')를 구비한다. 게이트 구동부(30', 30a'/30b')는 게이트 로우 전압의 레벨을 두 단계로 설정하여 박막 트랜지스터의 오프 구간에서 프레임마다 교대로 게이트 라인에 출력한다. 따라서 게이트 로우 전압으로 인해 전단의 화소 전압을 소정 레벨 부스팅시킬 수 있다.
본 발명의 액정표시장치는 ALS 구동부(40, 40a/40b)를 제거함으로써 좌우 외곽 블랙매트릭스의 폭을 감소시켜 액정패널의 사이즈를 증가시키고, ALS 구동부(40, 40a/40b)와 접속된 ALS 라인 또한 제거할 수 있으므로 화소의 개구율 또한 향상시킬 수 있다.
도 4는 본 발명의 일 실시예에 따른 액정표시장치에서 액정패널(200)의 구조를 개략적으로 도시한 회로도이고, 도 5a 및 도 5b는 도 4의 액정패널(200)의 구조를 개략적으로 도시한 평면도이다.
도 4, 도 5a 및 도 5b를 참조하면, 액정패널(200)은 두 장의 기판 사이에 액정층을 구비함으로써 형성된다. 액정패널(200)의 제1기판에는 데이터 라인(DL1 내지 DLm), 게이트 라인(GL1 내지 GLn), 박막 트랜지스터(Thin Film Transistor)(T), 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)가 형성된다. 액정패널(200)의 제2기판에는 블랙매트릭스(BM), 컬러필터 및 공통전극이 형성된다.
액정패널(200)의 외곽 BM에는 게이트 라인(GL1 내지 GLn)에 게이트 전압(Vg)을 인가하는 게이트 구동부(210)와 데이터 라인(DL1 내지 DLm)에 데이터 전압(Vd)을 인가하는 데이터 구동부(220)가 구비된다.
게이트 구동부(210)는 다수의 게이트 라인(GL1 내지 GLn)을 통하여 액정패널(200)에 게이트 온/오프 전압으로써 게이트 전압(Vg)을 갖는 게이트 신호를 생성하여 순차적으로 공급할 수 있다. 게이트 온/오프 전압에 의해 박막 트랜지스터(T)가 온 또는 오프된다. 게이트 구동부(210)는 박막 트랜지스터(T)의 오프 구간에서 제1 게이트 로우 전압 및 제2 게이트 로우 전압 중 하나를 선택하여 출력한다. 상기 제1 게이트 로우 전압 및 제2 게이트 로우 전압은 전단의 화소 전압을 부스팅시킨다.
데이터 구동부(220)는 다수의 데이터 라인(DL1 내지 DLm)을 통하여 액정패널(200)에 데이터 전압(Vd)을 갖는 데이터 신호를 순차적으로 공급할 수 있다.
게이트 라인(GL1 내지 GLn)은 일정하게 이격되어 행으로 배열되고, 데이터 라인(DL1 내지 DLm)은 일정하게 이격되어 열로 배열된다. 게이트 라인(GL1 내지 GLn)과 데이터 라인(DL1 내지 DLm)은 매트릭스 형태로 배열되며, 이때 그 교차부에는 하나의 화소영역(P)이 형성된다. 화소영역(P)은 화면을 형성하는 최소 단위로서, 게이트 전압(Vg)에 의하여 스위칭되고, 데이터 신호(Vd)에 의하여 투광도가 결정된다.
게이트 라인들(GL1 내지 GLn)은 제1 데이터 라인(DL1) 쪽에서 제m 데이터 라인(DLm) 쪽으로 연장되고, 제1 데이터 라인(DL1)과 전기적으로 연결된 화소영역으로부터 제m 데이터 라인(DLm)과 전기적으로 연결된 화소영역으로 게이트 전압이 인가된다.
n번째 화소영역의 게이트 라인(GLn)은 n-1번째 화소영역의 ALS 라인 역할을 수행한다. 게이트 라인(GLn)에 인가되는 게이트 전압(Vg)은 박막 트랜지스터(T)를 온 시키는 게이트 하이 전압(Vgh)과 박막 트랜지스터(T)를 오프 시키는 게이트 로우 전압(Vgl)이 주기적으로 변한다. 이때 게이트 로우 전압(Vgl)은 서로 다른 전압 레벨(Vgl1, Vgl2)로 설정되어 프레임마다 교대로 인가된다.
본 실시예는 종래의 게이트 라인(GL1 내지 GLn) 사이에 게이트 라인(GL)과 평행하게 이격되어 형성된 ALS 라인들을 제거함으로써 화소영역(P)에 형성된 ALS 라인에 의한 개구율 손실을 줄일 수 있다.
하나의 화소영역(P)에는 박막 트랜지스터(T), 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)가 포함된다.
박막 트랜지스터(T)는 게이트 전극(60)이 게이트 라인(GL1 내지 GLn)에 전기적으로 연결되고, 제1전극(드레인 전극 또는 소스 전극)(70)이 데이터 라인(DL1 내지 DLm)에 전기적으로 연결되고, 제2전극(소스 전극 또는 드레인 전극)(80)이 화소전극(90)에 전기적으로 연결된다. 박막 트랜지스터(T)는 게이트 전극(60)에 게이트 하이 전압(Vgh)이 인가되면 턴 온 되어 데이터 라인(DL1 내지 DLm)에서 인가되는 데이터 전압(Vd)을 화소 전극(90)으로 전달한다.
액정 커패시터(Clc)는 하나의 화소영역(P)에서 상기 화소 전극(90)과 상기 공통전극(미도시)에 의해 형성된다. 상기 화소 전극(90)에는 게이트 구동부(210)로부터 게이트 라인(GL1 내지 GLn)을 통해 공급되는 게이트 전압(Vg)에 응답하여 데이터 구동부(220)로부터 데이터 라인(DL1 내지 DLm)을 통해 공급되는 데이터 전압(Vd)이 인가되고, 상기 공통전극에는 공통전압(Vcom)이 인가되어 전계를 형성하게 된다.
스토리지 커패시터(Cst)는 상기 화소 전극(90)과 후단의 게이트 라인(GL)과의 사이에서 박막 트랜지스터(T)가 턴 오프인 동안 액정 커패시터(Clc)의 충전 전압을 유지시키기 위해 형성된다. 화소 전극(90)의 일부분은 도 5a에 도시된 바와 같이 후단의 게이트 라인(GL)의 소정 영역과 오버랩되어 스토리지 커패시터(Cst)를 형성할 수 있으며, 절연막 등에 의해 후단의 게이트 라인과 이격되도록 형성될 수 있다. 또한, 화소 전극(90)의 일부분은 도 5b에 도시된 바와 같이 후단의 게이트 라인(GL) 및 후단의 게이트 라인(GL)으로부터 연장된 투명 전극의 소정 영역과 오버랩되어 충분한 용량의 스토리지 커패시터(Cst)를 형성할 수 있다.
즉, n번째 화소영역의 화소 전극(90)은 n+1번째 화소영역의 게이트 라인(GLn+1)의 소정 영역과 오버랩되도록 형성된다. 예를 들면, 제1게이트 라인(GL1)의 제어를 받는 박막 트랜지스터(T1)에 접속된 화소 전극(90)은 제2게이트 라인(GL2)과 오버랩되고, 상기 박막 트랜지스터(T1)에 접속된 스토리지 커패시터(Cst)는 상기 박막 트랜지스터(T1)에 접속된 화소 전극(90)과 제2게이트 라인(GL2)에 의해 형성된다.
n+1번째 화소영역의 게이트 라인(GLn+1)에 인가된 게이트 로우 전압은 n번째 화소영역의 ALS 전압으로 이용되고, 따라서 n번째 화소 전압(Vp)이 게이트 로우 전압을 기초로 정해지는 소정 레벨만큼 부스팅되어 ALS 회로와 동일한 효과를 나타낸다.
상기 실시예는 도 3a의 단일 게이트(single bank gate) 구조를 예로서 설명하고 있으며, 도시되지 않았으나 도 3b의 이중 게이트(dual bank gate) 구조의 경우에도 동일하게 적용될 수 있음은 물론이다.
이중 게이트(dual bank gate) 구조의 경우, 액정패널(200)의 외곽 BM의 좌우측에 게이트 구동부가 구비된다. 좌우측 중 일측의 게이트 구동부로부터 게이트 전압을 인가받는 홀수번째 게이트 라인은 제m 데이터 라인(Dm) 쪽에서 제1 데이터 라인(D1) 쪽으로 연장되고, 타측의 게이트 구동부로부터 게이트 전압을 인가받는 짝수번째 게이트 라인은 제1 데이터 라인(D1)쪽에서 제m 데이터 라인(Dm)쪽으로 연장된다. 홀수번째 게이트 라인과 짝수번째 게이트 라인의 연장방향은 서로 반대일 수 있다.
단일 게이트 구조와 마찬가지로, 이중 게이트 구조에서도 게이트 라인과 평행하게 구비되었던 종래의 ALS 라인을 제거하고, 후단의 게이트 라인을 해당 화소의 ALS 라인으로 활용함으로써 좌우측 게이트 구동부와 함께 구비되던 종래의 좌우측 ALS 구동부가 필요치 않게 된다.
여기서 게이트 구동부는 게이트 로우 전압을 두 개의 서로 다른 레벨로 생성하여 프레임마다 번갈아 게이트 라인에 출력한다. n+1번째 화소영역의 게이트 라인(GLn+1)에 인가된 게이트 로우 전압은 n번째 화소영역의 ALS 전압으로 이용되고, 따라서 n번째 화소 전압(Vp)이 소정 전압 레벨로 부스팅되어 ALS 회로와 동일한 효과를 나타낼 수 있다.
도 6은 본 발명의 일 실시예에 따른 게이트 라인에 인가되는 게이트 전압의 타이밍도를 나타낸다.
도 6(a) 및 도 6(b)는 종래의 박막 트랜지스터(T)를 동작시키기 위해 요구되는 게이트 전압(Vg') 및 ALS 전압(Va)의 타이밍도이다.
도 6(a)를 참조하면, 게이트 전압(Vg')은 박막 트랜지스터(T)를 턴 온 시키는 게이트 하이 전압(Vgh')과 박막 트랜지스터(T)를 턴 오프 시키는 게이트 로우 전압(Vgl')이 주기마다 번갈아 입력된다. 도 6(b)를 참조하면, 박막 트랜지스터(T)가 오프 상태일 때 액정 구동을 유지하기 위해 요구되는 ALS 전압(Va)은 상이한 전압 레벨의 Va1과 Va2가 주기마다 번갈아 입력되어, 공통전압(Vcom)을 기준으로 전압차 ΔV1'과 ΔV2'를 갖게 된다. 따라서 게이트 하이 전압(Vgh')이 게이트 라인에 인가되면 박막 트랜지스터(T)는 턴 온되고, 데이터 전압이 데이터 라인을 통해 화소 전극에 인가되어 화소 전극은 화소 전압(Vp)을 갖게 된다. 게이트 로우 전압(Vgl')이 게이트 라인에 인가되면 박막 트랜지스터(T)는 턴 오프되고, 화소 전극이 플로팅될 때 ALS 라인을 통해 인가되는 ALS 전압(Va1 또는 Va2)에 의해 화소 전압(Vp)이 ΔV1' 또는 ΔV2' 만큼 부스팅된다.
본 발명은 종래의 별도의 ALS 라인을 통해 인가되는 ALS 전압의 역할을 후단의 게이트 라인에 인가되는 게이트 로우 전압의 레벨을 변화시킴으로써 수행한다.
도 6(c)는 본 발명의 일 실시예에 따라 게이트 라인에 인가되는 게이트 전압(Vg)의 타이밍도이다. 도 6(c)를 참조하면, 한 프레임에서, 게이트 전압(Vg)은 박막 트랜지스터(T)를 턴 온 시키는 구간에서 게이트 하이 전압(Vgh)을 유지하고, 박막 트랜지스터(T)를 턴 오프 시키는 구간에서 제1 게이트 로우 전압(Vgl1) 또는 제2 게이트 로우 전압(Vgl2)을 유지한다. 제1 게이트 로우 전압(Vgl1)과 제2 게이트 로우 전압(Vgl2)은 전압 레벨이 상이하여 기준 전압(Vref)을 기준으로 ΔV1 또는 ΔV2의 전압 차를 가진다. 여기서 기준 전압(Vref)은 게이트 하이 전압(Vgh)과 게이트 로우 전압 (Vgl)에 의해 설정될 수 있으며, 일 예로서, 공통전압(Vcom)일 수 있다. 전압 차(ΔV1, ΔV2)는 전단 화소 전압의 부스팅에 요구되는 전압 레벨 값에 따라 설정될 수 있으며, 종래의 ALS 전압(Va)의 전압 차(ΔV1', ΔV2')와 동일하게 설정할 수 있다. 제1 게이트 로우 전압(Vgl1)과 제2 게이트 로우 전압(Vgl2)은 전단 화소영역의 박막 트랜지스터(T)의 오프 구간에서 전단의 화소 전압 레벨을 ΔV1 또는 ΔV2 만큼 부스팅시킨다.
도 6(d)는 본 발명의 일 실시예에 따라 데이터 라인에 인가되는 데이터 전압(Vd)의 타이밍도이다. 도 6(d)를 참조하면, 데이터 전압(Vd)은 구동 주파수에 따라 일정한 주기로 DC 파형을 갖는 공통전압(Vcom)을 기준으로 전압(V1과 V2)이 반전되어 인가된다.
도 7은 본 발명의 일 실시예에 따른 게이트 라인 및 데이터 라인의 전압에 따라 화소 전압의 변화를 도시하는 타이밍도이다.
도 7을 참조하면, 각 게이트 라인(GL)에 게이트 전압(Vg)이 게이트 하이 전압(Vgh)과 게이트 로우 전압(Vgl)으로 프레임마다 인가되며, 게이트 로우 전압(Vgl)은 제1 게이트 로우 전압(Vgl1)과 제2 게이트 로우 전압(Vgl2)이 번갈아 입력된다. 데이터 전압(Vd)은 DC 파형을 갖는 공통전압(Vcom)을 기준으로 전압(V1과 V2)이 반전되어 인가된다. 각 화소영역의 화소 전압은 상기 데이터 전압(Vd)과 후단의 게이트 로우 전압(Vgl1/Vgl2)에 의해 전압 레벨이 결정된다.
먼저, n번째 게이트 라인(GLn)을 통해 박막 트랜지스터(T)의 게이트 전극에 게이트 하이 전압(Vgh)이 인가되면 n번째 화소영역의 박막 트랜지스터(T)가 턴 온 되고, 데이터 라인(DL)을 통해 n번째 화소영역의 화소 전극에 데이터 전압(Vd)이 인가된다. 이때 데이터 전압(Vd)은 V2이고, n번째 화소영역의 화소 전압(Vp(n)) 은 데이터 전압(Vd)과 동일한 값(V2)이 된다. n번째 화소영역의 게이트 하이 전압(Vgh)이 게이트 로우 전압(Vgl)으로 레벨 쉬프팅되면, n번째 화소영역의 박막 트랜지스터(T)가 턴 오프된다. 여기서 게이트 로우 전압(Vgl)은 박막 트랜지스터(T)가 오프인 동안 제1 게이트 로우 전압(Vgl1)을 유지한다.
n번째 화소의 박막 트랜지스터(T)가 턴 오프될 때, n+1번째 게이트 라인(GLn+1)의 게이트 전극에 게이트 하이 전압(Vgh)이 인가되어 n+1번째 화소영역의 박막 트랜지스터가 턴 온 되고, 데이터 라인(DL)을 통해 n+1번째 화소영역의 화소 전극에 데이터 전압(Vd)이 인가된다. 이때 데이터 전압(Vd)은 V1이고, n+1번째 화소영역의 화소 전압(Vp)은 데이터 전압(Vd)과 동일한 값(V1)이 된다. 동시에 n번째 화소영역의 화소 전압(Vp(n))은 n+1번째 게이트 라인(GLn+1)의 게이트 하이 전압(Vgh)에 의해 소정 레벨 상승한다. 예를 들어, n번째 화소의 화소 전압(Vp(n))은 게이트 하이 전압(Vgh)의 절반인 Vgh/2 만큼 상승할 수 있다. n+1번째 화소영역의 게이트 하이 전압(Vgh)이 게이트 로우 전압(Vgl)으로 레벨 쉬프팅되면, n+1번째 화소영역의 박막 트랜지스터(T)는 턴 오프된다. 여기서 게이트 로우 전압(Vgl)은 n+1번째 화소의 박막 트랜지스터(T)가 오프인 동안 제2 게이트 로우 전압(Vgl2)을 유지한다. 이때 n번째 화소영역의 화소 전압(Vp(n))은 전압(V2)에서 소정 레벨 부스팅된 전압 레벨을 유지하며, 도 6에서 설명한 바와 같이 ΔV2 만큼 부스팅될 수 있다. 본 실시예에서는 설명의 편의를 위해 ΔV1 과 ΔV2를 동일하게 설정(ΔV1=ΔV2)하고, 제1 게이트 로우 전압(Vgl1)과 제2 게이트 로우 전압(Vgl2)의 전압 레벨 차를 ΔV(ΔV1+ΔV2=ΔV)로 설정하였다. 따라서 n번째 화소영역의 화소 전압(Vp(n))은 제1 게이트 로우 전압(Vgl1)과 제2 게이트 로우 전압(Vgl2) 간의 전압 레벨 차(ΔV)의 절반인 ΔV/2 만큼 부스팅된다. 한편, n+1번째 화소영역의 화소 전압(Vp(n+1))은 n+2번째 게이트 라인(GLn+2)의 게이트 하이 전압(Vgh)에 의해 소정 레벨 상승한 후, n+2번째 게이트 라인(GLn+2)의 제1 게이트 로우 전압(Vgl1)에 의해 전압(V1)에서 소정 레벨(예를 들어, ΔV/2)만큼 부스팅된다.
도 8은 본 발명의 일 실시예에 따른 게이트 구동부의 게이트 구동 회로의 개략적인 블록도이다.
도 8을 참조하면, 게이트 구동 회로는 게이트 제어 신호(Vgs)에 따라 액정 패널의 게이트 라인에 특정 펄스 신호를 인가하며, 하이레벨신호 생성부(61), 로우레벨신호 생성부(63), 신호 선택부(65) 및 게이트 전압 생성부(67)를 포함한다.
하이레벨신호 생성부(61)는 박막 트랜지스터(T)를 턴 온 시키는 게이트 하이 전압(Vgh)을 생성하여 출력한다.
로우레벨신호 생성부(63)는 박막 트랜지스터(T)를 턴 오프 시키는 게이트 로우 전압(Vgl)을 생성하여 출력한다. 이때 로우레벨신호 생성부(63)는 제1 게이트 로우 전압(Vgl1)과 제2 게이트 로우 전압(Vgl2)을 생성하여 출력한다.
신호 선택부(65)는 로우레벨신호 생성부(63)에서 출력되는 제1 게이트 로우 전압(Vgl1)과 제2 게이트 로우 전압(Vgl2) 중 하나를 선택하여 출력하며, 멀티플렉서(MUX)를 포함할 수 있다.
게이트 전압 생성부(67)는 쉬프트 레지스터로부터의 게이트 제어 신호(Vgs)에 따라 프레임마다 게이트 온/오프 전압을 생성한다. 게이트 전압 생성부(67)는 게이트 하이 전압(Vgh)과 제1 게이트 로우 전압(Vgl1) 또는 제2 게이트 로우 전압(Vgl2)을 쉬프팅하며 출력한다.
게이트 구동 회로는 게이트 라인의 부하를 감안하여 상기 게이트 전압 생성부(67)로부터 출력되는 전류를 증폭하는 버퍼(미도시)를 추가로 포함할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
200: 액정패널 210: 게이트 구동부
220: 데이터 구동부 GL: 게이트 라인
DL: 데이터 라인 Vd: 데이터 전압
Vg: 게이트 전압 Vp: 화소 전압

Claims (16)

  1. 다수의 데이터 라인 및 다수의 게이트 라인이 서로 교차하여 정의된 다수의 화소영역을 구비하는 패널;
    상기 다수의 데이터 라인과 연결되고, 상기 데이터 라인에 제1 레벨과 상기 제1 레벨보다 낮은 제2 레벨의 데이터 신호를 교대로 인가하는 데이터 구동부; 및
    상기 다수의 게이트 라인과 연결되고, 상기 게이트 라인에 게이트 신호를 순차적으로 공급하며, 인접하는 게이트 라인 간에 상이한 레벨의 게이트 로우 전압이 인가되도록 게이트 라인에 제1 게이트 로우 전압과 상기 제1 게이트 로우 전압보다 높은 레벨의 제2 게이트 로우 전압을 프레임마다 교대로 인가하는 게이트 구동부;를 포함하고,
    n번째 게이트 라인에 정의된 화소영역의 화소전압이 n+1번째 게이트 라인에 인가되는 상기 제1 게이트 로우 전압 또는 상기 제2 게이트 로우 전압에 의해 부스팅되며,
    상기 n+1번째 게이트 라인에 정의된 화소영역으로 상기 제1레벨의 데이터 신호가 인가되는 프레임에서 상기 n+1번째 게이트 라인으로 제1 게이트 로우 전압이 인가되어, 상기 n번째 게이트 라인에 정의된 화소영역의 화소전압이 부스팅되고,
    상기 n+1번째 게이트 라인에 정의된 화소영역으로 상기 제2레벨의 데이터 신호가 인가되는 프레임에서 상기 n+1번째 게이트 라인으로 제2 게이트 로우 전압이 인가되어, 상기 n번째 게이트 라인에 정의된 화소영역의 화소전압이 부스팅되는 것을 특징으로 하는 표시장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 게이트 로우 전압 및 상기 제2 게이트 로우 전압은 전단의 화소영역의 스위칭 소자의 오프 구간에서 상기 전단의 화소영역의 화소 전압을 부스팅시키는 것을 특징으로 하는 표시장치.
  4. 삭제
  5. 제1항에 있어서,
    상기 게이트 구동부는 상기 제1 게이트 로우 전압 및 상기 제2 게이트 로우 전압 중 하나를 선택하여 출력하는 로우레벨신호선택부;를 포함하는 것을 특징으로 하는 표시장치.
  6. 제5항에 있어서,
    상기 로우레벨신호선택부는 멀티플렉서인 것을 특징으로 하는 표시장치.
  7. 제1항에 있어서, 상기 패널은,
    상기 데이터 라인과 상기 게이트 라인에 연결되는 스위칭 소자;
    상기 스위칭 소자와 연결되고, 일부분이 후단의 게이트 라인과 오버랩되는 화소전극;
    상기 화소전극과 대향하는 공통전극 간에 형성되는 액정 커패시터; 및
    상기 화소전극과 상기 후단의 게이트 라인 간에 형성되는 스토리지 커패시터;를 포함하는 것을 특징으로 하는 표시장치.
  8. 제7항에 있어서,
    상기 스위칭 소자는 박막 트랜지스터인 것을 특징으로 하는 표시장치.
  9. 서로 교차하여 패널의 화소영역을 정의하는 다수의 데이터 라인 및 다수의 게이트 라인;
    상기 데이터 라인과 상기 게이트 라인에 연결되는 박막 트랜지스터;
    상기 박막 트랜지스터와 연결되고, 일부분이 후단의 게이트 라인과 오버랩되는 화소전극;
    상기 화소전극과 대향하는 공통전극 간에 형성되는 액정 커패시터; 및
    상기 화소전극과 상기 후단의 게이트 라인 간에 형성되는 스토리지 커패시터;를 포함하고,
    상기 데이터 라인으로 제1 레벨과 상기 제1 레벨보다 낮은 제2 레벨의 데이터 신호가 교대로 인가되고,
    게이트 라인에 제1 게이트 로우 전압과 상기 제1 게이트 로우 전압보다 높은 레벨의 제2 게이트 로우 전압이 프레임마다 교대로 인가되어 인접하는 게이트 라인 간에 상이한 레벨의 게이트 로우 전압이 인가되고,
    n번째 게이트 라인에 정의된 화소영역의 화소전극의 화소전압이 n+1번째 게이트 라인에 인가되는 상기 제1 게이트 로우 전압 또는 상기 제2 게이트 로우 전압에 의해 부스팅되며,
    상기 n+1번째 게이트 라인에 정의된 화소영역으로 상기 제1레벨의 데이터 신호가 인가되는 프레임에서 상기 n+1번째 게이트 라인으로 제1 게이트 로우 전압이 인가되어, 상기 n번째 게이트 라인에 정의된 화소영역의 화소전압이 부스팅되고,
    상기 n+1번째 게이트 라인에 정의된 화소영역으로 상기 제2레벨의 데이터 신호가 인가되는 프레임에서 상기 n+1번째 게이트 라인으로 제2 게이트 로우 전압이 인가되어, 상기 n번째 게이트 라인에 정의된 화소영역의 화소전압이 부스팅되는 것을 특징으로 하는 표시장치.
  10. 제9항에 있어서,
    상기 게이트 라인은 게이트 하이 전압을 상기 박막 트랜지스터에 인가하여 턴 온시키고, 상기 제1 게이트 로우 전압 또는 상기 제2 게이트 로우 전압을 상기 박막 트랜지스터에 인가하여 턴 오프 시키는 것을 특징으로 하는 표시장치.
  11. 삭제
  12. 제10항에 있어서,
    상기 제1 게이트 로우 전압 및 상기 제2 게이트 로우 전압 중 하나를 선택하여 출력하는 게이트 구동부;를 더 포함하는 것을 특징으로 하는 표시장치.
  13. 삭제
  14. 제9항에 있어서,
    상기 박막 트랜지스터는 게이트 전극이 상기 게이트 라인에 연결되고, 제1전극이 상기 데이터 라인에 연결되고, 제2전극이 상기 화소전극에 연결되는 것을 특징으로 하는 표시장치.
  15. 삭제
  16. 삭제
KR1020100021378A 2010-03-10 2010-03-10 표시 장치 Active KR101117738B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100021378A KR101117738B1 (ko) 2010-03-10 2010-03-10 표시 장치
US13/030,591 US9007359B2 (en) 2010-03-10 2011-02-18 Display device having increased aperture ratio
CN201110045942.8A CN102194428B (zh) 2010-03-10 2011-02-23 具有增大的开口率的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100021378A KR101117738B1 (ko) 2010-03-10 2010-03-10 표시 장치

Publications (2)

Publication Number Publication Date
KR20110101974A KR20110101974A (ko) 2011-09-16
KR101117738B1 true KR101117738B1 (ko) 2012-02-27

Family

ID=44559511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100021378A Active KR101117738B1 (ko) 2010-03-10 2010-03-10 표시 장치

Country Status (3)

Country Link
US (1) US9007359B2 (ko)
KR (1) KR101117738B1 (ko)
CN (1) CN102194428B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127587B1 (ko) * 2010-03-05 2012-03-26 삼성모바일디스플레이주식회사 액정 표시 장치
TWI446079B (zh) * 2011-06-29 2014-07-21 Au Optronics Corp 畫素結構及其驅動方法
KR101924624B1 (ko) * 2012-05-21 2019-02-27 엘지디스플레이 주식회사 표시장치
KR101949529B1 (ko) 2012-06-20 2019-02-18 리쿠아비스타 비.브이. 전기 습윤 표시장치
KR102102257B1 (ko) 2013-10-01 2020-04-21 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102242892B1 (ko) * 2014-07-03 2021-04-22 엘지디스플레이 주식회사 스캔구동부 및 이를 이용한 유기전계발광표시장치
CN106502011A (zh) * 2016-12-30 2017-03-15 深圳市华星光电技术有限公司 画素结构及工作方法、阵列基板
CN107402486B (zh) * 2017-08-31 2020-06-30 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005292793A (ja) * 2004-04-01 2005-10-20 Hannstar Display Corp 液晶表示装置の駆動方法
KR20070066013A (ko) * 2005-12-21 2007-06-27 삼성전자주식회사 액정표시장치와 이에 채용되는 게이트 구동 회로

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59116685A (ja) * 1982-12-23 1984-07-05 セイコーインスツルメンツ株式会社 画像表示装置
JP2806098B2 (ja) * 1991-10-09 1998-09-30 松下電器産業株式会社 表示装置の駆動方法
KR100234402B1 (ko) * 1996-01-19 1999-12-15 윤종용 액정 표시 장치의 구동 방법 및 장치
KR100700415B1 (ko) 1998-09-19 2007-03-27 엘지.필립스 엘시디 주식회사 액티브 매트릭스 액정표시장치
US7002542B2 (en) * 1998-09-19 2006-02-21 Lg.Philips Lcd Co., Ltd. Active matrix liquid crystal display
CN100365474C (zh) * 2000-04-24 2008-01-30 松下电器产业株式会社 显示装置及其驱动方法
US7697099B2 (en) * 2003-11-07 2010-04-13 Sharp Kabushiki Kaisha Liquid crystal display device and fabrication method thereof
KR100658063B1 (ko) 2000-06-30 2006-12-15 비오이 하이디스 테크놀로지 주식회사 구동방식을 향상시킨 아이피에스 모드 박막트랜지스터액정표시장치
KR100623990B1 (ko) * 2000-07-27 2006-09-13 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
KR100724745B1 (ko) * 2000-09-30 2007-06-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 검사방법
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
KR100859666B1 (ko) * 2002-07-22 2008-09-22 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 구동방법
KR100883270B1 (ko) * 2002-08-08 2009-02-10 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
GB2397710A (en) * 2003-01-25 2004-07-28 Sharp Kk A shift register for an LCD driver, comprising reset-dominant RS flip-flops
JP2006119581A (ja) * 2004-09-24 2006-05-11 Koninkl Philips Electronics Nv アクティブマトリクス型液晶表示装置およびその駆動方法
US7554517B2 (en) * 2005-03-14 2009-06-30 Texas Instruments Incorporated Method and apparatus for setting gamma correction voltages for LCD source drivers
KR20070122000A (ko) 2006-06-23 2007-12-28 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101241139B1 (ko) * 2006-06-28 2013-03-08 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
KR101319971B1 (ko) * 2006-08-14 2013-10-21 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동방법
KR101294321B1 (ko) * 2006-11-28 2013-08-08 삼성디스플레이 주식회사 액정 표시 장치
KR101599351B1 (ko) * 2007-09-28 2016-03-15 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
TWI441144B (zh) * 2007-10-17 2014-06-11 Hannstar Display Corp 顯示面板的畫素驅動方法
JP5093725B2 (ja) 2007-10-29 2012-12-12 Ｎｌｔテクノロジー株式会社 液晶表示装置
CN101436368B (zh) 2007-11-12 2011-02-16 瀚宇彩晶股份有限公司 显示面板的像素驱动方法
KR101529288B1 (ko) * 2008-04-17 2015-06-17 삼성디스플레이 주식회사 표시장치
KR101274710B1 (ko) * 2008-07-10 2013-06-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치
CA2637343A1 (en) * 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
CN101770104A (zh) * 2009-01-06 2010-07-07 群康科技(深圳)有限公司 液晶显示装置
CN101546082B (zh) 2009-02-19 2012-05-02 福州华映视讯有限公司 用来改善色偏现象的液晶显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005292793A (ja) * 2004-04-01 2005-10-20 Hannstar Display Corp 液晶表示装置の駆動方法
KR20070066013A (ko) * 2005-12-21 2007-06-27 삼성전자주식회사 액정표시장치와 이에 채용되는 게이트 구동 회로

Also Published As

Publication number Publication date
US9007359B2 (en) 2015-04-14
US20110221731A1 (en) 2011-09-15
CN102194428B (zh) 2016-05-25
KR20110101974A (ko) 2011-09-16
CN102194428A (zh) 2011-09-21

Similar Documents

Publication Publication Date Title
KR101074402B1 (ko) 액정표시장치 및 그의 구동방법
US8537094B2 (en) Shift register with low power consumption and liquid crystal display having the same
US9106209B2 (en) Gate driving unit having gate signal of reduced off-time and liquid crystal display device having the same
JP5229788B2 (ja) 表示装置の駆動装置及びこれを含む表示装置
KR101117738B1 (ko) 표시 장치
US9910329B2 (en) Liquid crystal display device for cancelling out ripples generated the common electrode
KR101285054B1 (ko) 액정표시장치
KR101349781B1 (ko) 게이트 구동부 및 이를 포함하는 액정표시장치
JP2007316635A (ja) 液晶表示装置
KR102115462B1 (ko) 디스플레이 장치와 이의 구동 방법
JP4597939B2 (ja) 液晶表示装置とその駆動方法
KR20110070178A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101256665B1 (ko) 액정패널
JP4969043B2 (ja) アクティブマトリクス型の表示装置およびその走査側駆動回路
KR101354356B1 (ko) 액정표시장치
JP5244352B2 (ja) 表示装置及びそのストレージ駆動回路
KR20070080314A (ko) 액정 표시 패널 및 그의 구동 장치
KR102056278B1 (ko) 액정 디스플레이 장치
KR20070039759A (ko) 액정 표시 장치
US20120242711A1 (en) Display device and method of driving a display panel
KR20120118963A (ko) 공통전압 드라이버 및 이를 포함하는 액정표시장치
KR101400383B1 (ko) 액정표시장치 및 이의 구동방법
KR101243439B1 (ko) 액정표시소자 및 그의 구동 방법
KR20080025502A (ko) 액정 표시 장치
KR20180049369A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100310

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110602

Patent event code: PE09021S01D

AMND Amendment
PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20111124

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20110602

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20111124

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20110802

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20120104

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20111226

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20111124

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20110802

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120210

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120213

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150130

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20160129

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20170131

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180201

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190129

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20200203

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210201

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20220127

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240125

Start annual number: 13

End annual number: 13