JP4597939B2

JP4597939B2 - 液晶表示装置とその駆動方法

Info

Publication number: JP4597939B2
Application number: JP2006283396A
Authority: JP
Inventors: 権植朴; 洙栄尹; 泰雄文
Original assignee: エルジーディスプレイカンパニーリミテッド
Priority date: 2006-06-19
Filing date: 2006-10-18
Publication date: 2010-12-15
Anticipated expiration: 2026-10-18
Also published as: JP2007334283A; KR101244656B1; US20070290981A1; DE102006057583B4; US7750885B2; DE102006057583A1; KR20070120276A

Description

本発明は、液晶表示装置に関し、特に、データドライブ集積回路の数を減らし、データラインの負荷を低減するようにする液晶表示装置とその駆動方法に関する。

最近の情報化社会において、表示素子は視覚情報の伝達媒体として、その重要性が最も強調されている。現在、主流を成している陰極線管（ＣａｔｈｏｄｅＲａｙＴｕｂｅ）またはブラウン管は重さと体積とが大きいという問題点がある。このような陰極線管の限界を克服できる多種の平板表示素子（ＦｌａｔＰａｎｅｌＤｉｓｐｌａｙ）が開発されている。

平板表示素子には、液晶表示素子（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ：ＬＣＤ）、電界放出表示素子（ＦｉｅｌｄＥｍｉｓｓｉｏｎＤｉｓｐｌａｙ：ＦＥＤ）、プラズマディスプレイパネル（ＰｌａｓｍａＤｉｓｐｌａｙＰａｎｅｌ：ＰＤＰ）及びエレクトロルミネセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）等があり、これらの大分が実用化されて市販されている。

液晶表示素子は、電子製品の軽薄短小の趨勢に従う期待を満足させ、量産性が向上されていて、多方面の応用分野において陰極線管から急速に替わっている。

特に、薄膜トランジスタ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ：ＴＦＴ）を用いて液晶セルを駆動するアクティブマトリクスタイプの液晶表示素子は、画質が優れていて、消費電力が低いという利点があり、最近の量産技術の確保と研究開発の成果により、大型化と高解像度へ急速に発展しつつある。

図１及び図２は、アクティブマトリクスタイプの液晶表示装置と、その駆動信号を示す図面である。

図１及び図２を参照すると、アクティブマトリクスタイプの液晶表示装置は、ｍ×ｎ個の液晶セルＣｌｃがマトリクス状に配列され、ｍ個のデータラインＤ１〜Ｄｍとｎ個のゲートラインＧ１〜Ｇｎが交差し、その交差部にＴＦＴが形成された液晶表示パネル１３と、液晶表示パネル１３のデータラインＤ１〜Ｄｍにデータを供給するためのデータ駆動回路１１と、ゲートラインＧ１〜Ｇｎにスキャンパルスを供給するためのゲート駆動回路１２とを備える。

液晶表示パネル１３は、２枚のガラス基板の間に液晶分子が注入される。この液晶表示パネル１３の下部ガラス基板上に形成されたデータラインＤ１〜ＤｍとゲートラインＧ１〜Ｇｎは相互直交する。データラインＤ１〜ＤｍとゲートラインＧ１〜Ｇｎの交差部に形成されたＴＦＴは、ゲートラインＧ１〜Ｇｎからのスキャンパルスに応じて、データラインＤ１〜Ｄｍを経由して供給されるデータ電圧を液晶セルＣｌｃに供給する。このために、ＴＦＴのゲート電極はゲートラインＧ１〜Ｇｎに接続され、ドレイン電極はデータラインＤ１〜Ｄｍに接続される。そして、ＴＦＴのソース電極は液晶セルＣｌｃの画素電極に接続される。液晶表示パネル１３の上部ガラス基板上には、未図示のブラックマトリクス、カラーフィルタ及び共通電極が形成される。

液晶表示パネル１３の上部ガラス基板と下部ガラス基板上には、光軸が直交する偏光板が付けられ、液晶と接する内側面上に液晶のプレチルト角を設定するための配向膜が形成される。

液晶表示パネル１３の液晶セルＣｌｃのそれぞれには、ストレージキャパシタＣｓｔが形成される。ストレージキャパシタＣｓｔは、液晶セルＣｌｃの画素電極と前段ゲートラインとの間に形成されるか、液晶セルＣｌｃの画素電極と未図示の共通電極ラインとの間に形成され、液晶セルＣｌｃの電圧を一定に維持させる。

データ駆動回路１１は、シフトレジスタ、ラッチ、デジタル・アナログ変換器及び出力バッファをそれぞれ含む複数のデータドライブ集積回路から成る。このデータ駆動回路１１は、デジタルビデオデータをラッチし、そのデジタルビデオデータをアナログガンマ補償電圧に変換して、データラインＤ１〜Ｄｍに供給する。

ゲート駆動回路１２は、１水平周期毎にスタートパルスを順次シフトしてスキャンパルスを発生するシフトレジスタ、シフトレジスタの出力信号を液晶セルＣｌｃの駆動に適合なスイング幅に変換するためのレベルシフタ及びレベルシフタとゲートラインＧ１〜Ｇｎの間に接続される出力バッファをそれぞれ含む複数のゲートドライブ集積回路から成る。このゲート駆動回路１２は、スキャンパルスをゲートラインＧ１〜Ｇｎに順次供給して、データが供給される液晶表示パネル１３の水平ラインを選択する。

図２において、「Ｖｄ」は、データ駆動回路１１により出力され、データラインＤ１〜Ｄｍに供給されるデータ電圧であり、「Ｖｌｃ」は、液晶セルＣｌｃで充放電されるデータ電圧である。そして、「Ｓｃｐ」は、１水平期間に発生されるスキャンパルスである。「Ｖｃｏｍ」は、液晶セルＣｌｃの共通電極に供給される共通電圧である。

この液晶表示装置は、液晶表示パネル１３に形成されるデータラインＤ１〜Ｄｍが多くて、そのデータラインＤ１〜Ｄｍにデータ電圧を供給するためのデータ駆動回路１１のドライブ集積回路により費用の負担が大きくなるという問題点がある。このような費用の負担は、解像度が高くなるほど、あるいは液晶表示パネル１３が大画面化するほど、更に加重される。

データラインとデータドライブ集積回路の増加による問題点を解決するために、１つのデータラインで２つの液晶セル列を駆動することにより、データラインとデータドライブ集積回路の数を減らすことのできる技術が開発される。このようなデータライン低減技術の一例は、図３に示す通りである。図３に示すような液晶表示装置は、画素アレイでデータラインＤ１、Ｄ２、Ｄ３の左右に互いに異なる液晶セルを駆動するためのＴＦＴを接続させ、データに同期されるスキャンパルスを１/２水平期間の間に２つのゲートラインに順次印加し、左右に配置された２つの液晶セルを時分割駆動することにより、データライン数を減らす。

図３に示すのような液晶表示装置は、データライン数を減らすことはできるが、データラインの左右にＴＦＴが接続されることにより、データラインの負荷が増加される問題点がある。

従って、本発明の目的は、データドライブ集積回路の数を減らし、データラインの負荷を低減するようにする液晶表示装置と、その駆動方法を提供することにある。

前記目的の達成のため、本発明に係る液晶表示装置は、データ電圧が供給される第１データライン；画素列を介して前記第１データラインから離隔され、上段と下段で前記第１データラインと接続され、前記データ電圧が供給される第２データライン；前記第１及び第２データラインに交差し、第１スキャンパルスが供給される第１ゲートライン；前記第１及び第２データラインに交差し、第２スキャンパルスが供給される第２ゲートライン；前記第１スキャンパルスに応じて、前記第１データラインからの前記データ電圧を奇数画素列の画素電極に供給する第１スイッチ素子；前記第２スキャンパルスに応じて、前記第２データラインからの前記データ電圧を偶数画素列の画素電極に供給する第２スイッチ素子を備える。

本発明に係る液晶表示装置は、データ電圧が供給され、電気的に連結される複数の閉ループ型データライン；前記データラインと交差し、スキャンパルスが供給される複数のジグザグ状ゲートライン；前記データライン内に配置される奇数画素列；前記データラインの間に配置される偶数画素列；前記データラインとゲートラインとの交差部に配置され、前記スキャン信号に応じて、前記データラインからのデータ電圧を前記画素列の画素に供給する複数のスイッチ素子；及び前記画素列の画素それぞれの電圧を維持するための複数のストレージキャパシタを備え；前記奇数画素列に含まれたストレージキャパシタは、誘電層を介して重畳される偶数ゲートラインと奇数画素列の画素電極により形成され、前記偶数画素列に含まれたストレージキャパシタは、前記誘電層を介して重畳される奇数ゲートラインと偶数画素列の画素電極により形成される。

本発明に係る液晶表示装置の駆動方法は、上段と下段で互いに連結された第１及び第２データラインにデータ電圧を供給する段階；前記第１及び第２データラインに交差される第１及び第２ゲートラインにスキャンパルスを順次供給する段階；前記スキャンパルスそれぞれに応じて、前記第１データラインからの前記データ電圧を奇数画素列の画素電極に供給し、前記第２データラインからの前記データ電圧を偶数画素列の画素電極に供給する段階を含む。

本発明は、複数のデータラインを上段と下段で段落して閉ループを形成することにより、データラインの電気的抵抗を減らして負荷を低減することができる。

前記目的の外、本発明の他の目的及び特徴は、添付した図面を参照する実施の形態についての説明を通じて明らかになる。

以下、図４ないし図７を参照して、本発明の好ましい実施の形態について説明する。

図４及び図５は、本発明の実施の形態に係る液晶表示装置を示す図面である。

図４及び図５を参照すると、本発明の実施の形態に係る液晶表示装置は、ｍ×ｎ個の液晶セルＣｌｃがマトリクス状に配列される液晶表示パネル４３、ｍ/２個のデータ出力チャネルＣ１〜Ｃｍ/２を通じてデータを出力するデータ駆動回路４１、ゲートラインＧ０〜Ｇｎにスキャンパルスを供給するためのゲート駆動回路４２、データ駆動回路４１とゲート駆動回路４２を制御するためのタイミングコントローラ４４を備える。

液晶表示パネル４３は、２枚のガラス基板の間に液晶分子が注入される。この液晶表示パネル４３の下部ガラス基板上に形成されたｍ個のデータラインＳ１〜Ｓｍ/２とｎ個のゲートラインＧ０〜Ｇｎが直交する。

液晶表示パネル４３で隣接する奇数データラインＳ１、Ｓ３、．．．Ｓｎ−１と偶数データラインＳ１〜Ｓｍは、上段と下段のそれぞれで電気的に接続され、１つの画素列を取り囲む形の閉ループを形成する。

閉ループを形成する奇数データラインＳ１、Ｓ３、．．．Ｓｎ−１と偶数データラインＳ１〜Ｓｍの上段は、データ駆動回路の出力チャネルＣ１〜Ｃｍ/２に電気的に接続される。ここで、１つのデータライン閉ループは１つのデータ出力チャネルに接続される。

ゲートラインＧ０〜Ｇｎはジグザグ状にパターニングされる。このようなジグザグパターン構造により、奇数ゲートラインＧ１、Ｇ３、．．．Ｇｎ−１は偶数画素列に配置された画素電極１Ｂ、１Ｄに重畳され、奇数画素列に配置されたＴＦＴのゲート電極に接続される。偶数ゲートラインＧ０、Ｇ２、Ｇ４、．．．Ｇｎは偶数画素列に配置されたＴＦＴのゲート電極に接続され、奇数画素列１Ａ、１Ｃに配置された画素電極に重畳される。

データラインＳ１〜ＳｍとゲートラインＧ０〜Ｇｎの交差部にはＴＦＴが接続される。ＴＦＴはデータラインＳ１〜Ｓｍの左側に配置される。このようなＴＦＴは、ゲート駆動回路４２からのスキャン信号に応じて、データラインＳ１〜Ｓｍからのデータ電圧を画素電極１に供給する。このために、ＴＦＴのゲート電極はゲートラインＧ０〜Ｇｎに接続され、ドレイン電極はデータラインＳ１〜Ｓｍに接続される。そして、ＴＦＴのソース電極は液晶セルＣｌｃの画素電極１に接続される。画素電極１と対向する共通電極２には共通電圧Ｖｃｏｍが供給される。

液晶表示パネル４３の液晶セルのそれぞれにはストレージキャパシタＣｓｔが形成される。ストレージキャパシタＣｓｔは、誘電体を介して重畳されるゲートラインＧ０〜Ｇｎと画素電極により形成される。このようなストレージキャパシタＣｓｔは、液晶セルＣｌｃの電圧を一定に維持させる。最上側の第１ラインに配置される画素において、ストレージキャパシタＣｓｔは、スキャンパルスが供給されずに共通電圧Ｖｃｏｍが供給される最上段のゲートラインＧ０と第１ラインの画素電極との間に形成される。同一な行に配列される画素のうち、奇数画素のストレージキャパシタＣｓｔは、誘電層を介してｎ−１（ｎは、０以上の陽の整数）番目のゲートラインと奇数画素の画素電極の重畳により形成される反面、偶数画素のストレージキャパシタＣｓｔは、誘電層を介してｎ番目のゲートラインと偶数画素の画素電極の重畳により形成される。即ち、同一な行に配列される奇数画素と偶数画素が、互いに異なるゲートラインと重畳される。

液晶表示パネル４３の上部ガラス基板上には、未図示のブラックマトリクス、カラーフィルタ及び共通電極が形成される。一方、共通電極は、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モードと、ＶＡ（ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モードのような垂直電界駆動方式で上部ガラス基板上に形成され、ＩＰＳ（ＩｎＰｌａｎｅＳｗｉｔｃｈｉｎｇ）モードとＦＦＳ（ＦｒｉｎｇｅＦｉｅｌｄＳｗｉｔｃｈｉｎｇ）モードのような水平電界駆動方式で、画素電極１と共に下部ガラス基板上に形成される。

液晶表示パネル４３の上部ガラス基板と下部ガラス基板上には光軸が直交する偏光板が付けられ、液晶と接する内側面上に液晶のプレチルト角を設定するための配向膜が形成される。

データ駆動回路４１は、シフトレジスト、ラッチ、デジタル・アナログ変換器及び出力バッファをそれぞれ含む複数のデータドライブ集積回路から成る。このデータ駆動回路４１は、タイミングコントローラ４４の制御下でデジタルビデオデータをラッチし、そのデジタルビデオデータを正極性/負極性アナログガンマ補償電圧に変換して、正極性/負極性データ電圧としてデータ出力チャネルＣ１〜Ｃｍ/２を通じて出力される。データ出力チャネルＣ１〜Ｃｍ/２はデータラインＳ１〜Ｓｍと１：２に接続される。即ち、１つのデータ出力チャネルは閉ループに接続された２つのデータラインに接続される。データ電圧はスキャン信号に同期され、略１/２水平期間を周期に出力され、閉ループに接続された２つのデータラインに供給される。

ゲート駆動回路４２は、シフトレジスタ、シフトレジスタの出力信号を液晶セルの駆動に適合なスイング幅に変換するためのレベルシフタ及びレベルシフタとゲートラインＧ０〜Ｇｎの間に接続される出力バッファをそれぞれ含む複数のゲートドライブ集積回路から成り、略１/２水平期間の単位でスキャンパルスを順次出力する。

タイミングコントローラ４４は、垂直/水平同期信号とクロック信号の入力を受け、ゲート駆動回路４２を制御するためのゲート制御信号ＧＤＣと、データ駆動信号４１を制御するためのデータ制御信号ＤＤＣとを発生する。ゲート制御信号ＧＤＣは、ゲートスタートパルス（ＧａｔｅＳｔａｒｔＰｕｌｓｅ：ＧＳＰ）、シフトレジスタを駆動するためのゲートシフトクロック信号（ＧａｔｅＳｈｉｆｔＣｌｏｃｋ：ＧＳＣ）、ゲート出力信号（ＧａｔｅＯｕｔｐｕｔＥｎａｂｌｅ：ＧＯＥ）等を含む。ここで、スキャンパルスのパルス幅が略１/２水平期間となるように、ゲートスタートパルスＧＳＰ、ゲートシフトクロック信号ＧＳＣ等は略１/２水平期間のパルス幅に発生される。データ制御信号ＤＤＣは、ソーススタートパルス（ＳｏｕｒｃｅＳｔａｒｔＰｕｌｓｅ：ＳＳＰ）、ソースシフトクロック（ＳｏｕｒｃｅＳｈｉｆｔＣｌｏｃｋ：ＳＳＣ）、ソース出力信号（ＳｏｕｒｃｅＯｕｔｐｕｔＥｎａｂｌｅ：ＳＯＥ）、極性信号（Ｐｏｌａｒｉｔｙ：ＰＯＬ）等を含む。ここで、ソース出力信号ＳＯＥと極性信号ＰＯＬ等は、正極性/負極性データ電圧が略１/２水平期間の間に出力されるように、略１/２水平周期に発生される。

駆動回路４１、４２のタイミング制御と共に、タイミングコントローラ４４は、デジタルビデオデータＲＧＢをサンプリングした後に再整列して、データ駆動回路４１に供給する役割を兼ねる。

このような本発明の液晶表示装置は、データラインＳ１〜Ｓｎに接続されるＴＦＴの個数が少なくて、閉ループ構造によりデータラインの幅が広くなるため、負荷、特に、電気的抵抗が小さくなる。従って、本発明の液晶表示装置は、データラインの負荷、即ち、ＲＣ負荷を減らすことによりデータ電圧の電圧降下と遅延を減少させることができる。

図６は、本発明の実施の形態に係る液晶表示装置の駆動波形を示す図面である。

図６を参照すると、データ駆動回路４１は、出力チャネルＣ１〜Ｃｍ/２を通じてデータ電圧を略１/２水平期間の周期に発生し、ゲート駆動回路４２は、データ電圧に同期されるスキャンパルスを略１/２水平期間の間に発生する。

第１ゲートラインＧ１に第１スキャンパルスが供給される略１/２水平期間の第１スキャン期間の間、第１ラインのデータ電圧がデータラインＳ１〜Ｓｎに供給される。この際、第１スキャンパルスにより第１ラインの奇数画素列に配置されたＴＦＴだけがターンオンされるため、その奇数画素列の画素電極１Ａ、１Ｃにデータ電圧が充電される。

続いて、第２ゲートラインＧ１に第２スキャンパルスが供給される略１/２水平期間の第２スキャン期間の間、第２ラインのデータ電圧がデータラインＳ１〜Ｓｎに供給される。この際、第２スキャンパルスにより第１ラインの偶数画素列に配置されたＴＦＴだけがターンオンされるため、その偶数画素列の画素電極１Ｂ、１Ｄにデータ電圧が充電される。このように、第１ラインの偶数画素列が選択される間、第１ラインの奇数画素列に配置されたＴＦＴは、ゲートロー電圧、即ち、共通電圧Ｖｃｏｍによりターンオフされる。従って、第１ラインの偶数画素列が選択される間、奇数画素列に配置された液晶セルＣｌｃは、第０ゲートラインＧ０と画素電極１Ａの間に形成されたストレージキャパシタＣｓｔにより第１スキャン期間の間に供給されたデータ電圧を維持する。第０ゲートラインＧ０は、最上層行で奇数画素の画素電極１Ａのみに重畳され、ＴＦＴに接続されない。この第０ゲートラインＧ０により、最上層行の偶数画素にもストレージキャパシタＣｓｔが形成されることができる。一方、最上層行で偶数画素には第１ゲートラインＧ１と画素電極１Ｂとの重畳により、画素電極が形成される。

スキャンパルスは、ＴＦＴの臨界電圧以上のゲートハイ電圧ＶＧＨと、ＴＦＴの臨界電圧未満のゲートロー電圧ＶＧＬとの間でスイングする。ここで、ゲートロー電圧ＶＧＬは、液晶セルＣｌｃでデータ電圧が一定に維持されるように、共通電極２に供給される共通電圧Ｖｃｏｍと同一な電圧で発生されるべきである。

本発明の液晶表示パネルは、製造工程から発生されるパターンの不良により、図７に示すように、データラインＳ１〜Ｓｍの一部が開放される場合にデータラインＳ１〜Ｓｍが閉ループ回路を形成するため、正常的にデータ電圧が伝達されることができる。従って、本発明に係る液晶表示パネルは、データラインが点線円部分から開放されて断線されたとしても、リペア工程なしに正常的に駆動されることができる。

前述の実施の形態は、データ駆動回路４１の一つの出力チャネルが二つのデータラインに接続されることを中心として説明したが、データ駆動回路４１の一つの出力チャネルは二つ以上のデータラインに接続されることができる。例えば、本発明において、データ電圧を１/３水平期間の周期に時分割して、データ駆動回路４１の一つの出力チャネルから順次発生される三つのデータ電圧を三つのデータラインで時分割供給することができる。この場合、データ駆動回路４１のチャネル数は、従来対比１/３に減少する。

前述のように、本発明の実施の形態に係る液晶表示装置とその駆動方法は、データドライブ集積回路の出力チャネルに、その出力チャネル数より整数倍以上に多いデータラインを接続させ、複数のデータラインを上段と下段で段落させて閉ループを形成することにより、データラインの電気的抵抗を減らして、負荷を減らすことができる。更に、本発明は、前記閉ループに接続されたデータラインの一部が断線されたとしても、データ電圧を全ての画素アレイに正常的に供給することができる。

以上説明した内容を通じて、当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であるということが分かる。したがって、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲により決まらねばならない。

液晶表示装置を示す図面である。図１に示す液晶表示パネルの液晶セルに供給される駆動信号と、その液晶セルに供給されるデータ電圧を示す波形図である。データライン数を減らすための従来の信号配線を示す図面である。本発明の実施の形態に係る液晶表示装置を示す図面である。図４に示す液晶表示パネルの信号配線を詳細に示す図面である。図４に示す液晶表示パネルの駆動信号を示す波形図である。図５に示す信号配線のうち、一部が断線された状態を示す図面である。

符号の説明

４１：データ駆動回路
４２：ゲート駆動信号
４３：液晶表示パネル
４４：タイミングコントローラ

Claims

データ電圧が供給される第１データライン；
画素列を介して前記第１データラインから離隔され、上段と下段で前記第１データラインと接続され、前記データ電圧が供給される第２データライン；
前記第１及び第２データラインに交差し、第１スキャンパルスが供給される第１ゲートライン；
前記第１及び第２データラインに交差し、第２スキャンパルスが供給される第２ゲートライン；
前記第１スキャンパルスに応じて、前記第１データラインからの前記データ電圧を奇数画素列の画素電極に供給する第１スイッチ素子；
前記第２スキャンパルスに応じて、前記第２データラインからの前記データ電圧を偶数画素列の画素電極に供給する第２スイッチ素子を備えることからなり、
前記第１ゲートラインＧ１、Ｇ３、．．．Ｇｎ−１は、前記偶数画素列の画素電極と重畳され、前記奇数画素列に配置された前記第１スイッチ素子の制御端子に接続され、前記第２ゲートラインは前記奇数画素列の画素電極と重畳され、前記偶数画素列に配置された前記第２スイッチ素子の制御端子に接続されるように前記第１及び第２ゲートラインは、ジグザグ状にパターニングされて、
前記第１ゲートラインと重畳される前記偶数画素列の画素電極と前記第２ゲートラインと重畳される前記奇数画素列の画素電極は同一な行に配列されて、前記奇数画素列の画素電極と接続された前記第１スイッチ素子と前記偶数画素列の画素電極と接続された前記第２スイッチ素子は同一な行に配列されることを特徴とする液晶表示装置。
前記データ電圧を出力チャネルを通じて発生するデータ駆動回路；前記スキャンパルスを順次発生するゲート駆動回路を更に備えることを特徴とする請求項１に記載の液晶表示装置。
前記データ電圧は、略１／２水平期間の間に前記データラインに供給され；前記スキャンパルスは、前記データ電圧と同期して、前記略１／２水平期間の間に高電位電圧を維持することを特徴とする請求項２に記載の液晶表示装置。
前記スキャンパルスの低電位電圧は、液晶層を介して前記画素電極と対向する共通電極に印加される共通電圧の電圧と同一であることを特徴とする請求項３に記載の液晶表示装置。
データ電圧が供給され、電気的に連結される複数の閉ループ型データライン；
前記データラインと交差し、スキャンパルスが供給される複数のジグザグ状ゲートライン；
前記データライン内に配置される奇数画素列；
前記データラインの間に配置される偶数画素列；
前記データラインとゲートラインとの交差部に配置され、前記スキャン信号に応じて、前記データラインからのデータ電圧を前記画素列の画素に供給する複数のスイッチ素子；及び
前記画素列の画素それぞれの電圧を維持するための複数のストレージキャパシタを備え；
前記奇数画素列に含まれたストレージキャパシタは、誘電層を介して重畳される偶数ゲートラインと奇数画素列の画素電極により形成され、前記偶数画素列に含まれたストレージキャパシタは、前記誘電層を介して重畳される奇数ゲートラインと偶数画素列の画素電極により形成され、
前記奇数ゲートラインＧ１、Ｇ３、．．．Ｇｎ−１は、前記偶数画素列の画素電極と重畳され、前記奇数画素列に配置された前記スイッチ素子の制御端子に接続され、前記偶数ゲートラインは前記奇数画素列の画素電極と重畳され、前記偶数画素列に配置された前記スイッチ素子の制御端子に接続されるように前記奇数及び偶数ゲートラインは、ジグザグ状にパターニングされて、
前記奇数ゲートラインと重畳される前記偶数画素列の画素電極と前記偶数ゲートラインと重畳される前記奇数画素列の画素電極は同一な行に配列されて、前記奇数画素列の画素電極と接続された前記スイッチ素子と前記偶数画素列の画素電極と接続された前記スイッチ素子は同一な行に配列されることを特徴とする液晶表示装置。
データ電圧は、略１／２水平期間の間に前記データラインに供給され；前記スキャンパルスは、前記データ電圧と同期して、前記略１／２水平期間の間に高電位電圧を維持することを特徴とする請求項５に記載の液晶表示装置。
前記スキャンパルスの低電位電圧は、液晶層を介して前記画素電極と対向する共通電極に印加される共通電圧の電圧と同一であることを特徴とする請求項６に記載の液晶表示装置。
上段と下段で互いに連結された第１及び第２データラインにデータ電圧を供給する段階；
前記第１及び第２データラインに交差される第１及び第２ゲートラインにスキャンパルスを順次供給する段階；
前記スキャンパルスそれぞれに応じて、前記第１データラインからの前記データ電圧を奇数画素列の画素電極に供給し、前記第２データラインからの前記データ電圧を偶数画素列の画素電極に供給する段階を含んで、
前記第１ゲートラインＧ１、Ｇ３、．．．Ｇｎ−１は、前記偶数画素列の画素電極と重畳され、前記奇数画素列に配置された前記第１スイッチ素子の制御端子に接続され、前記第２ゲートラインは前記奇数画素列の画素電極と重畳され、前記偶数画素列に配置された前記第２スイッチ素子の制御端子に接続されるように前記第１及び第２ゲートラインは、ジグザグ状にパターニングされて、
前記第１ゲートラインと重畳される前記偶数画素列の画素電極と前記第２ゲートラインと重畳される前記奇数画素列の画素電極は同一な行に配列されて、前記奇数画素列の画素電極と接続された前記第１スイッチ素子と前記偶数画素列の画素電極と接続された前記第２スイッチ素子は同一な行に配列されることを特徴とする液晶表示装置の駆動方法。
前記奇数画素列に含まれたストレージキャパシタは、誘電層を介して重畳される偶数ゲートラインと奇数画素列の画素電極により形成され、前記偶数画素列に含まれたストレージキャパシタは、前記誘電層を介して重畳される奇数ゲートラインと偶数画素列の画素電極により形成されることを特徴とする請求項８に記載の液晶表示装置の駆動方法。
前記データ電圧は、略１／２水平期間の間に前記データラインに供給され；前記スキャンパルスは、前記データ電圧と同期して、前記略１／２水平期間の間に高電位電圧を維持することを特徴とする請求項８に記載の液晶表示装置の駆動方法。
前記スキャンパルスの低電位電圧は、液晶層を介して前記画素電極と対向する共通電極に印加される共通電圧の電圧と同一であることを特徴とする請求項１０に記載の液晶表示装置の駆動方法。