KR100269643B1

KR100269643B1 - 전력소비 억제회로

Info

Publication number: KR100269643B1
Application number: KR1019970063285A
Authority: KR
Inventors: 손주혁; 나해영
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1997-11-27
Filing date: 1997-11-27
Publication date: 2000-10-16
Anticipated expiration: 2017-11-27
Also published as: JPH11261400A; KR19990042470A; US6049245A

Abstract

본 발명은 전력소비 억제회로에 관한 것으로, 활성화 신호에 의해 온·오프 제어되는 제 1 스위칭 소자가 제 1 동작전압 단자와 제 2 동작전압 단자 사이에 연결되어 전류 경로를 형성하고, 또한 상기 제 1 활성화 신호의 반전된 논리값을 갖는 제 2 활성화 신호에 의해 온·오프 제어되는 제 2 스위칭 소자는 제 3 동작전압 단자와 제 4 동작전압 단자 사이에 연결되어 전류 경로를 형성하며, 상기 제 2 동작전압과 상기 제 4 동작전압 가운데 하나를 선택적으로 출력하는 신호전달 게이트 로직이 상기 제 2 동작전압 단자와 상기 제 4 동작전압 단자 사이에 연결되고, 소정의 턴 온 저항값을 가지며, 스탠바이 모드와 슬립 모드에 따라 제 1 제어수단에 의해 선택적으로 활성화되는 제 1 전압강하 수단이 상기 제 1 동작전압 단자와 상기 제 2 동작전압 단자 사이에 연결되며, 소정의 턴 온 저항값을 가지며, 스탠바이 모드와 슬립 모드에 따라 제 2 제어수단에 의해 선택적으로 활성화되는 제 2 전압강하 수단이 상기 제 3 동작전압 단자와 상기 제 4 동작전압 단자에 연결되어 전류 경로를 형성하도록 이루어져서, 회로의 동작모드를 활성화 모드와 스탠바이 모드, 슬립 모드로 구분하고 각 모드에 따라 공급전압의 크기를 차별화할 수 있는 제어수단을 구비하여, 각 모드에 따른 양호한 전력소비 억제력과 스탠바이 모드에서 활성화 모드로 복귀할 때의 빠른 동작속도를 모두 만족하는 전력소비 억제회로에 관한 것이다.

Description

전력소비 억제회로{Power Reduction Circuit}

본 발명은 전력소비 억제회로에 관한 것으로, 동작모드에 따라 공급전압의 크기를 변화시켜서 불필요한 전력소비를 억제하도록 하는 전력소비 억제회로에 관한 것이다. 특히 동작모드를 활성화 모드와 스탠바이 모드, 슬립 모드로 구분하고 각 모드에 따라 공급전압의 크기를 차별화 함으로써, 각 모드에 따른 양호한 전력소비 억제력과 스탠바이 모드에서 활성화 모드로 전환할 때의 빠른 동작속도를 모두 만족시킬 수 있도록 한 전력소비 억제회로에 관한 것이다.

일반적으로 반도체 집적회로 등에서는 외부로부터의 조작 또는 조작에 따른 제어신호가 발생하는지를 판단하여 그 상태에 따라 공급전압의 크기를 제어함으로써 불필요한 전력소비를 억제한다. 즉, 외부로부터 일정시간 동안 제어신호가 입력되지 않게되면 이를 검출하여 회로를 스탠바이 모드(standby mode)로 전환하고, 공급전압을 다소 낮추어 공급한다. 이와 같은 스탠바이 모드의 상태에서 외부로부터 제어신호의 발생이 검출되면 정상적인 레벨의 전압을 공급함으로써 회로를 정상적으로 동작시키는 것이다.

이와 같이 일반적인 활성화 모드와 스탠바이 모드에 따라 공급 전압의 크기를 적절하게 제어하는 종래의 전력소비 억제회로를 도 1에 나타내었다.

도 1에 나타낸 바와 같이, 전원전압(V_DD) 단자와 접지전압(V_SS) 단자에 저항(R1)(R2)이 각각 연결되는데, 이 저항(R1)(R2)을 통하여 국부전원전압(V_{DD_L})과 국부접지전압(V_{SS_L})을 각각 발생시킨다. 스위칭 소자인 피모스 트랜지스터(Q1)와 엔모스 트랜지스터(Q4)가 각각 저항(R1)(R2)과 병렬로 연결된다. 피모스 트랜지스터(Q1)는 반전된 활성화신호(/ACT)에 의해 제어되는데, 반전된 활성화신호(/ACT)가 로우 레벨일 때 턴 온되어 전원전압(V_DD) 단자와 국부전원전압(V_{DD_L}) 단자를 단락시킨다. 엔모스 트랜지스터(Q4)는 활성화신호(ACT)에 의해 제어되는데, 활성화신호(ACT)가 하이 레벨일 때 턴 온되어 접지전압(V_SS) 단자와 국부접지전압(V_{SS_L}) 단자를 단락시킨다.

국부전원전압(V_{DD_L}) 단자와 국부접지전압(V_{SS_L}) 단자 사이에는 피모스 트랜지스터(Q2)와 엔모스 트랜지스터(Q3)로 구성된 시모스 인버터가 연결되어 있다. 이 시모스 인버터를 구성하는 피모스 트랜지스터(Q2)와 엔모스 트랜지스터(Q3)는 고속동작을 구현하기 위하여 다른 모스 트랜지스터보다 상대적으로 낮은 임계전압(threshold voltage, V_t)을 갖도록 설계된다.

도 1에 나타낸 것과 같은 종래의 전력소비 억제회로는 실제로 도 2의 회로도와 같이 구현되는 것이 일반적이다. 도 2는 도 1에 나타낸 종래의 전력소비 억제회로에서 전압강하 수단을 모스 트랜지스터로 구현한 전력소비 억제회로이다.

도 2에 나타낸 전력소비 억제회로가 도 1과 다른 점은 전압강하 수단을 모스 트랜지스터로 구현한 것이다. 즉, 전원전압(V_DD) 단자와 접지전압(V_SS) 단자에 엔모스 트랜지스터(Q5)와 피모스 트랜지스터(Q6)를 연결하고, 게이트와 소스를 단락시켜서 각각 소정의 저항값을 갖는 저항소자로서 동작하도록 한 것이다.

전원전압(V_DD)과 국부전원전압(V_{DD_L})은 저항소자인 엔모스 트랜지스터(Q5)의 임계전압(V_tn) 만큼의 전압차를 갖는다. 즉 V_{DD_L}=V_DD-V_tn이 되는 것이다. 접지전압(V_SS)과 국부접지전압(V_{SS_L}) 역시 저항소자인 피모스 트랜지스터(Q6)의 임계전압(V_tp) 만큼의 전압차를 갖는다. 즉 V_{SS_L}=V_SS+V_tp가 된다.

활성화 모드에서는 활성화신호(ACT)가 하이 레벨로 되고 반전된 활성화신호(/ACT)는 로우 레벨로 되어 스위칭 소자인 피모스 트랜지스터(Q1)를 턴 온시킨다. 따라서 이때의 국부접지전압(V_{SS_L})은 전원전압(V_DD)과 같아진다(단, 피모스 트랜지스터 Q1의 임계전압 V_tp에 따른 전압강하를 고려하지 않을 때). 또한 하이 레벨의 활성화신호(ACT)에 의해 엔모스 트랜지스터(Q4) 역시 턴 온되어 국부접지전압(V_{SS_L})은 접지전압(V_SS)과 같아진다(엔모스 트랜지스터 Q4의 임계전압 V_tn에 따른 전압강하를 고려하지 않을 때). 따라서 활성화신호(ACT)가 하이 레벨로 되면 저항소자인 엔모스 트랜지스터(Q5)와 피모스 트랜지스터(Q6)는 국부전원전압(VDD_L)과 국부접지전압(VSS_L)의 변화에 아무런 영향도 미치지 못한다. 이 상태에서 시모스 인버터는 입력신호(IN)의 논리값에 따라 전원전압(V_DD) 또는 접지전압(V_SS) 레벨의 출력신호(OUT)를 발생시키는 것이다.

스탠바이 모드에서는 활성화신호(ACT)가 로우 레벨로 되고 반전된 활성화신호(/ACT)는 하이 레벨이 된다. 이 두 신호는 스위칭 소자인 피모스 트랜지스터(Q1)와 엔모스 트랜지스터(Q4)를 각각 턴 오프시킨다. 따라서 전원전압(V_DD) 단자와 국부전원전압(V_{DD_L}) 단자 사이에는 단지 저항소자인 엔모스 트랜지스터(Q5)에 의해 전류 경로가 형성되고, 접지전압(V_SS) 단자와 국부접지전압(V_{SS_L}) 단자 사이에도 단지 저항소자인 피모스 트랜지스터(Q6)에 의한 전류 경로가 형성된다. 이와같은 스탠바이 모드에서 시모스 인버터는 입력신호(IN)의 논리값에 따라 국부전원전압(V_{DD_L}) 또는 국부접지전압(V_{SS_L}) 레벨의 출력신호(OUT)를 발생시킨 것이다.

이와 같은 종래의 전력소비 억제회로에서, 저항소자인 엔모스 트랜지스터(Q5)와 피모스 트랜지스터(Q6)의 임계전압(V_tn)(V_tp)은 목적하는 전력소비 억제력을 고려하여 결정된다. 만약 전력소비 억제력을 높이기 위해서는 임계전압(V_tn)(V_tp)을 크게 형성하여 국부전원전압(V_{DD_L})을 크게 낮추면 된다. 그러나 임계전압(V_tn)(V_tp)의 크기를 너무 크게 형성하면 스탠바이 모드에서 활성화모드로 전환하는데 소요되는 시간이 매우 길어진다.

따라서 저항소자를 구현하기 위한 엔모스 트랜지스터(Q5)와 피모스 트랜지스터(Q6)의 임계전압(V_tn)(V_tp)을 충분히 크게 형성하지 못하게 되어 매우 양호한 전력소비 억제력은 기대할 수 없다. 만약 전력소비 억제력만을 고려하여 임계전압(V_tn)(V_tp)을 크게 형성하면 스탠바이 모드에서 활성화모드로 전환하는데 매우 오랜 시간이 소요되기 때문에 이때에는 빠른 동작속도를 기대할 수 없다. 그렇기 때문에 양호한 전력소비 억제력과 양호한 동작속도 가운데 하나를 선택하여 그에 부합하는 임계전압(Vtn)(Vtp)을 설정하는 수밖에 없다.

따라서 본 발명은 회로의 동작모드를 활성화 모드와 스탠바이 모드, 슬립 모드로 구분하고 각 모드에 따라 공급전압의 크기를 차별화할 수 있는 제어수단을 구비하여, 각 모드에 따른 양호한 전력소비 억제력과 스탠바이 모드에서 활성화 모드로 복귀할 때의 빠른 동작속도를 모두 만족하는 전력소비 억제회로를 제공하는데 목적이 있다.

도 1은 종래의 전력소비 억제회로를 나타낸 회로도.

도 2는 도 1에 나타낸 종래의 전력소비 억제회로에서 전압강하 수단을 모스 트랜지스터로 구현한 전력소비 억제회로를 나타낸 회로도.

도 3은 본 발명에 따른 전력소비 억제회로를 나타낸 회로도.

도 4는 도 3에 나타낸 본 발명에 따른 전력소비 억제회로의 제어수단의 구성예를 나타낸 회로도.

도 5는 도 3에 나타낸 본 발명에 따른 전력소비 억제회로의 전압강하 수단의 또 다른 구성예를 나타낸 회로도.

* 도면의 주요 부분에 대한 부호의 설명 *

Q1∼Q20 : 모스 트랜지스터 R1, R2 : 저항

S1, S2 : 동작모드 제어부 SB : 스탠바이 모드

SLP : 슬립모드

이와 같은 목적의 본 발명은 다음과 같이 이루어진다.

활성화 신호에 의해 온·오프 제어되는 제 1 스위칭 소자가 제 1 동작전압 단자와 제 2 동작전압 단자 사이에 연결되어 전류 경로를 형성한다. 또한 상기 제 1 활성화 신호의 반전된 논리값을 갖는 제 2 활성화 신호에 의해 온·오프 제어되는 제 2 스위칭 소자는 제 3 동작전압 단자와 제 4 동작전압 단자 사이에 연결되어 전류 경로를 형성한다. 상기 제 2 동작전압과 상기 제 4 동작전압 가운데 하나를 선택적으로 출력하는 신호전달 게이트 로직이 상기 제 2 동작전압 단자와 상기 제 4 동작전압 단자 사이에 연결된다. 소정의 턴 온 저항값을 가지며, 스탠바이 모드와 슬립 모드에 따라 제 1 제어수단에 의해 선택적으로 활성화되는 제 1 전압강하 수단이 상기 제 1 동작전압 단자와 상기 제 2 동작전압 단자 사이에 연결된다. 소정의 턴 온 저항값을 가지며, 스탠바이 모드와 슬립 모드에 따라 제 2 제어수단에 의해 선택적으로 활성화되는 제 2 전압강하 수단이 상기 제 3 동작전압 단자와 상기 제 4 동작전압 단자에 연결되어 전류 경로를 형성한다.

이와 같이 이루어진 본 발명의 바람직한 실시예를 도 3 내지 도 5를 참조하여 설명하면 다음과 같다.

도 3은 본 발명에 따른 전력소비 억제회로를 나타낸 회로도이다.

도 3에 나타낸 바와 같이, 전원전압(V_DD) 단자와 국부전원전압(V_{DD_L}) 단자는 제 1 스위칭 소자인 피모스 트랜지스터(Q11)를 통하여 상호 연결된다. 피모스 트랜지스터(Q11)의 게이트는 반전된 활성화 신호(/ACT)에 의해 제어된다.

활성화 신호(ACT)는 부하(load)가 정상적으로 동작할 때 발생하는 신호이다. 만약 활성화 신호(ACT)가 하이 레벨이면 반전된 활성화 신호(/ACT)는 로우 레벨이 되어 피모스 트랜지스터(Q11)를 턴 온시킨다. 이때 전원전압(V_DD) 단자와 국부전원전압(V_{DD_L}) 단자가 단락되어 두 지점의 전위는 같아진다. 그러나 활성화 신호(ACT)가 로우 레벨이어서 반전된 활성화 신호(/ACT)가 하이 레벨인 경우에는 피모스 트랜지스터(Q11)가 턴 오프되어 전원전압(V_DD) 단자와 국부전원전압(V_{DD_L}) 단자 사이가 개방된다.

전원전압(V_DD) 단자와 국부전원전압(V_{DD_L}) 단자 사이에는 제 1 전압강하 수단인 엔모스 트랜지스터(Q15)가 피모스 트랜지스터(Q11)와 병렬로 연결된다. 엔모스 트랜지스터(Q15)의 게이트는 제 1 제어수단인 동작모드 제어부(S1)의 출력신호에 의해 제어된다. 동작모드 제어부(S1)는, 스탠바이 모드(SB)에서는 전원전압(V_DD)에 의한 하이 레벨의 출력신호를 발생시키고, 슬립 모드(SLP)에서는 접지전압(V_SS)에 의한 로우 레벨의 출력신호를 발생시켜서 엔모스 트랜지스터(Q15)의 게이트를 제어한다. 따라서 엔모스 트랜지스터(Q15)는 스탠바이 모드(SB)일 때 턴 온되고 슬립 모드일 때 턴 오프된다.

따라서 전원전압(V_DD) 단자와 국부전원전압(V_{DD_L}) 단자 사이가 개방된 스탠바이 모드에서는 국부전원전압(V_{DD_L})이 전압강하수단인 엔모스 트랜지스터(Q15)의 온·오프 상태에 따라 결정된다. 이러한 엔모스 트랜지스터(Q15)는 스탠바이 모드(SB)와 슬립 모드(SLP)의 두 가지 제어모드를 갖는다. 스탠바이 모드(SB)에서는 엔모스 트랜지스터(Q15)가 턴 온되어 국부전원전압(V_{DD_L})은 V_DD-V_tn으로 된다. 슬립 모드(SLP)에서는 엔모스 트랜지스터(Q15)가 턴 오프되어 전원전압(V_DD) 단자와 국부전원전압(V_{DD_L}) 단자 사이가 개방된다. 그러나 엔모스 트랜지스터(Q15)는 스탠바이 모드에서 활성화 모드로 전환하는데 소요되는 시간을 짧게하기 위하여 비교적 큰 임계전압(V_tn)(V_tp)을 갖기 때문에 이에 따른 누설 전류의 영향을 배제할 수 없지만 스탠바이 모드에서 엔모스 트랜지스터(Q15)가 턴 온되었을 때 공급되는 전류와 비교하면 그 양은 극히 적은 것이다.

접지전압(V_SS) 단자와 국부접지전압(V_{SS_L}) 단자 사이에는 제 2 스위칭 소자인 엔모스 트랜지스터(Q14)와 제 2 전압강하수단인 피모스 트랜지스터(Q16)가 병렬 연결된다. 엔모스 트랜지스터(Q14)의 게이트는 활성화 신호(ACT)에 의해 제어된다.

만약 활성화 신호(ACT)가 하이 레벨이면 엔모스 트랜지스터(Q14)는 턴 온된다. 따라서 접지전압(V_SS) 단자와 국부접지전압(V_{SS_L}) 단자가 단락되어 두 지점의 전위는 같아진다. 그러나 활성화 신호(ACT)가 로우 레벨이면(즉, 스탠바이 모드이면) 엔모스 트랜지스터(Q14)는 턴 오프되어 접지전압(V_SS) 단자와 국부접지전압(V_{SS_L}) 단자 사이가 개방된다.

피모스 트랜지스터(Q16)의 게이트는 제 2 제어수단인 동작모드 제어부(S2)의 출력신호에 의해 제어된다. 동작모드 제어부(S2)는, 스탠바이 모드(SB)에서는 접지전압(V_SS)에 의한 로우 레벨의 출력신호를 발생시키고, 슬립 모드(SLP)에서는 전원전압(V_DD)에 의한 하이 레벨의 출력신호를 발생시켜서 피모스 트랜지스터(Q16)의 게이트를 제어한다. 따라서 피모스 트랜지스터(Q16)는 스탠바이 모드(SB)일 때 턴 온되고 슬립 모드일 때 턴 오프된다.

따라서 접지전압(V_SS) 단자와 국부접지전압(V_{SS_L}) 단자 사이가 개방된 스탠바이 모드에서는 국부접지전압(V_{SS_L})이 전압강하수단인 피모스 트랜지스터(Q16)의 온·오프 상태에 따라 결정된다. 이러한 피모스 트랜지스터(Q16) 역시 스탠바이 모드(SB)와 슬립 모드(SLP)의 두 가지 제어모드를 갖는다. 스탠바이 모드(SB)에서는 피모스 트랜지스터(Q16)가 턴 온되어 국부접지전압(V_{SS_L})은 V_SS+V_tp로 된다. 슬립 모드(SLP)에서는 피모스 트랜지스터(Q16)가 턴 오프되어 접지전압(V_SS) 단자와 국부접지전압(V_{SS_L}) 단자 사이가 개방된다. 따라서 엔모스 트랜지스터(Q14)와 피모스 트랜지스터(Q16)의 누설 전류를 고려하지 않는다면, 접지전압(V_SS) 단자와 국부접지전압(V_{SS_L}) 단자 사이에 전류의 흐름은 발생하지 않는다.

국부전원전압(V_{DD_L}) 단자와 국부접지전압(V_{SS_L}) 단자 사이에는 신호전달 게이트 로직인 시모스 인버터가 연결된다. 이 시모스 인버터는 피모스 트랜지스터(Q12)와 엔모스 트랜지스터(Q13)가 직렬 연결되어 이루어진다. 시모스 인버터를 구성하는 각 트랜지스터의 각각의 게이트는 입력신호(IN)에 의해 제어되어 출력신호(OUT)를 발생시킨다. 이때 발생하는 출력 신호(OUT)의 전압 레벨은 활성화 모드와 스탠바이 모드, 슬립 모드에 따라 그 크기가 달라진다.

활성화 모드에서는 정상적인 전원전압(V_DD) 또는 접지전압(V_SS)의 출력신호(OUT)가 발생한다. 그러나 스탠바이 모드에서는 전압강하수단인 엔모스 트랜지스터(Q15)와 피모스 트랜지스터(Q16)의 작용에 의해 V_DD-V_tn과 V_SS+V_tp가 각각 하이 레벨과 로우 레벨의 출력신호(OUT)가 된다. 슬립 모드에서의 국부전원전압(V_{DD_L})과 국부접지전압(V_{SS_L})은 턴 오프된 엔모스 트랜지스터(Q14)(Q15) 및 피모스 트랜지스터(Q11)(Q16)에 의해 하이 임피던스 상태로 되어 전력소비는 거의 발생하지 않는다.

도 4는 제 1 내지 제 2 제어수단인 동작모드 제어부의 구성예를 나타낸 회로도이다.

먼저 도 4(a)는 제 1 전압강하 수단인 엔모스 트랜지스터(Q15)를 스탠바이 모드와 슬립모드에 따라 온·오프 제어하기 위한 동작모드 제어부(S1)를 나타낸 회로도이다. 피모스 트랜지스터(Q17)와 엔모스 트랜지스터(Q18)의 각각의 드레인이 상호 연결되어 출력단을 형성한다. 피모스 트랜지스터(Q17)의 소스는 전원전압(V_DD) 단자에 연결되고, 엔모스 트랜지스터(Q18)의 소스는 접지전압(V_SS) 단자에 연결된다. 피모스 트랜지스터(Q17)와 엔모스 트랜지스터(Q18)의 각각의 게이트는 반전된 스탠바이 신호(/SB) 또는 슬립 신호(SLP)에 의해 제어되는데 실제로 두 신호는 같은 논리값의 신호이다.

스탠바이 모드로 전환되어 스탠바이 신호(SB)가 하이 레벨로 되면(이때 슬립 신호 SLP는 로우레벨이다) 반전된 스탠바이 신호(/SB)는 로우 레벨이 되어 엔모스 트랜지스터(Q18)는 턴 오프되고, 피모스 트랜지스터(Q17)는 턴 온된다. 따라서 전압강하 수단인 엔모스 트랜지스터(Q15)는 하이 레벨의 전원전압(V_DD)에 의해 턴 온된다. 슬립 모드로 전환된 경우에는 슬립 신호(SLP)가 하이 레벨로 되어(이때 스탠바이 신호 SB는 로우레벨이다) 피모스 트랜지스터(Q17)는 턴 오프되고, 엔모스 트랜지스터(Q18)는 턴 온되어 전압강하 수단인 엔모스 트랜지스터(Q15)는 로우 레벨의 접지전압(V_SS)에 의해 턴 오프된다.

도 4(b)는 제 2 전압강하 수단인 피모스 트랜지스터(Q16)를 스탠바이 모드와 슬립모드에 따라 온·오프 제어하기 위한 동작모드 제어부(S2)를 나타낸 회로도이다. 피모스 트랜지스터(Q19)와 엔모스 트랜지스터(Q20)의 각각의 드레인이 상호 연결되어 출력단을 형성한다. 피모스 트랜지스터(Q19)의 소스는 전원전압(V_DD) 단자에 연결되고, 엔모스 트랜지스터(Q20)의 소스는 접지전압(V_SS) 단자에 연결된다. 피모스 트랜지스터(Q19)와 엔모스 트랜지스터(Q20)의 각각의 게이트는 스탠바이 신호(SB) 또는 반전된 슬립 신호(SLP)에 의해 제어되는데 실제로 두 신호는 같은 논리값의 신호이다.

스탠바이 모드로 전환되어 스탠바이 신호(SB)가 하이 레벨로 되면(이때 슬립 신호 SLP는 로우레벨이다) 피모스 트랜지스터(Q19)는 턴 오프되고, 엔모스 트랜지스터(Q20)는 턴 온된다. 따라서 전압강하 수단인 피모스 트랜지스터(Q16)는 로우 레벨의 접지전압(V_SS)에 의해 턴 온된다. 슬립 모드로 전환된 경우에는 슬립 신호(SLP)가 하이 레벨로 되어(이때 스탠바이 신호 SB는 로우레벨이다) 반전된 슬립 신호(/SLP)는 로우 레벨이 되어 엔모스 트랜지스터(Q20)는 턴 오프되고, 피모스 트랜지스터(Q19)는 턴 온되어 전압강하 수단인 피모스 트랜지스터(Q16)는 하이 레벨의 전원전압(V_DD)에 의해 턴 오프된다.

이와 같은 동작모드 제어부(S1)(S2)에 의해 제어됨으로써 소정의 전압강하를 발생시키는 전압강하 수단(Q15)(Q16)의 구성을 달리하여 전압강하되는 크기를 제어할 수 있다. 도 5는 본 발명에 따른 전력소비 억제회로의 또 다른 전압강하 수단의 구성예를 나타낸 회로도이다.

도 5(a)는 전원전압(V_DD)을 전압강하시켜 국부전원전압(V_{DD_L})을 발생시키기 위한 전압강하 수단의 구성예를 나타낸 것이다. 전원전압(V_DD) 단자와 국부전원전압(V_{DD_L}) 단자 사이에 세 개의 엔모스 트랜지스터(Q15)(Q21)(Q22)가 직렬 연결된다. 두 개의 엔모스 트랜지스터(Q21)(Q22)는 게이트와 드레인이 상호 연결되어 있다. 또 다른 엔모스 트랜지스터(Q15)는 동작모드 제어부(S1)에 의해 온·오프 제어되며, 엔모스 트랜지스터(Q15)가 턴 온되면 국부전원전압(V_{DD_L})은 V_{DD_L}=V_DD-3V_tn이 된다. 이와 같이 직렬 연결되는 엔모스 트랜지스터의 수에 따라 국부전원전압(V_{DD_L})의 크기가 결정되는 것이다.

도 5(b)는 접지전압(V_SS)을 전압강하(실제로는 승압이 된다)시켜 국부접지전압(V_{SS_L})을 발생시키기 위한 전압강하 수단의 구성예를 나타낸 것이다. 전원전압(V_SS) 단자와 국부접지전압(V_{SS_L}) 단자 사이에 세 개의 피모스 트랜지스터(Q16)(Q23)(Q24)가 직렬 연결된다. 두 개의 엔모스 트랜지스터(Q23)(Q24)는 게이트와 드레인이 상호 연결되어 있다. 또 다른 피모스 트랜지스터(Q16)는 동작모드 제어부(S2)에 의해 온·오프 제어된다. 피모스 트랜지스터(Q16)가 턴 온되면 국부접지전압(V_{SS_L})은 V_{SS_L}=V_SS+3V_tp이 된다. 이와 같이 직렬 연결되는 피모스 트랜지스터의 수에 따라 국부접지전압(V_{SS_L})의 크기가 결정되는 것이다.

이와같은 본 발명의 작용을 설명하면 다음과 같다. 활성화 모드가 진행중인 상태(ACT가 하이레벨)에서 일정시간동안 외부 조작 또는 소정의 제어신호가 발생하지 않으면 활성화 신호(ACT)가 로우 레벨로 되어 스탠바이 모드 또는 슬립모드로 전환된다. 활성화 모드에서는 곧바로 슬립모드로 전환되지는 않고 먼저 스탠바이 모드로 전환된다. 스탠바이 모드는 외부 조작이나 제어신호가 발생하지 않는 시간이 비교적 단기간일 때 진행되는 동작모드이다. 따라서 이 모드에서는 활성화 모드로 전환될 확률이 매우 높기 때문에 전압강하수단의 임계전압을 비교적 낮게 형성하여 활성화 모드로 전환되는 속도를 빠르게 한다. 즉 전력소비 억제력이 충분하지 못한 대신 동작속도의 손실을 억제할 수 있는 것이다. 만약 이와같은 스탠바이 모드가 일정시간(비교적 장시간) 이상 지속되면 활성화 모드로 전환될 확률이 매우 낮은 것으로 판단하여 동작모드를 슬립모드로 전환한다. 슬립모드로 전환하게 되면 스위칭 소자와 전압강하수단이 모두 턴 오프된다. 따라서 차후 활성화 모드로 전환할 때 다소 긴 시간이 소요되긴 하지만 전력소비는 거의 발생하지 않기 때문에, 동작속도의 손실을 감수하는 대신 전력소비 억제력을 크게 향상시킬 수 있다.

따라서 본 발명은 회로의 동작모드를 활성화 모드와 스탠바이 모드, 슬립 모드로 구분하고 각 모드에 따라 공급전압의 크기를 차별화할 수 있는 제어수단을 구비하여, 각 동작 모드에 따른 양호한 전력소비 억제력과 스탠바이 모드에서 활성화 모드로 복귀할 때의 빠른 동작속도를 모두 만족하는 전력소비 억제회로를 청구항 1 내지 청구항 9의 발명을 통하여 구현하였다. 특히 청구항 2 내지 청구항 5의 발명을 통하여 스탠바이 모드와 슬립 모드에 따라 국부전원전압의 레벨을 제어하도록 하였으며, 청구항 6 내지 청구항 9의 발명을 통하여 스탠바이 모드와 슬립 모드에 따라 국부접지전압의 레벨을 제어하도록 함으로써, 각 동작 모드에 따른 양호한 전력소비 억제력과 스탠바이 모드에서 활성화 모드로 복귀할 때의 빠른 동작속도를 충실히 구현한 것이다.

Claims

전력소비 억제회로에 있어서,

제 1 동작전압 단자와 제 2 동작전압 단자 사이에 전류 경로를 형성하며, 활성화 신호에 의해 온·오프 제어되는 제 1 스위칭 소자와;

제 3 동작전압 단자와 제 4 동작전압 단자 사이에 전류 경로를 형성하며, 상기 제 1 활성화 신호의 반전된 논리값을 갖는 제 2 활성화 신호에 의해 온·오프 제어되는 제 2 스위칭 소자와;

상기 제 2 동작전압 단자와 상기 제 4 동작전압 단자 사이에 연결되어, 상기 제 2 동작전압과 상기 제 4 동작전압 가운데 하나를 선택적으로 출력하는 신호전달 게이트 로직과;

소정의 턴 온 저항값을 가지며, 상기 제 1 동작전압 단자와 상기 제 2 동작전압 단자 사이에 연결되어, 제 1 동작 모드와 제 2 동작 모드에 따라 제 1 제어수단에 의해 선택적으로 활성화되는 제 1 전압강하 수단과;

소정의 턴 온 저항값을 가지며, 상기 제 3 동작전압 단자와 상기 제 4 동작전압 단자에 연결되어 전류 경로를 형성하고, 제 1 동작 모드와 제 2 동작 모드에 따라 제 2 제어수단에 의해 선택적으로 활성화되는 제 2 전압강하 수단을 포함하는 전력소비 억제회로.
청구항 1에 있어서, 상기 제 1 제어수단은 상기 제 1 동작 모드일 때 상기 제 1 전압강하 수단에 상기 제 1 동작전압을 공급하여 활성화시키고, 상기 제 2 동작모드일때 상기 제 1 전압강하 수단에 상기 제 3 동작전압을 공급하여 비활성화시키는 것이 특징인 전력소비 억제회로.
청구항 1에 있어서, 상기 제 1 전압강하 수단은 상기 제 1 동작전압 단자와 상기 제 2 동작전압 단자 사이에 드레인과 소스가 연결된 제 1 엔모스 트랜지스터인 것이 특징인 전력소비 억제회로.
청구항 1에 있어서, 상기 제 1 전압강하 수단이 활성화되었을 때의 상기 제 2 동작전압은 상기 제 1 동작전압이 상기 제 1 전압강하 수단의 임계전압만큼 전압강하되는 것이 특징인 전력소비 억제회로.
청구항 1에 있어서, 상기 제 1 제어수단은,

제 1 동작모드 제어신호에 의해 온·오프 제어되며, 턴 온되었을 때 상기 제 1 동작전압을 출력하여 상기 제 1 전압강하 수단을 활성화시키는 제 1 피모스 트랜지스터와;

상기 제 1 동작모드 제어신호에 의해 온·오프 제어되며, 턴 온되면 상기 제 3 동작전압을 출력하여 상기 제 1 전압강하 수단을 비활성화시키는 제 2 엔모스 트랜지스터를 포함하여 구성되는 전력소비 억제회로.
청구항 1에 있어서, 상기 제 2 제어수단은 상기 제 1 동작 모드일 때 상기 제 2 전압강하 수단에 상기 제 3 동작전압을 공급하여 활성화시키고, 상기 제 2 동작모드일때 상기 제 2 전압강하 수단에 상기 제 1 동작전압을 공급하여 비활성화시키는 것이 특징인 전력소비 억제회로.
청구항 1에 있어서, 상기 제 2 전압강하 수단은 상기 제 3 동작전압 단자와 상기 제 4 동작전압 단자 사이에 드레인과 소스가 연결된 제 2 피모스 트랜지스터인 것이 특징인 전력소비 억제회로.
청구항 1에 있어서, 상기 제 2 전압강하 수단이 활성화되었을 때의 상기 제 4 동작전압은 상기 제 3 동작전압이 상기 제 2 전압강하 수단의 임계전압만큼 전압강하된 것이 특징인 전력소비 억제회로.
청구항 1에 있어서, 상기 제 2 제어수단은,

상기 제 1 동작모드 제어신호의 반전된 논리값을 갖는 제 2 동작모드 제어신호에 의해 온·오프 제어되며, 턴 온되었을 때 상기 제 4 동작전압을 출력하여 상기 제 2 전압강하 수단을 활성화시키는 제 3 엔모스 트랜지스터와;

상기 제 2 동작모드 제어신호에 의해 온·오프 제어되며, 턴 온되었을 때 상기 제 3 동작전압을 출력하여 상기 제 2 전압강하 수단을 비활성화시키는 제 3 피모스 트랜지스터를 포함하여 구성되는 전력소비 억제회로.