[go: up one dir, main page]

KR100231589B1 - 반도체장치 및 그 실장구조 - Google Patents

반도체장치 및 그 실장구조 Download PDF

Info

Publication number
KR100231589B1
KR100231589B1 KR1019960034225A KR19960034225A KR100231589B1 KR 100231589 B1 KR100231589 B1 KR 100231589B1 KR 1019960034225 A KR1019960034225 A KR 1019960034225A KR 19960034225 A KR19960034225 A KR 19960034225A KR 100231589 B1 KR100231589 B1 KR 100231589B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
connection terminal
substrate
semiconductor element
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960034225A
Other languages
English (en)
Other versions
KR970013239A (ko
Inventor
미쓰토시 히가시
하지메 이이즈까
께이 무라야마
Original Assignee
모기 쥰이찌
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고교 가부시키가이샤 filed Critical 모기 쥰이찌
Publication of KR970013239A publication Critical patent/KR970013239A/ko
Application granted granted Critical
Publication of KR100231589B1 publication Critical patent/KR100231589B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 탑재한 반도체소자의 양면측에서 방열할수 있는 방열성이 개선된 반도체장치를 제공하는데 있다.
기판(10)에 탑재된 반도체소자(14)의 일면측에 구비된 접속단자(16)와 반도체소자(14)의 탑재면 근방의 기판면에 배치설비된 외부접속단자가 상기 기판면에 형성된 도체패턴(12)을 거쳐서 접합되고, 또 반도체소자(14)의 접속단자(16)와 도체패턴(12)의 일단의 접속부가 봉지수지에 의해서 봉지된 반도체장치에 있어서, 반도체소자(14)의 일면측에 형성된 접속단자(16)와 상기 기판면에 형성된 도체패턴(12)의 일단이 플립칩본딩방식으로 접속되고, 또 반도체소자(14)의 다른 면측이 봉지수지에 의해서 형성된 수지봉지층(17)으로부터 노출되는 것을 특징으로 한다.

Description

반도체장치 및 그 실장구조
본 발명은 반도체장치 및 그 실장구조에 관한 것으로 더 상세하게는 기판에 탑재된 반도체소자의 일면측에 구비된 접속단자와, 상기 반도체소자의 탑재부 근방의 기판면에 배치설비된 외부접속단자를 연결하는 도체패턴이 상기 기판면에 형성되고, 또 반도체소자의 접속단자와 도체패턴의 일단의 접속부가 봉지수지에 의해서 봉지되어된 반도체장치 및 그 실장구조에 관한 것이다.
종래의 반도체장치는 제7도에 나타낸 바와 같이 BT 수지 등을 사용한 프린트회로기판을 다층으로 적층하여 얻은 패키지(100)에 구비된 캐비티내에 은페이스트나 내열성 수지 등의 접착제를 거쳐서 탑재된 반도체소자(102)의 접속단자와, 반도체소자(102)를 탑재한 다층 프린트회로기판(104)의 내부도체패턴(105)의 일단이 와이어(106)로 본딩되어 이루어진 것이다.
또, 이 내부도체패턴(105)과 패키지(100)에 구비된 캐비티의 개구부 둘레의 프린트회로기관에 형성된 도체패턴(108)은 스루홀(107,107)에 의해서 연통되어 있고, 도체패턴(108)에 형성된 외부접속단자용 접속패드에는 외부접속단자로서 납땜 볼(110)이 장착되어 있다.
이러한 반도체장치에 있어서는 반도체소자(102) 및 와이어(106)는 포팅된 봉지수지로 되는 봉지수지층(112)에 의해서 봉지되어, 외부접속단자용 접속패드를 제외하고는 캐비티의 개구부 둘레의 도체패턴(108)은 솔더레지스트(114)가 도포되어 보호되고 있다.
이 반도체장치의 납땜 볼(110)과 실장기판(116)의 회로패턴에 구비된 접속패드(120)를 맞닿게 하고, 납땜 볼을 일괄 리플로우 처리하여 반도체장치를 실장기판(116)에 실장하면, 실장기판(116)과 반도체장치 사이에 공간(118)이 형성된다.
이 때문에, 반도체소자(102)에서 발생하는 거의 모든 열은 반도체소자(102)와 직접 접촉하고 있는 패키지(100)를 거쳐서 방열된다.
그런데, 이런한 반도체장치에 있어서는 반도체소자(102)로부터 발생하는 열을 효율 좋게 패키지(100)의 외부로 방열하기 위해 반도체소자(102)의 탑재부분(패키지(100)의 캐비티 저면)을 동판 등의 금속판으로 형성하여, 반도체소자(102)와 패키지(100)의 전열(傳熱)특성을 향상시킬 수 있다.
그러나, 제7도에 나타낸 바와 같이 반도체소자(102)가 패키지(100) 및 봉지수지층(112)으로 덮여져 있기 때문에, 반도체소자(102)의 패키지(100)측중 일면만이 전열에 기여할 뿐이다.
또, 봉지수지층(112)의 표면으로부터의 방열성을 향상시키고, 반도체소자(102)의 다른 면측(와이어본딩면)으로 부터의 방열성을 향상시키기 위해 방열핀 등의 방열수단을 봉지수지층(112)의 표면에 구비하는 것은 반도체장치를 실장할 때에 형성되는 공간(118)이 매우 좁기 때문에 불가능하다.
단, 반도체장치에 있어서는 탑재한 반도체소자(102)의 양면측으로부터 방열할 수 있으면, 반도체장치의 방열성을 현저히 향상시킬 수 있다.
따라서, 본 발명의 과제는 탑재한 반도체소자의 양면측으로부터 방열할 수 있는 반도체장치 및 그 실장구조를 제안하는 것에 있다.
제1도는 본 발명에 관한 일실시태양를 설명하기 위한 종단면도.
제2도는 제1도에 나타낸 반도체장치의 납땜 볼측에서의 개략저면도.
제3도는 제1도에 나타낸 반도체장치를 실장기판에 실장한 상태를 설명하기 위한 단면도.
제4도는 본 발명에 관한 다른 실시태양를 설명하기 위한 종단면도.
제5도는 제4도에 나타낸 반도체장치를 실장기판에 실장한 상태를 설명하기 위한 단면도.
제6도는 본 발명에 관한 다른 실시태양을 설명하기 위한 종단면도.
제7도는 종래의 반도체장치를 설명하기 위한 종단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 12, 34 : 도체패턴
14, 36 : 반도체소자 17, 40 : 언더필재층(봉지수지층)
18, 32 : 납땜 볼(외부접속단자) 22 : 실장기판
24 : 금속층 25 : 열전도성 접착제층
26 : 접속패드 30 : 플렉시블 배선기판
44 : 프레임보디 45 : 프레임부분
46 : 공간부
본 발명자들은 상기 목적을 달성하기 위하여 검토를 거듭한 결과, 기판에 탑재된 반도체소자의 일면측에 형성된 접속단자와, 반도체소자의 탑재부 근방의 기판면에 형성된 도체패턴의 일단을 플립칩본딩 방식으로 접속함으로써, 탑재한 반도체소자의 다른 면측을 수지봉지층으로부터 노출시킬 수 있어, 반도체장치의 방열성을 향상시킬 수 있는 것을 발견하여 본 발명에 이르렀다.
즉, 본 발명은 기판에 탑재된 반도체소자의 일면측에 구비된 접속단자와, 상기 반도체소자의 탑재부 근방의 기판면에 배치설비된 외부접속단자가 상기 기판면에 형성된 도체패턴을 거쳐서 접속되고, 또 반도체소자의 접속단자와 도체패턴의 일단과의 접속부가 봉지수지에 의해서 봉지되어 된 반도체장치에 있어서, 반도체소자의 일면측에 구비된 접속단자와, 상기 기판면에 형성된 도체패턴의 일단이 풀립칩본딩 방식으로 접속되고, 또 반도체소자의 다른 면측이 봉지수지에 의해서 형성된 수지봉지층으로부터 노출되는 것을 특징으로 하는 반도체장치에 있다.
또, 본 발명은 기판에 탑재된 반도체소자의 일면측에 구비된 접속단자와, 상기 반도체소자의 탑재부 근방의 기판면에 배치설비된 외부접속단자가 상기 기판면에 형성된 도체패턴을 거쳐서 접속되고, 또 반도체소자의 접속단자와 도체패턴의 일단과의 접속부가 봉지수지에 의해서 봉지된 반도체장치가 실장기판에 실장된 반도체장치의 실장구조에 있어서, 실장기판에 실장된 반도체장치가 반도체소자의 일면측에 형성된 접속단자와, 상기 기판면에 형성된 도체패턴의 일단이 플립칩본딩 방식으로 접속된 반도체장치이고, 상기 반도체장치의 외부접속단자가 실장기판의 화로패턴과 접속되어 있는 동시에, 상기 봉지수지에 의해서 형성된 수지봉지층으로부터 노출되는 반도체소자의 다른 면측이 실장기판면에 실질적으로 맞닿아 있는 것을 특징으로 하는 반도체장치의 실장구조이다.
이러한 구성를 갖는 본 발명에 있어서, 외부접속단자를 납땜 볼로 함으로써, 반도체장치의 실장을 용이하게 행할 수 있다.
또, 기판으로서 가요성 필름으로 형성한 플렉시블 배선기판을 사용하여 일면측에 반도체소자의 탑재부를 형성한 플렉시블 배선기판의 다른 면측에, 상기 탑재부에 상당하는 부분에 오목부 또는 개구부 등의 공간부를 형성한 프레임보디를 방열체로서 피착함으로써, 반도체장치를 실장기판면에 실장할 때, 블렉시블 배선기판이 변형가능하기 때문에, 외부접속단자의 길이조정을 완화할 수 있다.
이 프레임보디를 금속프레임보디로 함으로써, 반도체장치의 방열성을 더 향상시킬 수 있다.
또, 반도체소자의 다른 면측과 실장기판의 기판면사이에 금속분말을 혼합한 열전도성 접착제층을 형성함으로써, 반도체장치의 열방산성을 향상하면서 반도체소자를 실장기판에 고착할 수 있다.
이러한 반도체소자의 단면이 맞닿는 실장기판의 영역에도 금속층을 구비함으로써, 반도체장치의 방열성을 한층 더 향상시킬 수 있다.
또, 본 발명에 있어서, "실질적으로 맞닿음"이란 반도체소자의 단면을 실장기판면에 고착하기 위한 반도체소자의 단면과 실장기판면 사이에 접착제층을 거쳐서 맞닿게 하더라도 좋은 것을 의미한다.
본 발명에 의하면, 반도체소자의 일면측에 형성된 접속단자와, 기판의 일면측에 형성된 도체패턴의 일단을 플립칩본딩 방식으로 접속함으로써, 반도체소자의 다른 면측을 봉지수지층으로부터 노출시킬 수 있다. 이 때문에, 반도체소자에서 발생한 열은 반도체소자의 일면측에서 기판측으로 방열할 수 있는 동시에, 봉지수지층으로부터 노출되어 있는 반도체소자의 다른 면측에서도 방열시킬 수 있는 결과, 반도체장치의 방열성을 향상시킬 수 있다.
특히, 반도체장치를 실장기판에 실장할 때, 봉지수지층으로부터 노출하는 반도체소자의 다른 면측이 실장기판면에 실질적으로 맞닿는 경우에는 반도체소자의 단면과 실장기판면 사이에 공간부가 형성되는 경우보다도, 반도체장치의 방열성을 더 향상시킬 수 있다. 즉, 이 경우에는 반도체장치의 기판과, 반도체장치의 기판 면적보다도 크고 또 열용량도 큰 실장기판을 거쳐서 방열시킬 수 있기 때문이다.
본 발명을 도면을 참조하여 더 상세히 설명한다.
제1도는 본 발명의 일실시태양를 나타내는 반도체장치의 종단면도이고, 방열성이 우수한 질화알루미늄성분을 포함하는 세라믹제 등의 기판(10)의 일면측에 형성된 도체패턴(12)의 일단과, 반도체소자(14)의 일면측에 구비된 납땜범프(16)가 플립칩본딩(flip-chip bonding) 방식으로 접속되어 있다. 납땜범프(bump)(16)는 반도체소자(14)의 접속단자이다.
또, 도체패턴(12)의 타단에 형성된 외부접속단자용 패드에는 외부접속단자로서의 납땜 볼(18,18 ...)이 배치 설비되어 있다.
또, 도체패턴(12)의 일단과 반도체소자(14)의 납땜범프(16)와의 접합부는 포팅된 언더필(under fill)재(예를 들어 에폭시수지)로 수지봉지되어 있다.
제1도의 반도체장치에서는 반도체소자(14)의 다른 면측 및 도체패턴(12)의 대부분이 봉지수지층으로서의 언더필재층(17)으로부터 노출되어 있다.
단, 도체패턴(12)의 노출부분은 외부단자용 접속패드를 제외하고 솔더레지스트(20)가 도포되어 있고, 외부단자용 접속패드와 반도체소자(14)의 다른 면측은 노출면으로 되어 있다.
이러한 반도체장치에 대해서, 납땜 볼(18)측에서 본개략 저면도를 제2도에 나타낸다. 제2도는 외부단자용 접속패드를 제외하고 도포한 솔더레지스트(20)의 일부를 절결한 것이다. 제2도에 나타낸 바와 같이, 기판(10)에 탑재된 반도체소자(14)의 납땜범프(16)와 일단이 접속된 도체패턴(12)의 타단측은 기판(10)의 둘레방향으로 뻗어 있고 도체패턴(12)의 타단에 형성된 외부접속단자용 패드에는 납땜 볼(18)이 장착된다.
제1도 및 제2도에 나타낸 반도체장치에서는 실장기판에 실장했을 때에, 납땜 볼(18,18 ...)이 실장기판의 회로패턴에 접속되고, 또 반도체소자(14)의 노출면이 실장기판면에 실질적으로 맞닿도록, 납땜 볼(18,18...)이 높이가 조정되어 있다.
이 때문에, 제3도에 나타낸 바와 같이, 납땜 볼(18,18 ...)을 실장기판(22)의 회로패턴에 구비된 접속패드(26)에 접속함으로써, 반도체장치를 실장기판(22)에 실장하면, 반도체소자(14)의 노출면은 실장기판면에 맞닿으면서 동분말 등의 금속분말이 혼합된 열전도성 접착제층(25)에 의해서 고착된다.
이 때문에, 반도체소자(14)에서 발생하는 열은 납땜범프(16)을 거쳐서 반도체장치의 기판(10)과, 열전도성 접착제층(25)을 거쳐서 실장기판(22)으로부터 방열된다. 또, 실장기판(22)은 통상, 복수의 전자부품을 탑재하기 때문에 반도체장치를 구성하는 기판(10)의 면적에 비하여 크고 또 열용량도 크기 때문에 반도체장치의 방열성을 제7도에 나타낸 종래의 반도체장치보다도 향상시킬 수 있다.
제1도 및 제2도에 나타낸 반도체장치를 실장기판(22)에 실장할 때에는 반도체장치의 납땜 볼(18,18 ...)의 각각을 실장기판(22)의 회로패턴에 형성된 소정의 접속패드(26)에 재치한 후 일괄하여 리플로우 처리한다.
이 때에, 반도체소자(14)가 지주 역할을 하기 때문에, 납땜 볼(18,18 ...)의 용융량을 일정하게 할 수 있다.
이와 같이 납땜 볼(18)을 일괄하여 리플로우할 때에, 반도체소자(14)의 일면측에 형성된 납땜범프(16)가 리플로우되지 않도록, 반도체소자(14)의 접속단자로서의 납땜범프(16)는 납땜 볼(18,18 ...)을 형성하는 납땜보다도 고융점의 납땜으로 형성한다.
또, 납땜범프(16) 대신에 금범프 등의 다른 금속제범프를 사용하고, 도전성 접착제에 의해서 도체패턴의 일단과 접합해도 좋다.
제1도∼제3도에 나타낸 반도체장치는 기판(10)으로서 방열성이 우수한 질화알루미늄성분을 포함하는 세라믹제의 기판을 사용했지만, 방열성이 우수한 기판으로서는 알루미늄판의 표면을 알마이트처리(양극산화처리)시켜 절연피막을 형성한 후, 도체패턴을 스퍼터링이나 증착에 의해서 형성한 기판, 또는 동판의 표면을 수지층으로 덮은 후 도체패턴을 형성한 소위 메탈코어 기판을 사용할 수 있다.
이들 기판(10)은 강체이고, 실질적으로 변형되지 않는 것이기 때문에, 납땜 볼(18,18 ...)의 높이조정을 엄밀히 할 필요가 있다.
이점에서, 제4도에 나타낸 바와 같이, 기판으로서 폴리이미드필름 등의 가요성 필름을 사용한 플렉시블 배선기판(30)을 사용함으로써, 외부접속단자로서의 납땜 볼(32)의 높이조정에 있어서, 그 엄밀함의 정도를 완화할 수 있다.
즉, 제4도에 나타낸 반도체장치는 플렉시블 기판(30)의 일면측에 형성된 도체패턴(34)의 일단과, 반도체소자(36)의 납땜범프(38)가 플립칩본딩 방식으로 접속되고, 또 도체패턴(34)의 일단과 반도체소자(36)의 납땜범프(38)의 접속부를 봉지하는 언더필재층(40)으로부터 반도체소자(36)의 다른 면측이 노출되어 있는 것이다.
이 반도체장치에 있어서도, 언더필재층(40)으로부터 노출되는 도체패턴(34)의 노출부에는 외부단자용 접속패드를 제외하고 솔더레지스트(42)가 도포되어 보호되고 있다.
또, 플랙시블 배선기판(30)의 다른 면측에는 금속제, 세라믹제 또는 수지제(바람직하게는 금속제)의 강체로 된 방열체로서의 프레임보디(44)가 피착되어 있다.
이 프레임보디(44)는 플랙시블 배선기판(30)의 다른 면측에서, 그 프레임부분(45)이 납땜 볼(32,32...)(외부접속단자)을 덮는 위치에 있고, 또 오목부 또는 개구부 등의 공간부(46)도 반도체소자(36)의 탑재부에 상당하는 동일선상의 위치에 있다.
이 때문에, 프레임보디(44)를 압력을 가하여 누름으로써 반도체장치의 실장기판으로의 실장을 행할 수 있다.
즉, 실장기판의 소정 위치에 재치된 반도체장치의 프레임보디(44)를 압력을 가하여 누름으로써, 납땜 볼(32,32 ...)을 실장기판의 회로패턴에 형성된 소정의 접속패드에 접합할 수 있기 때문이다.
또 이 때에, 프레임보디(44)에 가해지는 누르는 힘에 의해서 플렉시블 배선기판(30)의 일면측에 탑재된 반도체소자(36)의 노출면이 실장기판의 기판면에 맞닿아 플렉시블 배선기판(30)의 다른 면측 방향으로의 누르는 힘을 받아, 플렉시블 배선기판(30)의 탑재부가 만곡되더라도, 반도체소자(36)의 일부와 함께 프레임보디(44)의 공간부(46)내로 들어갈 수 있다.
이러한 제4도에 나타낸 반도체장치는 납땜 볼(32,32...)의 높이가 플렉시블 배선기판(30)의 일면측에 탑재된 반도체소자(36)보다도 낮더라도 반도체소자(36)의 노출면을 실장기판면에 맞닿게 할 수 있다.
즉, 제4도에 나타낸 바와 같이, 납땜 볼(32,32 ...)의 높이가 플렉시블 배선기판(30)의 일면측에 탑재된 반도체소자(36)보다도 낮은 반도체장치를 실장기판에 실징하면, 제5도에 나타낸 바와 같이, 실장기판(22)의 기판면에 노출면이 맞닿은 반도체소자(36)가 플렉시블 배선기판(30)의 다른 면측 방향으로 눌려진다. 이 누르는 힘에 의해서 플렉시블 회로기판(30)의 탑재부가 만곡되어, 반도체소자(36)의 일부와 같이 프레임보디(44)의 공간부(46)내로 들어갈 수 있다.
이와 같이 제4도의 반도체장치는 프레임보디(44)에 의해서 플렉시블 회로기판(30)을 변형가능하게 할 수 있기 때문에, 납땜 볼(32,32 ...)의 높이조정을 제1도∼제3도에 나타낸 반도체장치와 비교하여 완화할 수 있는 것이다.
또, 제4도의 반도체장치의 반도체소자(36)의 단면도, 동분말 등의 금속분말이 혼합된 열전도성 접착제층(25)을 거쳐서 실장기판면에 고착되어 있다.
제3도 및 제5도에 있어서는 반도체장치를 실장기판(22)에 실장할 때, 언더필재층(17)으로부터 노출되는 반도체소자(14)의 다른 면측이 실장기판(22)에 맞닿아 있지만, 제6도에 나타낸 바와 같이, 반도체소자(14)의 다른 면측이 실장기판(22)에 맞닿지 않더라도, 제7도에 나타낸 반도체장치의 실장구조보다도 반도체장치의 방열성을 향상시킬 수 있다.
반도체소자(14)의 다른 면측이 언더필재층(17)으로부터 노출되어 있기 때문에, 반도체소자(14)에서 발생한 열은 언더필재층(17)으로부터 노출되는 반도체소자(14)의 노출면으로부터 방열되는 동시에 납땜 범프(16)를 거쳐서 반도체장치의 기판(10)에서도 방열되기 때문이다.
또, 반도체소자(14)의 노출면에서의 방열성을 향상하기 위한 반도체소자(14)의 노출면측에 냉각바람을 불어 넣는 것도 바람직하다.
이상, 기술한 실시태양에 있어서, 실장기판(22)으로 부터의 방열성을 향상시키기 위해서는 제3도 및 제5도에 나타낸 바와 같이, 반도체소자(14) 또는 반도체소자(36)의 단면이 맞닿는 실장기판(22)의 영역에 동박이나 동판 등의 금속층(24)을 설비하는 것이 바람직하다.
또, 제3도 및 제5도에 나타낸 실시태양에 있어서는 반도체장치의 반도체소자를 실장기판면에 열전도성 접착제층(25)을 거쳐서 실장기판면에 고착하고 있지만, 열전도성 접착제층(25)을 거치지 않고 직접 접촉시키더라도 좋은 것은 물론이다.
또, 외부접속용단자로서의 납땜 볼도 중심부의 동볼 등의 도전성 강체에 납땜 등의 저융점금속 도금이 행해진 것도 좋고, 길이조정된 핀을 사용할 수 있다.
본 발명에 의하면, 반도체장치에 탑재된 반도체소자에서 발생한 열을 반도체소자의 가판측면과 실장기판측면으로부터 방열할 수 있고, 실질적으로 반도체소자의 기판측면만에서 방열하고 있는 종래의 반도체장치에 비하여 반도체장치의 방열성을 향상시킬 수 있다.

Claims (15)

  1. 제1면과 제2면을 가지며, 상기 제1면측에 접속단자를 구비한 반도체소자와; 납땜 볼로 된 외부접속단자가 배치되며 또한 도체패턴이 형성된 면을 가짐으로써, 상기 반도체소자의 접속단자가 상기 도체패턴에 의해 상기 외부접속단자에 전기적으로 접속되도록 하는 기판과; 상기 반도체소자의 제2면이 노출되도록 상기 반도체소자의 접속단자를 봉지하는 수지를 포함하며, 상기 반도체소자의 접속단자는 상기 기판면에 형성된 각 도체패턴의 일단에 플립칩본딩 방식으로 각각 접속되고, 상기 반도체소자와 상기 접속단자의 두께가 상기 납땜 볼의 직경과 거의 동일한 것을 특징으로 하는 반도체장치.
  2. 제1면과 제2면을 가지며, 상기 제1면측에 접속단자를 구비한 반도체소자와; 납땜 볼로 된 외부접속단자가 배치되며 또한 도체패턴이 형성된 제1면과, 제2면을 가짐으로써, 상기 반도체소자의 접속단자가 상기 도체패턴에 의해 상기 외부접속단자에 전기적으로 접속되도록 하는 가용성 필름으로 된 플렉시블 배선기판과; 상기 반도체소자의 제2면이 노출되도록 상기 반도체소자의 접속단자를 봉지하는 수지와; 상기 플렉시블 배선기판의 제2면에 피착된 방열용 프레임보디를 포함하며, 상기 반도체소자의 접속단자는 상기 기판면에 형성된 각 도체패턴의 일단에 플립칩본딩 방식으로 각각 접속되고, 상기 반도체소자와 상기 접속단자의 두께가 상기 납땜 볼의 직경과 거의 동일한 것을 특징으로 하는 반도체장치.
  3. 제2항에 있어서, 상기 방열용 프레임보디는 금속 프레임보디인 것을 특징으로 하는 반도체장치.
  4. 제1면과 제2면을 가지며, 상기 제1면측에 접속단자를 구비한 반도체소자와, 외부접속단자와 도체패턴이 형성된 면을 가짐으로써, 상기 반도체소자의 접속단자가 상기 도체패턴에 의해 상기 외부접속단자에 전기적으로 접속되도록 하는 기판과, 상기 반도체소자의 제2면이 노출되도록 상기 반도체소자의 접속단자를 봉지하는 수지를 구비하고, 상기 반도체소자의 접속단자가 상기 기판면에 형성된 도체패턴의 일단에 플립칩본딩 방식으로 접속된 반도체장치와; 회로패턴을 구비한 면을 가진 실장기판을 포함하며, 상기 반도체장치는, 상기 외부접속단자가 상기 실장기판의 회로패턴에 전기적으로 접속됨과 동시에 상기 반도체소자의 제2면이 상기 실장기판의 상기 면에 접촉하도록, 상기 실장기판상에 실장된 것을 특징으로 하는 반도체장치의 실장구조.
  5. 제4항에 있어서, 상기 외부접속단자는 납땜 볼로 되며, 상기 플립칩본딩의 온도가 상기 납땜 볼의 용융점보다 높은 것을 특징으로 하는 반도체장치의 실장구조.
  6. 제1면과 제2면을 가지며, 상기 제1면측에 접속단자를 구비한 반도체소자와, 외부접속단자와 도체패턴이 형성된 제1면과, 제2면을 가짐으로써, 상기 반도체소자의 접속단자가 상기 도체패턴에 의해 상기 외부접속단자에 전기적으로 접속되도록 하는 가요성 필름으로 된 플렉시블 배선기판과, 상기 반도체소자의 제2면이 노출되도록 상기 반도체소자의 접속단자를 봉지하는 수지와, 상기 플렉시블 배선기판의 제2면에 피착된 방열용 프레임보디를 구비하고, 상기 반도체소자의 접속단자가 상기 기판면에 형성된 도체패턴의 일단에 플립칩본딩 방식으로 접속된 반도체장치와; 회로패턴을 구비한 면을 가진 실장기판을 포함하며, 상기 반도체장치는, 상기 외부접속단자가 상기 실장기판의 회로패턴에 전기적으로 접속됨과 동시에 상기 반도체소자의 제2면이 상기 실장기판의 상기 면에 접촉하도록, 상기 실장기판상에 실장된 것을 특징으로 하는 반도체장치의 실장구조.
  7. 제6항에 있어서, 상기 반도체소자의 제2면은 열전도성 접착제층에 의해서 상기 실장기판의 상기 면에 접촉하는 것을 특징으로 하는 반도체장치의 실장구조.
  8. 제1항에 있어서, 상기 기판은 질화알루미늄성분을 포함하는 세라믹제로 된 것을 특징으로 하는 반도체장치.
  9. 제4항에 있어서, 상기 기판은 질화알루미늄성분을 포함하는 세라믹제로 된 것을 특징으로 하는 반도체장치의 실장구조.
  10. 제4항에 있어서, 상기 반도체소자의 제2면은 열전도성 접착제층에 의해서 상기 실장기판의 상기 면에 접촉하는 것을 특징으로 하는 반도체장치의 실장구조.
  11. 제6항에 있어서, 상기 외부접속단자는 납땜 볼로 되며, 상기 플립칩본딩의 온도가 상기 납땜 볼의 용융점보다 높은 것을 특징으로 하는 반도체장치의 실장구조.
  12. 제6항에 있어서, 상기 방열용 프레임보디는 금속 프레임보디인 것을 특징으로 하는 반도체장치의 실장구조.
  13. 제6항에 있어서, 상기 플렉시블 배선기판은 상기 반도체소자가 플립칩본딩 방식으로 탑재되는 소자 탑재부를 가지고, 상기 방열용 프레임보디는 상기 소자 탑재부에 상당하는 부분에 오목부 또는 개구부를 가지며, 상기 플렉시블 배선기판이 상기 방열용 프레임보디의 오목부 또는 개구부내로 들어가는 것을 특징으로 하는 반도체장치의 실장구조.
  14. 제1면과 제2면을 가지며, 상기 제1면측에 접속단자를 구비한 반도체소자와; 외부접속단자, 도체패턴 및 상기 반도체소자가 탑재되는 소자 탑재부가 형성된 제1면과, 제2면을 가짐으로써, 상기 반도체소자의 접속단자가 상기 도체패턴에 의해 상기 외부접속단자에 전기적으로 접속되도록 하는 가요성 필름으로 된 플렉시블 배선기판과; 상기 반도체소자의 제2면이 노출되도록 상기 반도체소자의 접속단자를 봉지하는 수지와; 상기 플렉시블 배선기판의 제2면에 피착되며, 상기 플렉시블 배선기판의 소자 탑재부에 상당하는 부분에 오목부 또는 개구부를 가진 방열용 프레임보디를 포함하며, 상기 반도체소자의 접속단자는 상기 기판면에 형성된 각 도체패턴의 일단에 플립칩본딩 방식으로 각각 접속된 것을 특징으로 하는 반도체장치.
  15. 제14항에 있어서, 상기 반도체장치가 실장기판에 실장될 때, 상기 반도체소자의 제2면이 납땜 볼로 된 외부접속단자의 상부와 동일한 높이에 있는 것을 특징으로 하는 반도체장치.
KR1019960034225A 1995-08-23 1996-08-19 반도체장치 및 그 실장구조 Expired - Fee Related KR100231589B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP95-214466 1995-08-23
JP21446695A JP3549294B2 (ja) 1995-08-23 1995-08-23 半導体装置及びその実装構造
JP95214466 1995-08-23

Publications (2)

Publication Number Publication Date
KR970013239A KR970013239A (ko) 1997-03-29
KR100231589B1 true KR100231589B1 (ko) 1999-11-15

Family

ID=16656195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960034225A Expired - Fee Related KR100231589B1 (ko) 1995-08-23 1996-08-19 반도체장치 및 그 실장구조

Country Status (3)

Country Link
US (1) US5777386A (ko)
JP (1) JP3549294B2 (ko)
KR (1) KR100231589B1 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486003B1 (en) * 1996-12-13 2002-11-26 Tessera, Inc. Expandable interposer for a microelectronic package and method therefor
US6848173B2 (en) 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
US5900675A (en) * 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
US6118351A (en) * 1997-06-10 2000-09-12 Lucent Technologies Inc. Micromagnetic device for power processing applications and method of manufacture therefor
US6440750B1 (en) 1997-06-10 2002-08-27 Agere Systems Guardian Corporation Method of making integrated circuit having a micromagnetic device
US6180261B1 (en) * 1997-10-21 2001-01-30 Nitto Denko Corporation Low thermal expansion circuit board and multilayer wiring circuit board
JP3460559B2 (ja) * 1997-12-12 2003-10-27 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11204699A (ja) * 1998-01-09 1999-07-30 Sony Corp 半導体装置とその製造方法と電子装置
US6362530B1 (en) * 1998-04-06 2002-03-26 National Semiconductor Corporation Manufacturing methods and construction for integrated circuit packages
US6156980A (en) * 1998-06-04 2000-12-05 Delco Electronics Corp. Flip chip on circuit board with enhanced heat dissipation and method therefor
US6224711B1 (en) * 1998-08-25 2001-05-01 International Business Machines Corporation Assembly process for flip chip package having a low stress chip and resulting structure
US6130477A (en) * 1999-03-17 2000-10-10 Chen; Tsung-Chieh Thin enhanced TAB BGA package having improved heat dissipation
US6137174A (en) * 1999-05-26 2000-10-24 Chipmos Technologies Inc. Hybrid ASIC/memory module package
US6255714B1 (en) 1999-06-22 2001-07-03 Agere Systems Guardian Corporation Integrated circuit having a micromagnetic device including a ferromagnetic core and method of manufacture therefor
US6255143B1 (en) * 1999-08-04 2001-07-03 St. Assembly Test Services Pte Ltd. Flip chip thermally enhanced ball grid array
US8344360B2 (en) * 1999-12-17 2013-01-01 Osram Opto Semiconductor Gmbh Organic electronic devices with an encapsulation
AU1904200A (en) 1999-12-17 2001-06-25 Osram Opto Semiconductors Gmbh And Co. Ohg Improved encapsulation for organic led device
US7394153B2 (en) * 1999-12-17 2008-07-01 Osram Opto Semiconductors Gmbh Encapsulation of electronic devices
US6507118B1 (en) 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
JP4544724B2 (ja) * 2000-10-30 2010-09-15 京セラ株式会社 半導体装置
US6469384B2 (en) * 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
JP2002250826A (ja) * 2001-02-22 2002-09-06 Nec Corp チップ、チップの製造方法およびチップ収容モジュール
US6472743B2 (en) * 2001-02-22 2002-10-29 Siliconware Precision Industries, Co., Ltd. Semiconductor package with heat dissipating structure
US6562656B1 (en) 2001-06-25 2003-05-13 Thin Film Module, Inc. Cavity down flip chip BGA
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US7053477B2 (en) * 2002-10-08 2006-05-30 Chippac, Inc. Semiconductor multi-package module having inverted bump chip carrier second package
US7781873B2 (en) * 2003-04-28 2010-08-24 Kingston Technology Corporation Encapsulated leadframe semiconductor package for random access memory integrated circuits
JP2004327920A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置の製造方法、フレキシブル基板及び半導体装置
US6864116B1 (en) * 2003-10-01 2005-03-08 Optopac, Inc. Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US7196313B2 (en) * 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler
JP4613536B2 (ja) * 2004-07-12 2011-01-19 セイコーエプソン株式会社 半導体素子実装基板、電気光学装置、電子機器
US7405474B1 (en) * 2004-10-12 2008-07-29 Cypress Semiconductor Corporation Low cost thermally enhanced semiconductor package
CN101807533B (zh) * 2005-06-30 2016-03-09 费查尔德半导体有限公司 半导体管芯封装及其制作方法
JP5183949B2 (ja) * 2007-03-30 2013-04-17 日本電気株式会社 半導体装置の製造方法
WO2009045371A2 (en) 2007-09-28 2009-04-09 Tessera, Inc. Flip chip interconnection with double post
US20090184416A1 (en) * 2008-01-22 2009-07-23 Yinon Degani MCM packages
JP5238274B2 (ja) * 2008-01-31 2013-07-17 日東電工株式会社 配線回路基板およびその製造方法
DE102009006757B3 (de) * 2009-01-30 2010-08-19 Continental Automotive Gmbh Lötstopplack-Beschichtung für starrbiegsame Leiterplatten
US7973393B2 (en) * 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
JP2010010693A (ja) * 2009-07-31 2010-01-14 Seiko Epson Corp 実装装置、及び半導体素子実装基板の製造方法
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
JP5951967B2 (ja) * 2011-11-22 2016-07-13 日本碍子株式会社 大容量モジュールの周辺回路用の回路基板および当該回路基板を用いる周辺回路を含む大容量モジュール
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US11542152B2 (en) * 2019-07-29 2023-01-03 Stmicroelectronics, Inc. Semiconductor package with flexible interconnect
KR20230126736A (ko) 2020-12-30 2023-08-30 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 전도성 특징부를 갖는 구조 및 그 형성방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940012550A (ko) * 1992-11-03 1994-06-23 빈센트 비. 인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155661A (en) * 1991-05-15 1992-10-13 Hewlett-Packard Company Aluminum nitride multi-chip module
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940012550A (ko) * 1992-11-03 1994-06-23 빈센트 비. 인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR970013239A (ko) 1997-03-29
JPH0964099A (ja) 1997-03-07
JP3549294B2 (ja) 2004-08-04
US5777386A (en) 1998-07-07

Similar Documents

Publication Publication Date Title
KR100231589B1 (ko) 반도체장치 및 그 실장구조
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US6528876B2 (en) Semiconductor package having heat sink attached to substrate
US5578525A (en) Semiconductor device and a fabrication process thereof
US5468994A (en) High pin count package for semiconductor device
US6282094B1 (en) Ball-grid array integrated circuit package with an embedded type of heat-dissipation structure and method of manufacturing the same
US6756684B2 (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
US5608262A (en) Packaging multi-chip modules without wire-bond interconnection
US5583377A (en) Pad array semiconductor device having a heat sink with die receiving cavity
US20020163075A1 (en) Semiconductor package with embedded heat-dissipating device
EP0729183A2 (en) Thin packaging of multi-chip modules with enhanced thermal/power management
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US6756668B2 (en) Semiconductor package having thermal interface material (TIM)
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JPH09326450A (ja) 半導体装置およびその製造方法
JP3660817B2 (ja) 電子回路モジュール
JPH09330994A (ja) 半導体装置
JP2907187B2 (ja) ベアチップ実装方法および半導体集積回路装置
JP7354885B2 (ja) 半導体装置及び半導体装置の製造方法
US20240079366A1 (en) Semiconductor package
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
KR19990033213A (ko) 실리콘섭스트레이트를 이용한 볼그리드어레이반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R19-X000 Request for party data change rejected

St.27 status event code: A-3-3-R10-R19-oth-X000

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 5

St.27 status event code: A-4-4-U10-U11-oth-PR1001

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

Fee payment year number: 6

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 7

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 8

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 9

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 10

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 11

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 12

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 13

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 14

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 15

PR1001 Payment of annual fee

Fee payment year number: 15

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 16

PR1001 Payment of annual fee

Fee payment year number: 16

St.27 status event code: A-4-4-U10-U11-oth-PR1001

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Not in force date: 20150901

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20150901

St.27 status event code: N-4-6-H10-H13-oth-PC1903

K11-X000 Ip right revival requested

St.27 status event code: A-6-4-K10-K11-oth-X000

K12-X000 Request for ip right revival rejected

St.27 status event code: A-6-4-K10-K12-oth-X000