[go: up one dir, main page]

KR100224965B1 - 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템 - Google Patents

다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템 Download PDF

Info

Publication number
KR100224965B1
KR100224965B1 KR1019970032148A KR19970032148A KR100224965B1 KR 100224965 B1 KR100224965 B1 KR 100224965B1 KR 1019970032148 A KR1019970032148 A KR 1019970032148A KR 19970032148 A KR19970032148 A KR 19970032148A KR 100224965 B1 KR100224965 B1 KR 100224965B1
Authority
KR
South Korea
Prior art keywords
bus
bit
expander
remote
output
Prior art date
Application number
KR1019970032148A
Other languages
English (en)
Other versions
KR19990009678A (ko
Inventor
손호규
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970032148A priority Critical patent/KR100224965B1/ko
Priority to JP19622098A priority patent/JP3320657B2/ja
Priority to US09/114,306 priority patent/US6233635B1/en
Publication of KR19990009678A publication Critical patent/KR19990009678A/ko
Application granted granted Critical
Publication of KR100224965B1 publication Critical patent/KR100224965B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 다층 구조의 I2C 버스를 이용한 진단/제어 시스템에 관한 것으로, 하나의 주 I2C 버스에 각각 연결되는 다수의 I2C 버스 마스터 디바이스, 상기 주 I2C 버스를 다수의 부 I2C 버스로 분리하고 이 부 I2C 버스상에 필요한 만큼의 I2C 버스 슬레이브 디바이스를 연결시킬 수 있게 하는 I2C 버스 멀티플렉서모듈과, 상기 다수의 I2C 버스 마스터 디바이스의 각각에 의해 어느 한 순간에 하나의 부 I2C 버스상에 있는 하나의 I2C 버스 슬레이브 디바이스가 액세스되는 I2C 버스 슬레이브 디바이스를 포함하여 이루어지며,
상기 I2C 버스 멀티플렉서 모듈은, 상기 주 I2C 버스에 연결되어 주 I2C 버스의 직렬 데이터를 병렬 데이터로 변환해 주는 원격 8비트 I/O 익스팬더(U1);와 원격 8비트 I/O 익스팬더(U1)의 I2C 버스 슬레이브 디바이스 어드레스를 결정하는 레지스터(R1)과; 상기 주 I2C 버스에 하이 전류를 전달하는 레지스터(R2,R3)와, 원격 8비트 I/O 익스팬더(U1)의 출력 중 3 비트(P2,P1,P0)를 선택 입력신호로 사용하고 원격 8비트 I/O 익스팬더(U1)의 출력 중 1 비트(P3)를 출력 인에이블로 사용하여 상기 주 I2C 버스의 신호(SCL)와 신호(SDA)를 각각 8개의 부 I2C 버스로 멀티플렉싱해 주는 8 비트 멀티플렉서 퀵 스위치(U2 내지 U5)와; 부 I2C 버스의 상위군(I2C15_XXX 내지 I2C8_XXX)과 하위군(I2C7_XXX 내지 I2C0_XXX)을 구분하기 위해 상기 원격 8비트 I/O 익스팬더(U1)의 출력 중 1 비트(P3)를 인버팅하여 하나의 8 비트 멀티플렉서 퀵 스위치(U2,U3)와 이 U2의 출력 인에이블 신호를 구동하는 인버터(U6)와; 각각 16개의 부 I2C 버스에 하이 전류를 전달하는 풀업용 저항성 네트워크(RN1 내지 RN4)로 구성되어 있다.

Description

다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
본 발명은 다층 구조의 I2C 버스를 이용한 진단/제어 시스템에 관한 것으로 특히, I2C 버스를 먹스를 사용하여 다중 I2C 버스 구조로 구현하고 이를 위한 제어회로를 추가하므로써 시스템 진단에 필요한 I2C 디바이스를 그 수에 제약을 받지 않고 I2C 버스에 연결하여 다양하고 완벽한 시스템 진단 및 제어를 이룰 수 있게 하는 다층 구조의 I2C 버스를 이용한 진단/제어 시스템에 관한 것이다.
도 1은 다수의 I2C 버스 마스터 디바이스만으로 연결된 종래의 I2C 버스 구성을 나타낸 블록도이다.
도시된 바와 같이, I2C 버스에 다수의 I2C 마스터 디바이스(MD0 내지 MDN)만이 연결된 I2C 버스 구조이다.
이러한 I2C 버스 구성은 여러 모듈을 갖는 중대형 컴퓨터에서 각 모듈안에 해당 모듈을 진단 및 제어하는 I2C 버스 마스터 디바이스가 존재하고 이들 I2C 버스 마스터 디바이스가 I2C 버스 케이블로 연결되며 하나의 에이전트가 전체 시스템을 관리하는 체계이다.
도 2는 1개의 I2C 버스 마스터 디바이스(MD0)와 다수의 I2C 버스 슬레이브 디바이스(SD0 내지 SDN)가 연결된 종래의 I2C 버스 구성 블록도이다.
이러한 I2C 버스 구성은 마더 보드를 중심으로 구성되는 서버급 이하의 시스템에서 시스템을 효율적으로 관리하기 위해 여러 개의 I2C 버스 슬레이브 디바이스로 다양한 진단 및 제어기능을 제공하고 이들 I2C 버스 슬레이브 디바이스를 하나의 I2C 버스 마스터 디바이스에 의해 제어하는 체계이다.
이 구성에서 I2C 버스 마스터 디바이스는 자체 프로그램을 운용하면서 필요시 시스템 호스트와 적절히 통신하여 필요한 명령어와 정보들을 주고 받도록 되어 있다.
도 3은 다수의 I2C 버스 마스터 디바이스(MD0 내지 MDN)와 다수의 I2C 버스 슬레이브 디바이스(SD0 내지 SDN)가 연결된 종래의 I2C 버스 구성을 나타낸 블록도이다.
이러한 I2C 버스 구성은 상기 도 1과 도 2에 도시된 I2C 버스 구성을 결합한 것으로, 상기 도 1의 구성에서 컴퓨터의 핵심 부분인 주 프로세서 모듈 부분을 도 2와 같이 구성하여 시스템을 진단 및 제어하는 관리 체계이다.
상기한 바와 같이 상기 도 3의 구성에 의한 I2C 버스에는 다수의 I2C 버스 마스터 디바이스와 I2C 버스 슬레이브 디바이스가 존재할 수 있다.
여기서 다수의 I2C 버스 마스터 디바이스는 최대 128개 까지, 그리고 I2C 버스 슬레이브 디바이스는 같은 유형의 디바이스가 최대 8개 까지 존재할 수 있다.
상기와 같은 종래의 I2C 버스 구조를 사용할 경우 I2C 버스에 연결할 수 있는 I2C 버스 디바이스의 수가 한정된다. 특히, I2C 버스 슬레이브 디바이스 수의 제한은 시스템 진단 및 제어기능의 제약을 초래하여 다양한 솔루션을 제공할 수 없게 된다.
예를 들어, 현재 생산되고 있는 SDRAM DIMM 모듈의 경우, I2C 인터페이스를 갖는 EEPROM을 채용하여 I2C 버스를 통하여 프로덕트에 대한 정보를 관리할 수 있는 방법을 제공하는 데(ID ROM) 종래의 버스 구조에서는 8 개의 DIMM밖에 관리할 수 없는 문제점이 있다.
또한, 원격 8비트 I/O 익스팬더의 경우도 이를 이용하여 시스템을 제어하거나 시스템 상태를 모니터링하기엔 시스템이 복잡한 구조를 갖고 있다.
따라서 8개 이상의 디바이스가 필요할 경우 종래의 I2C 버스 구조로는 제약이 따르게 되어 있다.
결국 I2C 버스 슬레이브 디바이스 수의 제한은 관리 기능의 제한으로 나타나므로 시스템 사용자나 관리자에게 다양한 솔루션을 제공할 수 없게 된다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 I2C 버스를 시스템 진단 및 제어의 목적으로 사용하는 시스템에서 하나의 버스에 연결될 수 있는 I2C 버스 슬레이브 디바이스 수의 제약을 극복하기 위한 회로와 이 회로를 제어하는 방법을 포함하는 다층 구조의 I2C 버스를 이용한 진단 및 제어 시스템을 제공하는 것을 목적으로 한다.
도 1은 다수의 I2C 버스 마스터 디바이스만으로 연결된 종래의 I2C 버스 구성 블록도.
도 2는 1개의 I2C 버스 마스터 디바이스와 다수의 I2C 버스 슬레이브 디바이스가 연결된 종래의 I2C 버스 구성 블록도.
도 3은 다수의 I2C 버스 마스터 디바이스와 다수의 I2C 버스 슬레이브 디바이스가 연결된 종래의 I2C 버스 구성 블록도.
도 4는 본 발명의 I2C 버스 구성 블록도.
도 5는 도 4 의 멀티플렉서의 상세 회로도.
도 6은 I2C 버스 기록 동작시 기본 프로토콜을 나타낸 파형도.
도 7은 부 I2C 버스 변경에 따른 주 I2C 버스, 부 I2C 버스 및 기타 신호들의 동작 파형도.
*도면의 주요부분에 대한 부호의 설명 *
U1 : I2C 버스용 8비트 원격 I/O 익스팬더
U2 내지 U5 : 8비트 멀티플렉서 퀵 스위치
U6 : 인버터
R1 내지 R3 : 풀업 레지스터
RN1 내지 RN4 : 풀업용 저항성 네트워크
상기와 같은 목적을 달성하기 위하여 본 발명은, 하나의 주 I2C 버스에 각각 연결되는 다수의 I2C 버스 마스터 디바이스(MD0 내지 MDn), 상기 하나의 주 I2C 버스를 다수의 부 I2C 버스로 분리하고 이 부 I2C 버스상에 필요한 만큼의 I2C 버스 슬레이브 디바이스(SD00 내지 SD0N,SD10 내지 SD1N, ... ,SDN1 내지 SDNN)를 연결시킬 수 있게 하는 I2C 버스 멀티플렉서와, 상기 슬레이브 디바이스 액세스를 담당하는 하나의 I2C 버스 마스터 디바이스에 의해 어느 한 순간에 하나의 부 I2C 버스상에 있는 하나의 I2C 버스 슬레이브 디바이스가 액세스되는 I2C 버스 슬레이브 디바이스(SD00 내지 SD0N,SD10 내지 SD1N, ... ,SDN1 내지 SDNN)를 포함하여 이루어지며,
상기 I2C 버스 멀티플렉서는, 상기 주 I2C 버스에 연결되어 주 I2C 버스의 직렬 데이터를 병렬 데이터로 변환해 주는 원격 8비트 I/O 익스팬더(U1);와 원격 8비트 I/O 익스팬더(U1)의 I2C 버스 슬레이브 디바이스 어드레스를 결정하는 레지스터(R1)과; 상기 주 I2C 버스에 하이 전류를 전달하는(sourcing) 레지스터(R2,R3)와, 원격 8비트 I/O 익스팬더(U1)의 출력 중 3 비트(P2,P1,P0)를 선택 입력신호로 사용하고 원격 8비트 I/O 익스팬더(U1)의 출력 중 1 비트(P3)를 출력 인에이블로 사용하여 상기 주 I2C 버스의 신호(SCL)와 신호(SDA)를 각각 8개의 부 I2C 버스로 멀티플렉싱해 주는 8 비트 멀티플렉서 퀵 스위치(U2 내지 U5)와; 부 I2C 버스의 상위군(I2C15_XXX 내지 I2C8_XXX)과 하위군(I2C7_XXX 내지 I2C0_XXX)을 구분하기 위해 상기 원격 8비트 I/O 익스팬더(U1)의 출력 중 1 비트(P3)를 인버팅하여 8 비트 멀티플렉서 퀵 스위치(U2,U3)의 출력 인에이블 신호를 구동하는 인버터(U6)와; 각각 16개의 부 I2C 버스에 하이 전류를 전달하는 풀업용 저항성 네트워크(RN1 내지 RN4)로 구성되어 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
먼저, 본 발명의 주요 용어를 설명하면 다음과 같다.
1)I2C 버스 마스터 디바이스
이 다바이스는 I2C 버스에 대한 사용권한을 가지며 다른 마스터 또는 슬레이브 디바이스를 액세스할 수 있고 때로는 다른 마스터 디바이스의 액세스에 대해 슬레이브 디바이스로서도 응하는 디바이스이다.
2)I2C 버스 슬레이브 디바이스
이 다바이스는 I2C 버스에 대한 사용권한이 없으며 항상 마스터 디바이스의 액세스에 응하는 수동적인 디바이스이다.
3)I2C 버스 주소
이 주소는 I2C 버스에 연결된 각 디바이스는 각자 고유의 주소를 가지고 있어 프로토콜상 이 I2C 버스 주소를 이용하여 필요한 디바이스들 사이에 통신을 하도록 되어 있다. 그리고, 이 I2C 버스 주소는 7 비트로 구성되어 한 I2C 버스상에 최대 128개 디바이스가 연결될 수 있다.
4)I2C 버스 마스터 디바이스 주소
이 주소는 디바이스 내부의 8 비트 레지스터중 7 비트를 이용하여 주소를 구분하며 레지스터를 프로그램에 의해 셋팅할 수 있다.
5)I2C 버스 슬레이브 디바이스 주소
이 주소는 7 비트 주소중 4 비트는 디바이스 유형을 구분하는 데 사용되며, 3비트는 같은 유형의 디바이스간에 구분하는 데 사용된다. 결국 한 버스상에 같은 유형의 디바이스는 8개 까지만 연결될 수 있다.
6)I2C 버스 슬레이브 디바이스 유형
이 디바이스 유형은 주소 4비트를 가지고 결정하며, 다음과 같은 디바이스들이 주로 사용된다.
0100 : 원격 8 비트 I/O 익스팬더
1001 : 온도 검출기
1010 : EEPROM(ID ROM 또는 메모리용)
0101 : H/W 모니터
도 4는 본 발명의 I2C 버스 구성을 나타낸 블록도이다.
도시된 바와 같이, 부 I2C 버스에 연결될 수 있는 I2C 버스 슬레이브 디바이스 수의 제한을 극복하기 위해 주 I2C 버스를 I2C 버스 멀티플렉서를 사용하여 다수의 부 I2C 버스로 분리하고 다수의 부 I2C 버스상에 다수의 I2C 버스 슬레이브 디바이스(SD00 SD0N, SD10 SD1N, ... ,SDN0 SDNN)를 연결하였다.
여기서, 상기 I2C 버스 멀티플렉서는 다수의 I2C 버스 슬레이브 디바이스(SD00 내지 SD0N, SD10 내지 SD1N, ... ,SDN0 내지 SDNN)중 액세스하려는 일 I2C 버스 슬레이브 디바이스의 액세스를 제어하는 마스터(I2C 버스 마스터 디바이스 0로 정의함, 이하 마스터 0로 정의함.)가 제어하며 어느 한 순간에 하나의 부 I2C 버스만이 주 I2C 버스에 연결된다.
따라서, 상기 마스터 0는 상기 하나의 부 I2C 버스상에 놓여 있는 I2C 버스 슬레이브 디바이스를 액세스하기 전에 상기 I2C 버스 멀티플렉서를 원하는 부 I2C 버스로 셋팅해 놓은 후 해당 I2C 버스 슬레이브 디바이스를 액세스하면 된다.
도 5는 본 발명의 I2C 버스 멀티플렉서에 대한 상세 회로도이다.
도시된 바와 같이, 주 I2C 버스에 연결되어 주 I2C 버스의 직렬 데이터를 병렬 데이터로 변환해 주는 원격 8비트 I/O 익스팬더(U1);와 원격 8비트 I/O 익스팬더(U1)의 I2C 버스 슬레이브 디바이스 어드레스를 결정하는 레지스터(R1)과; 상기 주 I2C 버스에 하이 전류를 전달하는(sourcing) 레지스터(R2,R3)와, 원격 8비트 I/O 익스팬더(U1)의 출력 중 3 비트(P2,P1,P0)를 선택 입력신호로 사용하고 원격 8비트 I/O 익스팬더(U1)의 출력 중 1 비트(P3)를 출력 인에이블로 사용하여 상기 주 I2C 버스의 신호(SCL)와 신호(SDA)를 각각 8개의 부 I2C 버스로 멀티플렉싱해 주는 8 비트 멀티플렉서 퀵 스위치(U2 내지 U5)와; 부 I2C 버스의 상위군(I2C15_XXX 내지 I2C8_XXX)과 하위군(I2C7_XXX 내지 I2C0_XXX)을 구분 하기 위해 상기 원격 8비트 I/O 익스팬더(U1)의 출력 중 1 비트(P3)를 인버팅하여 8 비트 멀티플렉서 퀵 스위치(U2,U3)의 출력 인에이블 신호를 구동하는 인버터(U6)와; 각각 16개의 부 I2C 버스에 하이 전류를 전달하는 풀업용 저항성 네트워크(RN1 내지 RN4)로 구성되어 있다.
이하, 첨부한 도면을 참조하여 본 발명의 동작을 설명한다.
도 4는 본 발명의 I2C 버스 구성을 나타낸 블록도이다.
도시된 바와 같이, 주 I2C 버스는 SCL 신호와 SDA 신호로 구성되어 있다.
도 5는 상기 도 4에 도시된 I2C 버스 멀티플렉서를 구체적으로 나타낸 상세 회로도이다.
상기 도 5에 도시된 I2C 버스용 원격 8비트 I/O 익스팬더(U1)은 주 I2C 버스에 연결된 I2C 버스 슬레이브 디바이스로서 마스터 0의 제어(판독/기록)를 받는다. 부 I2C 버스(I2C15_XXX 내지 I2C0_XXX)는 각각 독립적인 I2C 버스로 동작한다.
상기 마스터 0가 임의의 부 I2C 버스상의 임의의 I2C 버스 슬레이브 디바이스와 통신하기 위해서는 우선 상기 원격 8비트 I/O 익스팬더(U1)와 통신하여 U1의 출력단자(P3 내지 P0)를 원하는 부 I2C 버스의 번호에 맞는 값으로 셋팅해야 한다.
예를 들어, 상기 부 I2C 버스의 12번과 통신하기 위해서 상기 원격 8비트 I/O 익스팬더(U1)의 출력단자(P3,P2,P1,P0)를, (P3,P2,P1,P0)= (1,1,0,0)로 셋팅하면 상기 8 비트 멀티플렉서 퀵 스위치(U2,U3,U4,U5)의 선택 입력단자 (S2, S1,S0) 가 (S2, S1,S0)=(1,0,0)가 되어 각 디바이스(U2,U3,U4,U5)의 출력 단자 B4가 각각의 입력단자 A와 연결된다.
상기 8 비트 멀티플렉서 퀵 스위치(U2,U3,U4,U5)는 로우 액티브 출력 인에이블 단자를 가지므로 값 '1'을 갖는 상기 원격 8비트 I/O 익스팬더(U1)의 P3 출력이 상기 인버터(U6)를 통해 OE 입력단자가 값 '0'을 갖는 상기 8 비트 멀티플렉서 퀵 스위치(U2,U3)의 출력이 인에이블되게 되며, 상기 8 비트 멀티플렉서 퀵 스위치(U4,U5)는 OE 입력단자가 값 '1'을 가지므로 출력이 디스에이블된다.
결과적으로 상기 주 I2C 버스의 SCL은 I2C12_SCL과 연결되며 SDA는 I2C12_SDA와 연결되어 결국 주 I2C 버스와 부 I2C 버스 12번이 연결되게 된다.
이와 같이 I2C 버스의 연결이 셋팅된 후 상기 마스터 0는 부 I2C 버스 12번상의 I2C 버스 슬레이브 디바이스와 통신하면 된다.
상기 마스터 0는 부 I2C 버스의 변화가 필요할 때마다 상기 원격 8비트 I/O 익스팬더(U1)을 원하는 적절한 번호로 셋팅해야 한다.
상기 부 I2C 버스는 필요에 따라 최대 256개 까지 확장할 수 있는 데 이는 도 5에 도시된 상기 I2C 버스용 원격 8비트 I/O 익스팬더(U1)의 출력 포트 5비트(P7 내지 P3)를 이용하여 상기 I2C 멀티플렉서 스위치의 출력 인에이블 신호 32개를 생성하고 하나의 출력 인에이블 신호로 상기 SCL 신호와 SDA 신호를 먹싱해주는 두 개의 짝으로 이루어지는 상기 I2C 멀티플렉서를 각각 컨트롤해 주면 된다.
이때, 도 5에 도시된 상기 인버터(U6)는 다음과 같은 부울논리식(boolean expression)으로 표현되는 출력 인에이블 생성회로로 대체되면 된다.
!OE0 = !P7 !P6 !P5 !P4 !P3 ;
!OE1 = !P7 !P6 !P5 !P4 P3 ;
!OE2 = !P7 !P6 !P5 P4 !P3 ;
!OE3 = !P7 !P6 !P5 P4 P3 ;
!OE4 = !P7 !P6 P5 !P4 !P3 ;
!OE5 = !P7 !P6 P5 !P4 P3 ;
!OE6 = !P7 !P6 P5 P4 !P3 ;
!OE7 = !P7 !P6 P5 P4 P3 ;
!OE8 = !P7 P6 !P5 !P4 !P3 ;
!OE9 = !P7 P6 !P5 !P4 P3 ;
!OE10 = !P7 P6 !P5 P4 !P3 ;
!OE11 = !P7 P6 !P5 P4 P3 ;
!OE12 = !P7 P6 P5 !P4 !P3 ;
!OE13 = !P7 P6 P5 !P4 P3 ;
!OE14 = !P7 P6 P5 P4 !P3 ;
!OE15 = !P7 P6 P5 P4 P3 ;
!OE16 = P7 !P6 !P5 !P4 !P3 ;
!OE17 = P7 !P6 !P5 !P4 P3 ;
!OE18 = P7 !P6 !P5 P4 !P3 ;
!OE19 = P7 !P6 !P5 P4 P3 ;
!OE20 = P7 !P6 P5 !P4 !P3 ;
!OE21 = P7 !P6 P5 !P4 P3 ;
!OE22 = P7 !P6 P5 P4 !P3 ;
!OE23 = P7 !P6 P5 P4 P3 ;
!OE24 = P7 P6 !P5 !P4 !P3 ;
!OE25 = P7 P6 !P5 !P4 P3 ;
!OE26 = P7 P6 !P5 P4 !P3 ;
!OE27 = P7 P6 !P5 P4 P3 ;
!OE28 = P7 P6 P5 !P4 !P3 ;
!OE29 = P7 P6 P5 !P4 P3 ;
!OE30 = P7 P6 P5 P4 !P3 ;
!OE31 = P7 P6 P5 P4 P3 ;
예를 들면, 상기 !OE0 는 상기 원격 8비트 I/O 익스팬더(U1)의 출력 포트(P7 내지 P3)가 모두 0일 때 0이 되어 상기 도 5에 도시된 8 비트 멀티플렉서 퀵 스위치(U4,U5)의 출력을 제어하게 된다.
도 6은 I2C 버스 기록 동작에 대한 기본 프로토콜을 나타낸 파형도이다.
도 6에서 I2C 버스 마스터 디바이스는 상기 I2C 버스를 통하여 I2C 버스 슬레이브 디바이스에 기록하고자 하면 상기 SCL을 하이로 유지한 상태에서 상기 SDA 신호를 하이에서 로우로 구동하면 I2C 버스의 시작 조건(start condition)이 이루어지며, 통신하고자 하는 I2C 버스 슬레이브 디바이스의 주소 8비트를 직렬로 구동한다.
이때 상기 주소에 의해 지정된 I2C 버스 슬레이브 디바이스는 마지막 주소 비트의 다음 클록에서 상기 SDA 신호를 로우로 구동하므로써(ACK 구동) I2C 버스 마스터 디바이스에게 이상이 없다는 것을 알려주게 된다.
상기 ACK 신호를 받은 I2C 버스 마스터 디바이스는 기록하고자 하는 데이터 8비트를 상기 SCL 신호에 맞추어 직렬로 I2C 버스에 구동하며, I2C 버스 슬레이브 디바이스는 이를 받아 저장한다.
이때 I2C 버스 슬레이브 디바이스는 데이터를 이상없이 받았을 경우 상기 SDA 신호를 로우로 구동하므로써 상기 ACK 신호를 보내주게 된다.
상기 ACK 신호를 받은 I2C 버스 마스터 디바이스는 상기 SCL 신호가 하이인 동안에 상기 SDA 신호를 로우에서 하이로 변환시키므로써 버스 동작을 종료한다.
도 7은 도 5에 도시된 상기 마스터 0가 상기 부 I2C 버스 5번에서 12번으로 변경할 때의 주 I2C 버스, 부 I2C 버스 및 기타 신호들의 동작 파형도이다.
상기 도 7에서, 상기 원격 8비트 I/O 익스팬더(U1)의 출력단자(P3 내지 P0)는 기록 데이터의 마지막 비트후 ACK 구동시점에 상기 SCL 신호의 상승 에지 이후에 T1 시점에서 변하며 따라서 T1 시점에서 주 I2C 버스에 연결된 부 I2C 버스가 5번에서 12번으로 변경된다.
부 I2C 버스 12번의 파형을 보면 T1 시점에서 시작 조건이 발생하고 T2 시점에서 정지 조건이 발생하여 완전한 일 사이클의 더미 동작이 구동되게 되지만 사이클이 정상적으로 종료되므로 I2C 버스 슬레이브 디바이스 동작에는 영향을 주지 않게 된다.
상기 부 I2C 버스 12번상의 주소 '0100010X'를 갖는 I2C 버스 슬레이브 디바이스는 T3 시점의 시작 조건에 대해 응답하게 된다.
상기와 같은 본 발명의 구성에 의해 주 I2C 버스를 최대 256개의 부 I2C 버스로 분기시키고, 이를 적절히 운영하므로써 하나의 I2C 버스 마스터 디바이스에 연결될 수 있는 I2C 버스 슬레이브 디바이스 수를 필요한 만큼 연결할 수 있게 하여 결과적으로 다양하고 완벽한 기능을 갖는 진단 및 제어 시스템을 구축할 수 있는 효과가 있다.

Claims (5)

  1. 하나의 주 I2C 버스에 연결되는 다수의 I2C 버스 마스터 디바이스(MD0 내지 MDn)와;
    상기 주 I2C 버스를 다수의 부 I2C 버스로 분리하고 이 부 I2C 버스상에 필요한 만큼의 I2C 버스 슬레이브 디바이스(SD00 내지 SD0N,SD10 내지 SD1N, ... ,SDN1 내지 SDNN)를 연결시킬 수 있게 하는 I2C 버스 멀티플렉서 모듈과;
    상기 다수의 I2C 버스 마스터 디바이스(MD0 내지 MDn)의 각각에 의해 어느 한 순간에 하나의 부 I2C 버스상에 있는 일 I2C 버스 슬레이브 디바이스가 액세스되는 I2C 버스 슬레이브 디바이스(SD00 내지 SD0N,SD10 내지 SD1N, ... ,SDN1 내지 SDNN)를 포함하여 이루어지며,
    상기 I2C 버스 멀티플렉서 모듈은, 상기 주 I2C 버스에 연결되어 주 I2C 버스의 직렬 데이터를 병렬 데이터로 변환해 주는 I2C 버스용 원격 8비트 I/O 익스팬더(U1)와,
    I2C 버스용 원격 8비트 I/O 익스팬더(U1)의 I2C 버스 슬레이브 디바이스 어드레스를 결정하는 레지스터(R1)와,
    상기 주 I2C 버스에 하이 전류를 전달하는 레지스터(R2,R3)와,
    상기 I2C 버스용 원격 8비트 I/O 익스팬더(U1)의 출력 중 3 비트(P2,P1,P0)를 선택 입력신호로 사용하고 I2C 버스용 원격 8비트 I/O 익스팬더(U1)의 출력 중 1 비트(P3)를 출력 인에이블 신호로 사용하여 상기 주 I2C 버스의 신호(SCL)와 신호(SDA)를 각각 8개의 부 I2C 버스로 멀티플렉싱해 주는 8 비트 멀티플렉서 퀵 스위치(U2 내지 U5)와,
    상기 부 I2C 버스의 상위군(I2C15_XXX 내지 I2C8_XXX)과 하위군(I2C7_XXX 내지 I2C0_XXX)을 구분하기 위해 상기 I2C 버스용 원격 8비트 I/O 익스팬더(U1)의 출력 중 1 비트(P3)를 인버팅하여 8 비트 멀티플렉서 퀵 스위치(U2,U3)의 출력 인에이블 신호를 구동하는 인버터(U6)와,
    각각 16개의 부 I2C 버스에 하이 전류를 전달하는 풀업용 저항성 네트워크(RN1 내지 RN4)로 구성되는 것을 특징으로 하는,
    다층 구조의 I2C 버스를 이용한 진단/제어 시스템.
  2. 제 1 항에 있어서, 상기 다수의 I2C 버스 마스터 디바이스(MD0 내지 MDn)중 부 I2C 버스상의 상기 I2C 버스 슬레이브 디바이스 액세스를 담당하는 하나의 I2C 버스 마스터 디바이스는 상기 I2C 버스용 원격 8비트 I/O 익스팬더(U1)와 통신하여 이 I2C 버스용 원격 8비트 I/O 익스팬더(U1)의 출력단자(P3 내지 P0)를 원하는 부 I2C 버스의 번호에 맞는 값으로 셋팅하여, 상기 8 비트 멀티플렉서 퀵 스위치(U2,U3,U4,U5)의 선택 입력단자(S2, S1,S0)를 제어하고 8 비트 멀티플렉서 퀵 스위치(U2,U3,U4,U5)의 각각의 일 출력 단자가 자신의 일 입력단자와 각각 연결시키고, 상기 I2C 버스용 원격 8비트 I/O 익스팬더(U1)의 출력값에 따라 상기 인버터(U6)를 통한 OE 입력단자 값으로 상기 8 비트 멀티플렉서 퀵 스위치의 출력을 인에이블 또는 디스에이블시킴으로써 임의의 부 I2C 버스상의 임의의 I2C 버스 슬레이브 디바이스와 통신하는 것을 특징으로 하는,
    다층 구조의 I2C 버스를 이용한 진단/제어 시스템.
  3. 제 2 항에 있어서, 상기 다수의 I2C 버스 마스터 디바이스(MD0 내지 MDn)중 부 I2C 버스상의 상기 I2C 버스 슬레이브 디바이스 액세스를 담당하는 하나의 I2C 버스 마스터 디바이스는, 상기 임의의 부 I2C 버스의 변경이 필요할 때마다 상기 I2C 버스용 원격 8비트 I/O 익스팬더(U1)와 통신하여 이 I2C 버스용 원격 8비트 I/O 익스팬더(U1)의 출력단자(P3 내지 P0)를 원하는 부 I2C 버스의 번호에 맞는 값으로 셋팅하여 상기 임의의 부 I2C 버스상의 임의의 I2C 버스 슬레이브 디바이스와 통신하는 것을 특징으로 하는,
    다층 구조의 I2C 버스를 이용한 진단/제어 시스템.
  4. 제 1 항에 있어서, 상기 다수의 부 I2C 버스는, 상기 I2C 버스용 원격 8비트 I/O 익스팬더(U1)의 출력 포트의 5비트(P7 내지 P3)를 이용하여 상기 8 비트 멀티플렉서 퀵 스위치(U2 내지 U5)의 출력 인에이블 신호 32개를 생성하고, 하나의 출력 인에이블 신호로 상기 SCL 신호와 SDA 신호를 먹싱해주는 두 개의 짝으로 이루어지는 상기 8 비트 멀티플렉서 퀵 스위치(U2 내지 U5)를 각각 제어하므로써 부 I2C 버스가 최대 256개까지 확장되는 것을 특징으로 하는,
    다층 구조의 I2C 버스를 이용한 진단/제어 시스템.
  5. 제 4 항에 있어서, 생성된 상기 8 비트 멀티플렉서 퀵 스위치(U2 내지 U5)의 32개 출력 인에이블 신호는 출력 인에이블 생성회로로서,
    !OE0 = !P7 !P6 !P5 !P4 !P3 ;
    !OE1 = !P7 !P6 !P5 !P4 P3 ;
    !OE2 = !P7 !P6 !P5 P4 !P3 ;
    !OE3 = !P7 !P6 !P5 P4 P3 ;
    !OE4 = !P7 !P6 P5 !P4 !P3 ;
    !OE5 = !P7 !P6 P5 !P4 P3 ;
    !OE6 = !P7 !P6 P5 P4 !P3 ;
    !OE7 = !P7 !P6 P5 P4 P3 ;
    !OE8 = !P7 P6 !P5 !P4 !P3 ;
    !OE9 = !P7 P6 !P5 !P4 P3 ;
    !OE10 = !P7 P6 !P5 P4 !P3 ;
    !OE11 = !P7 P6 !P5 P4 P3 ;
    !OE12 = !P7 P6 P5 !P4 !P3 ;
    !OE13 = !P7 P6 P5 !P4 P3 ;
    !OE14 = !P7 P6 P5 P4 !P3 ;
    !OE15 = !P7 P6 P5 P4 P3 ;
    !OE16 = P7 !P6 !P5 !P4 !P3 ;
    !OE17 = P7 !P6 !P5 !P4 P3 ;
    !OE18 = P7 !P6 !P5 P4 !P3 ;
    !OE19 = P7 !P6 !P5 P4 P3 ;
    !OE20 = P7 !P6 P5 !P4 !P3 ;
    !OE21 = P7 !P6 P5 !P4 P3 ;
    !OE22 = P7 !P6 P5 P4 !P3 ;
    !OE23 = P7 !P6 P5 P4 P3 ;
    !OE24 = P7 P6 !P5 !P4 !P3 ;
    !OE25 = P7 P6 !P5 !P4 P3 ;
    !OE26 = P7 P6 !P5 P4 !P3 ;
    !OE27 = P7 P6 !P5 P4 P3 ;
    !OE28 = P7 P6 P5 !P4 !P3 ;
    !OE29 = P7 P6 P5 !P4 P3 ;
    !OE30 = P7 P6 P5 P4 !P3 ;
    !OE31 = P7 P6 P5 P4 P3 ;
    와 같은 부울 논리식으로 표현되는 상기 인버터(U6) 또는 이와 동일한 기능을 하는 생성회로에 의해 생성되며,
    여기서, 상기 P는 상기 I2C 버스용 원격 8비트 I/O 익스팬더(U1)의 출력 포트이고, 상기 !OE0 내지 !OE31는 생성된 출력 인에이블 신호인 것을 특징으로 하는,
    다층 구조의 I2C 버스를 이용한 진단/제어 시스템.
KR1019970032148A 1997-07-10 1997-07-10 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템 KR100224965B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970032148A KR100224965B1 (ko) 1997-07-10 1997-07-10 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
JP19622098A JP3320657B2 (ja) 1997-07-10 1998-07-10 Ｉ２ｃバス回路及びバス制御方法
US09/114,306 US6233635B1 (en) 1997-07-10 1998-07-10 Diagnostic/control system using a multi-level I2C bus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970032148A KR100224965B1 (ko) 1997-07-10 1997-07-10 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템

Publications (2)

Publication Number Publication Date
KR19990009678A KR19990009678A (ko) 1999-02-05
KR100224965B1 true KR100224965B1 (ko) 1999-10-15

Family

ID=19514120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970032148A KR100224965B1 (ko) 1997-07-10 1997-07-10 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템

Country Status (3)

Country Link
US (1) US6233635B1 (ko)
JP (1) JP3320657B2 (ko)
KR (1) KR100224965B1 (ko)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224965B1 (ko) * 1997-07-10 1999-10-15 윤종용 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
KR100285956B1 (ko) * 1998-06-30 2001-04-16 윤종용 고속직렬버스에연결된동기식및비동기식장치의제어시스템과제어방법
US6460139B1 (en) * 1998-11-20 2002-10-01 Compaq Information Technologies Group, L.P. Apparatus and method for programmably and flexibly assigning passwords to unlock devices of a computer system intended to remain secure
US6510522B1 (en) * 1998-11-20 2003-01-21 Compaq Information Technologies Group, L.P. Apparatus and method for providing access security to a device coupled upon a two-wire bidirectional bus
KR100291036B1 (ko) * 1999-03-03 2001-05-15 윤종용 마이크로 콘트롤러와 표준 아이스퀘어씨 버스 프로토콜을 이용한시스템 하드웨어 관리 장치 및 방법
US6339806B1 (en) * 1999-03-23 2002-01-15 International Business Machines Corporation Primary bus to secondary bus multiplexing for I2C and other serial buses
US6728908B1 (en) * 1999-11-18 2004-04-27 California Institute Of Technology I2C bus protocol controller with fault tolerance
JP2001175584A (ja) 1999-12-16 2001-06-29 Ricoh Co Ltd オプション機器の制御方法
US6874052B1 (en) * 2000-09-29 2005-03-29 Lucent Technologies Inc. Expansion bridge apparatus and method for an I2C bus
DE10052627A1 (de) * 2000-10-24 2002-05-08 Abb Patent Gmbh Anordnung zur Identifikation der logischen Zusammensetzung eines modular aufgebauten Systems
US6925516B2 (en) * 2001-01-19 2005-08-02 Raze Technologies, Inc. System and method for providing an improved common control bus for use in on-line insertion of line replaceable units in wireless and wireline access systems
US7036033B1 (en) * 2001-01-04 2006-04-25 3Pardata, Inc. Disk enclosure with multiplexers for connecting 12C buses in multiple power domains
US6725320B1 (en) * 2001-02-08 2004-04-20 International Business Machines Corporation I2C bus switching devices interspersed between I2C devices
US7058740B2 (en) * 2001-03-08 2006-06-06 Sony Corporation Effective bus utilization using multiple buses and multiple bus controllers
US20040225814A1 (en) * 2001-05-29 2004-11-11 Ervin Joseph J. Method and apparatus for constructing wired-AND bus systems
US7149838B2 (en) * 2001-05-29 2006-12-12 Sun Microsystems, Inc. Method and apparatus for configuring multiple segment wired-AND bus systems
KR100423998B1 (ko) * 2001-07-05 2004-03-22 주식회사 휴로펙 필드 버스 통신 시스템
KR20030005140A (ko) * 2001-07-05 2003-01-17 삼성전자 주식회사 아이스퀘어씨 통신을 이용한 자기진단 기능을 갖는전자기기 및 그 자기진단방법
DE10133500A1 (de) * 2001-07-10 2003-01-30 Siemens Ag Verfahren zur Übertragung von Daten über eine Datenübertragungseinheit und Datenverarbeitungsanlage
US20030018823A1 (en) * 2001-07-18 2003-01-23 Roberto Ponticelli Network enabled low-cost smart microdevice
KR20030056567A (ko) * 2001-12-28 2003-07-04 한국전자통신연구원 다중 프로세서와 주변 블록을 갖는 시스템 칩을 위한 버스구조
US6874050B2 (en) * 2002-01-16 2005-03-29 Hewlett-Packard Development Company, L.P. Circuit and method for expanding a serial bus
US6912607B2 (en) * 2002-02-06 2005-06-28 Hewlett-Packard Development Company, L.P. Method and apparatus for ascertaining the status of multiple devices simultaneously over a data bus
US6816939B2 (en) * 2002-05-09 2004-11-09 International Business Machines Corporation Apparatus for supporting I2C bus masters on a secondary side of an I2C multiplexor
US7100056B2 (en) * 2002-08-12 2006-08-29 Hewlett-Packard Development Company, L.P. System and method for managing processor voltage in a multi-processor computer system for optimized performance
US7058828B2 (en) * 2002-08-12 2006-06-06 Hewlett-Packard Development Company, L.P. System, method and apparatus for the frequency management of blades in a bladed architecture based on performance requirements
US7080263B2 (en) * 2002-08-12 2006-07-18 Hewlett-Packard Development Company, L.P. Voltage management of processors in a bladed system based on number of loaded processors
US7039734B2 (en) * 2002-09-24 2006-05-02 Hewlett-Packard Development Company, L.P. System and method of mastering a serial bus
US7334234B2 (en) * 2003-04-28 2008-02-19 International Business Machines Corporation Method and apparatus for transferring data to virtual devices behind a bus expander
US7334233B2 (en) * 2003-04-28 2008-02-19 International Business Machines Corporation Method and apparatus for multiple slaves to receive data from multiple masters in a data processing system
GB2422697A (en) * 2003-04-30 2006-08-02 Agilent Technologies Inc Serial communication between master and slave devices
US20040255193A1 (en) * 2003-06-12 2004-12-16 Larson Thane M. Inter integrated circuit router error management system and method
US20040255070A1 (en) * 2003-06-12 2004-12-16 Larson Thane M. Inter-integrated circuit router for supporting independent transmission rates
US20040255195A1 (en) * 2003-06-12 2004-12-16 Larson Thane M. System and method for analysis of inter-integrated circuit router
EP1494125A1 (en) * 2003-07-03 2005-01-05 Thomson Licensing S.A. Method and data structure for random access via a bus connection
US7085863B2 (en) * 2003-10-30 2006-08-01 International Business Machines Corporation I2C device including bus switches and programmable address
TWI305617B (en) * 2003-11-27 2009-01-21 Hon Hai Prec Ind Co Ltd Multi-channel inter integrated circuit and decode circuit therein
WO2005106689A1 (en) * 2004-04-29 2005-11-10 Koninklijke Philips Electronics N.V. Bus system for selectively controlling a plurality of identical slave circuits connected to the bus and method therefore
US7962721B1 (en) * 2004-05-04 2011-06-14 Oracle America, Inc. Method and apparatus for management of bus transactions relating to shared resources
KR20050122678A (ko) * 2004-06-25 2005-12-29 삼성전자주식회사 인터 인테그레이티드 회로 버스를 이용한 통신장치 및 그통신방법
KR100668605B1 (ko) * 2004-08-16 2007-01-12 에스케이 텔레콤주식회사 핸드 오버 실패로 인한 ｗｃｄｍａ 호 단절 방지 방법 및시스템
DE602004026195D1 (de) * 2004-10-21 2010-05-06 Hewlett Packard Development Co Serielles Bussystem
JP2006244416A (ja) * 2005-03-07 2006-09-14 Fujitsu Ltd マスターノード及びスレーブノードを有する電子装置システム
US9606795B1 (en) * 2005-05-05 2017-03-28 Alcatel-Lucent Usa Inc. Providing intelligent components access to an external interface
KR100696111B1 (ko) * 2005-07-15 2007-03-20 삼성전자주식회사 통신시스템
JP4640126B2 (ja) * 2005-11-14 2011-03-02 富士通株式会社 サイドバンド・バス設定回路
US7660926B2 (en) * 2005-11-16 2010-02-09 Sun Microsystems, Inc. Apparatus and method for a core for implementing a communications port
TWM289939U (en) * 2005-11-25 2006-04-21 Tatung Co Audio/video switching circuit using I2C bus control
US8032745B2 (en) * 2005-12-20 2011-10-04 International Business Machines Corporation Authentication of I2C bus transactions
US8185680B2 (en) * 2006-02-06 2012-05-22 Standard Microsystems Corporation Method for changing ownership of a bus between master/slave devices
JP5103842B2 (ja) * 2006-09-22 2012-12-19 富士ゼロックス株式会社 シリアル通信制御装置及びシリアル通信方法
KR100848545B1 (ko) * 2007-08-20 2008-07-25 주식회사 디지털존 Ｉ２ｃ 버스 프로토콜을 기반으로 마스터와 복수의슬레이브를 구비한 장치
TWI407316B (zh) * 2008-03-12 2013-09-01 Inventec Corp 解決具有相同定址位址之兩ｉ2ｃ從屬裝置間產生衝突的裝置
US7882282B2 (en) * 2008-05-21 2011-02-01 Silicon Laboratories Inc. Controlling passthrough of communications between multiple buses
US9569912B2 (en) 2008-06-26 2017-02-14 Shopatm Bv (Sarl) Article storage and retrieval apparatus and vending machine
US9122809B2 (en) 2008-07-01 2015-09-01 Hewlett-Packard Development Company, L.P. Segmenting bus topology
CN101763331B (zh) * 2010-01-18 2014-04-09 中兴通讯股份有限公司 一种实现i2c总线控制的系统及方法
TW201201023A (en) * 2010-06-30 2012-01-01 Hon Hai Prec Ind Co Ltd Inter-Integrated Circuit device communication circuit
US20120066423A1 (en) * 2010-09-13 2012-03-15 Boon Siang Choo Inter-integrated circuit bus multicasting
TWI547784B (zh) * 2011-04-22 2016-09-01 緯創資通股份有限公司 動態調整匯流排時脈的方法及其裝置
CN103123528A (zh) * 2011-11-18 2013-05-29 环旭电子股份有限公司 即插式模块、电子系统以及相应的判断方法与查询方法
US8909844B2 (en) 2012-07-04 2014-12-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Inter-integrated circuit (I2C) multiplexer switching as a function of clock frequency
US8832343B2 (en) * 2012-07-17 2014-09-09 International Business Machines Corporation Double density I2C system
US20140025965A1 (en) * 2012-07-18 2014-01-23 Yu-Yuan Chang Power data switch communication architecture
US20140120845A1 (en) * 2012-10-30 2014-05-01 Anayas360.Com, Llc Low noise and loss biasing circuit
US8943256B1 (en) * 2013-08-08 2015-01-27 Cypress Semiconductor Corporation Serial data intermediary device, and related systems and methods
KR102187781B1 (ko) * 2013-12-09 2020-12-08 삼성디스플레이 주식회사 I2c 라우터 시스템
JP6629215B2 (ja) * 2014-02-07 2020-01-15 アセンシア・ディアベティス・ケア・ホールディングス・アーゲー マルチマスターバスプロトコルのための方法および装置
US9665528B2 (en) 2014-11-20 2017-05-30 International Business Machines Corporation Bus serialization for devices without multi-device support
KR102450296B1 (ko) * 2017-12-26 2022-10-04 삼성전자주식회사 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법
US10579581B2 (en) * 2018-02-28 2020-03-03 Qualcomm Incorporated Multilane heterogeneous serial bus
US10671531B2 (en) * 2018-07-13 2020-06-02 Seagate Technology Llc Secondary memory configuration for data backup
US10579572B2 (en) * 2018-07-20 2020-03-03 Dell Products, Lp Apparatus and method to provide a multi-segment I2C bus exerciser/analyzer/fault injector and debug port system
CN111124979B (zh) * 2019-10-31 2021-07-06 苏州浪潮智能科技有限公司 一种基于堆栈结构的i2c多主访问方法和系统
JP7599313B2 (ja) * 2020-11-24 2024-12-13 エイブリック株式会社 バス調停回路及びそれを備えたデータ転送システム
CN114579491A (zh) * 2022-01-28 2022-06-03 新华三技术有限公司合肥分公司 一种集成电路总线复用装置以及网络设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4825438A (en) 1982-03-08 1989-04-25 Unisys Corporation Bus error detection employing parity verification
US4610013A (en) 1983-11-08 1986-09-02 Avco Corporation Remote multiplexer terminal with redundant central processor units
GB2268817B (en) 1992-07-17 1996-05-01 Integrated Micro Products Ltd A fault-tolerant computer system
US5376928A (en) 1992-09-18 1994-12-27 Thomson Consumer Electronics, Inc. Exchanging data and clock lines on multiple format data buses
US5522050A (en) 1993-05-28 1996-05-28 International Business Machines Corporation Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
US5448703A (en) * 1993-05-28 1995-09-05 International Business Machines Corporation Method and apparatus for providing back-to-back data transfers in an information handling system having a multiplexed bus
TW230808B (en) * 1993-06-04 1994-09-21 Philips Electronics Nv A two-line mixed analog/digital bus system and a station for use in such a system
US5598538A (en) * 1993-08-16 1997-01-28 Tektronix, Inc. SCSI multiplexer for coupling a computer local bus to a shared peripheral global bus
US5555372A (en) 1994-12-21 1996-09-10 Stratus Computer, Inc. Fault-tolerant computer system employing an improved error-broadcast mechanism
US5682484A (en) * 1995-11-20 1997-10-28 Advanced Micro Devices, Inc. System and method for transferring data streams simultaneously on multiple buses in a computer system
US5754807A (en) 1995-11-20 1998-05-19 Advanced Micro Devices, Inc. Computer system including a multimedia bus which utilizes a separate local expansion bus for addressing and control cycles
KR100224965B1 (ko) * 1997-07-10 1999-10-15 윤종용 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템

Also Published As

Publication number Publication date
JP3320657B2 (ja) 2002-09-03
KR19990009678A (ko) 1999-02-05
US6233635B1 (en) 2001-05-15
JPH1196090A (ja) 1999-04-09

Similar Documents

Publication Publication Date Title
KR100224965B1 (ko) 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
US4237534A (en) Bus arbiter
US6347367B1 (en) Data bus structure for use with multiple memory storage and driver receiver technologies and a method of operating such structures
CA1095604A (en) Computer interface
KR960704274A (ko) 데이터 스트림 모드를 스위칭할 수 있는 메모리 장치(memory device with switching of date stream modes)
SE9002703D0 (sv) Anordning vid distribuerat datorsystem
US6981087B1 (en) Multi-master and diverse serial bus in a complex electrical system
EP0224877A2 (en) Universal module interface
KR100390058B1 (ko) 주국과적어도하나의종국을갖는통신시스템
CN114564428B (zh) 机载电子设备i/o端口扩展系统
CN110597745A (zh) 一种交换机系统多主多从i2c通信实现方法和装置
US7269088B2 (en) Identical chips with different operations in a system
CN101169774B (zh) 一种多处理器系统、共享控制装置及启动从处理器的方法
WO2005106689A1 (en) Bus system for selectively controlling a plurality of identical slave circuits connected to the bus and method therefore
JP2008097523A (ja) Ｐｌｃ装置
US4075606A (en) Self-memorizing data bus system for random access data transfer
CN110781130A (zh) 一种片上系统
US10496582B1 (en) Flexible multi-domain GPIO expansion
US7308023B1 (en) Dual function clock signal suitable for host control of synchronous and asynchronous target devices
US20080091788A1 (en) Controller, address control method, and data transmission system using the same
EP1652057A2 (en) Device identification
JP2004185619A (ja) クロックソースを切り替えるシステムおよび方法
KR100224966B1 (ko) 다수의 마스터 디바이스 액세스 가능한 다층 구조의아이2씨 버스를 이용한 진단/제어 시스템
CN216719084U (zh) I2c总线系统
JP3871879B2 (ja) 階層型バスシステム

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970710

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970710

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990624

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990715

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990715

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020628

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030627

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040629

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050629

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060629

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070628

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20080604

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20080604

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee