[go: up one dir, main page]

KR960704274A - 데이터 스트림 모드를 스위칭할 수 있는 메모리 장치(memory device with switching of date stream modes) - Google Patents

데이터 스트림 모드를 스위칭할 수 있는 메모리 장치(memory device with switching of date stream modes)

Info

Publication number
KR960704274A
KR960704274A KR1019960700962A KR19960700962A KR960704274A KR 960704274 A KR960704274 A KR 960704274A KR 1019960700962 A KR1019960700962 A KR 1019960700962A KR 19960700962 A KR19960700962 A KR 19960700962A KR 960704274 A KR960704274 A KR 960704274A
Authority
KR
South Korea
Prior art keywords
eeprom
bus
modes
mode
data
Prior art date
Application number
KR1019960700962A
Other languages
English (en)
Other versions
KR0178106B1 (ko
Inventor
사무엘 이. 알렉산더
Original Assignee
씨, 필립 채프맨
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨, 필립 채프맨, 마이크로칩 테크놀로지 인코포레이티드 filed Critical 씨, 필립 채프맨
Publication of KR960704274A publication Critical patent/KR960704274A/ko
Application granted granted Critical
Publication of KR0178106B1 publication Critical patent/KR0178106B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

I2C버스 호환 직렬 EEPROM 장치는 주변장치를 제어하기 위해 사용된 호스트 장치와 버스를 통신하여 EEPROM 장치와 연관된 지능 주변장치에 대한 구성 및 제어정보를 기억 및 직렬전송하는 응용에 사용된다. EEPROM 장치는 구성 및 제어정보를 나타내는 데이터를 저장하기 위한 메모리 에러이를 가진다. 데이터 전송의 두가지 모드는 EEPROM장치에 의해 유지되며 EEPROM 어레이에 저장된 데이터가 버스상의 순차 출력에 의해 단지 판독되는지의 여부에 따라 선택적으로 설정된다. 이 구조는 호스트장치 및 주변장치사이의 상호작용을 허용한다. 개별 클럭라인은 설정된 모드에 대한 각각의 클럭라인에 의해 클럭함으로서 다른 모드를 지원하기 위해 I2C버스의 클럭라인 및 데이터 라인을 부가한다. 제어된 멀티플렉서는 두 개의 클럭라인중의 하나상의 소정 논리레벨 천이에 따라 입력클럭을 선택적으로 접속한다.

Description

데이터 스트림 모드를 스위칭할 수 있는 메모리 장치(MEMORY DEVICE WITH SWITCHING OF DATE STREAM MODES)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구현하는 단일칩 EEPROM 메모리 장치의 단순화된 블럭도,
제2도는 전송전용 모드에서 제1도의 메모리 장치의 데이터 및 클럭 핀/라인에 대한 상태를 기술한 그래프,
제3도는 장치의 초기화 과정을 도시한 그래프.

Claims (16)

  1. 버스상의 정보를 호스트 장치와 통신하여 EEPROM 장치와 연관된 지능 주변장치에 대한 구성정보를 기억 및 직렬 전송하는 I2C 버스 호환직렬 전기적 소거·프로그램 가능 판독전용 메모리(EEPROM)장치에 있어서, 구성 및 제어정보를 나타내는 데이터를 기억하기 위한 EEPROM 어레이와, 모드중 각각 다른 하나와 연관된 EEPROM 장치의 개별 클럭 입력라인과 설정된 모드에 대한 각각의 클럭 입력라인에 의해 클럭될 때 EEPROM 어레이로부터의 데이터를 버스상에 출력하는 데이터 라인을 포함하는 상기 호스트 장치 및 상기 주변장치사이에 상호작용을 허용하는 모든 다른 모드에 배타적으로 EEPROM 어레이에 기억된 데이터를 설정된 모드로 버스상에 순차적으로 전송하는 상기 EEPROM 장치에 의해 지원된 임의의 다수의 모드를 선택적으로 설정하는 수단을 포함하며, 선택적으로 설정하는 상기 수단은 설정될 모드에 따라 단일 클럭원으로 EEPROM 장치의 상기 개별 클럭입력 라인을 선택적으로 다중화는 수단을 포함하는 것을 특징으로 하는 I2C 버스 호환 직렬 전기적 소거 · 프로그램 가능 판독 전용 메모리(EEPROM)장치.
  2. 제1항에 있어서, 선택적으로 다중화하는 상기 수단은 멀티플렉서 및 모드를 스위칭하기 위해 상기 멀티플렉서를 제어하는 모드 스위칭수단을 포함하는 것을 특징으로 하는 I2C 버스 호환 직렬 전기적 소거 · 프로그램 가능 판독전용 메모리(EEPROM)장치.
  3. 제2항에 있어서, 상기 모드 스위칭수단은 멀티플렉서를 제어하기 위해 상기 호스트 장치로부터 버스통신에 의해 여기된 상기 클럭 입력라인중의 하나상의 천이신호에 응답하는 것을 특징으로 하는 I2C 버스 호환 직렬 전기적 소거 · 프로그램 가능 판독전용 메모리(EEPROM)장치.
  4. 제2항에 있어서, 상기 모드 스위칭수단은 멀티플렉서를 제어하기 위해 상기 하나의 클럭입력라인상의 논리레벨천이에 응답하는 에지 검출기인 I2C 버스 호환 직렬 전기적 소거·프로그램 가능 판독전용 메모리(EEPROM)장치.
  5. 제1항에 있어서, 임의의 다수의 모드를 선택적으로 설정하는 상기 수단은 단지 두 개의 모드중의 하나를 설정하기 위해 사용되고, 상기 두 개의 모드중의 하나는 상기 EEPROM 어레이가 상기 단일 클럭원으로부터의 클럭신호에 의해 여기된 데이터를 출력하기 위해서 단지 판독되게 하고, 상기 두 개의 모드중의 다른 하나는 상기 EEPROM 어레이가 상기 단일 클럭원으로부터의 클럭신호에 의해 여기된 데이터를 출력하기위해서 판독되거나 또는 기입되게 하며, 상기 판독전용모드는 EEPROM 장치의 디폴트 모드인 것을 특징으로 하는 I2C 버스 호환 직렬 전기적 소거 · 프로그램 가능 판독전용 메모리(EEPROM)장치.
  6. 버스로 호스트 장치와 통신하여, 주변장치와 연관된 프로그램가능 데이터 메모리 장치로부터 지능 주변장치에 대한 구성정보를 나타내는 데이터의 스트림을 전송하는 방법에 있어서, 상기 메모리 장치의 어레이에 기억하기 위해 상기 데이터를 수신하고, 각각의 다른 모드와 연관된 메모리 장치의 개별 클럭입력라인과 설정된 모드에 대한 각각의 클럭입력라인에 의해 클럭될 때 어레이로부터 데이터를 버스상에 출력하는 데이터 라인을 포함하는 상기 호스트 장치 및 상기 주변장치 사이에 상호작용을 허용하는 모든 다른 모드에 배타적으로 상기 어레이에 기억된 데이터를 상기 설정된 모드로 버스상에 순차적으로 전송하는 상기 메모리 장치에 의해 지원된 임의의 다수의 모드를 선택적으로 설정하는 메모리 장치 실행단계를 포함하는데, 상기 임의의 다수의 모드를 설정하는 상기 단계는 설정될 모드에 따라 단인 클럭원으로 메모리 장치의 상기 개별 클럭입력라인을 선택적으로 다중화하는 단계를 포함하는 것을 특징으로 하는 데이터의 스트림을 전송하는 방법.
  7. 제6항에 있어서, 상기 클럭입력라인 중의 하나의 소정 천이신호에 응답하여 상기 모드중의 하나 모드에서 다른 모드로 스위칭하는 단계를 더 포함하는 것을 특징으로 하는 데이터의 스트림을 전송하는 방법.
  8. 제7항에 있어서, 상기 호스트 장치로부터 버스로 통신된 상기 천이신호를 인식하는 단계를 더 포함하는 것을 특징으로 하는 데이터의 스트림을 전송하는 방법.
  9. 제7항에 있어서, 스위칭 모드의 명령에 따라 상기 천이 신호의 미리 정해진 에지를 검출하는 단계를 더 포함하는 것을 특징으로 하는 데이터의 스트림을 전송하는 방법.
  10. 제6항에 있어서, 메모리 장치의 디폴트 모드로서 메모리 장치의 시동후 메모리 장치의 초기모드를 세팅하는 단계를 포함하는 것을 특징으로 하는 데이터의 스트림을 전송하는 방법.
  11. 제10항에 있어서, 메모리 장치에 대한 데이터 전송의 두 개의 모드만을 선택적으로 설정하는 단계를 포함하는데, 두 개의 모드중의 하나의 모드는 메모리 장치가 어레이에 기억된 데이터를 단지 전송하게 하고, 두 개의 모드중의 다른 한 모드는 상기 메모리 장치가 데이터를 전송하게 하며 어레이에 새로운 데이터를 수신 및 기억하게 하며, 메모리 장치의 디폴트 모드로서 전송전용 모드를 세팅하는 단계를 포함하는 것을 특징으로 하는 데이터의 스트림을 전송하는 방법.
  12. 상기 메모리 장치와 통신하기 위해 접속되고 주변장치를 제어하기에 적합한 호스트 장치로 연관된 주변장치의 구성을 한정하는 장치의 메모리 어레이에 소정 데이터를 기억하기 위해 프로그램될 수 있는 메모리 장치에 있어서, 상기 데이터를 기억하기 위해 제1수단과, 상기 호스트 장치와 통신하여 기억장치에서 버스로 상기 데이터를 순차적으로 전송하기 위한 제2수단과, 다수의 클럭라인중의 각각의 하나와 연관된 임의의 다수의 선택가능한 모드에서 상기 버스로 전송되는 상기 데이터를 클럭하기 위해 임의의 상기 다수의 입력 클럭라인상에 클럭펄스를 독립적으로 공급하기 위한 제3수단과, 상기 데이터를 클럭하기 위해 사용된 클럭라인과 다른 클럭라인상의 천이논리레벨을 인식함으로서 상기 한 모드에서 상기 다른 모드로 선택적으로 스위칭하기 위한 제4수단과, 상기 버스상에 데이터를 전송하기 위해 선택된 모드에 관계없이 단일 클럭원으로 제3수단을 제한하기 위한 제5수단을 포함하는 것을 특징으로 하는 메모리 장치.
  13. 제12항에 있어서, 상기 호스트 장치는 개인용 컴퓨터를 포함하며, 상기 주변장치는 디스플레이를 가진 모니터를 포함하는 것을 특징으로 하는 메모리 장치.
  14. 제12항에 있어서, 상기 단일 클럭원은 상기 메모리 장치의 내부동기화를 위해 사용되는 것을 특징으로 하는 메모리 장치.
  15. 제12항에 있어서, 상기 제5수단은 초기 전송전용 디폴트 모드로부터 스위칭을 발생시키기 위해 상기 천이 논리레벨에 의해 적어도 부분적으로 제어되는 멀티플렉서를 포함하는 것을 특징으로 하는 메모리 장치.
  16. 제15항에 있어서, 상기 제5수단은 상기 멀티플렉서를 제어하기 위해 상기 천이논리레벨을 인식하기 위한 에지 검출기를 포함하는 것을 특징으로 하는 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960700962A 1994-06-27 1995-06-22 데이터 스트림 모드를 스위칭할 수 있는 메모리 장치 KR0178106B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US08/266,948 US5513334A (en) 1994-06-27 1994-06-27 Memory device with switching of data stream modes
US8/266,948 1994-06-27
US08/266948 1994-06-27
US08/266,948 1994-06-27
PCT/US1995/007982 WO1996000420A1 (en) 1994-06-27 1995-06-22 Memory device with switching of data stream modes

Publications (2)

Publication Number Publication Date
KR960704274A true KR960704274A (ko) 1996-08-31
KR0178106B1 KR0178106B1 (ko) 1999-05-15

Family

ID=23016641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960700962A KR0178106B1 (ko) 1994-06-27 1995-06-22 데이터 스트림 모드를 스위칭할 수 있는 메모리 장치

Country Status (8)

Country Link
US (1) US5513334A (ko)
EP (1) EP0715736B1 (ko)
JP (1) JP2834330B2 (ko)
KR (1) KR0178106B1 (ko)
DE (1) DE69518611T2 (ko)
DK (1) DK0715736T3 (ko)
TW (1) TW327212B (ko)
WO (1) WO1996000420A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121949A (en) * 1994-03-17 2000-09-19 Cirrus Logic, Inc. Method and apparatus for automatically maintaining a predetermined image quality in a display system
US5623687A (en) * 1995-06-26 1997-04-22 Motorola Reset configuration in a data processing system and method therefor
US5606715A (en) * 1995-06-26 1997-02-25 Motorola Inc. Flexible reset configuration of a data processing system and method therefor
US5841996A (en) * 1995-10-13 1998-11-24 Microchip Technology Incorporated Serial communication interface system having programmable microcontroller for use in a battery pack
DE69724325T2 (de) * 1996-05-13 2004-06-03 Sun Microsystems, Inc., Palo Alto Verfahren und Einrichtung zum Auswählen der optimalen Fähigkeit zwischen einem Computersystem und einem Peripheriegerät
US5878234A (en) * 1996-09-10 1999-03-02 Sierra Wireless, Inc. Low power serial protocol translator for use in multi-circuit board electronic systems
US6693678B1 (en) 1997-12-18 2004-02-17 Thomson Licensing S.A. Data bus driver having first and second operating modes for coupling data to the bus at first and second rates
JP4017822B2 (ja) * 1997-12-18 2007-12-05 トムソン ライセンシング データの伝送を制御する装置
US6363437B1 (en) * 1999-01-07 2002-03-26 Telefonaktiebolaget Lm Ericsson (Publ) Plug and play I2C slave
FR2799045B1 (fr) * 1999-09-29 2002-02-08 St Microelectronics Sa Memoire en circuit integre a acces serie
EP1513059A1 (en) * 2003-09-08 2005-03-09 Barco N.V. A pixel module for use in a large-area display
JP4791696B2 (ja) 2004-03-02 2011-10-12 オンセミコンダクター・トレーディング・リミテッド データ転送メモリ及びモジュール
KR100613606B1 (ko) * 2004-06-25 2006-08-21 삼성전자주식회사 전송받은 본체의 사양정보를 이용하여 자신의 구동조건을설정하는 화상형성기기의 옵션장치 및 그 제어방법
JP4593196B2 (ja) * 2004-07-29 2010-12-08 シチズンホールディングス株式会社 半導体装置
US20080036714A1 (en) * 2004-08-30 2008-02-14 Sharp Kabushiki Kaisha Display Control Device, Display Apparatus, Method of Controlling Display Device, Display Control Program, and Storage Medium Storing the Program
JPWO2006025326A1 (ja) * 2004-08-31 2008-05-08 シャープ株式会社 視野角制御デバイス、表示装置、視野角制御デバイスの制御方法、視野角制御プログラム、および該プログラムを記録した記録媒体
US7834834B2 (en) * 2004-09-07 2010-11-16 Sharp Kabushiki Kaisha Display device, viewing angle control device, and electronic apparatus
JP4704349B2 (ja) * 2004-09-15 2011-06-15 シャープ株式会社 表示装置、視野角制御装置、および電子機器
WO2006030745A1 (ja) * 2004-09-17 2006-03-23 Sharp Kabushiki Kaisha 表示装置および視野角制御装置、電子機器
US8184145B2 (en) * 2004-10-04 2012-05-22 Sharp Kabushiki Kaisha Display device and electronic apparatus
JP4543880B2 (ja) * 2004-10-27 2010-09-15 ソニー株式会社 メモリー装置
US7796589B2 (en) * 2005-08-01 2010-09-14 American Power Conversion Corporation Communication protocol
US9660808B2 (en) * 2005-08-01 2017-05-23 Schneider Electric It Corporation Communication protocol and method for authenticating a system
CN100517279C (zh) * 2005-12-01 2009-07-22 鸿富锦精密工业（深圳）有限公司 数据撷取装置和方法
EP2077025A2 (en) 2006-08-15 2009-07-08 Nxp B.V. Device with an eeprom having both a near field communication interface and a second interface
WO2008075311A2 (en) * 2006-12-20 2008-06-26 Nxp B.V. Clock generation for memory access without a local oscillator
US8549198B2 (en) * 2009-03-27 2013-10-01 Schneider Electric It Corporation Communication protocol
US8194480B2 (en) * 2009-11-19 2012-06-05 Himax Technologies Limited Method for initializing memory device
CN102087880B (zh) * 2009-12-08 2013-09-18 奇景光电股份有限公司 存储器元件的初始化方法
FR3006097A1 (fr) 2013-05-21 2014-11-28 St Microelectronics Rousset Mecanisme d'ecriture d'une memoire eeprom sur bus i2c
FR3006094A1 (fr) 2013-05-21 2014-11-28 St Microelectronics Rousset Ecriture d'une memoire eeprom sur bus i2c
US9582457B2 (en) * 2013-06-12 2017-02-28 Qualcomm Incorporated Camera control interface extension bus
WO2020232582A1 (zh) * 2019-05-17 2020-11-26 华为技术有限公司 一种具有接口复用功能的集成电路及管脚切换方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4713756A (en) * 1985-02-28 1987-12-15 Westinghouse Electric Corp. Non-volatile memory device for a programmable controller
JPS63184184A (ja) * 1987-01-26 1988-07-29 Tokyo Keiki Co Ltd メモリパツケ−ジシステム
US4841485A (en) * 1987-11-05 1989-06-20 International Business Machines Corporation Read/write memory device with an embedded read-only pattern and method for providing same
JPH01123269U (ko) * 1988-02-16 1989-08-22
US5053990A (en) * 1988-02-17 1991-10-01 Intel Corporation Program/erase selection for flash memory
US5070500A (en) * 1988-08-30 1991-12-03 Tokyo Keiki Company Ltd. Memory package system utilizing inductive coupling between memory module and read/write unit
US5159672A (en) * 1989-12-28 1992-10-27 Intel Corporation Burst EPROM architecture

Also Published As

Publication number Publication date
DE69518611D1 (de) 2000-10-05
EP0715736A1 (en) 1996-06-12
KR0178106B1 (ko) 1999-05-15
WO1996000420A1 (en) 1996-01-04
EP0715736A4 (en) 1996-12-27
JP2834330B2 (ja) 1998-12-09
EP0715736B1 (en) 2000-08-30
JPH09503610A (ja) 1997-04-08
TW327212B (en) 1998-02-21
DE69518611T2 (de) 2001-05-03
DK0715736T3 (da) 2001-01-02
US5513334A (en) 1996-04-30

Similar Documents

Publication Publication Date Title
KR960704274A (ko) 데이터 스트림 모드를 스위칭할 수 있는 메모리 장치(memory device with switching of date stream modes)
KR100224965B1 (ko) 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
US7058776B2 (en) Asynchronous memory using source synchronous transfer and system employing the same
US6002638A (en) Memory device having a switchable clock output and method therefor
US5125081A (en) Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage
US6347367B1 (en) Data bus structure for use with multiple memory storage and driver receiver technologies and a method of operating such structures
EP0135879A2 (en) Interface circuit and method for connecting a memory controller with a synchronous or an asynchronous bus system
KR900010561A (ko) 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법
KR970063250A (ko) 파이프라인 동작식 반도체 메모리 장치
KR100390058B1 (ko) 주국과적어도하나의종국을갖는통신시스템
EP0178163B1 (en) A dual access digital storage device
GB2123189A (en) Communication between computers
KR870003431A (ko) 데이타 처리장치
CN101160569A (zh) 改进具有多个存储器控制器的电路的带宽的设备
JP3157932B2 (ja) Ｉｃカード用インターフェース回路
KR937000906A (ko) 프로그램 가능 신호 처리기 아키텍쳐
KR950001772A (ko) 반도체 기억장치
US5644734A (en) Method and apparatus for multiplexing bus connector signals with sideband signals
US20050013153A1 (en) Semiconductor memory with multiprotocol serial communication interface
US7738496B1 (en) Device that provides the functionality of dual-ported memory using single-ported memory for multiple clock domains
KR970028966A (ko) 향상된 타이머 성능을 가진 집적 회로 입력/출력 프로세서
KR0135895B1 (ko) 다수개의 아이 디 이 포트를 이용한 인터페이스 장치
KR100247012B1 (ko) 통신시스템의 상태정보 수집 및 제어장치
US6240496B1 (en) Architecture and configuring method for a computer expansion board
CN101021826A (zh) 桥接装置及其相关的电子系统与接口控制方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 19960227

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960227

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980831

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981120

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981120

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20011116

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20011116

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20030809