JP2001175584A - オプション機器の制御方法 - Google Patents
オプション機器の制御方法Info
- Publication number
- JP2001175584A JP2001175584A JP35814799A JP35814799A JP2001175584A JP 2001175584 A JP2001175584 A JP 2001175584A JP 35814799 A JP35814799 A JP 35814799A JP 35814799 A JP35814799 A JP 35814799A JP 2001175584 A JP2001175584 A JP 2001175584A
- Authority
- JP
- Japan
- Prior art keywords
- optional
- bus
- main body
- detected
- ack signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 17
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0052—Assignment of addresses or identifiers to the modules of a bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Bus Control (AREA)
- Facsimiles In General (AREA)
- Information Transfer Systems (AREA)
- Control Or Security For Electrophotography (AREA)
Abstract
(57)【要約】
【課題】 複数のオプション機器を直列に接続する場合
にＩ２Ｃバスを用いて信号線を減少し、また、簡単な構
成で各オプション機器のアドレス（ＩＤ）を設定する。 【解決手段】 オプション機器が２段の場合、各オプシ
ョン機器の１ビットＩＤをインバータ１１−３、１２−
３により設定する。４段の場合には２ビットＩＤをイン
バータ１１−３〜１４−３とＯＲゲート１１−４〜１４
−４により設定する。
にＩ２Ｃバスを用いて信号線を減少し、また、簡単な構
成で各オプション機器のアドレス（ＩＤ）を設定する。 【解決手段】 オプション機器が２段の場合、各オプシ
ョン機器の１ビットＩＤをインバータ１１−３、１２−
３により設定する。４段の場合には２ビットＩＤをイン
バータ１１−３〜１４−３とＯＲゲート１１−４〜１４
−４により設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のオプション
機器を直列に接続するためのオプション機器の制御方法
に関し、特にオプション機器のＩＤアドレス設定に関す
る。
機器を直列に接続するためのオプション機器の制御方法
に関し、特にオプション機器のＩＤアドレス設定に関す
る。
【０００２】
【従来の技術】例えば複写機やプリンタ等の画像形成装
置では、画像形成装置本体のオプション機器として、１
段目の給紙バンクの他に１以上の給紙バンクを増設して
使用する例がある。この増設給紙バンクの構成自体は２
段目用、３段目用とは区別されず、同一構成の増設バン
クを重ね合わせて使用する場合が多い。その際、重ねた
順番に本体が２段目、３段目と認識して制御を行う必要
があるが、同じ構成の増設給紙バンクを複数個重ねて使
用するので、それぞれのバンクが何段目であるかを認識
させる必要がある。
置では、画像形成装置本体のオプション機器として、１
段目の給紙バンクの他に１以上の給紙バンクを増設して
使用する例がある。この増設給紙バンクの構成自体は２
段目用、３段目用とは区別されず、同一構成の増設バン
クを重ね合わせて使用する場合が多い。その際、重ねた
順番に本体が２段目、３段目と認識して制御を行う必要
があるが、同じ構成の増設給紙バンクを複数個重ねて使
用するので、それぞれのバンクが何段目であるかを認識
させる必要がある。
【０００３】図４は従来例を示し、本体１０に対して１
段目バンク１１と２段目バンク１２がオプション機器と
して接続されている。この従来例では、全ての信号をオ
プション機器１１、１２の接続可能台数だけ用意して、
ひとつのオプション機器を２本の出力信号Ｓ１、Ｓ２と
６本の入力信号Ｓ３〜Ｓ８を１組とする制御信号（Ｓ１
−１〜Ｓ１−８、Ｓ２−１〜Ｓ２−８）により制御して
いる。また、この従来例では、最大２段まで接続可能な
構成としており、上位の増設バンク１１は下の増設バン
ク１２の制御信号Ｓ２−１〜Ｓ２−８をすべてスルーし
ている。そのため、信号線の数は（２＋６）×２＝１６
本となっている。
段目バンク１１と２段目バンク１２がオプション機器と
して接続されている。この従来例では、全ての信号をオ
プション機器１１、１２の接続可能台数だけ用意して、
ひとつのオプション機器を２本の出力信号Ｓ１、Ｓ２と
６本の入力信号Ｓ３〜Ｓ８を１組とする制御信号（Ｓ１
−１〜Ｓ１−８、Ｓ２−１〜Ｓ２−８）により制御して
いる。また、この従来例では、最大２段まで接続可能な
構成としており、上位の増設バンク１１は下の増設バン
ク１２の制御信号Ｓ２−１〜Ｓ２−８をすべてスルーし
ている。そのため、信号線の数は（２＋６）×２＝１６
本となっている。
【０００４】図５は他の従来例を示し、オプション機器
１１、１２から本体１０への入力信号線Ｓ３〜Ｓ８をＡ
ＮＤゲートによりマルチプレクスして制御線の本数を削
減している。すなわち、６本の入力信号を共通の信号線
でまとめて、本体１０からのセレクト信号Ｓ９、／Ｓ９
によりそれぞれセレクトして入力を検出することによ
り、信号線の数を１１本（出力信号２×２本＋入力信号
６本＋セレクト信号１本）に削減している。
１１、１２から本体１０への入力信号線Ｓ３〜Ｓ８をＡ
ＮＤゲートによりマルチプレクスして制御線の本数を削
減している。すなわち、６本の入力信号を共通の信号線
でまとめて、本体１０からのセレクト信号Ｓ９、／Ｓ９
によりそれぞれセレクトして入力を検出することによ
り、信号線の数を１１本（出力信号２×２本＋入力信号
６本＋セレクト信号１本）に削減している。
【０００５】
【発明が解決しようとする課題】しかしながら、図４に
示す従来例では、制御信号の本数が、オプション機器の
接続可能台数の整数倍となる。そのため、オプション機
器の接続台数が少ない場合は大きな問題とはならない
が、オプション機器の接続可能台数が多くなると、信号
ハーネス本数の増加、接続コネクタの極数増加などのコ
ストアップの要因となり、あまり望ましくない。たとえ
ば、３段バンクの場合は２４（＝３×８）本、４段バン
クの場合は３２（＝４×８）本となる。
示す従来例では、制御信号の本数が、オプション機器の
接続可能台数の整数倍となる。そのため、オプション機
器の接続台数が少ない場合は大きな問題とはならない
が、オプション機器の接続可能台数が多くなると、信号
ハーネス本数の増加、接続コネクタの極数増加などのコ
ストアップの要因となり、あまり望ましくない。たとえ
ば、３段バンクの場合は２４（＝３×８）本、４段バン
クの場合は３２（＝４×８）本となる。
【０００６】また、図５に示す従来例では、図４の方式
と比較して制御信号の本数を若干削減することができる
が、本体１０からの出力信号線Ｓ１、Ｓ２の本数は図１
と同様にオプションの接続可能台数の整数倍となり、出
力信号が多いシステムでは問題となる。
と比較して制御信号の本数を若干削減することができる
が、本体１０からの出力信号線Ｓ１、Ｓ２の本数は図１
と同様にオプションの接続可能台数の整数倍となり、出
力信号が多いシステムでは問題となる。
【０００７】ところで、この種の接続方法として、シリ
アルバスである２ビットのＩ２Ｃバスを用いる方法が知
られている。そこで、複数のオプション機器を直列に接
続する場合に、Ｉ２Ｃバスを用いて信号線を減らすこと
が考えられるが、この場合には複数のオプション機器の
アドレス（ＩＤ）の設定が問題となる。
アルバスである２ビットのＩ２Ｃバスを用いる方法が知
られている。そこで、複数のオプション機器を直列に接
続する場合に、Ｉ２Ｃバスを用いて信号線を減らすこと
が考えられるが、この場合には複数のオプション機器の
アドレス（ＩＤ）の設定が問題となる。
【０００８】なお、この種の従来例としては、例えば特
開平９−２４４９８６号公報には、アドレス線の数に関
心を払うことなく事実上無制限の数の構成要素をＩ２Ｃ
バスに結合するために、各構成要素のアドレスを動的に
変更する方法が提案されている。また、特開平１１−９
６０９０号公報には、１つのＩ２Ｃバスに接続可能なＩ
２Ｃバスの数の制限をなくすことを目的とする方法が提
案されている。
開平９−２４４９８６号公報には、アドレス線の数に関
心を払うことなく事実上無制限の数の構成要素をＩ２Ｃ
バスに結合するために、各構成要素のアドレスを動的に
変更する方法が提案されている。また、特開平１１−９
６０９０号公報には、１つのＩ２Ｃバスに接続可能なＩ
２Ｃバスの数の制限をなくすことを目的とする方法が提
案されている。
【０００９】本発明は、上記の従来例の不具合を解消し
て、複数のオプション機器を直列に接続する場合にＩ２
Ｃバスを用いて信号線を減少することができるととも
に、簡単な構成で各オプション機器のアドレス（ＩＤ）
を設定することができるオプション機器の制御方法を提
供することを目的とする。
て、複数のオプション機器を直列に接続する場合にＩ２
Ｃバスを用いて信号線を減少することができるととも
に、簡単な構成で各オプション機器のアドレス（ＩＤ）
を設定することができるオプション機器の制御方法を提
供することを目的とする。
【００１０】
【課題を解決するための手段】第１の手段は上記目的を
達成するために、本体に対して複数のオプション機器を
Ｉ２Ｃバスを介して直列に接続し、本体と各オプション
機器の間でＩ２Ｃバスを介してシリアル通信を行うオプ
ション機器の制御方法であって、各オプション機器に論
理回路を設け、前記論理回路は、前後の論理回路を直列
に接続した場合に前段の接続数に応じて異なる論理値を
出力するように構成され、この論理値により各オプショ
ン機器のＩＤを設定することを特徴とする。
達成するために、本体に対して複数のオプション機器を
Ｉ２Ｃバスを介して直列に接続し、本体と各オプション
機器の間でＩ２Ｃバスを介してシリアル通信を行うオプ
ション機器の制御方法であって、各オプション機器に論
理回路を設け、前記論理回路は、前後の論理回路を直列
に接続した場合に前段の接続数に応じて異なる論理値を
出力するように構成され、この論理値により各オプショ
ン機器のＩＤを設定することを特徴とする。
【００１１】第２の手段は、第１の手段において前記本
体がＩ２Ｃバスを介して前記ＩＤ毎にコマンドを送信
し、Ｉ２Ｃバスを介してＡＣＫ信号が返信された場合に
そのＩＤのオプション機器が接続されていることを検出
し、ＡＣＫ信号が返信されない場合にそのＩＤのオプシ
ョン機器が接続されていないことを検出することを特徴
とする。
体がＩ２Ｃバスを介して前記ＩＤ毎にコマンドを送信
し、Ｉ２Ｃバスを介してＡＣＫ信号が返信された場合に
そのＩＤのオプション機器が接続されていることを検出
し、ＡＣＫ信号が返信されない場合にそのＩＤのオプシ
ョン機器が接続されていないことを検出することを特徴
とする。
【００１２】第３の手段は、第１、第２の手段において
前記本体がＩ２Ｃバスを介して前記ＩＤ毎にコマンドを
送信し、Ｉ２Ｃバスを介して返信されたＡＣＫ信号に基
づいて本体側の最大接続可能台数より多いオプション機
器が接続されているか否かを検出することを特徴とす
る。
前記本体がＩ２Ｃバスを介して前記ＩＤ毎にコマンドを
送信し、Ｉ２Ｃバスを介して返信されたＡＣＫ信号に基
づいて本体側の最大接続可能台数より多いオプション機
器が接続されているか否かを検出することを特徴とす
る。
【００１３】
【発明の実施の形態】＜第１の実施形態＞以下、図面を
参照して本発明の実施の形態について説明する。図１は
本発明に係るオプション機器の制御方法の一実施形態を
説明するためのブロック図である。
参照して本発明の実施の形態について説明する。図１は
本発明に係るオプション機器の制御方法の一実施形態を
説明するためのブロック図である。
【００１４】図１は一例として、本体１０に対して増設
バンクが最大２段１１、１２まで接続可能な場合を示
し、また、シリアル通信には２ビットのＩ２Ｃシリアル
バス（クロック線ＳＣＬ、データ線ＳＤＡ）を利用して
いる。増設バンク１１、１２にはともに、Ｉ２Ｃ対応デ
バイス１１−２、１２−２が搭載され、各バンク１１、
１２ではそれぞれ、制御回路１１−１、１２−１とＩ２
Ｃ対応デバイス１１−２、１２−２の間が２＋６＝合計
８本の信号線を介して接続されている。また、Ｉ ２Ｃ対
応デバイス１１−１、１２−１の各クロック端子ＳＣ
Ｌ、データ端子ＳＤＡは、共通に本体１０内のＣＰＵ１
０−１の各クロック端子ＳＣＬ、データ端子ＳＤＡに接
続されている。
バンクが最大２段１１、１２まで接続可能な場合を示
し、また、シリアル通信には２ビットのＩ２Ｃシリアル
バス（クロック線ＳＣＬ、データ線ＳＤＡ）を利用して
いる。増設バンク１１、１２にはともに、Ｉ２Ｃ対応デ
バイス１１−２、１２−２が搭載され、各バンク１１、
１２ではそれぞれ、制御回路１１−１、１２−１とＩ２
Ｃ対応デバイス１１−２、１２−２の間が２＋６＝合計
８本の信号線を介して接続されている。また、Ｉ ２Ｃ対
応デバイス１１−１、１２−１の各クロック端子ＳＣ
Ｌ、データ端子ＳＤＡは、共通に本体１０内のＣＰＵ１
０−１の各クロック端子ＳＣＬ、データ端子ＳＤＡに接
続されている。
【００１５】そして、このＩ２Ｃ対応デバイス１１−
１、１２−１により本体１０内のＣＰＵ１０−１からの
クロックＳＣＬ、データＳＤＡの２本の信号によりシリ
アル通信を行うために、Ｉ２Ｃ対応デバイス１１−１、
１２−１にはそれぞれインバータ１１−３、１２−３が
設けられている。Ｉ２Ｃ対応デバイス１１−１の１ビッ
トＩＤ端子は接地されるとともにＩ２Ｃ対応デバイス１
２−１の１ビットＩＤ端子はインバータ１１−３を介し
て接地されている。
１、１２−１により本体１０内のＣＰＵ１０−１からの
クロックＳＣＬ、データＳＤＡの２本の信号によりシリ
アル通信を行うために、Ｉ２Ｃ対応デバイス１１−１、
１２−１にはそれぞれインバータ１１−３、１２−３が
設けられている。Ｉ２Ｃ対応デバイス１１−１の１ビッ
トＩＤ端子は接地されるとともにＩ２Ｃ対応デバイス１
２−１の１ビットＩＤ端子はインバータ１１−３を介し
て接地されている。
【００１６】すなわち、Ｉ２Ｃ対応デバイス１１−１、
１２−１の１ビットＩＤアドレスをインバータ１１−
３、１２−３によりそれぞれ「０」、「１」のように設
定して、前段に接続されている機器からの１ビットＩＤ
アドレスをもとに設定することにより、本体１０は１段
目バンク１１と２段目バンク１２を区別して通信を行
う。ここで、Ｉ２Ｃデバイス１１−１、１２−１は、Ｃ
ＰＵであったり、Ｉ／Ｏエキスパンダであったり、その
種類は問わない。この構成では、従来例の図４では１６
本、図４では１１本であった信号線の本数を３本で実現
することができる。
１２−１の１ビットＩＤアドレスをインバータ１１−
３、１２−３によりそれぞれ「０」、「１」のように設
定して、前段に接続されている機器からの１ビットＩＤ
アドレスをもとに設定することにより、本体１０は１段
目バンク１１と２段目バンク１２を区別して通信を行
う。ここで、Ｉ２Ｃデバイス１１−１、１２−１は、Ｃ
ＰＵであったり、Ｉ／Ｏエキスパンダであったり、その
種類は問わない。この構成では、従来例の図４では１６
本、図４では１１本であった信号線の本数を３本で実現
することができる。
【００１７】＜第２の実施形態＞図２は増設バンクを最
大４段１１〜１４まで接続可能とした例を示し、４本の
信号線（クロックＳＣＬ線１本＋データＳＤＡ線１本＋
ＩＤ線２本）により４段のバンク１１〜１４のそれぞれ
と通信可能としている。この場合には、ＩＤを２ビット
で設定するために、バンク１１〜１４にはそれぞれイン
バータ１１−３〜１４−３とＯＲゲート１１−４〜１４
−４が設けられている。
大４段１１〜１４まで接続可能とした例を示し、４本の
信号線（クロックＳＣＬ線１本＋データＳＤＡ線１本＋
ＩＤ線２本）により４段のバンク１１〜１４のそれぞれ
と通信可能としている。この場合には、ＩＤを２ビット
で設定するために、バンク１１〜１４にはそれぞれイン
バータ１１−３〜１４−３とＯＲゲート１１−４〜１４
−４が設けられている。
【００１８】そして、インバータ１１−３〜１４−３に
よりそれぞれバンク１１〜１４の２ビットＩＤのＭＳＢ
「１」、「０」、「１」、「０」が設定され、ＯＲゲー
ト１１−４〜１４−４によりそれぞれＬＳＢ「０」、
「０」、「１」、「１」が設定されている。したがっ
て、前段に接続されている機器からのＩＤ信号により、
１段目バンク１１から４段目バンク１４までの２ビット
ＩＤは、それぞれ「１０」、「００」、「１１」、「０
１」に設定されている。
よりそれぞれバンク１１〜１４の２ビットＩＤのＭＳＢ
「１」、「０」、「１」、「０」が設定され、ＯＲゲー
ト１１−４〜１４−４によりそれぞれＬＳＢ「０」、
「０」、「１」、「１」が設定されている。したがっ
て、前段に接続されている機器からのＩＤ信号により、
１段目バンク１１から４段目バンク１４までの２ビット
ＩＤは、それぞれ「１０」、「００」、「１１」、「０
１」に設定されている。
【００１９】ところで、Ｉ２Ｃバスの規格では、通信を
行うデバイス間でＡＣＫ（アクノレッジ）信号を返すこ
とが規定されている。このため相手側デバイスが接続さ
れている場合にはＡＣＫ信号が返信され、接続されてい
ない場合にはＡＣＫ信号は返信されない。そこで、本体
１０側は順次、バンク１１〜１４のＩＤを変えながらコ
マンドを送信し、ＡＣＫ信号が戻るバンクを接続されて
いると認識する。したがって、増設バンクの接続の有無
を検出する手段として、Ｉ２ＣバスのＡＣＫ信号を使用
することにより、特別な接続検知信号を用意することな
く、オプション機器１１〜１４の接続状態を検出するこ
とが可能となる。
行うデバイス間でＡＣＫ（アクノレッジ）信号を返すこ
とが規定されている。このため相手側デバイスが接続さ
れている場合にはＡＣＫ信号が返信され、接続されてい
ない場合にはＡＣＫ信号は返信されない。そこで、本体
１０側は順次、バンク１１〜１４のＩＤを変えながらコ
マンドを送信し、ＡＣＫ信号が戻るバンクを接続されて
いると認識する。したがって、増設バンクの接続の有無
を検出する手段として、Ｉ２ＣバスのＡＣＫ信号を使用
することにより、特別な接続検知信号を用意することな
く、オプション機器１１〜１４の接続状態を検出するこ
とが可能となる。
【００２０】図３はＡＣＫ信号を利用して接続検知を行
った場合を示し、図３（ｂ）に示すデータＳＤＡは、オ
プション機器が接続されている場合でありＡＣＫ信号が
あることにより検出している。図３（ｃ）に示すデータ
ＳＤＡは、オプション機器が接続されていない場合であ
り、ＡＣＫ信号が無いことにより検出している。
った場合を示し、図３（ｂ）に示すデータＳＤＡは、オ
プション機器が接続されている場合でありＡＣＫ信号が
あることにより検出している。図３（ｃ）に示すデータ
ＳＤＡは、オプション機器が接続されていない場合であ
り、ＡＣＫ信号が無いことにより検出している。
【００２１】また、図２に示す例では、４つのＩＤを設
定することができるが、本体１０では本来、増設バンク
は最大３段までしか接続できない場合、４段目の増設バ
ンクからＡＣＫ信号が返信されたときに、最大接続可能
台数より多いオプション機器が接続されていることを検
出することができる。
定することができるが、本体１０では本来、増設バンク
は最大３段までしか接続できない場合、４段目の増設バ
ンクからＡＣＫ信号が返信されたときに、最大接続可能
台数より多いオプション機器が接続されていることを検
出することができる。
【００２２】
【発明の効果】以上説明したように請求項１記載の発明
によれば、各オプション機器の論理回路が、前後の論理
回路を直列に接続した場合に前段の接続数に応じて異な
る論理値を出力するように構成され、この論理値により
各オプション機器のＩＤを設定するので、複数のオプシ
ョン機器を直列に接続する場合にＩ２Ｃバスを用いて信
号線を減少することができるとともに、簡単な構成で各
オプション機器のアドレス（ＩＤ）を設定することがで
きる。
によれば、各オプション機器の論理回路が、前後の論理
回路を直列に接続した場合に前段の接続数に応じて異な
る論理値を出力するように構成され、この論理値により
各オプション機器のＩＤを設定するので、複数のオプシ
ョン機器を直列に接続する場合にＩ２Ｃバスを用いて信
号線を減少することができるとともに、簡単な構成で各
オプション機器のアドレス（ＩＤ）を設定することがで
きる。
【００２３】請求項２記載の発明によれば、本体がＩ２
Ｃバスを介してＩＤ毎にコマンドを送信し、Ｉ２Ｃバス
を介してＡＣＫ信号が返信された場合にそのＩＤのオプ
ション機器が接続されていることを検出し、ＡＣＫ信号
が返信されない場合にそのＩＤのオプション機器が接続
されていないことを検出するので、接続検知のための独
立した信号線を設けることなく本体側がオプション機器
の接続状況を認識することができる。
Ｃバスを介してＩＤ毎にコマンドを送信し、Ｉ２Ｃバス
を介してＡＣＫ信号が返信された場合にそのＩＤのオプ
ション機器が接続されていることを検出し、ＡＣＫ信号
が返信されない場合にそのＩＤのオプション機器が接続
されていないことを検出するので、接続検知のための独
立した信号線を設けることなく本体側がオプション機器
の接続状況を認識することができる。
【００２４】請求項３記載の発明によれば、本体がＩ２
Ｃバスを介してＩＤ毎にコマンドを送信し、Ｉ２Ｃバス
を介して返信されたＡＣＫ信号に基づいて本体側の最大
接続可能台数より多いオプション機器が接続されている
か否かを検出するので、接続検知のための独立した信号
線を設けることなく本体側がオプション機器の接続台数
を認識することができる。
Ｃバスを介してＩＤ毎にコマンドを送信し、Ｉ２Ｃバス
を介して返信されたＡＣＫ信号に基づいて本体側の最大
接続可能台数より多いオプション機器が接続されている
か否かを検出するので、接続検知のための独立した信号
線を設けることなく本体側がオプション機器の接続台数
を認識することができる。
【図１】本発明に係るオプション機器の制御方法の一実
施形態を説明するためのブロック図である。
施形態を説明するためのブロック図である。
【図２】第２の実施形態のオプション機器の制御方法を
説明するためのブロック図である。
説明するためのブロック図である。
【図３】ＡＣＫ信号を示す説明図である。
【図４】従来のオプション機器の制御方法を説明するた
めのブロック図である。
めのブロック図である。
【図５】他の従来のオプション機器の制御方法を説明す
るためのブロック図である。
るためのブロック図である。
１０ 本体 １１〜１４ 増設給紙バンク（オプション機器） １１−３〜１４−３ インバータ １１−４〜１４−４ ＯＲゲート
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 13/42 ３２０ Ｇ０６Ｆ 1/00 ３２０Ｊ
Claims (3)
- 【請求項１】 本体に対して複数のオプション機器をＩ
２Ｃバスを介して直列に接続し、本体と各オプション機
器の間でＩ２Ｃバスを介してシリアル通信を行うオプシ
ョン機器の制御方法であって、 各オプション機器に論理回路を設け、前記論理回路は、
前後の論理回路を直列に接続した場合に前段の接続数に
応じて異なる論理値を出力するように構成され、この論
理値により各オプション機器のＩＤを設定することを特
徴とするオプション機器の制御方法。 - 【請求項２】 前記本体がＩ２Ｃバスを介して前記ＩＤ
毎にコマンドを送信し、Ｉ２Ｃバスを介してＡＣＫ信号
が返信された場合にそのＩＤのオプション機器が接続さ
れていることを検出し、ＡＣＫ信号が返信されない場合
にそのＩＤのオプション機器が接続されていないことを
検出することを特徴とする請求項１記載のオプション機
器の制御方法。 - 【請求項３】 前記本体がＩ２Ｃバスを介して前記ＩＤ
毎にコマンドを送信し、Ｉ２Ｃバスを介して返信された
ＡＣＫ信号に基づいて本体側の最大接続可能台数より多
いオプション機器が接続されているか否かを検出するこ
とを特徴とする請求項１または２記載のオプション機器
の制御方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35814799A JP2001175584A (ja) | 1999-12-16 | 1999-12-16 | オプション機器の制御方法 |
| KR10-2000-0076048A KR100439640B1 (ko) | 1999-12-16 | 2000-12-13 | 옵션 기기의 제어 방법 |
| CNB001362232A CN1251101C (zh) | 1999-12-16 | 2000-12-14 | 选择装置的控制方法及使用该方法的图像形成装置 |
| US09/737,584 US6823400B2 (en) | 1999-12-16 | 2000-12-18 | Method and apparatus for serial communications between a host apparatus and optional equipment having unique identification values |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35814799A JP2001175584A (ja) | 1999-12-16 | 1999-12-16 | オプション機器の制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001175584A true JP2001175584A (ja) | 2001-06-29 |
Family
ID=18457795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35814799A Pending JP2001175584A (ja) | 1999-12-16 | 1999-12-16 | オプション機器の制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6823400B2 (ja) |
| JP (1) | JP2001175584A (ja) |
| KR (1) | KR100439640B1 (ja) |
| CN (1) | CN1251101C (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003190559A (ja) * | 2001-12-26 | 2003-07-08 | Aruze Corp | 遊技機 |
| JP2006040261A (ja) * | 2004-06-25 | 2006-02-09 | Matsushita Electric Ind Co Ltd | スレーブ装置、マスタ装置及び積層装置 |
| EP1701271A1 (en) | 2005-03-07 | 2006-09-13 | Fujitsu Limited | Electronic apparatus system with master node and slave node |
| JP2007015218A (ja) * | 2005-07-07 | 2007-01-25 | Brother Ind Ltd | 画像形成装置及びオプションユニット |
| JP2007163981A (ja) * | 2005-12-15 | 2007-06-28 | Kyocera Mita Corp | 画像形成装置 |
| JP2009176069A (ja) * | 2008-01-24 | 2009-08-06 | Ricoh Co Ltd | 画像形成装置 |
| JP2009301310A (ja) * | 2008-06-13 | 2009-12-24 | Yokogawa Electric Corp | モジュールシステム |
| US7657195B2 (en) | 2004-06-25 | 2010-02-02 | Samsung Electronics Co., Ltd. | Optional apparatus of image forming device for setting its own driving condition using received specification information of main body and control method thereof |
| JP2011017625A (ja) * | 2009-07-09 | 2011-01-27 | Dainippon Printing Co Ltd | 回路板の検査方法、回路板の検査装置 |
| JP2011064962A (ja) * | 2009-09-17 | 2011-03-31 | Fuji Xerox Co Ltd | 画像形成装置 |
| JP2011090489A (ja) * | 2009-10-22 | 2011-05-06 | Asahi Kasei Electronics Co Ltd | 装置間通信システムおよび通信装置 |
| JP2014013252A (ja) * | 2013-09-12 | 2014-01-23 | Dainippon Printing Co Ltd | 回路板の検査方法、回路板の検査装置 |
| WO2014083707A1 (ja) * | 2012-11-30 | 2014-06-05 | カナレ電気株式会社 | Ｉ２ｃ通信方法、およびｉ２ｃ通信装置 |
| JP2014145708A (ja) * | 2013-01-30 | 2014-08-14 | Kyocera Document Solutions Inc | 湿度検出装置、画像形成装置 |
| JP2015043242A (ja) * | 2009-08-27 | 2015-03-05 | アレグロ・マイクロシステムズ・エルエルシー | スレーブデバイスに対する一意的なアドレスの割当て |
| JP2015196350A (ja) * | 2014-04-02 | 2015-11-09 | キヤノン株式会社 | 画像形成システム及びオプション装置 |
| JP2015210141A (ja) * | 2014-04-25 | 2015-11-24 | 本田技研工業株式会社 | ガス監視システム及びガス監視方法 |
| JP2016190470A (ja) * | 2015-03-31 | 2016-11-10 | キヤノン株式会社 | 画像形成システム及びオプション装置 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6874050B2 (en) * | 2002-01-16 | 2005-03-29 | Hewlett-Packard Development Company, L.P. | Circuit and method for expanding a serial bus |
| AU2002235112A1 (en) * | 2002-02-19 | 2003-09-09 | Infineon Technologies Ag | A method for a first semiconductor device to determine if it is coupled to a second semiconductor device |
| WO2005106689A1 (en) * | 2004-04-29 | 2005-11-10 | Koninklijke Philips Electronics N.V. | Bus system for selectively controlling a plurality of identical slave circuits connected to the bus and method therefore |
| JP2007164765A (ja) * | 2005-11-15 | 2007-06-28 | Matsushita Electric Ind Co Ltd | Ｉｉｃバス通信システム、スレーブ装置およびｉｉｃバス通信制御方法 |
| US7587539B2 (en) * | 2006-04-25 | 2009-09-08 | Texas Instruments Incorporated | Methods of inter-integrated circuit addressing and devices for performing the same |
| US8225021B2 (en) * | 2009-05-28 | 2012-07-17 | Lexmark International, Inc. | Dynamic address change for slave devices on a shared bus |
| US8621116B2 (en) * | 2011-08-26 | 2013-12-31 | Lexmark International, Inc. | Dynamic address change optimizations |
| CN102567250B (zh) * | 2010-11-29 | 2016-06-01 | 意法半导体股份有限公司 | 具有可通过降低数量的端子编程的地址的电子设备 |
| US9037766B2 (en) * | 2011-11-18 | 2015-05-19 | Fairchild Semiconductor Corporation | Pin selectable I2C slave addresses |
| US10140242B2 (en) | 2015-09-10 | 2018-11-27 | Qualcomm Incorporated | General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network |
| WO2020117776A1 (en) | 2018-12-03 | 2020-06-11 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
| BR112021010044A2 (pt) | 2018-12-03 | 2021-08-17 | Hewlett-Packard Development Company, L.P. | circuitos lógicos |
| WO2021080607A1 (en) | 2019-10-25 | 2021-04-29 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
| US11338586B2 (en) | 2018-12-03 | 2022-05-24 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
| EP3688641B1 (en) | 2018-12-03 | 2021-08-25 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
| AU2018451721B2 (en) | 2018-12-03 | 2023-05-18 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
| JP6995252B1 (ja) | 2018-12-03 | 2022-02-09 | ヒューレット－パッカード デベロップメント カンパニー エル．ピー． | 論理回路 |
| CA3121150A1 (en) | 2018-12-03 | 2020-06-11 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
| EP3695334A1 (en) | 2018-12-03 | 2020-08-19 | Hewlett Packard Enterprise Development Company LP | Logic circuitry |
| EP3687815B1 (en) | 2018-12-03 | 2021-11-10 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
| US10894423B2 (en) | 2018-12-03 | 2021-01-19 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61138177A (ja) * | 1984-12-11 | 1986-06-25 | Fujitsu Ltd | 複数機器の選択方法 |
| KR890005154B1 (ko) * | 1987-04-25 | 1989-12-14 | 삼성반도체통신 주식회사 | 쿼드유와트 칩 선택제어회로 |
| GB8921143D0 (en) * | 1989-09-19 | 1989-11-08 | Psion Plc | Serial data transmission |
| US5606515A (en) * | 1993-02-03 | 1997-02-25 | Instron Corporation | Sensor conditioning circuitry for use with electrically excited transducers |
| JPH0850563A (ja) * | 1994-08-08 | 1996-02-20 | Fujitsu General Ltd | メモリのテスト回路 |
| US5745493A (en) | 1995-11-20 | 1998-04-28 | International Business Machines Corporation | Method and system for addressing multiple components on a communication bus |
| KR19980014552A (ko) * | 1996-08-13 | 1998-05-25 | 배순훈 | Iic버스콘트롤시스템에서의 복수ic제어방법 |
| KR100209199B1 (ko) * | 1996-11-15 | 1999-07-15 | 전주범 | I2c 버스 사용 점검 장치 및 방법 |
| US5920731A (en) * | 1997-02-21 | 1999-07-06 | Vlsi Technology, Inc. | Single-housing electrical device self-configurable to connect to PCMCIA compliant or non-PCMCIA compliant host interfaces |
| KR19980076883A (ko) * | 1997-04-15 | 1998-11-16 | 김영환 | I2c 버스의 주소 공간 확장을 위한 동적 주소 배치 장치 및 그 제어 방법 |
| KR100224965B1 (ko) * | 1997-07-10 | 1999-10-15 | 윤종용 | 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템 |
| KR19990048938A (ko) * | 1997-12-11 | 1999-07-05 | 이형도 | 프로그래머블 어드레스 회로 |
-
1999
- 1999-12-16 JP JP35814799A patent/JP2001175584A/ja active Pending
-
2000
- 2000-12-13 KR KR10-2000-0076048A patent/KR100439640B1/ko not_active Expired - Fee Related
- 2000-12-14 CN CNB001362232A patent/CN1251101C/zh not_active Expired - Fee Related
- 2000-12-18 US US09/737,584 patent/US6823400B2/en not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003190559A (ja) * | 2001-12-26 | 2003-07-08 | Aruze Corp | 遊技機 |
| JP2006040261A (ja) * | 2004-06-25 | 2006-02-09 | Matsushita Electric Ind Co Ltd | スレーブ装置、マスタ装置及び積層装置 |
| US7657195B2 (en) | 2004-06-25 | 2010-02-02 | Samsung Electronics Co., Ltd. | Optional apparatus of image forming device for setting its own driving condition using received specification information of main body and control method thereof |
| KR100729692B1 (ko) * | 2005-03-07 | 2007-06-18 | 후지쯔 가부시끼가이샤 | 마스터 노드 및 슬레이브 노드를 갖는 전자 장치 시스템 |
| EP1701271A1 (en) | 2005-03-07 | 2006-09-13 | Fujitsu Limited | Electronic apparatus system with master node and slave node |
| JP2007015218A (ja) * | 2005-07-07 | 2007-01-25 | Brother Ind Ltd | 画像形成装置及びオプションユニット |
| JP2007163981A (ja) * | 2005-12-15 | 2007-06-28 | Kyocera Mita Corp | 画像形成装置 |
| JP2009176069A (ja) * | 2008-01-24 | 2009-08-06 | Ricoh Co Ltd | 画像形成装置 |
| JP2009301310A (ja) * | 2008-06-13 | 2009-12-24 | Yokogawa Electric Corp | モジュールシステム |
| JP2011017625A (ja) * | 2009-07-09 | 2011-01-27 | Dainippon Printing Co Ltd | 回路板の検査方法、回路板の検査装置 |
| JP2015043242A (ja) * | 2009-08-27 | 2015-03-05 | アレグロ・マイクロシステムズ・エルエルシー | スレーブデバイスに対する一意的なアドレスの割当て |
| JP2011064962A (ja) * | 2009-09-17 | 2011-03-31 | Fuji Xerox Co Ltd | 画像形成装置 |
| JP2011090489A (ja) * | 2009-10-22 | 2011-05-06 | Asahi Kasei Electronics Co Ltd | 装置間通信システムおよび通信装置 |
| WO2014083707A1 (ja) * | 2012-11-30 | 2014-06-05 | カナレ電気株式会社 | Ｉ２ｃ通信方法、およびｉ２ｃ通信装置 |
| JP2014145708A (ja) * | 2013-01-30 | 2014-08-14 | Kyocera Document Solutions Inc | 湿度検出装置、画像形成装置 |
| JP2014013252A (ja) * | 2013-09-12 | 2014-01-23 | Dainippon Printing Co Ltd | 回路板の検査方法、回路板の検査装置 |
| JP2015196350A (ja) * | 2014-04-02 | 2015-11-09 | キヤノン株式会社 | 画像形成システム及びオプション装置 |
| JP2015210141A (ja) * | 2014-04-25 | 2015-11-24 | 本田技研工業株式会社 | ガス監視システム及びガス監視方法 |
| JP2016190470A (ja) * | 2015-03-31 | 2016-11-10 | キヤノン株式会社 | 画像形成システム及びオプション装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100439640B1 (ko) | 2004-07-12 |
| KR20010062398A (ko) | 2001-07-07 |
| US20010029554A1 (en) | 2001-10-11 |
| CN1251101C (zh) | 2006-04-12 |
| CN1311479A (zh) | 2001-09-05 |
| US6823400B2 (en) | 2004-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001175584A (ja) | オプション機器の制御方法 | |
| US5274783A (en) | SCSI interface employing bus extender and auxiliary bus | |
| US5629685A (en) | Segmentable addressable modular communication network hubs | |
| JPH05211540A (ja) | モデム制御信号のためのマルチプレクス機構 | |
| CN108920173B (zh) | 一种配置均衡时间的方法、芯片和通信系统 | |
| US7228373B2 (en) | Serial digital communication system and method | |
| US20080244147A1 (en) | Device Recognition Circuit and the Method of Recognition | |
| US5191655A (en) | Interface arrangement for facilitating data communication between a computer and peripherals | |
| US6851001B1 (en) | Address remapping for a bus | |
| CN207503207U (zh) | 用于多接口的综合测试系统 | |
| EP1926023A2 (en) | Communication system and electronic control unit including communication system for vehicle control | |
| JP2002101147A (ja) | 通信システム | |
| US11700144B2 (en) | Master slave communication system and control method for master slave communication system | |
| CN109075902A (zh) | 通信装置、通信方法、程序和通信系统 | |
| JP2003124947A (ja) | シリアル通信方式によるデージーチェーン・データ入出力システム | |
| JP2867649B2 (ja) | 電子機器の接続装置 | |
| EP4440052A1 (en) | Single-wire communication method and single-wire communication system | |
| JP7547079B2 (ja) | マスタスレーブ通信システムおよびその制御方法 | |
| KR100330719B1 (ko) | 디바이스넷의 입출력 확장 모듈 장치 | |
| US6216194B1 (en) | Information processing unit for separately controlling a plurality of shared buses | |
| CN117112478A (zh) | 一种i2c从设备及其静态地址的自动修改方法 | |
| JPS62153841A (ja) | 交換レンズの情報出力装置 | |
| JP2002175221A (ja) | 信号処理回路及び信号処理方法 | |
| JPH0193942A (ja) | データ伝送方法 | |
| CN119127760A (zh) | 通讯系统和通讯方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070522 |