CN101763331B - 一种实现i2c总线控制的系统及方法 - Google Patents
一种实现i2c总线控制的系统及方法 Download PDFInfo
- Publication number
- CN101763331B CN101763331B CN201010034257.0A CN201010034257A CN101763331B CN 101763331 B CN101763331 B CN 101763331B CN 201010034257 A CN201010034257 A CN 201010034257A CN 101763331 B CN101763331 B CN 101763331B
- Authority
- CN
- China
- Prior art keywords
- bus
- signal
- sda
- slave device
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
- Bus Control (AREA)
Abstract
本发明公开了一种实现I2C总线控制的系统，该系统中，复杂可编程逻辑器件(CPLD)用于将采集自主设备的因特尔集成电路(I2C)总线的SCL信号分成多路并扩展到从设备的I2C总线上；在采集自主设备的I2C总线的SDA信号与从设备的I2C总线的SDA信号之间，判断当前数据状态并确定出当前SDA信号的方向。本发明还公开了一种实现I2C总线控制的方法，该方法包括：将采集自主设备的I2C总线的SCL信号分成多路并扩展到从设备的I2C总线上；在主设备与从设备的I2C总线的SDA信号之间，判断当前数据状态并确定出当前SDA信号的方向。采用本发明的方法及系统，能降低成本和单板的设计复杂度。
Description
技术领域
本发明涉及因特尔集成电路(I2C，Inter-Integrated Circuit)总线技术，尤其涉及一种利用复杂可编程逻辑器件(CPLD)实现I2C总线控制的系统及方法。
背景技术
I2C总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。I2C总线产生于在80年代，最初为音频和视频设备开发，如今主要在服务器管理中使用，其中包括单个组件状态的通信。例如管理员可对各个组件进行查询，以管理系统的配置或掌握组件的功能状态，如电源和系统风扇。可随时监控内存、硬盘、网络、系统温度等多个参数，增加了系统的安全性，方便了管理。
在现有的以太网交换机、路由器等设备中，经常会使用I2C总线来控制整个系统的温度传感器、电源管理模块、电可擦可编程只读存储器(E2PROM，Electrically Erasable Programmable Read-Only Memory)等多个设备。这些设备将分布在整个系统中，统一管理时，由于走线太长、设备太多等等原因，可能造成信号质量太差，从而引起设备访问不正常。
现有一些专门的I2C总线驱动芯片，比如缓冲器(buffer)或者集线器(hub)等可以解决这个对I2C总线控制的问题，但是，由于I2C总线驱动芯片是一种硬件实现，因此，采用这种I2C总线驱动芯片会额外增加制造成本；而且在一些高密度单板上，也没有额外的空间来放置这些I2C总线驱动芯片，如果硬性要放置这些I2C总线驱动芯片，则会增加单板的设计复杂度。
发明内容
有鉴于此，本发明的主要目的在于提供一种实现I2C总线控制的系统及方法，通过CPLD来实现I2C总线控制，能降低成本和单板的设计复杂度。
为达到上述目的，本发明的技术方案是这样实现的：
一种实现I2C总线控制的系统，该系统包括：复杂可编程逻辑器件(CPLD)，用于将采集自主设备的因特尔集成电路(I2C)总线的SCL信号分成多路并扩展到从设备的I2C总线上；在采集自主设备的I2C总线的SDA信号与从设备的I2C总线的SDA信号之间，判断当前数据状态并确定出当前SDA信号的方向。
其中，所述CPLD进一步包括：信号采集模块、时钟分发模块和方向控制模块；其中，
信号采集模块，用于采用高频率的时钟信号采集主设备的I2C总线的SCL信号和SDA信号；
时钟分发模块，用于将主设备的I2C总线的SCL信号扩展到下级多路从设备的I2C总线的SCL信号上；
方向控制模块，用于通过判断主设备与下级多路从设备的I2C总线上的当前数据状态，确定出当前SDA信号的方向。
其中，所述当前数据状态为SDA_DIR＝0时，所述当前SDA信号的方向具体为：由主设备到从设备的方向；
或者，所述当前数据状态为SDA_DIR＝1时，所述当前SDA信号的方向具体为：由从设备到主设备的方向。
其中，所述CPLD进一步包括：数据控制模块，用于根据方向控制模块的信号，选择SDA信号的方向。
其中，所述CPLD进一步包括：防挂死模块，用于在系统启动或者复位过程中向各个下级从设备分发时钟，使各个下级从设备释放I2C总线。
一种实现I2C总线控制的方法，该方法包括：
将采集自主设备的I2C总线的SCL信号分成多路并扩展到从设备的I2C总线上；
在采集自主设备的I2C总线的SDA信号与从设备的I2C总线的SDA信号之间，判断当前数据状态并确定出当前SDA信号的方向。
其中，所述采集具体包括：信号采集模块采用高频率的时钟信号采集主设备的I2C总线的SCL信号和SDA信号。
其中，将所述SCL信号分成多路并扩展到从设备的I2C总线上具体包括：时钟分发模块将主设备的I2C总线的SCL信号扩展到下级多路从设备的I2C总线的SCL信号上。
其中，在所述SDA信号与从设备的I2C总线的SDA信号之间，判断当前数据状态并确定出当前SDA信号的方向具体包括：方向控制模块通过判断主设备与下级多路从设备的I2C总线上的当前数据状态，确定出当前SDA信号的方向；其中，
所述当前数据状态为SDA_DIR＝0时，所述当前SDA信号的方向具体为：由主设备到从设备的方向；或者，所述当前数据状态为SDA_DIR＝1时，所述当前SDA信号的方向具体为：由从设备到主设备的方向。
其中，该方法还包括：防挂死模块在系统启动或者复位过程中向各个下级从设备分发时钟，使各个下级从设备释放I2C总线。
本发明的CPLD用于将采集自主设备的I2C总线的SCL信号分成多路并扩展到从设备的I2C总线上；在采集自主设备的I2C总线的SDA信号与从设备的I2C总线的SDA信号之间，判断当前数据状态并确定出当前SDA信号的方向。
由于本发明的CPLD是一种软件实现，因此，区别于现有技术采用I2C总线驱动芯片的硬件实现，采用本发明，无需额外增加制造成本，能降低成本和单板的设计复杂度。并且，由于分发出的I2C设备是一一对应的，信号质量也会有很大的提高。
附图说明
图1为本发明系统实施例的组成结构示意图；
图2为本发明I2C总线开始、停止状态示意图；
图3为本发明I2C总线完整的时序图。
具体实施方式
本发明的基本思想是：通过CPLD实现对I2C总线的控制，并将采集自主设备的I2C总线的SCL信号分成多路并扩展到从设备的I2C总线上；在采集自主设备的I2C总线的SDA信号与从设备的I2C总线的SDA信号之间，判断当前数据状态并确定出当前SDA信号的方向。
下面结合附图对技术方案的实施作进一步的详细描述。
一种实现I2C总线控制的系统，该系统包括：CPLD，CPLD用于将采集自主设备的I2C总线的SCL信号分成多路并扩展到从设备的I2C总线上；在采集自主设备的I2C总线的SDA信号与从设备的I2C总线的SDA信号之间，判断当前数据状态并确定出当前SDA信号的方向。
这里，CPLD进一步包括：信号采集模块、时钟分发模块和方向控制模块。其中，信号采集模块，用于采用高频率的时钟信号采集主设备的I2C总线的SCL信号和SDA信号。时钟分发模块，用于将主设备的I2C总线的SCL信号扩展到下级多路从设备的I2C总线的SCL信号上。方向控制模块，用于通过判断主设备与下级多路从设备的I2C总线上的当前数据状态，确定出当前SDA信号的方向。
这里，当前数据状态为SDA_DIR＝0时，当前SDA信号的方向具体为：由主设备到从设备的方向；或者，当前数据状态为SDA_DIR＝1时，当前SDA信号的方向具体为：由从设备到主设备的方向。
这里，CPLD进一步包括：数据控制模块，用于根据方向控制模块的信号，选择SDA信号的方向。
这里，CPLD进一步包括：防挂死模块，用于在系统启动或者复位过程中向各个下级从设备分发时钟，使各个下级从设备释放I2C总线。
综上所述，本发明用CPLD实现I2C总线控制，是一样软件实现，相对于现有技术的硬件实现而言，这种CPLD实现的I2C总线控制也可以理解为：通过CPLD实现I2C透明桥，CPLD也可以称为I2C透明桥。针对I2C透明桥而言，由于在使用的时候和直接连接到主设备一样，就使用者来说，相当于没有这个CPLD，因此，可以理解为CPLD为I2C透明桥。
采用本发明，可以节约I2C总线驱动芯片，降低制造成本，提供单板的密度，降低单板的设计复杂度，并且采用CPLD这种软件实现的控制，相比于现有技术采用硬件实现的控制，能大大提高对I2C总线控制的可靠性。
本发明的方案主要是：利用I2C时序的变化规律，在CPLD中通过逻辑组合电路来判断SDA的方向，从而实现I2C的透明桥功能。此外，还提供I2C的防挂死功能。
具体来说，本发明主要包括以下内容：
通过CPLD实现的I2C透明桥，包含下列模块：
信号采集模块，利用一个高频率的时钟信号采集I2C总线的SCL信号和SDA信号。其中，高频率的时钟信号采用的频率是相对于I2C总线SCL信号的频率而言的。
时钟分发模块，将I2C总线上主设备(master)的SCL信号扩展到下级各路I2C的SCL信号上。其中，master的SCL信号指上级I2C总线的SCL信号。
方向控制模块，通过判断上、下级I2C总线上的当前数据状态，确定SDA信号的方向。也就是说，判断SDA信号的方向是上级读下级I2C设备的方向，还是上级写下级I2C设备的方向。
数据控制模块，根据方向控制模块的信号，即SDA DIR，来选择SDA信号的方向。这里，所选择的SDA信号的方向是指数据线上的方向，因为在连接到CPLD的SDA信号都是双向的，但是在某一个特定时间点上，对CPLD来说，它的方向只能是固定的，所以CPLD要确定此时的SDA信号到底是输入方向还是输出方向。
防挂死模块，在复位系统的过程中，向各个下级I2C设备分发时钟，从而使其释放I2C总线，达到防止I2C总线挂死的目的。也就是说，防挂死模块主要起复位作用。针对复位作用而言，在单板初始化或者复位操作的时候，CPLD会对从设备的SCL上分发时钟信号，以便释放到各个从设备对I2C总线的占用。
以下对本发明进行举例阐述。
系统实施例：
如图1所示为本发明系统实施例的组成结构示意图，也可以理解为CPLD实现I2C透明桥的组成结构示意图。图1中，主设备发出的I2C总线(SCL M，SDA M)经过CPLD的I2C透明桥处理后，可以分发多路I2C总线(SCL S 1，SDA S 1；SCL S 2，SDA S 2；SCL S N，SDA S N)，在这里可以根据实际需要选择I2C的路数。
图1中，CPLD主要包括信号采集模块、时钟分发模块、方向控制模块、数据控制模块和防挂死模块，下面分别说明各个模块的具体功能。
信号采集模块，利用一个高频率的时钟信号，即相对于I2C总线SCL信号的频率的时钟信号，采集I2C总线的SCL和SDA。利用高频信号采集低频信号，可以通过判断两个采样点是否电平一样，采集到SCL和SDA线上的上升边沿和下降边沿。
时钟分发模块，将I2C总线上master的SCL信号，即上级I2C总线的SCL信号扩展到下级各路I2C的SCL上。由于SCL信号是由主设备发送至所有从设备的单向信号，因此，在I2C总线正常响应的时候，只要将主设备的SCL M信号扩展为多路，然后分发给各个从设备的SCL S即可。
方向控制模块，通过判断上下级I2C总线上的当前数据状态，确定SDA信号的方向，是上级读下级I2C设备的方向，还是上级写下级I2C设备的方向。这里，I2C总线的状态包括：开始(START)、结束(STOP)、读操作(READ)、写操作(WRITE)和应答(ACK)等状态。其中，SDA信号的方向可以用参数SDA_DIR表示，SDA_DIR为0时，即主设备要写从设备时，表示主设备到从设备的方向；SDA_DIR为1时，即主设备要读从设备时，表示从设备到主设备的方向。
数据控制模块，根据方向控制模块的信号SDA_DIR，来选择SDA信号的方向。例如，当主设备SDA_M要写从设备的SDA_S_1时，此时SDA_DIR＝0，则SDA信号的方向为1：SDA_M为输出，即CPLD I/O管脚方向，SDA_S_1为输入，即CPLD I/O管脚方向。当主设备SDA_M要读从设备的SDA_S_1时，此时SDA_DIR＝1，则SDA信号的方向为：SDA_M为输入，即CPLD I/O管脚方向，SDA_S_1为输出，即CPLD I/O管脚方向。
防挂死模块，在复位系统的过程中，向各个下级I2C设备分发时钟，从而使其释放I2C总线，达到防止I2C总线挂死的目的。在主设备重启等异常操作时，通过系统产生一个时钟，分发给各个从设备的SCL_S，从而可以使各个从设备的I2C时序完成，释放I2C总线。这样，当主设备起来以后，也不会因为扫描I2C设备，得到错误的应答而引起I2C设备挂死。
对I2C总线的控制中，由于SCL信号都是由主设备发往从设备，仅仅涉及将主设备发来的SCL信号分成多路SCL信号的问题；而SDA信号则不然，可能由主设备发往从设备，也可能由从设备发往主设备，因此，对于SDA信号还需要判断SDA信号的方向。I2C总线的开始、停止状态如图2所示；I2C总线完整的时序如图3所示；I2C总线的读写操作格式如以下表1、表2所示。
以下表1为I2C总线写操作的格式，表2为I2C总线读操作的格式。
表1
表2
利用CPLD的软件实现，将主设备的SCL信号分成多路SCL信号比较易于实现，而判断SDA信号的方向相对复杂些，因此，这里仅对本发明用于判断SDA信号的方向的方向控制模块进行具体阐述，下面详细介绍该方向控制模块内部的具体实现流程，包括以下步骤：
第一步，设置默认状态SDA_DIR为0。
第二步，当I2C总线开始信号(START)后，设置一个计数器C0，开始对SCL信号的上升沿触发计数，在计数到8时，如果当前SDA信号的值为0，则判断I2C总线处于写操作过程中；如果当前SDA信号的值为1，则判断I2C总线处于读操作过程中。
第三步，如果I2C总线处于写操作过程中，则当C0计数到9时，将SDA_DIR设置为1，表示SDA方向为从设备到到设备，并保持一个SCL时钟周期，接受从设备发送端ACK信号，然后恢复SDA_DIR＝0，C0＝1。
第四步，如果I2C总线处于读操作过程中，则当再次检测到I2C总线开始信号(START)后，设置SDA_DIR＝1，设置一个计数器C1，开始对SCL信号的上升沿触发计数，当C1计数到9时，将SDA_DIR设置为0，表示SDA方向为主设备到从设备，并保持一个SCL时钟周期，接受主设备发送端ACK信号，然后恢复SDA_DIR＝1，C1＝1。
第五步，当检测到I2C总线结束信号(STOP)时，设置默认状态SDA_DIR为0，清计数器C0、C1为0。
一种实现I2C总线控制的方法，该方法包括以下步骤：
步骤101、将采集自主设备的I2C总线的SCL信号分成多路并扩展到从设备的I2C总线上。
步骤102、在采集自主设备的I2C总线的SDA信号与从设备的I2C总线的SDA信号之间，判断当前数据状态并确定出当前SDA信号的方向。
针对以上由步骤101～102所构成的技术方案而言，采集具体包括：信号采集模块采用高频率的时钟信号采集主设备的I2C总线的SCL信号和SDA信号。
步骤101的具体处理过程为：时钟分发模块将主设备的I2C总线的SCL信号扩展到下级多路从设备的I2C总线的SCL信号上。
步骤102的具体处理过程为：方向控制模块通过判断主设备与下级多路从设备的I2C总线上的当前数据状态，确定出当前SDA信号的方向。
其中，当前数据状态为SDA_DIR＝0时，所述当前SDA信号的方向具体为：由主设备到从设备的方向；或者，当前数据状态为SDA_DIR＝1时，当前SDA信号的方向具体为：由从设备到主设备的方向。
这里，该方法除了步骤101和步骤102，还包括：防挂死模块在系统启动或者复位过程中向各个下级从设备分发时钟，使各个下级从设备释放I2C总线。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
Claims (8)
1.一种实现I2C总线控制的系统，其特征在于，该系统包括：复杂可编程逻辑器件(CPLD)，用于将采集自主设备的因特尔集成电路(I2C)总线的SCL信号分成多路并扩展到从设备的I2C总线上，所述CPLD进一步包括：信号采集模块、时钟分发模块和方向控制模块；其中，
信号采集模块，用于采用高频率的时钟信号采集主设备的I2C总线的SCL信号和SDA信号；
时钟分发模块，用于将主设备的I2C总线的SCL信号扩展到下级多路从设备的I2C总线的SCL信号上；
方向控制模块，用于通过判断主设备与下级多路从设备的I2C总线上的当前数据状态，确定出当前SDA信号的方向；
在采集自主设备的I2C总线的SDA信号与从设备的I2C总线的SDA信号之间，判断当前数据状态并确定出当前SDA信号的方向。
2.根据权利要求1所述的系统，其特征在于，所述当前数据状态为SDA_DIR＝0时，所述当前SDA信号的方向具体为：由主设备到从设备的方向；
或者，所述当前数据状态为SDA_DIR＝1时，所述当前SDA信号的方向具体为：由从设备到主设备的方向。
3.根据权利要求1或2所述的系统，其特征在于，所述CPLD进一步包括：数据控制模块，用于根据方向控制模块的信号，选择SDA信号的方向。
4.根据权利要求3所述的系统，其特征在于，所述CPLD进一步包括：防挂死模块，用于在系统启动或者复位过程中向各个下级从设备分发时钟，使各个下级从设备释放I2C总线。
5.一种实现I2C总线控制的方法，其特征在于，该方法包括：
将采集自主设备的I2C总线的SCL信号分成多路并扩展到从设备的I2C总线上，所述采集具体包括：信号采集模块采用高频率的时钟信号采集主设备的I2C总线的SCL信号和SDA信号；
在采集自主设备的I2C总线的SDA信号与从设备的I2C总线的SDA信号之间，判断当前数据状态并确定出当前SDA信号的方向。
6.根据权利要求5所述的方法，其特征在于，将所述SCL信号分成多路并扩展到从设备的I2C总线上具体包括：时钟分发模块将主设备的I2C总线的SCL信号扩展到下级多路从设备的I2C总线的SCL信号上。
7.根据权利要求6所述的方法，其特征在于，在所述SDA信号与从设备的I2C总线的SDA信号之间，判断当前数据状态并确定出当前SDA信号的方向具体包括：方向控制模块通过判断主设备与下级多路从设备的I2C总线上的当前数据状态，确定出当前SDA信号的方向；其中，
所述当前数据状态为SDA_DIR＝0时，所述当前SDA信号的方向具体为：由主设备到从设备的方向；或者，所述当前数据状态为SDA_DIR＝1时，所述当前SDA信号的方向具体为：由从设备到主设备的方向。
8.根据权利要求5至7中任一项所述的方法，其特征在于，该方法还包括：防挂死模块在系统启动或者复位过程中向各个下级从设备分发时钟，使各个下级从设备释放I2C总线。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010034257.0A CN101763331B (zh) | 2010-01-18 | 2010-01-18 | 一种实现i2c总线控制的系统及方法 |
| US13/522,672 US20120311211A1 (en) | 2010-01-18 | 2010-09-16 | Method and system for controlling inter-integrated circuit (i2c) bus |
| PCT/CN2010/077010 WO2011085595A1 (zh) | 2010-01-18 | 2010-09-16 | 一种实现i2c总线控制的系统及方法 |
| EP10842878.0A EP2527988A4 (en) | 2010-01-18 | 2010-09-16 | METHOD AND SYSTEM FOR INTEGRATED INTERCONNECTED BUS CONTROL |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010034257.0A CN101763331B (zh) | 2010-01-18 | 2010-01-18 | 一种实现i2c总线控制的系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101763331A CN101763331A (zh) | 2010-06-30 |
| CN101763331B true CN101763331B (zh) | 2014-04-09 |
Family
ID=42494495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010034257.0A Active CN101763331B (zh) | 2010-01-18 | 2010-01-18 | 一种实现i2c总线控制的系统及方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20120311211A1 (zh) |
| EP (1) | EP2527988A4 (zh) |
| CN (1) | CN101763331B (zh) |
| WO (1) | WO2011085595A1 (zh) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101763331B (zh) * | 2010-01-18 | 2014-04-09 | 中兴通讯股份有限公司 | 一种实现i2c总线控制的系统及方法 |
| CN102375749B (zh) * | 2010-08-24 | 2014-06-18 | 上海华虹集成电路有限责任公司 | 一种采用i2c总线快速下载和更新固件的方法 |
| CN102025788A (zh) * | 2010-12-03 | 2011-04-20 | 华为技术有限公司 | 通信装置、通信方法和通信系统 |
| CN102567267A (zh) * | 2010-12-31 | 2012-07-11 | 北京大唐高鸿数据网络技术有限公司 | Tdm总线扩展方法 |
| CN102073611B (zh) * | 2011-02-16 | 2012-11-28 | 东莞市泰斗微电子科技有限公司 | 一种i2c总线控制系统及方法 |
| US20140244874A1 (en) * | 2012-01-26 | 2014-08-28 | Hewlett-Packard Development Company, L.P. | Restoring stability to an unstable bus |
| US8898358B2 (en) | 2012-07-04 | 2014-11-25 | International Business Machines Corporation | Multi-protocol communication on an I2C bus |
| CN103530249B (zh) * | 2012-07-06 | 2016-08-03 | 鸿富锦精密工业（深圳）有限公司 | 内部整合电路总线传输系统及其传输方法 |
| CN104038380A (zh) * | 2013-03-07 | 2014-09-10 | 鸿富锦精密工业（深圳）有限公司 | 服务器主板检测系统及方法 |
| US9153533B2 (en) * | 2013-03-13 | 2015-10-06 | Invensas Corporation | Microelectronic elements with master/slave configurability |
| CN103353854A (zh) * | 2013-06-26 | 2013-10-16 | 华为数字技术（苏州）有限公司 | 一种增加数据保持时间的方法和设备 |
| CN104346254A (zh) * | 2013-07-25 | 2015-02-11 | 鸿富锦精密电子(天津)有限公司 | I2c总线监控装置 |
| US8943256B1 (en) * | 2013-08-08 | 2015-01-27 | Cypress Semiconductor Corporation | Serial data intermediary device, and related systems and methods |
| US9460042B2 (en) | 2013-09-03 | 2016-10-04 | Hewlett Packard Enterprise Development Lp | Backplane controller to arbitrate multiplexing of communication |
| CN104809087B (zh) * | 2014-01-25 | 2019-05-28 | 鸿富锦精密电子(天津)有限公司 | 电子装置系统的数据传输方法及电子装置系统 |
| CN103995576A (zh) * | 2014-06-06 | 2014-08-20 | 山东超越数控电子有限公司 | 一种基于cpld的计算机电源管理方法 |
| CN104199796B (zh) * | 2014-09-18 | 2018-11-02 | 歌尔股份有限公司 | Iic通信方法以及实现iic通信的嵌入式系统 |
| CN105957491A (zh) * | 2016-07-14 | 2016-09-21 | 深圳市华星光电技术有限公司 | I2c传输电路及显示装置 |
| US11493566B2 (en) | 2016-09-07 | 2022-11-08 | Texas Tech University System | Electric current imaging system |
| RU171656U1 (ru) * | 2017-01-10 | 2017-06-08 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Комсомольский-на-Амуре государственный технический университет" (ФГБОУ ВО "КнАГТУ") | Устройство мониторинга линии интерфейса последовательной асимметричной шины |
| KR102450296B1 (ko) * | 2017-12-26 | 2022-10-04 | 삼성전자주식회사 | 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법 |
| CN110249319A (zh) * | 2018-01-09 | 2019-09-17 | 深圳市汇顶科技股份有限公司 | 处理i2c总线死锁的方法、电子设备和通信系统 |
| CN108399137B (zh) * | 2018-03-07 | 2021-07-23 | 广州芯德通信科技股份有限公司 | Pon模块基于cpld的i2c切换方法 |
| CN110659238A (zh) * | 2018-06-28 | 2020-01-07 | 鸿富锦精密电子(天津)有限公司 | 数据通信系统 |
| CN109446145B (zh) * | 2018-10-30 | 2021-10-29 | 郑州云海信息技术有限公司 | 一种服务器主板i2c通道扩展芯片、电路及控制方法 |
| CN109491946A (zh) * | 2018-11-12 | 2019-03-19 | 郑州云海信息技术有限公司 | 一种用于i2c总线扩展的芯片和方法 |
| CN110046120B (zh) * | 2019-04-12 | 2022-02-18 | 苏州浪潮智能科技有限公司 | 基于iic协议的数据处理方法、装置、系统及存储介质 |
| FR3100349B1 (fr) * | 2019-08-28 | 2022-07-08 | Stmicroelectronics Grand Ouest Sas | Communication sur bus I2C |
| CN110990313B (zh) * | 2019-11-29 | 2021-07-30 | 苏州浪潮智能科技有限公司 | 一种i3c总线处理时钟拉伸的方法、设备以及存储介质 |
| CN111124981B (zh) * | 2019-11-29 | 2021-11-23 | 苏州浪潮智能科技有限公司 | 一种服务器i2c设备的管理系统及方法 |
| CN111124972A (zh) * | 2019-12-02 | 2020-05-08 | 深圳震有科技股份有限公司 | 基于相同i2c地址的芯片扩展方法、系统及存储介质 |
| CN111124963A (zh) * | 2019-12-09 | 2020-05-08 | 深圳震有科技股份有限公司 | Cpld实现iic接口从设备方法、智能终端及储存介质 |
| CN111208892B (zh) * | 2020-01-10 | 2022-04-01 | 江苏钜芯集成电路技术股份有限公司 | 一种用串行i2c信号对芯片系统实现复位的方法 |
| CN111339019B (zh) * | 2020-02-23 | 2021-10-29 | 苏州浪潮智能科技有限公司 | 一种通过cpld进行i2c总线扩展的方法和装置 |
| CN111538626B (zh) * | 2020-05-08 | 2023-03-24 | 成都蓉博通信技术有限公司 | 一种从i2c设备解挂死的方法 |
| US11210260B1 (en) | 2020-07-29 | 2021-12-28 | Astec International Limited | Systems and methods for monitoring serial communication between devices |
| CN112051890B (zh) * | 2020-08-27 | 2022-07-26 | 海光信息技术股份有限公司 | I2c总线的时钟控制方法、主设备及连接i2c总线的设备系统 |
| CN112114992B (zh) * | 2020-09-21 | 2023-11-14 | 山东浪潮科学研究院有限公司 | 一种i2c防挂死设计方法 |
| CN112463707B (zh) * | 2020-12-11 | 2023-01-06 | 苏州浪潮智能科技有限公司 | 一种i2c链路管理系统及方法 |
| CN113296995A (zh) * | 2021-05-21 | 2021-08-24 | 深圳市极致兴通科技有限公司 | 硬件实现iic防挂死的方法、装置及计算机存储介质 |
| CN114237992A (zh) * | 2021-11-23 | 2022-03-25 | 四川和芯微电子股份有限公司 | I2c总线验证方法与验证系统 |
| CN114817113B (zh) * | 2022-04-30 | 2023-07-14 | 苏州浪潮智能科技有限公司 | 一种用于判断sda数据方向的方法、系统、设备和存储介质 |
| CN115129516B (zh) * | 2022-06-30 | 2024-10-22 | 苏州浪潮智能科技有限公司 | 一种PCIe设备I2C挂死问题处理方法及相关组件 |
| CN118409995B (zh) * | 2024-07-04 | 2024-09-27 | 四川华鲲振宇智能科技有限责任公司 | 一种通过服务器cpld扩展管理通道的系统及方法 |
| CN119066016A (zh) * | 2024-11-06 | 2024-12-03 | 浙江省北大信息技术高等研究院 | 一种用于多路i2c总线设备的系统、方法和控制器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101140556A (zh) * | 2007-09-11 | 2008-03-12 | 中兴通讯股份有限公司 | 用可编程器件实现访问多个i2c从器件的方法及装置 |
| CN101324875A (zh) * | 2007-06-11 | 2008-12-17 | 大唐移动通信设备有限公司 | 一种扩展i2c总线的方法及i2c总线扩展装置 |
| CN101609440A (zh) * | 2008-06-20 | 2009-12-23 | 华为技术有限公司 | 总线系统和总线从锁定状态中恢复的方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5892933A (en) * | 1997-03-31 | 1999-04-06 | Compaq Computer Corp. | Digital bus |
| KR100224965B1 (ko) * | 1997-07-10 | 1999-10-15 | 윤종용 | 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템 |
| US6339806B1 (en) * | 1999-03-23 | 2002-01-15 | International Business Machines Corporation | Primary bus to secondary bus multiplexing for I2C and other serial buses |
| US6874052B1 (en) * | 2000-09-29 | 2005-03-29 | Lucent Technologies Inc. | Expansion bridge apparatus and method for an I2C bus |
| EP1344140B1 (en) * | 2000-12-20 | 2011-02-09 | Thomson Licensing | I?2 c bus control for isolating selected ic's for fast i?2 bus communication |
| US7149838B2 (en) * | 2001-05-29 | 2006-12-12 | Sun Microsystems, Inc. | Method and apparatus for configuring multiple segment wired-AND bus systems |
| US6842806B2 (en) * | 2001-05-29 | 2005-01-11 | Sun Microsystems, Inc. | Method and apparatus for interconnecting wired-AND buses |
| US6857040B2 (en) * | 2001-12-05 | 2005-02-15 | Hewlett-Packard Development Company, L.P. | Bi-directional bus bridge in which multiple devices can assert bus concurrently |
| US6874050B2 (en) * | 2002-01-16 | 2005-03-29 | Hewlett-Packard Development Company, L.P. | Circuit and method for expanding a serial bus |
| US6816939B2 (en) * | 2002-05-09 | 2004-11-09 | International Business Machines Corporation | Apparatus for supporting I2C bus masters on a secondary side of an I2C multiplexor |
| US7039734B2 (en) * | 2002-09-24 | 2006-05-02 | Hewlett-Packard Development Company, L.P. | System and method of mastering a serial bus |
| US20040255070A1 (en) * | 2003-06-12 | 2004-12-16 | Larson Thane M. | Inter-integrated circuit router for supporting independent transmission rates |
| US7010639B2 (en) * | 2003-06-12 | 2006-03-07 | Hewlett-Packard Development Company, L.P. | Inter integrated circuit bus router for preventing communication to an unauthorized port |
| US7398345B2 (en) * | 2003-06-12 | 2008-07-08 | Hewlett-Packard Development Company, L.P. | Inter-integrated circuit bus router for providing increased security |
| US6954810B2 (en) * | 2003-06-30 | 2005-10-11 | Lsi Logic Corporation | Transparent switch |
| EP1494125A1 (en) * | 2003-07-03 | 2005-01-05 | Thomson Licensing S.A. | Method and data structure for random access via a bus connection |
| US7348803B2 (en) * | 2005-06-24 | 2008-03-25 | Integrated Electronic Solutions Pty. Ltd. | Bi-directional bus buffer |
| KR100772389B1 (ko) * | 2006-01-12 | 2007-11-01 | 삼성전자주식회사 | 메모리 인식 장치 |
| US7793022B2 (en) * | 2007-07-25 | 2010-09-07 | Redmere Technology Ltd. | Repeater for a bidirectional serial bus |
| TWI407316B (zh) * | 2008-03-12 | 2013-09-01 | Inventec Corp | 解決具有相同定址位址之兩ｉ2ｃ從屬裝置間產生衝突的裝置 |
| CN101763331B (zh) * | 2010-01-18 | 2014-04-09 | 中兴通讯股份有限公司 | 一种实现i2c总线控制的系统及方法 |
-
2010
- 2010-01-18 CN CN201010034257.0A patent/CN101763331B/zh active Active
- 2010-09-16 EP EP10842878.0A patent/EP2527988A4/en not_active Withdrawn
- 2010-09-16 US US13/522,672 patent/US20120311211A1/en not_active Abandoned
- 2010-09-16 WO PCT/CN2010/077010 patent/WO2011085595A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101324875A (zh) * | 2007-06-11 | 2008-12-17 | 大唐移动通信设备有限公司 | 一种扩展i2c总线的方法及i2c总线扩展装置 |
| CN101140556A (zh) * | 2007-09-11 | 2008-03-12 | 中兴通讯股份有限公司 | 用可编程器件实现访问多个i2c从器件的方法及装置 |
| CN101609440A (zh) * | 2008-06-20 | 2009-12-23 | 华为技术有限公司 | 总线系统和总线从锁定状态中恢复的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120311211A1 (en) | 2012-12-06 |
| EP2527988A1 (en) | 2012-11-28 |
| WO2011085595A1 (zh) | 2011-07-21 |
| CN101763331A (zh) | 2010-06-30 |
| EP2527988A4 (en) | 2013-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101763331B (zh) | 一种实现i2c总线控制的系统及方法 | |
| US8775707B2 (en) | Single wire bus system | |
| US8898358B2 (en) | Multi-protocol communication on an I2C bus | |
| US9460042B2 (en) | Backplane controller to arbitrate multiplexing of communication | |
| CN103616937B (zh) | 一种主板、pcie网卡和服务器系统 | |
| CN100565487C (zh) | 仲裁器、交叉开关、请求选择方法以及信息处理设备 | |
| CN110209399B (zh) | Fpga服务系统、数据处理方法及存储介质 | |
| WO2017080274A1 (zh) | 多处理器系统及时钟同步方法 | |
| KR102703909B1 (ko) | Led 제어 시스템, 기기, 방법 및 저장매체 | |
| CN110647486B (zh) | 一种PCIe链路训练方法、端设备及通讯系统 | |
| CN103645975B (zh) | 一种异常恢复的方法及串行总线传输装置 | |
| US10101764B2 (en) | Automatic clock configuration system | |
| CN105468548B (zh) | 串行外围接口的通信 | |
| CN107256198A (zh) | 服务器及服务器硬盘板卡分配i2c地址的方法 | |
| US20080040564A1 (en) | Sychronized Light Path Scheme Across Mutiple SAS Storage Enclosures | |
| US10140235B2 (en) | Server | |
| US20120136501A1 (en) | Computer chassis system | |
| CN104460857A (zh) | 一种高速外设部件互连标准卡及其使用方法和装置 | |
| CN204945920U (zh) | 一种兼容不同类型计算节点pcie热插拔的io扩展板 | |
| CN118331820A (zh) | 存储设备信息的检测方法及装置、存储介质及电子装置 | |
| US9509633B2 (en) | Multi-switching device and multi-switching method thereof | |
| CN104125096A (zh) | 一种基于i2c总线的服务器网络配置方法 | |
| CN115551272A (zh) | 服务器管理方法、装置及机柜 | |
| KR20150061348A (ko) | I2c 통신에서 디바이스 어드레스를 설정하는 방법 및 디바이스 어드레스를 설정하는 장치 | |
| CN211349344U (zh) | 一种主机板及服务器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |