DE10052627A1

DE10052627A1 - Anordnung zur Identifikation der logischen Zusammensetzung eines modular aufgebauten Systems

Info

Publication number: DE10052627A1
Application number: DE10052627A
Authority: DE
Inventors: Helmut Michel; Andreas Goers; Reiner Bleil
Original assignee: ABB Patent GmbH
Current assignee: ABB Patent GmbH
Priority date: 2000-10-24
Filing date: 2000-10-24
Publication date: 2002-05-08
Also published as: US20020094704A1

Abstract

Die Erfindung betrifft ein Verfahren und eine Anordnung zur Identifikation der logischen Zusammensetzung eines modular aufgebauten Systems, bestehend aus einer elektrischen Basiseinheit (1) mit einer Mehrzahl von Steckplätzen zur Aufnahme jeweils einer steckbaren elektrischen Einheit (2), wobei jede steckbare elektrische Einheit (2) mittels einer mehrpoligen Steckverbindung, bestehend aus einer Steckkontaktvorrichtung (23) und einer Steckgegenkontaktvorrichtung (13) mit der Basiseinheit (1) verbunden ist und die Basiseinheit (1) mit Signalverarbeitungsmitteln (12) ausgestattet ist. Jede steckbare elektrische Einheit (2) ist mit einem adressierbaren seriellen Festwertspeicher (21) zur Aufnahme diese Einheit eindeutig identifizierender Kennzeichen ausgestattet. Der Festwertspeicher (21) ist über einen seriellen Bus (3) mit den Signalverarbeitungsmitteln (12) der Basiseinheit (1) verbunden. Der serielle Bus (3) ist physisch durch zwei Busleitungen (31, 32) mit gegenseitig aufeinander abgestimmtem Wechselspiel von aufeinanderfolgenden Signalpegeln gebildet. Die Festwertspeicher (21) aller steckbaren elektrischen Einheiten (2) sind identisch und auf der steckbaren elektrischen Einheit (2) fest eingestellt adressiert. Von den zwei Busleitungen (31, 32) des seriellen Busses (3) ist genau eine Busleitung (31) gemeinsam an alle Festwertspeicher (21) und die Signalverarbeitungsmittel (12) angeschlossen und die jeweils zweite Busleitung (32) separat an einen Festwertspeicher (21) ...

Description

Die Erfindung betrifft eine Anordnung zur Identifikation der logischen Zusammensetzung eines modular aufgebauten Systems.

Komplexe Systeme der Elektrotechnik, insbesondere in der Mess-, Steuer- und Regelungstechnik sowie in der Nachrichtentechnik, sind regelmäßig modular aufgebaut. Dabei ist eine Vielzahl elektrischer Einheiten in einem Gefäß einer elektrischen Basiseinheit steckbar untergebracht und jeweils über eine mehrpolige Steckverbindung mit der Basiseinheit verbunden.

Bei der Erweiterung eines derartigen komplexen Systems während des laufenden Betriebs um weitere steckbare elektrische Einheiten oder beim Austausch einer der steckbaren elektrischen Einheiten besteht die Gefahr der Störung von anderen elektrischen Einheiten. Physisch hinzugefügte steckbare elektrische Einheiten sind der Basiseinheit logisch unbekannt. Darüber hinaus sind verschiedene steckbare elektrische Einheiten mit identischer mechanischer Bauart zu unterscheiden.

Aus der Veröffentlichung "Implementing a Flexible Serial Bus for Board Identification", CSD Magazine, August 1998, ist bekannt, jede steckbare elektrische Einheit mit einem seriellen Festwertspeicher mit einer I²C-Schnittstelle (I²C: Inter Integrated Circuit) auszustatten und alle steckbaren elektrischen Einheiten über einen in der Basiseinheit geführten seriellen I²C-Bus miteinander und mit einem in der Basiseinheit angeordneten Busmaster zu verbinden. In den seriellen Festwertspeichern sind die jeweilige steckbare elektrische Einheit eindeutig identifizierende Kennzeichen gespeichert.

Bausteine mit einer I²C-Schnittstelle weisen acht bit breite Bausteinadresse auf, von der bereits vier bit zur Kodierung des Bausteintyps durch innere Verdrahtung fest vorbelegt und für den Anwender unveränderlich sind. Ein bit ist für die Steuerung der Datenübertragungsrichtung reserviert. Die restlichen drei bit der Bausteinadresse stehen zur Adressierung von insgesamt acht typgleichen Bausteinen an demselben I²C-Bus zur Verfügung. Dementsprechend ist ein derartig ausgestattetes modulares System auf insgesamt acht steckbare elektrische Einheiten limitiert. Zur Umgehung dieser Limitierung wird unter Hinweis auf zunehmende Komplexität der Software und zusätzlich erforderliche Ein-/Ausgabe-Anschlüsse für den Busmaster vorgeschlagen, mehrere I²C-Bus-Segmente für jeweils acht steckbare elektrische Einheiten vorzusehen, wobei der Aufwand für die Adressierung erhalten bleibt.

Der Erfindung liegt daher die Aufgabe zugrunde, mit geringem Aufwand die logische Zusammensetzung eines modular aufgebauten Systems zu ermitteln, die physisch enthaltenen Komponenten zu identifizieren und dabei mit einer möglichst geringen Anzahl von Kontakten der Steckverbindung auskommt.

Erfindungsgemäß wird diese Aufgabe mit den Mitteln des Patentanspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den rückbezogenen Ansprüchen genannt.

Die Erfindung geht von einem modular aufgebauten System bestehend aus einer elektrischen Basiseinheit mit einer Mehrzahl von Steckplätzen zur Aufnahme jeweils einer steckbaren elektrischen Einheit aus, wobei jede steckbare elektrische Einheit mittels einer mehrpoligen Steckverbindung bestehend aus einer Steckkontaktvorrichtung und einer Steckgegenkontaktvorrichtung mit der Basiseinheit elektrisch verbunden ist und die Basiseinheit mit Signalverarbeitungsmitteln ausgestattet ist. Jede steckbare elektrische Einheit ist mit einem adressierbaren seriellen Festwertspeicher zur Aufnahme diese Einheit eindeutig identifizierender Kennzeichen ausgestattet. Der Festwertspeicher ist über einen seriellen Bus mit den Signalverarbeitungsmitteln der Basiseinheit verbunden. Der serielle Bus ist physisch durch zwei Busleitungen mit gegenseitig aufeinander abgestimmtem Wechselspiel von aufeinanderfolgenden Signalpegeln gebildet.

Das Wesen der Erfindung besteht darin, dass die Festwertspeicher aller steckbaren elektrischen Einheiten identisch und auf der steckbaren elektrischen Einheit fest eingestellt adressiert sind und dass von den zwei Busleitungen des seriellen Busses genau eine Busleitung gemeinsam an alle Festwertspeicher und die Signalverarbeitungsmittel angeschlossen ist und die jeweils zweite Busleitung separat an einen Festwertspeicher und die Signalverarbeitungsmittel angeschlossen ist.

An die Steckverbindung jedes Steckplatzes sind dementsprechend nur die zwei Busleitungen des seriellen Busses geführt. Vorteilhafterweise kommt die Anordnung zur Identifikation der logischen Zusammensetzung eines modular aufgebauten Systems mit der geringen Anzahl von genau zwei Kontakten jeder Steckverbindung am Steckplatz aus.

Infolge der identischen und auf der steckbaren elektrischen Einheit fest eingestellten Adresse jedes Festwertspeichers werden alle Festwertspeicher im Datenverkehr über die Busleitungen unter derselben Adresse angesprochen und es entfällt die Adressverwaltung innerhalb der Datenpakete. Vorteilhafterweise wird dadurch die Komplexität der Software reduziert.

Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels näher erläutert. Die dazu erforderlichen Zeichnungen zeigen:

Fig. 1 ein Prinzipschaltbild einer an die Basiseinheit angeschlossenen steckbaren elektrischen Einheit

Fig. 2 eine Detaildarstellung der Basiseinheit

Fig. 3 eine Detaildarstellung der Signalverarbeitungsmittel

In Fig. 1 ist ein Prinzipschaltbild einer an eine Basiseinheit 1 angeschlossenen steckbaren elektrischen Einheit 2 dargestellt, wobei nur die zur Erläuterung der Erfindung notwendigen Mittel gezeigt sind. Die steckbare elektrische Einheit 2 weist eine Steckkontaktvorrichtung 23 auf, an die eine erste Busleitung 31 und eine zweite Busleitung 32 mit gegenseitig aufeinander abgestimmtem Wechselspiel von aufeinanderfolgenden Signalpegeln eines seriellen Busses 3 und Leitungen eines Kommunikationsbusses 4 angeschlossen sind. Die Funktionalität der steckbaren elektrischen Einheit 2 ist in einer Modulelektronik 22 untergebracht, die an den Kommunikationsbus 4 angeschlossen ist. Darüber hinaus ist jede steckbare elektrische Einheit 2 mit einem seriellen Festwertspeicher 21 ausgestattet, der an die Busleitungen 31 und 32 des seriellen Busses 3 angeschlossen ist. In dem seriellen Festwertspeicher 21 sind die jeweilige steckbare elektrische Einheit 2 eindeutig identifizierender Kennzeichen gespeichert. Darüber hinaus kann vorgesehen sein, in dem seriellen Festwertspeicher 21 individuelle Konfigurationsdaten der steckbaren elektrischen Einheit 2 abrufbar zu speichern.

Die Festwertspeicher 21 aller steckbaren elektrischen Einheiten 2 sind identisch und auf der steckbaren elektrischen Einheit 2 fest eingestellt adressiert. Dementsprechend werden alle Festwertspeicher 21 im Datenverkehr über die Busleitungen 31 und 32 unter derselben Adresse angesprochen. Vorzugsweise sind die zugänglichen Adressanschlüsse mit Massepotential verbunden. Die Festwertspeicher 21 aller steckbaren elektrischen Einheiten 2 sind damit identisch unter der Adresse 0 ansprechbar.

Die Basiseinheit 1 weist zur Aufnahme einer steckbaren elektrischen Einheit 2 eine zu der Steckkontaktvorrichtung 23 der steckbaren elektrischen Einheit 2 korrespondierende Steckgegenkontaktvorrichtung 13 auf. Darüber hinaus ist die Basiseinheit 1 mit einem Signalverarbeitungsmittel 12 ausgestattet, das über den Kommunikationsbus 4 und den seriellen Bus 3 mit der Steckgegenkontaktvorrichtung 13 verbunden ist.

Die Basiseinheit 1 ist gemäß Fig. 2 zur Aufnahme einer Mehrzahl steckbarer elektrischer Einheiten 2 mit einer Mehrzahl von n Steckplätzen ausgestattet, denen jeweils eine Steckgegenkontaktvorrichtung 13-1 bis 13-n zugeordnet ist. Die Signalverarbeitungsmittel 12 der Basiseinheit 1 sind mit den Steckgegenkontaktvorrichtungen 13-1 bis 13-n aller Steckplätze über die Leitungen des Kommunikationsbusses 4 und den seriellen Bus 3 verbunden. Dabei ist genau eine Busleitung 31 des seriellen Busses 3 gemeinsam an alle Steckgegenkontaktvorrichtungen 13-1 bis 13-n angeschlossen. Die jeweils zweite Busleitung 32-1 bis 32-n des seriellen Busses 3 ist separat an eine der Steckgegenkontaktvorrichtungen 13-1 bis 13-n und die Signalverarbeitungsmittel 12 angeschlossen.

Dementsprechend ist der serielle Bus 3 zum ersten Steckplatz der Basiseinheit 1 mit der Steckgegenkontaktvorrichtung 13-1 durch die Busleitungen 31 und 32-1 gebildet. Der serielle Bus 3 zum zweiten Steckplatz der Basiseinheit 1 mit der Steckgegenkontaktvorrichtung 13-2 ist durch die Busleitungen 31 und 32-2 gebildet und der serielle Bus 3 zum n-ten Steckplatz der Basiseinheit 1 mit der Steckgegenkontaktvorrichtung 13-n ist durch die Busleitungen 31 und 32-n gebildet.

An die Steckgegenkontaktvorrichtungen 13-1 bis 13-n jedes Steckplatzes sind dementsprechend nur zwei Busleitungen 31/32-1, 31/32-2 bis 31/32-n des seriellen Busses 3 geführt. Dadurch und durch die feste und identische Adressierung der Festwertspeicher 21 der steckbaren elektrischen Einheiten 2 kommt die Anordnung zur Identifikation der logischen Zusammensetzung eines modular aufgebauten Systems unter Aufrechterhaltung der Unterscheidbarkeit der einzelnen Festwertspeicher 21 mit der geringen Anzahl von genau zwei Kontakten jeder Steckgegenkontaktvorrichtung 13-1 bis 13-n am Steckplatz aus.

Die Signalverarbeitungsmittel 12 bestehen im wesentlichen aus einem Mikrocontroller mit einer Verarbeitungseinheit, Speichereinheiten und Ein-/Ausgabeeinheiten.

Derartige Mikrocontroller sind für sich bekannt. Beispielsweise ist der Typ 80C517 mit 56 digitalen Ein-/Ausgabe-Anschlüssen ausgestattet, die in sieben bidirektionalen 8- Bit-Ports zusammengefasst sind. Jeder dieser 56 Port-Anschlüsse ist für sich beliebig als Eingabe- oder Ausgabe-Anschluß konfigurierbar. Durch wechselweise aufeinanderfolgende Konfiguration als Eingabe- beziehungsweise Ausgabe-Anschluß ist jeder Port-Anschluß als bidirektionaler Anschluß zum aufeinanderfolgenden Lesen und Schreiben einstellbar. Darüber hinaus weist der Mikrocontroller Steuersignalanschlüsse vorgegebener und unveränderbarer logischer Signalzuordnung und Signalübertragungsrichtung auf.

In einer ersten Ausführungsform ist für eine geringe Anzahl n von Steckplätzen gemäß Fig. 2 vorgesehen, die Busleitungen 31 und 32-1 bis 32-n direkt an jeweils einen der Port-Anschlüsse des Mikrocontrollers anzuschließen. Mittels der Betriebssoftware wird der Mikrocontroller bezogen auf die mit den Busleitungen 31 und 32-1 bis 32-n beschalteten Port-Anschlüsse als Busmaster des seriellen Busses 3 betrieben. Dabei wird zur Kommunikation mit dem Festwertspeicher 21 einer ausgewählten steckbaren elektrischen Einheit 2 durch die Betriebssoftware des Mikrocontrollers der Datenstrom der zweiten Busleitung 32 über genau jenen Port-Anschluß geleitet, der mit der zu dem Steckplatz der ausgewählten steckbaren elektrischen Einheit 2 geführten, zweiten Busleitung 32 verbunden ist, während die anderen mit zweiten Busleitungen 32-1 bis 32-n belegten Port-Anschlüsse inaktiv gehalten werden.

Für eine größere Anzahl n von Steckplätzen ist in Fig. 3 eine zweite Ausführungsform dargestellt. Die Signalverarbeitungsmittel 12 sind neben einem Mikrocontroller 14 mit einem Signalverteiler 15 ausgestattet. Der Signalverteiler 15 weist Adressanschlüsse zum Anschluß von Steckplatzadresssignalleitungen 16, einen einzelnen Signalanschluß und eine Gruppe von n Signalanschlüssen auf, wobei in Abhängigkeit von der an den Adressanschlüssen angelegten Steckplatzadresse der einzelne Signalanschluß bidrektional mit genau einem Signalanschluß der Gruppe von n Signalanschlüssen verbunden ist.

Jeder Signalanschluß der Gruppe von n Signalanschlüssen ist mit einer der zweiten Busleitungen 32-1 bis 32-n beschaltet. Der einzelne Signalanschluß ist über die zweite Busleitung 32 des seriellen Busses 3 mit einem Port-Anschluß des Mikrocontrollers 14 verbunden. Darüber hinaus sind die Steckplatzadresssignalleitungen 16 und die erste Busleitung 31 mit weiteren Port-Anschlüssen des Mikrocontrollers 14 verbunden.

Mittels der Betriebssoftware wird der Mikrocontroller bezogen auf die mit den Busleitungen 31 und 32 beschalteten Port-Anschlüsse als Busmaster des seriellen Busses 3 betrieben. Dabei wird zur Kommunikation mit dem Festwertspeicher 21 einer ausgewählten steckbaren elektrischen Einheit 2 durch die Betriebssoftware des Mikrocontrollers zunächst die zugehörige Steckplatzadresse auf den mit den Steckplatzadresssignalleitungen 16 beschalteten Port-Anschlüssen ausgegeben. Der Datenstrom der zweiten Busleitung 32 wird über den Signalverteiler 15 geleitet und der zugehörigen, zu dem Steckplatz der ausgewählten steckbaren elektrischen Einheit 2 geführten, individuellen zweiten Busleitung 32-1 bis 32-n zugeordnet. Auf diese Weise ist über eine geringe Anzahl von Port-Anschlüssen eine vergleichsweise große Anzahl n von Steckplätzen unterscheidbar und individuell ansprechbar.

Der zwei Busleitungen 31 und 32 mit gegenseitig aufeinander abgestimmtem Wechselspiel von aufeinanderfolgenden Signalpegeln umfassende serielle Bus 3 ist als I²C-Bus ausgeführt. Die Spezifikation des für sich bekannten I²C-Busses ist in "I²C-Bus angewandt - Chips und Schaltungen", Elektor-Verlag Aachen, 1995, ausführlich beschrieben. Die beiden Busleitungen 31 und 32 des I²C-Busses werden gemäß der I²C-Spezifikation als Datenleitung SDA und Taktleitung SCL bezeichnet.

In einer ersten Ausgestaltung der ersten und zweiten Ausführungsform ist die Busleitung 31 die Taktleitung SCL und ist die Busleitung 32 die Datenleitung SDA. Dementsprechend ist die Taktleitung 31 universell mit allen Steckgegenkontaktvorrichtungen 13-1 bis 13-n verbunden ist während die Datenleitung 32 steckplatzspezifisch individualisiert ist.

In einer zweiten Ausgestaltung der ersten und zweiten Ausführungsform ist die Busleitung 31 die Datenleitung SDA und ist die Busleitung 32 die Taktleitung SCL. Dementsprechend ist die Datenleitung 32 universell mit allen Steckgegenkontaktvorrichtungen 13-1 bis 13-n verbunden ist während die Taktleitung 31 steckplatzspezifisch individualisiert ist.

In jeder Ausgestaltung jeder Ausführungsform wird jeweils die gemeinsame erste Busleitung 31 und eine ausgewählte zweite Busleitung 32-1 bis 32-n mit dem bestimmungsgemäßen gegenseitig aufeinander abgestimmten Wechselspiel von aufeinanderfolgenden Signalpegeln gemäß der I²C-Spezifikation beaufschlagt. Der Festwertspeicher 21 der steckbaren elektrischen Einheit 2 am durch die ausgewählte zweite Busleitung 32-1 bis 32-n selektierten Steckplatz und der Mikrocontroller 14 der Signalverarbeitungsmittel 12 bilden die Teilnehmer des seriellen I²C-Busses 3. Alle anderen Festwertspeicher 21 sind infolge fehlenden aufeinander abgestimmten Wechselspiels von aufeinanderfolgenden Signalpegeln gemäß der I²C-Spezifikation von der Kommunikation mit dem Mikrocontroller 14 ausgeschlossen.

Durch den Mikrocontroller 14 werden die die jeweilige steckbare elektrische Einheit 2 eindeutig identifizierenden Kennzeichen ausgelesen. Auf diese Weise wird nacheinander jede zweite Busleitung 32-1 bis 32-n ausgewählt und die identifizierenden Kennzeichen der jeweiligen steckbaren elektrischen Einheit 2 aus dem zugehörigen Festwertspeicher 21 ausgelesen. Wenn die identifizierenden Kennzeichen aller eingesteckten steckbaren elektrischen Einheiten 2 erfaßt sind, ist die logische Zusammensetzung des modularen Systems identifiziert.

Bezugszeichenliste

1

Basiseinheit

12

Signalverarbeitungsmittel

13, 13-1 bis 13

-n Steckgegenkontaktvorrichtung

14

Mikrocontroller

15

Signalverteiler

16

Steckplatzadresssignalleitung

2

steckbare elektrische Einheit

21

Festwertspeicher

22

Modulelektronik

23

Steckkontaktvorrichtung

3

serieller Bus

31

erste Busleitung

32, 32-1 bis 32

-n zweite Busleitung

4

Kommunikationsbus

Claims

1. Anordnung zur Identifikation der logischen Zusammensetzung eines modular aufgebauten Systems bestehend aus einer elektrischen Basiseinheit mit einer Mehrzahl von Steckplätzen zur Aufnahme jeweils einer steckbaren elektrischen Einheit, wobei jede steckbare elektrische Einheit mit einem adressierbaren seriellen Festwertspeicher zur Aufnahme diese Einheit eindeutig identifizierender Kennzeichen ausgestattet ist und mittels einer mehrpoligen Steckverbindung bestehend aus einer Steckkontaktvorrichtung und einer Steckgegenkontaktvorrichtung mit der Basiseinheit verbunden ist und die Basiseinheit mit Signalverarbeitungsmitteln ausgestattet ist, die über einen seriellen Bus, der physisch durch zwei Busleitungen mit gegenseitig aufeinander abgestimmtem Wechselspiel von aufeinanderfolgenden Signalpegeln gebildet ist, mit dem seriellen Festwertspeicher verbunden ist, dadurch gekennzeichnet,
dass die Festwertspeicher (21) aller steckbaren elektrischen Einheiten (2) identisch und auf der steckbaren elektrischen Einheit (2) fest eingestellt adressiert sind und
dass von den zwei Busleitungen (31, 32) des seriellen Busses (3) genau eine Busleitung (31) gemeinsam an alle Festwertspeicher (21) und die Signalverarbeitungsmittel (12) angeschlossen ist und die jeweils zweite Busleitung (32-1 bis 32-n) separat an einen Festwertspeicher (21) und die Signalverarbeitungsmittel (12) angeschlossen ist.

2. Anordnung nach Anspruch 1 dadurch gekennzeichnet, dass die zwei Busleitungen (31, 32) des seriellen Busses (3) genau eine Taktleitung (31) und eine Datenleitung (32) umfassen und dass die Taktleitung (31) gemeinsam an alle Festwertspeicher (21) angeschlossen ist.

3. Anordnung nach Anspruch 1 dadurch gekennzeichnet, dass die zwei Busleitungen (31, 32) des seriellen Busses (3) genau eine Taktleitung (32) und eine Datenleitung (31) umfassen und dass die Datenleitung (31) gemeinsam an alle Festwertspeicher (21) angeschlossen ist.

4. Anordnung nach einem der Ansprüche 1 bis 3 dadurch gekennzeichnet, dass der serielle Bus (3) ein I²C-Bus ist.