[go: up one dir, main page]

KR0170742B1 - 엠버스를 이용한 데이터 전송 방법 - Google Patents

엠버스를 이용한 데이터 전송 방법 Download PDF

Info

Publication number
KR0170742B1
KR0170742B1 KR1019960007373A KR19960007373A KR0170742B1 KR 0170742 B1 KR0170742 B1 KR 0170742B1 KR 1019960007373 A KR1019960007373 A KR 1019960007373A KR 19960007373 A KR19960007373 A KR 19960007373A KR 0170742 B1 KR0170742 B1 KR 0170742B1
Authority
KR
South Korea
Prior art keywords
bus
cycle
data
mode
data transmission
Prior art date
Application number
KR1019960007373A
Other languages
English (en)
Other versions
KR970066906A (ko
Inventor
박명식
도기종
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960007373A priority Critical patent/KR0170742B1/ko
Publication of KR970066906A publication Critical patent/KR970066906A/ko
Application granted granted Critical
Publication of KR0170742B1 publication Critical patent/KR0170742B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 중형컴퓨터 시스템의 시스템 버스와 상기 중형컴퓨터의 로칼버스로 사용되는 엠버스를 인터페이스하는 엠버스를 이용한 데이터 전송 방법에 관한 것으로서, 공유메모리로부터 로컬메모리로 블럭단위로 데이터를 읽는 블럭읽기 사이클, 로컬메모리로부터 공유메모리로 블럭 단위로 데이터를 쓰는 블럭쓰기 사이클을 구분하는 단계; 엠버스에 대한 버스사용권을 요구하고, 버스사용권을 중재받는 단계; 버스사용권 획득후 버스 사용중임을 표시하고 버스를 사용하는 단계; 데이터전소을 할 것인지(데이터전송모드), 재전송을 할 것인지(재전송 모드), 에러로 처리할 것인지(에러모드)를 결정하는 모드결정단계; 및 데이터전송모드이면 블럭단위로 데이터를 전송하고 전송사이클을 끝내며, 재전송모드이면 블럭단위로 데이터를 다시 전송하고, 에러모드이면 전송사이클을 끝내는 단계를 포함한다.
본 발명에 의하면 마스터와 슬레이브 기능을 위해 읽기 및 쓰기 상태머신을 하나로 통합함으로써 주변로직이 제거되어 로직이 간단하고 ASIC으로 RGUS시 전력소모가 작고 비용을 줄일 수 있다.

Description

엠버스를 이용한 데이터 전송 방법
제1도는 마스터 기능시 종래의 블럭모드 MBUS 읽기의 상태머신을 도시한 것이다.
제2도는 마스터 기능시 종래의 블럭모드 MBUS 쓰기의 상태머신을 도시한 것이다.
제3도는 슬레이브 기능시 종래의 단일모드 MBUS 읽기의 상태머신을 도시한 것이다.
제4도는 슬레이브 기능시 종래의 단일모드 MBUS 쓰기의 상태머신을 도시한 것이다.
제5도는 종래의 슬레이브 읽기 및 쓰기의 상태머신을 도시한 것이다.
제6도는 버스를 기반으로 하고 공유메모리 구조를 갖는 중형컴퓨터 시스템의 입출력모듈에서 로컬버스로 사용되는 MBUS와 시스템 버스와의 인터페이스 장치의 구성도를 도시한 것이다.
제7도는 블럭모드 읽기/쓰기 동작을 위한 마스터 MBUS 상태머신도를 도시한 것이다.
제8도는 단일모드 읽기/스기 및 슬레이브 읽기/쓰기 동작을 위한 슬레이브 MBUS 상태머신도를 도시한 것이다.
본 발명은 버스 인터페이스에 관한 것으로서, 특히 중형컴퓨터 시스템의 시스템 버스와 상기 중형컴퓨터의 로칼버스로 사용되는 엠버스를 인터페이스하는 엠버스를 이용한 데이터 전송 방법에 관한 것이다.
엠버스(이하 MBUS라 함)는 선(SUN) 마이크로시스템사(미국 컴퓨터 회사명)에서 개발하여 사용하고 있는 버스로서, 동기(synchronous) 버스이며 어드레스 및 데이터가 멀티플렉싱(multiplexing)되어 있고, 36비트의 어드레스를 사용함으로써 64기가바이트(64GB)를 어드레싱할 수 있다. 그리고 64비트의 데이터 버스를 가지고 단일전송은 물론 128바이트까지 블럭(block) 전송을 지원하며 320MB/sec의 대역폭(bandwidth)를 가진다.
일반적으로 MBUS 인터페이스 장치는 마스터/슬레이브(master/slave) 기능을 가지며, 상기 마스터 기능으로는 블럭모드(block mode) 읽기, 블럭모드 쓰기가 읽고, 상기 슬레이브 기능으로는 단일모드(single mode) 읽기, 단일모드 쓰기, 슬레이브 읽기, 슬레이브 쓰기 기능이 있다.
종래의 마스터/슬레이브 기능을 가진 MBUS 인터페이스 방법 및 장치에 있어서는 마스터 MBUS 기능의 블럭모드를 읽기 및 쓰기 상태머신(state machine)으로 분리하여 사용하였다. 제1도는 마스터 기능시 종래의 블럭모드 MBUS 읽기의 상태머신을 도시한 것이고, 제2도는 마스터 기능시 종래의 블럭모드 MBUS 쓰기의 상태머신을 도시한 것이다.
제1도에서 상태 Idle(100)은 상태머신이 초기화 되고 난 후의 상태로서 읽기(read) 상태머신의 동작 대기상태이다. 그리고 상태 Addr(110)는 블럭읽기 사이클을 시작할 때 어드레스를 래치하는 상태이며, 32바이트 읽기이면 상태 R3(120)로 가고, 16바이트이면 상태 R1(140)으로 가고, 8바이트이면 상태 R0(150)로 천이한다. 그리고 상태 Rr(160)은 상기 상태 R3(120), R2(130), R1(140), R0(150)에서 재전송 요구시 재전송을 수행하는 상태이다. 그리고 상태 Err(170)은 상기 상태 R3(120), R2(130), R1(140), R0(150)에서 에러 발생시 에러를 처리하는 상태이다.
마찬가지로 제2도에서 상태 Idle(200)은 상태머신이 초기화되고 난 후의 상태로서 쓰기(write) 상태머신의 동작 대기상태이다. 그리고 상태 Addr(210)는 블럭쓰기 사이클을 시작할 때 어드레스를 래치하는 상태이며, 32바이트 쓰기이면 상태 W3(220)로 가고, 16바이트이면 상태 W1(240)으로 가고, 8바이트이면 상태 W0(250)로 천이한다. 그리고 상태 Rr(260)은 상기 상태 W3(120), W2(130), W1(140), W0(150)에서 재전송 요구시 재전송을 수행하는 상태이다. 그리고 상태 Err(170)은 상기 상태 W3(120), W2(130), W1(140), W0(150)에서 에러 발생시 에러를 처리하는 상태이다.
상기 읽기 및 스기 상태머신에서 전송이 제대로 이루어지면 R0(150)단계 또는 W0(250)단계로 가서 상기 Idle(100,200)단계로 감으로 데이터 읽기 및 쓰기의 한 사이클이 끝난다. 그리고 상기 MBUS는 동기 버스이므로 동기버스에서 사용하는 버스 클럭에 동기되어 각 상태 천이가 일어난다.
한편 종래의 슬레이브 기능을 가진 MBUS 인터페이스 장치는 슬레이브 MBUS 기능을 위해 단일모드 읽기 및 쓰기 상태머신으로 분리하여 사용하였다. 제3도는 슬레이브 기능시 종래의 단일모드 MBUS 읽기의 상태머신을 도시한 것이고, 제4도는 슬레이브 기능시 종래의 단일모드 MBUS 쓰기의 상태머신을 도시한 것이다. 그리고 제5도는 종래의 슬레이브 읽기 및 쓰기의 상태머신을 도시한 것이다.
제3도, 제4도 및 제5도에서 상태 Idle(300,400,500)은 상태머신이 초기화 되고 난 후의 상태로서 상태머신의 동작 대기상태이다. 그리고 MBUS 타임아웃(timeout)은 전송중 발생한 에러신호(MERR_)와 재시도 신호(MRTY_)가 계속해서 인에이블(enable)되어 있고, 전송 준비신호(MRDY_)가 디스에이블(disable)되어 있을 때 발생되며, RR은 데이터의 재전송을 요구하는 신호이다. 그리고 상태 R은 읽기를 수행하는 상태이며, 상태 W는 쓰기를 수행하는 상태이다. 또한 상태 R/R은 재시도를 수행하는 상태이며, 상태는 Addr는 읽기 또는 쓰기를 수행하기 위해 어드레스를 래치하는 상태이다.
상기와 같이 마스터 기능을 위해 블럭읽기 및 블럭쓰기 상태머신을 분리하여 구현하고, 또한 슬레이브 기능을 위해 단일모드 읽기/쓰기 및 슬레이브 읽기/쓰기 기능을 위해 각각 상태머신을 분리하여 구현함으로 인해, 주변로직이 복잡해지고, 특히 주문형 반도체 장치(ASIC)로 구현시 칩 크기가 커지고, 전력소모가 많으며 비용이 많이 드는 문제점이 있다.
따라서 본 발명은 상술한 문제점을 해결하기 위해 창출된 것으로서, 주변로직을 간단히 하고 주문형 반도체 장치로 구현할 때 전력소모를 작게 요구하며 데이터 처리속도를 향상시키기 위해, 마스터와 슬레이브 기능을 위해 읽기 및 쓰기 상태머신을 하나로 통합하는, 중형컴퓨터 시스템의 시스템 버스와 상기 중형컴퓨터의 로칼버스로 사용되는 엠버스를 인터페이스하는 엠버스를 이용한 데이터 전송 방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른, 버스를 기반으로 하고 공유메모리 구조를 가지며, 선마이크로 시스템사(미국의 컴퓨터회사명)의 엠버스를 입출력모듈의 로컬버스로 사용하는 중형컴퓨터 시스템에서 상기 로컬버스를 사용하여 시스템버스로부터 로컬메모리로 또는 로컬메모리로부터 시스템버스로 소정의 블럭단위로 데이터를 전송하는 방법은 상기 공유메모리로부터 시스템버스를 통해 로컬메모리로 소정 블럭단위로 데이터를 읽어 들이는 블럭읽기 사이클, 로컬메모리로부터 시스템버스를 통해 상기 공유메모리로 소정 블럭단위로 데이터를 쓰는 블럭쓰기 사이클을 구분하는 단계; 상기 엠버스에 대한 버스사용권을 요구하고, 상기 버스사용권을 중재받는 단계; 상기 버스사용권을 획득하면 버스를 사용하고 있음을 표시하고 버스를 사용하는 단계; 엠버스에서 제공하는 데이터전송을 제어하는 신호들을 체크하여 데이터전송을 할 것인지(데이터전송모드), 재전송을 할 것인지(재전송 모드), 에러로 처리할 것이지(에러모드)를 결정하는 모드결정단계; 및 상기 모드결정단계에서 데이터전송모드이면 상기 소정의 블럭단위로 데이터를 전송하고 전송사이클을 끝내며, 재전송모드이면 다시 소정의 블럭단위로 데이터를 전송하고, 에러모드이면 바로 전송사이클을 끝내는 단계를 포함하여 이루어진다.
상기의 목적을 달성하기 위한 본 발명에 따른, 버스를 기반으로 하고 공유메모리 구조를 가지며, 선마이크로 시스템사(미국의 컴퓨터회사명)의 엠버스를 이출력모듈의 로컬버스로 사용하는 중형컴퓨터 시스템에서 상기 입출력모듈의 중앙처리장치(CPU)가 상기 로컬버스를 사용하여 시스템버스로부터 또는 시스템버스로 데이터를 억세스하거나(단일모드 사이클), 상기 입출력모듈의 내부 레지스터를 억세스하는(슬레이브 사이클) 방법은 상기 중앙처리장치가 상기 단일모드 사이클을 시작할 것인지 상기 슬레이브 사이클을 시작할 것인지 결정한 후, 엠버스를 사용하고 있음을 표시하는 단계; 상기 단일모드 사이클일 경우에는 단일모드 읽기 또는 단일모드 쓰기를 진행하고, 시스템버스의 상태 및 엠버스 상태를 확인하여 사이클이 정상적이면 응답신호를 확인한 후 사이클을 종료하고, 에러가 발생하면 재전송을 시도하는 단계; 및 상기 슬레이브 사이클일 경우에는 상기 레지스터에 대해 데이터 쓰기 또는 읽기를 수행하고, 응답신호를 확인한 후 사이클을 종료하는 단계를 포함하여 이루어진다.
이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명한다. 제6도는 버스를 기반으로 하고 공유메모리 구조를 갖는 중형컴퓨터 시스템의 입출력모듈에서 로컬버스로 사용되는 MBUS와 시스템 버스와의 인터페이스 장치의 구성도를 도시한 것으로서, MBUS와 시스템버스의 인터페이스 장치인 MSI(600)는 MBUS 인터페이스장치(610)와 두개의 시스템버스 데이터버퍼인 SDX(650,660)로 구성된다. 그리고 상기 MBUS 인터페이스장치(610)는 마스터/슬레이브 MBUS 상태머신(620), DMA 상태머신(640), 복수의 레지스터로 구성된 MBIX(630)로 구성되어 있다. 상기 마스터/슬레이브 MBUS 상태머신(620)은 시스템버스와 MBUS의 인터페이스를 담당하며, 마스터 MBUS 상태머신(670)과 슬레이브 MBUS 상태머신(680)으로 구성된다. 상기 DMA 상태머신(640)은 DMA 동작을 담당하며, MBIX(630)는 DMA 전송을 위해 입출력모듈의 중앙처리장치 또는 DMA 제어기가 DMA에 관한 정보를 기록하는 하나 이상의 레지스터가 들어 있다. 그리고 상기 SDX(650,660)는 데이터 버퍼인 선입선출(FIFO) 메모리가 들어 있어 64비트으 데이터를 처리할 수 있으며, SDX 2개를 사용하여 시스템 버스에 맞는 128비트의 데이터 전송을 할 수 있다.
본 발명의 핵심은 상기 마스터 MBUS 상태머신(670)과 슬레이브 MBUS 상태머신(680)에 관한 것이다. 상기 마스터 MBUS 상태머신(670)은 MBUS 인터페이스 장치(610)가 마스터 역할을 할 때 동작하는 것으로서, 입출력모듈의 로컬메모리(도시되지 않음)와 시스템버스에 연결된 공유메모리(도시되지 않음)간에 데이터를 전송할 때(이를 블럭모드 읽기/쓰기라 함), 마스터가 되어 각 전송 단계를 제어하는 역할을 한다. 통상적으로 상기 데이터 전송은 직접메모리접근(DMA) 전송이 되며 블럭전송으로 전송이 이루어진다.
그리고 상기 슬레이브 MBUS 상태머신(680)은 입출력모듈의 중앙처리장치(도시되지 않음)가 입출력모듈의 로컬 메모리(도시되지 않음)의 데이터를 공유메모리로 전송하거나 그 반대로 데이터를 전송할 때(이를 단일모드 읽기/Tm기라 함), 슬레이브가 되어 각 전송 단계를 제어한다. 또한 입출력모듈의 중앙처리장치가 집적메모리접근 전송등을 위해 상기 MBIX(630)내의 레지스터를 접근(access)할때(이를 슬레이브 읽기/쓰기라 함), 슬레이브가 되어 이에 대한 제어를 담당한다.
제7도 및 제8도를 참조하여 상기 마스터 MBUS 상태머신(670)과 슬레이브 MBUS 상태머신(680)의 동작을 설명하기로 한다. 제7도는 블럭모드 읽기/쓰기 동작을 위한 마스터 MBUS 상태머신도를 도시한 것으로서, 상기 상태머신은 IDL(700), MBREQ(710), MBADR(720), BLKDO(730), BLKD(740), BLKRDY(750), ERROR(760), END(770) 상태로 구성된다. 먼저 블럭사이클은 MBUS 상태머신을 이용하여 블럭단위(64바이트)로 MBUS 상에서 시스템 버스로 데이터를 주고 받는 것을 말한다. 블럭 읽기, 쓰기 구분은 DMA 상태머신(640)의 dir 신호를 두어 dir=1이면 쓰기, dir=0이면 읽기로 구분한다.
상기 IDL(700) 상태는 블럭 사이클을 시작하기 위하여 MBUS를 요구하는 신호(MBR_)를 인에이블시키고 MBREQ(710) 상태로 천이한다. 상기 MBR_ 신호가 인에이블되지 않으면 계속 IDL(700) 상태에 있게 된다.
MBREQ(710)상태는 MBUS의 사용을 허락하는 신호(MBG_)를 인에이블시켜 마스터가 MBUS를 사용권을 획득한 것을 알려주고 MBADR(720)상태로 천이한다.
MBADR(720)상태는 MBUS가 유효함을 나타내는 신호(MAS_)와 MBUS가 사용중 임을 나타내는 신호(MBB_)를 인에이블하여 버스 사이클 시작을 알리고, 상기 MBR_ 신호를 디스에이블한다. 그리고 표 1에 도시된 바와 같이 데이터 전송준비완료를 나타내는 신호(MRDY_), 데이터를 재전송을 요구하는 신호(MRTY_), 데이터 전송 에러를 나타내는 신호(MERR_)의 상태를 체크하여, ERROR(760)상태로 갈 것인지, BLKD(740) 상태로 갈것인지 아니면 BLKDO(730)상태에 있을 것인지 결정한다.
BLKD(740)상태는 3비트의 카운터를 사용하여 데이터를 16바이트씩 네번 전송하고 카운터가 제대로 동작하면 BLKRDY(750)상태로 천이하고, 카운터가 제대로 동작되지 않으면 BLKD(740) 상태에 계속 있게 된다.
ERROR(760)상태에서는 버스사이클을 수행하다가 BLKDO(730)상태에서 에러를 발생하였을때 END(770)상태로 돌아간다.
END(770)상태에서는 MBUS 사이클을 끝내고 모든 신호를 니게이트하고 난 후, IDL(700) 상태로 돌아간다.
제8도는 단일모드 읽기/쓰기 및 슬레이브 읽기/쓰기 동작을 위한 슬레이브 MBUS 상태머신도를 도시한 것으로서, 상기 상태머신은 IDLE(800), SLV(810), NORM(820), NORMRDY(830) 상태로 구성된다.
단일모드 사이클은 입출력모듈의 중앙처리장치가 직접 시스템 버스상에서 8바이트의 데이터를 억세스하고자 할 때 사용된다. 그리고 슬레이브 사이클은 상기 MBIX(640)의 내부 레지스터를 접근할 수 있으며 데이터 크기를 32비트로 억세스한다.
상기 IDLE(800)상태는 MBUS 인터페이스 장치(610)가 슬레이브 기능을 하기 위하여 슬레이브 사이클을 시작하는 slvCyl_신호과 단일모드 사이클을 시작하는 normalGo_신호를 두고 상기 신호의 상태를 보독 단일모드 사이클을 수행할 것인가 슬레이브 사이클을 수행할 것인가를 결정한다. 만일 normalGo_신호가 어써트되어 단일모드 사이클을 수행하면 NORM(820)상태로 천이하면서 MBUS가 유효함을 나타내는 신호(mas_)를 인에이블시킨다. 그리고 만일 slvCyl_신호가 인에이블되어 슬레이브 사이클이 시작되면 SLV(810)상태로 천이하면서, MBUS가 유효함을 나타내는 신호(mas_)를 인에이블시킨다.
SLV(81)상태는 슬레이브 사이클을 수행하며, 읽기와 쓰기를 구별하는 정보를 가지고 있는 신호(mden)을 보고, 즉 mden=1이면 쓰기 동작을 수행하고 mden=0이면 읽기 동작을 수행하고, MBUS 사용에 대한 응답신호(M MRDY_)를 확인한 후 상기 IDLE(800)상태로 간다.
한편 NORM(820)상태는 단일모드 사이클을 수행하며, 단일모드 읽기/쓰기 정보를 나타내는 신호(dir_)을 체크하여, dir=0이면 읽기, dir=1이면 쓰기 동작을 진행하고 시스템버스의 상태 및 MBUS 상태를 확인하여 사이클이 정상적이면 NORMRDY(830)상태로 천이하고 에러가 발생하면 IDLE(800)상태로 천이하여 재전송을 한다.
그리고 NORMRDY(830)상태는 버스응답신호(MRDY_)를 확인하고 난 후 사이클을 종료시키고, IDLE(800)상태로 천이한다.
상술한 바와 같이 본 발명에 의하면, 마스터와 슬레이브 기능을 위해 읽기 및 쓰기 상태머신을 하나로 통합함으로써 주변로직이 제거되어 로직이 간단하고 주문형 반도체 장치로 구현시 작은 디바이스를 사용할 수 있으며 전력소모가 작고 비용을 줄일 수 있다. 그리고 데이터를 빠른 속도로 처리할 수 있어 성능을 향상시킬 수 있다.

Claims (4)

  1. 버스를 기반으로 하고 공유메모리 구조를 가지며, 선마이크로 시스템사(미국의 컴퓨터회사명)의 엠버스를 입출력모듈의 로컬버스로 사용하는 중형컴퓨터 시스템에서 상기 로컬버스를 사용하여 시스템버스로부터 로컬메모리로 또는 로컬메모리로부터 시스템버스로 소정의 블럭단위로 데이터를 전송하는 방법에 있어서, 상기 공유메모리로부터 시스템버스를 통해 로컬메모리로 소정 블럭단위로 데이터를 읽어 들이는 블럭읽기 사이클, 로컬메모리로부터 시스템버스를 통해 상기 공유메모리로 소정 블럭단위로 데이터를 쓰는 블럭쓰기 사이클을 구분하는 단계; 상기 엠버스에 대한 버스사용권을 요구하고, 상기 버스사용권을 중재받는 단계; 상기 버스사용권을 획득하면 버스를 사용하고 있음을 표시하고 버스를 사용하는 단계; 엠버스에서 제공하는 데이터전송을 제어하는 신호들을 체크하여 데이터전송을 할 것인지(데이터전송모드), 재전송을 할 것인지(재전송 모드), 에러로 처리할 것이지(에러모드)를 결정하는 모드결정단계; 및 상기 모드결정단계에서 데이터전송모드이면 상기 소정의 블럭단위로 데이터를 전송하고 전송사이클을 끝내며, 재전송모드이면 다시 소정의 블럭단위로 데이터를 전송하고, 에러모드이면 전송사이클을 끝내는 단계를 포함함을 특징으로 하는 엠버스를 이용한 블럭 데이터 전송방법.
  2. 제1항에 있어서, 상기 모드결정단계의 데이터전송을 제어하는 신호들은 데이터 전송준비완료를 나타내는 신호(MRDY_), 데이터를 재전송을 요구하는 신호(MRTY_), 데이터 전송 에러를 나타내는 신호(MERR_)임을 특징으로 하는 엠버스를 이용한 블럭데이터 전송 방법.
  3. 제1항에 있어서, 데이터전송 모드에서의 데이터 전송은 카운터를 사용하여 소정의 블럭에 상응하는 데이터량을 전송하고, 상기 카운터의 동작을 체크하여 다음 단계 천이를 결정함을 특징으로 하는 엠버스를 이용한 블럭데이터 전송 방법.
  4. 버스를 기반으로 하고 공유메모리 구조를 가지며, 선마이크로 시스템사(미국의 컴퓨터회사명)의 엠버스를 입출력모듈의 로컬버스로 사용하는 중형컴퓨터 시스템에서 상기 입출력모듈의 중앙처리장치(CPU)가 상기 로컬버스를 사용하여 시스템버스로부터 또는 시스템버스로 데이터를 억세스하거나(단일모드 사이클), 상기 입출력모듈의 내부 레지스터를 억세스하는(슬레이브 사이클) 방법에 있어서, 상기 중앙처리장치가 상기 단일모드 사이클을 시작할 것인지 상기 슬레이브사이클을 시작할 것인지 결정한 후, 엠버스를 사용하고 있음을 표시하는 단계; 상기 단일모드 사이클일 겨우에는 단일모드 읽기 또는 단일모드 쓰기를 진행하고, 시스템버스의 상태 및 엠버스 상태를 확인하여 사이클이 정상적이며 응답신호를 확인하 후 사이클을 종료하고, 에러가 발생하면 재전송을 시도하는 단계; 및 상기 슬레이브 사이클일 경우에는 상기 레지스터에 대해 데이터 쓰기 또는 읽기를 수행하고, 응답신호를 확인한 후 사이클을 종료하는 단계를 포함함을 특징으로 하는 엠버스를 이용한 데이터 전송방법.
KR1019960007373A 1996-03-19 1996-03-19 엠버스를 이용한 데이터 전송 방법 KR0170742B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960007373A KR0170742B1 (ko) 1996-03-19 1996-03-19 엠버스를 이용한 데이터 전송 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960007373A KR0170742B1 (ko) 1996-03-19 1996-03-19 엠버스를 이용한 데이터 전송 방법

Publications (2)

Publication Number Publication Date
KR970066906A KR970066906A (ko) 1997-10-13
KR0170742B1 true KR0170742B1 (ko) 1999-03-30

Family

ID=19453413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960007373A KR0170742B1 (ko) 1996-03-19 1996-03-19 엠버스를 이용한 데이터 전송 방법

Country Status (1)

Country Link
KR (1) KR0170742B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003700A (ko) * 1998-06-29 2000-01-25 김형벽 버스모듈 장치

Also Published As

Publication number Publication date
KR970066906A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
US6353867B1 (en) Virtual component on-chip interface
JPH02227765A (ja) デジタル・コンピユータのデータ転送装置
CN101510185B (zh) 一种高速总线向低速总线写入、读取数据的方法和装置
JPH02227766A (ja) デジタル・コンピユータのデータ転送装置
JP2004171209A (ja) 共有メモリデータ転送装置
JPH03129548A (ja) デュアル・ポート・メモリとその通信方法
CA2060820C (en) Direct memory access for data transfer within an i/o device
US6401142B1 (en) Apparatus and method for selective bus transfer using master and slave modes
US6085261A (en) Method and apparatus for burst protocol in a data processing system
JP2688171B2 (ja) 通信アダプタ並びにデータ転送システムおよび方法
KR100476895B1 (ko) 가변 가능한 데이터 전송 모드를 갖는 인터페이스 장치 및그것의 동작 방법
US7062588B2 (en) Data processing device accessing a memory in response to a request made by an external bus master
US6279044B1 (en) Network interface for changing byte alignment transferring on a host bus according to master and slave mode memory and I/O mapping requests
JP3703532B2 (ja) 多重化アドレスバスを備えたコンピュータシステム
KR0170742B1 (ko) 엠버스를 이용한 데이터 전송 방법
CN117806999A (zh) 一种位宽和通道可调的片上总线
CN111177048A (zh) 一种ahb总线的设备及其进行数据流传输的方法
JP2762506B2 (ja) 回線制御装置
JP2546901B2 (ja) 通信制御装置
JPH11328102A (ja) バス制御システムおよびバス制御方法
JPH02211571A (ja) 情報処理装置
JPH0222748A (ja) 不揮発生メモリ制御回路
JP2671743B2 (ja) マイクロコンピュータ
JPH08180027A (ja) 調停回路
JPH04225458A (ja) コンピュータ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960319

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960319

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980930

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981015

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981015

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010924

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020930

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030929

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040924

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20050929

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20050929

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20070910