[go: up one dir, main page]

KR0139807B1 - Eeprom 메모리 셀용 구동 회로 - Google Patents

Eeprom 메모리 셀용 구동 회로

Info

Publication number
KR0139807B1
KR0139807B1 KR1019890012643A KR890012643A KR0139807B1 KR 0139807 B1 KR0139807 B1 KR 0139807B1 KR 1019890012643 A KR1019890012643 A KR 1019890012643A KR 890012643 A KR890012643 A KR 890012643A KR 0139807 B1 KR0139807 B1 KR 0139807B1
Authority
KR
South Korea
Prior art keywords
source
voltage source
transistor
voltage
channel
Prior art date
Application number
KR1019890012643A
Other languages
English (en)
Other versions
KR900005439A (ko
Inventor
드아리고 세바스티아노
이몬디 기우리아노
웨이 린 성
길 맨저
Original Assignee
엔. 라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔. 라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔. 라이스 머레트
Publication of KR900005439A publication Critical patent/KR900005439A/ko
Application granted granted Critical
Publication of KR0139807B1 publication Critical patent/KR0139807B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

내용 없음

Description

EEPROM 메모리 셀용 구동 회로
제1도는 본 발명의 개량된 회로의 한 실시예의 회로도.
제2도는 본 발명의 회로의 제2 실시예의 회로도.
*도면의 주요 부분에 대한 부호의 설명
10 : 정-전압-스위칭 회로 T1, T2, T4 : P-채널 트랜지스터
T3, T5 : N-채널 트랜지스터 T6 : P-채널 궤환 트랜지스터
SW1, SW2, SW3, SW4 : 전자 스위치
Vpp: 프로그래밍 전압원 Vsv; 판독 전압원
Vdd: 외부 전압원 Vdp: 방해-보호 전압원
Vcp: 신호 전압원 Vss: 기준 전압원
VerHI : 소거 전압원
본 발명은 판독, 프로그래밍 및 소거 전압을 부동(floating)-게이트-형의, 전기적으로-소거가능-프로그램 가능한-메모리(EEPROM)어레이의 워드라인 및 그 워드라인들에 부착된 개개의 메모리 셀의 제어 게이트에 인가하기 위한 회로에 관한 것이다.
본 발명의 회로는 일반적으로 부동 게이트상에 저장된 정보를 판독, 프로그래밍 및 소거하기 위해 각각의 워드라인에 전압의 4개 정도의 상이한 값의 스위칭을 요구하는 후레쉬 EEPROM 어레이에서 사용된다. 이 전압들중의 하나인 소거 전압은 비트라인 또는 소오스-드레인 영역에 관련하여 부(-)로 되어야 한다.
부동-게이트 형의 EEPROM 셀의 판독 동작중에, 기준 전위이상의 약 3V의 전압 Vsv는 워드라인 및 선택된 셀의 제어 게이트에 인가되고, 소오스는 회로 접지로 되는 기준 전위 Vss에 접속되고, 드레인은 기준 전위 이상의 약 1.5V의 판독 전압에 접속된다. 비-선택 워드라인들은 일반적으로 기준 전위 Vss에 결합된다.
이러한 EEPROM 셀의 프로그래밍 동작 중에, 기준 전위 이상의 약 +12V 내지 +16V의 전압 Vpp는 워드라인 및 선택된 셀의 제어 게이트에 인가되고, 기준 전위 Vss에서의 선택된 셀의 소오스와 선택된 셀의 드레인은 부동으로 허용되거나 저 전압 또는 기준 전위 Vss에 결합된다. 프로그래밍 전압 Vpp는 10msec의 주기 동안 전형적으로 인가되고 약 4.5V 이상의 전압 임계에서의 시프트를 발생 시킨다. 비-선택 워드라인들은 기준 전위 Vss에 접속될 수 있거나, 비-선택셀 상의 방해를 방지하기 위해서, 비-선택 워드라인들은 기준 전위 V 이상의 약 +6V 내지 +8V의 전압에 접속될 수 있다.
이러한 EEPROM 셀의 소거 동작중에, 기준 전위 Vss이하의 약 -10V 내지 -12V의 전압 Ver은 워드라인 및 선택된 셀의 제어 게이트에 인가되고, 또는 EEPROM의 후레쉬-소거 형인 경우에, 모든 워드라인 및 모든 제어 게이트에 인가되고 소거된 셀들의 소오스는 기준 전위 Vss이상의 약 +4V 내지 +6V로 되고 드레인은 부동으로 허용 되거나 저 전압 또는 기준 전위 Vss에 결합된다. 소거 전압은 10msec의 주기동안에 전형적으로 인가되고 약 1V의 전압 임계를 발생시킨다. 비-선택 워드라인들은 소거중에 기준 전위 Vss에 통상적으로 결합된다.
여러 가지 EEPROM 워드라인 전압들은 메모리 칩상에 배치된 전하-펌프 캐패시터를 사용하여 약 +5V의 외부 공급 전압 Vdd로부터 발생될 수 있다. 한 전압으로부터 제2 전압으로 스위칭하기 위한 회로는 공지되어 있다. 예를 들어, 이러한 회로는 동작의 프로그래밍 모드로부터 소거 모드로 변화할 때 비트라인 전압을 한 값으로부터 다른 값으로 변화시키는데 사용된다. 정(+)의 판독 전압, 정의 프로그래밍 전압과 기준 전압 사이의 스위칭을 위한 이러한 회로는 전기적으로-프로그램 가능한 판독 전용 메모리(EPROM)에 관련한 종래 기술에서 공지되어 있다. 그러나, EEPROM의 경우에, 워드라인 판독 및 프로그래밍 전압을 스위치할 뿐만 아니라 부의 소거 전압을 선택된 워드라인에 스위치하는 개량된 회로를 필요로 한다. 부전압의 스위칭은 이러한 회로가 확산 영역과 이러한 집적 회로의 기판사이의 P-N 접합이 부의 소거 전압의 인가중에 순방향 바이어스되는 것을 방지하도록 설계되어야 하는 독특한 문제를 제시한다.
또한, 프로그래밍 동작중에 정전압의 제3 값을 비-선택 워드라인에 공급하여, 비-선택 메모리셀이 방해받을 가능성을 감소시키는 회로를 필요로 한다.
본 발명의 회로는 워드라인에 정전압을 스위칭하기 위한 회로수단, 워드라인과 정-전압-스위칭 수단내의 각각의 반대-형-채널 트랜지스터의 소오스-드레인 경로 사이에 접속된 제1-형 채널을 갖고 있는 최소한 하나의 제1 분리(isolating) 트랜지스터, 및 소거 전압원과 워드라인 사이에 접속된 제2 분리 트랜지스터를 포함한다. 분리 트랜지스터들은, 예를 들어 프로그래밍중에는 프로그래밍 전압원에 접속되고 판독 및 소거중에는 판독 전압원에 접속되는 탱크(tank)들을 갖는 P-채널 트랜지스터로 될 수 있다.
정-전압-스위칭 수단은 워드라인에 기준 전압 뿐만 아니라 정 전압의 3개 정도의 값을 제공할 수 있다. 정 전압의 3개의 값들은 프로그래밍, 판독 및 방해 보호용으로 사용되는 모든 3개의 값들은 공급 전압 값과 상이할 것이다. 정-전압-스위칭 수단은 별도위 궤환트랜지스터를 갖는 2개-트랜지스터 반전기를 포함하고 제3 분리트랜지스터를 포함한다.
본 발명의 새로운 특징은 첨부된 특허 청구의 범위에 기술되어 있다. 본 발명, 이의 특징 및 이의 장점은 다음 도면에 관련하여 하기 설명된다.
제1도를 참조하면, 정-전압-스위칭 회로(10)은 4개의 입력 전압을 갖는 것으로 도시되어 있다. 전압 입력 Vdd는 칩으로부터 외부적으로 발생된 전압이고 접지 전위로 될 수 있는 기준 전압 Vdd이상의 +4V 내지 +6V의 범위에 있을 프로그래밍 전압 입력이다. 전압 입력 Vpp는, 예를 들어 기준 전위 Vss이상의 +12V 내지 +16V 범위에 있을 프로그래밍 전압 입력이다. 감지 전압 입력Vpp는, 예를 예를 들어 기준 전위Vss이상의 약 3V로 될 수 있는 판독 전압입력이다. 선택적인 방해- 보호 전압 압력 Vpp는, 예를 들어 기준 전위 Vss이상의 +6V 내지 +8V의 범위에 있을 것이다. 전압 입력 Vpp, Vsv, 및 Vdp는 종래 기술에서 공지된 용량성 전하-펌프 회로를 사용하여 외부 전원 Vdd로부터 칩상에 유도될 것이다.
스위치 SW1을 갖고 있는 입력 전압 Vpp및 Vsv는 프로그래밍/감지 전압원을 포함한다. Vss및 스위치 SW2를 갖고 있는 입력 전압 Vdd는 공급/기준 전압원을 포함한다. Vss및 SW3을 갖고 있는 입력 전압 Vdp는 방해-보호/기준 전압원을 포함한다.
정-전압-스위칭 회로(10)은 기준 전압Vss뿐만 아니라 정의 프로그래밍 및 판독 전압 Vpp및 Vsv를 단자 WL에 공급하고, 정의 방해-보호 전압 Vdp를 부동-게이트 메모리 어레이의 워드라인에 접속된 단자 WL에 공급할 것이다.
단자 Ver/HI는 펄스된 부의 소거 전압원에 접속된다. 펄스들은, 예를 들어 기준 전위 Vss이하의 -12V 내지 -14V 범위에 있고 길이상 약 10msec일 것이다. 전압원 Ver/HI는 펄스 전압이 활성화되지 않은 동안에는 고 임피던스를 갖는 것으로 특성화된다. 부의 소거 전압 공급 Ver은 또한 캐패시터-형 전하 펌프를 사용하여 외부 전력 공급 Vdd로부터 칩상에 발생될 수도 있다.
한 형태의 채널을 갖고 있는 제1 분리 트랜지스터 T1은 정-전압-스위칭 회로(10)의 출력 단자 A와 워드라인 단자 WL 사이의 소오스-드레인 경로로 접속된다. P-채널 형으로 도시한 제1 분리 트랜지스터 T1의 게이트는 전자 스위치 SW4에 의해 판독 동작중에는 부의 신호 전압원 Vcp에, 정의 전압 펄스들이 선택된 워드라인 WL에 인가되는 프로그래밍 동작 중에는 판독 전압원 Vsv에, 및 부의 전압 펄스들이 모든 워드라인들 WL 또는 선택된 워드라인들 WL에 인가되는 소거 동작중에는 공급 전압원 Vdd에 접속된다. 신호 전압원 Vcp는 전형적으로 기준 전압 이하의 -3V 내지 -5V이다. 제 1 분리 트랜지스터 T1의 탱크는, 예를 들어 전자 스위치 SW1에 의해 판독 또는 소거중에는 감지 전압 Vsv에 및 프로그래밍 동작중에는 프로그래밍 전압원 Vpp에 접속된다. 공지된 바와 같이, 탱크 전압은 소오스 또는 드레인과 탱크사이의 접합들의 순방향 바이어싱을 방지하기 위해서 워드라인 WL 상의 전압보다 높거나 같아야 한다. 스위치 SW4와 함께, 입력 전압 Vcp, Vsv및 Vdd는 공급/감지/신호 전압원을 포함한다.
제2 분리 트랜지스터 T2는 소거 전압원 Ver/HI 와 워드라인 단자 WL 사이의 소오스-드레인 경로로 접속된다. P-채널 제2 분리 트랜지스터 T2의 게이트는 공급원 Ver/HI에 접속된 트랜지스터 T2의 드레인에 접속된다. 제2 분리 트랜지스터 T2의 탱크는 또한, 예를 들어 전자 스위치 SW1에 의해 판독 및 소거 동작중에는 감지 전압 Vsv에 및 접합들의 순방향-바이어싱을 방지하기 위해 프로그래밍 동작중에는 프로그래밍 전압원 Vpp에 접속된다.
정-전압-스위칭 회로(10)은 전자 스위치 SW1 및 SW3 사이에 직렬로 접속된 소오스-드레인 경로들을 갖고 있고 게이트들이 선택적인 제3 분리 N-채널 트랜지스터 T3의 소오스-드레인 단자에 접속된 P-채널 트랜지스터 T4 및 N-채널 트랜지스터 T5로 된 반전기를 포함할 것이다. 트랜지스터 T4 및 T5의 공통 접속 소오스-드레인 단자들은 정-전압-스위칭 회로(10)의 출력 단자 A에 접속된다. 반전기는 소오스-드레인 경로가 스위치 SW1과 제3 분리 트랜지스터 T3의 이 소오스-드레인 단자사이에 접속되고 게이트가 정-전압-스위칭회로(10)의 출력 단자 A에 접속된 P-채널 궤환 트랜지스터 T6를 포함할 것이다. P-채널 트랜지스터 T4 및 T6의 탱크는 스위치 SW1에 접속된다. 선택적인 제3 분리 트랜지스터 T3의 다른 소오스-드레인 단자는 워드라인 WL이 선택되는지의 여부에 따라, 전자 스위치 SW2에 의해 공급 전압 Vdd또는 기준 전압 Vss에 접속된다. 선택적인 제3 분리 트랜지스터 T3은 스위치 SW2에 부착된 회로를 전원 Vpp로 부터의 프로그래밍 펄스들에 의해 발생되는 가능한 손상으로부터 보호한다. 반전기의 T5 단자는 선택적인 스위치 SW3에 의해 프로그래밍 동작중에는 방해-보호 전압 공급 Vdp에 및 판독 및 소거동작중에는 기준 전압 Vss에 접속된다.
선택된 워드라인에 접속되는 특정한 구동기 회로 동작의 프로그래밍, 또는 기입 모드중에 스위칭 SW2에 의해 반전기에 인가된 전압은 낮으므로, 트랜지스터 T5는 비도전 상태이고 트랜지스터 T4는 도전상태이다. 트랜지스터 T2는 소거 전압원 Ver/HI의 특성적 고임피던스로 인해 비도전상태이다. 스위칭 SW1이 Vpp위치에 있고 스위칭 Vsv와 동일할 것이다. 비-선택 워드라인에 접속되는 특정한 구동기 회로의 경우에, 스위칭 SW4에 의해 인가된 전압은 Vpp(예를 들어 +3V)이고 스위칭 SW2에 의해 인가된 전압은 Vsv(예를 들어 +5V)이다. 트랜지스터 T4는 비도전상태이고, 트랜지스터 T1 및 T5는 도전상태이며 단자 WL에서의 전압은 방해-보호 전압 Vdd일 것이다.
특정한 구동기 회로의 동작의 소거 모드중에, 스위치 SW4에 의해 인가된 전압 Vcp는 높으므로 (예를 들어 +5V) 트랜지스터 T1은 비도전상태이다. 트랜지스터 T2는 다이오드 구성으로 접속되고 전압원 Ver/HI에 의해 인가된 부의 소거 펄스중에 도전된다. 비-후레쉬 EEPROM 응용의 경우에 비-선택 워드라인에 접속된 구동기 회로는 트랜지스터 T1 및 T5가 이 워드라인들을 기준 전위에 접속하도록 작동될 것이다.
선택된 워드라인에 부착되는 구동기 회로의 동작의 판독 모드중에, 스위치 SW2에 의해 반전기에 인가된 전압은 낮으므로(예를 들어, 0V), 트랜지스터 T4 및 T5는 프로그래밍 동작중에 기술된 것과 같다. 스위치 SW1에 의해 인가된 전압이 Vpp보다는 오히려 Vsv와 같기 때문에, 단자 WL에서의 전압은 Vsv와 같을 것이다. 비-선택 워드라인에 부착되는 구동기 회로의 경우에, 스위치 SW2에 의해 반전기에 인가된 전압은 높으므로, 트랜지스터 T5를 도전시키고, 스위칭 SW3가 기준 전위에 접속되어, 단자 WL을 그 기준 전위에 접속한다.
제2도를 참조하면, 본 발명의 제2 실시예가 도시되어 있다. 이 실시예에서 분리 트랜지스터 T1은 워드라인 WL과 반전기 T4, T5의 트랜지스터 T5의 소오스-드레인 경로 사이에 접속된다. 선택적인 방해-보호 전압원은 도시되지 않았다. 스위치 SW5는 소거 전압원 Ver과 고 임피던스 HI 사이를 스위치한다. 트랜지스터 T1의 게이트는 전압원 Vdd, 전압원 Vcp및 스위치 SW4를 포함하는 공급/신호 전압원에 접속된다.
본 발명이 예시적 실시예에 관련하여 기술되었지만, 본 명세서의 설명은 제한된 의미로 해석되지는 않는다. 본 명세서의 설명을 참조하면, 본 발명의 다른 실시예뿐만 아니라, 예시적 실시예의 여러 가지 수정은 본 기술 분야에 숙련된 기술자들에 분명해질 것이다. 첨부된 특허 청구의 범위는 본 발명의 범위내에 있는 소정의 이러한 수정 또는 실시예를 커버할 것이다.

Claims (12)

  1. 부동-게이트-형 EEPROM 셀 어레이내의 워드라인(WL)에 판독, 프로그래밍 및 소거 전압(Vsv, Vpp, Ver)을 인가하기 위한 구동기 회로에 있어서, 상기 워드라인(WL)에 정 및 기준 전압 (Vsv, Vpp, Vss)를 스위칭하기 위한 회로 수단(10), 소오스-드레인 경로가 상기 워드라인(WL)과 상기 회로 수단(10)내의 반대 채널 형의 각각의 트랜지스터의 소오스-드레인 경로사이에 접속된 한 채널 형의 최소한 하나의 제1 분리 트랜지스터(T1), 및 소오스-드레인 경로가 부의 소거 전압원 (Ver/HI)와 상기 워드라인(WL)사이에 접속된 상기 한 채널형의 제2 분리 트랜지스터(T2)를 포함하는 것을 특징으로 하는 구동기 회로.
  2. 제1항에 있어서, 상기 제1 분리 트랜지스터(T1)의 게이트가 공급/감지/신호 전압원(Vdd, Vsv, Vcp, SW4)에 접속된 것을 특징으로 하는 구동기 회로.
  3. 제1항에 있어서, 상기 제1 분리 트랜지스터(T1)의 게이트가 공급/신호 전압원(Vdd/Vcp, SW4)에 접속된 것을 특징으로 하는 구동기 회로.
  4. 제1항에 있어서, 상기 제1 분리 트랜지스터(T1)의 탱크가 프로그래밍/감지 전압원(Vpp, Vsv, SW1)에 접속된 것을 특징으로 하는 구동기 회로.
  5. 제1항에 있어서, 상기 제2 분리 트랜지스터(T2)의 게이트가 상기 소거 전압원(Ver/HI)에 접속된 것을 특징으로 하는 구동기 회로.
  6. 제1항에 있어서, 상기 제2 분리 트랜지스터(T2)의 탱크가 프로그래밍/감지 전압원(Vpp, Vsv, SW1)에 접속된 것을 특징으로 하는 구동기 회로.
  7. 제1항에 있어서, 상기 제1 및 제2 트랜지스터(T1, T2)가 P-채널 트랜지스터인 것을 특징으로 하는 구동기 회로.
  8. 제1항에 있어서, 상기 소거 전압원(Ver/HI)가 부의 소거 전압 펄스들사이의 간격들 동안 고 임피던스를 갖는 것을 특징으로 하는 구동기 회로.
  9. 제1항에 있어서, 상기 회로 수단(10)이 프로그래밍/감지 전압원(Vpp, Vsv, T1)과 기준 전압원(Vss)사이에 직렬로 접속된 소오스-드레인 경로들을 갖고, 게이트들이 공급/기준 전압원(Vdd, Vss,SW2)에 접속된 P-채널 트랜지스터(T4) 및 N-채널 트랜지스터(T5)를 포함하고, 상기 직렬 소오스-드레인 경로들 사이에서 상기 회로 수단(10)의 출력(A)에 접속된 반전기(T4, T5)를 포함하는 것을 특징으로 하는 구동기 회로.
  10. 제1항에 있어서, 상기 회로 수단(10)이 프로그래밍/감지 전압원(Vpp, Vsv, T1)과 방해-보호/기준 전압원 (Vdp, Vss, SW3)사이에 직렬로 접속된 소오스-드레인 경로들을 갖고, 게이트들이 공급/기준 전압원(Vdd, Vss, SW2)에 접속된 P-채널 트랜지스터(T4) 및 N-채널 트랜지스터(T5)를 포함하고, 상기 직렬 소오스-드레인 경로들 사이에서 상기 회로 수단(10)의 출력(A)에 접속된 반전기(T4, T5)를 포함하는 것을 특징으로 하는 구동기 회로.
  11. 제1항에 있어서, 상기 회로 수단(10)이 프로그래밍/감지 전압원(Vpp, Vsv, T1)과 기준 전위(Vss) 사이에 직렬로 접속된 소오스-드레인 경로들을 갖고, 게이트 들이 N-채널 제3 분리 트랜지스터(T3)의 소오스-드레인 단자에 접속된 P-채널 트랜지스터(T4) 및 N-채널 트랜지스터(T5)를 포함하고, 상기 직렬 소오스-드레인 경로들사이에서 상기 회로 수단(10)의 출력(A)에 접속된 반전기(T4, T5)를 포함하고, 상기 제3 분리 트랜지스터(T3)의 다른 소오스-드레인 단자가 공급/기준 전압원 (Vdd, Vss, SW2)에 접속되고, 상기 제3 분리 트랜지스터(T3)의 게이트가 상기 공급 전압원(Vdd)에 접속된 것을 특징으로 하는 구동기 회로.
  12. 제1항에 있어서, 상기 회로 수단(10)이 프로그래밍/감지 전압원(Vpp, Vsv, SW1)과 기준 전압원(Vss) 사이에 직렬로 접속된 소오스-드레인 경로를 갖고, 게이트들이 공급/기준 전압원(Vdd, Vss, SW2)에 접속된 P-채널 트랜지스터(T4) 및 N-채널 트랜지스터(T5)를 포함하고, 상기 직렬 소오스-드레인 경로들 사이에서 상기 회로 수단(10)의 출력(A)에 접속되고, 소오스-드레인 경로가 상기 프로그래밍/감지 전압원(Vpp, Vsv, SW1)과 상기 공급/기준 전압원(Vdd, Vss, SW2) 사이에 접속되고 게이트가 상기 회로 수단(10)의 상기 출력(A)에 접속된 P-채널 궤환 트랜지스터(T6)를 갖고 있는 반전기(T4, T5)를 포함하는 것을 특징으로 하는 구동기 회로.
KR1019890012643A 1988-09-02 1989-09-01 Eeprom 메모리 셀용 구동 회로 KR0139807B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US239,877 1988-09-02
US07/239,877 US4823318A (en) 1988-09-02 1988-09-02 Driving circuitry for EEPROM memory cell

Publications (2)

Publication Number Publication Date
KR900005439A KR900005439A (ko) 1990-04-14
KR0139807B1 true KR0139807B1 (ko) 1998-07-15

Family

ID=22904111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890012643A KR0139807B1 (ko) 1988-09-02 1989-09-01 Eeprom 메모리 셀용 구동 회로

Country Status (4)

Country Link
US (1) US4823318A (ko)
EP (1) EP0356650A3 (ko)
JP (1) JP2725854B2 (ko)
KR (1) KR0139807B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920512A (en) * 1987-06-30 1990-04-24 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory capable of readily erasing data
JPH0793019B2 (ja) * 1988-09-02 1995-10-09 株式会社東芝 半導体集積回路
US5265052A (en) * 1989-07-20 1993-11-23 Texas Instruments Incorporated Wordline driver circuit for EEPROM memory cell
US5177705A (en) * 1989-09-05 1993-01-05 Texas Instruments Incorporated Programming of an electrically-erasable, electrically-programmable, read-only memory array
US5077691A (en) * 1989-10-23 1991-12-31 Advanced Micro Devices, Inc. Flash EEPROM array with negative gate voltage erase operation
GB9007790D0 (en) * 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
GB9007791D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
US5287536A (en) * 1990-04-23 1994-02-15 Texas Instruments Incorporated Nonvolatile memory array wordline driver circuit with voltage translator circuit
DE69126234T2 (de) * 1990-04-23 1997-11-06 Texas Instruments Inc Wortleitungstreiberschaltung für nichtflüchtiges Speicherzellenarray
IT1239781B (it) * 1990-05-08 1993-11-15 Texas Instruments Italia Spa Circuito e metodo per commutare selettivamente tensioni negative in circuiti integrati cmos
JP2636476B2 (ja) * 1990-07-17 1997-07-30 日本電気株式会社 不揮発性半導体記憶装置
JPH04123471A (ja) 1990-09-14 1992-04-23 Oki Electric Ind Co Ltd 半導体記憶装置のデータ書込みおよび消去方法
JP2835215B2 (ja) * 1991-07-25 1998-12-14 株式会社東芝 不揮発性半導体記憶装置
EP1168362A3 (en) * 1991-12-09 2004-09-29 Fujitsu Limited Flash memory with improved erasability and its circuitry
EP0559995B1 (en) * 1992-03-11 1998-09-16 STMicroelectronics S.r.l. Decoder circuit capable of transferring positive and negative voltages
DE4219464A1 (de) * 1992-06-13 1993-12-16 Philips Patentverwaltung Verfahren und Schaltungsanordnung zum Erzeugen einer Programmierspannung
US5311480A (en) * 1992-12-16 1994-05-10 Texas Instruments Incorporated Method and apparatus for EEPROM negative voltage wordline decoding
US5506816A (en) * 1994-09-06 1996-04-09 Nvx Corporation Memory cell array having compact word line arrangement
US5513147A (en) * 1994-12-19 1996-04-30 Alliance Semiconductor Corporation Row driving circuit for memory devices
JP3647869B2 (ja) * 1995-01-26 2005-05-18 マクロニクス インターナショナル カンパニイ リミテッド プラス及びマイナス電圧モードを有するデコードされたワードラインドライバ
DE19612456C2 (de) * 1996-03-28 2000-09-28 Siemens Ag Halbleiterspeichervorrichtung
US6259631B1 (en) 1996-09-13 2001-07-10 Texas Instruments Incorporated Row drive circuit equipped with feedback transistors for low voltage flash EEPROM memories
IT1285894B1 (it) * 1996-09-13 1998-06-24 Texas Instruments Italia Spa Circuito di pilotaggio di riga per memorie flash eeprom a bassa tensione.
US6021083A (en) * 1997-12-05 2000-02-01 Macronix International Co., Ltd. Block decoded wordline driver with positive and negative voltage modes
DE19808525A1 (de) * 1998-02-27 1999-09-02 Siemens Ag Integrierte Schaltung
US6049498A (en) * 1998-06-19 2000-04-11 Lucent Technologies, Inc. Double transistor switch for supplying multiple voltages to flash memory wordlines
US6563742B1 (en) * 2001-03-02 2003-05-13 Aplus Flash Technology, Inc. Method to turn a flash memory into a versatile, low-cost multiple time programmable EPROM
US7443836B2 (en) * 2003-06-16 2008-10-28 Intel Corporation Processing a data packet
US8059458B2 (en) * 2007-12-31 2011-11-15 Cypress Semiconductor Corporation 3T high density nvDRAM cell
US8064255B2 (en) * 2007-12-31 2011-11-22 Cypress Semiconductor Corporation Architecture of a nvDRAM array and its sense regime
US10128248B1 (en) * 2017-07-14 2018-11-13 Intel Corporation Aging tolerant apparatus
KR102345713B1 (ko) 2020-10-27 2021-12-31 화인칩스 주식회사 Eeprom 메모리 셀 구동장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840280B2 (ja) * 1980-10-22 1983-09-05 株式会社東芝 半導体メモリ
DE3166548D1 (en) * 1981-04-01 1984-11-15 Itt Ind Gmbh Deutsche Cmos integrated selection circuit for four potentials and simplifications of it for three potentials
JPH0638318B2 (ja) * 1985-02-15 1994-05-18 株式会社リコー Ｅｐｒｏｍの書込み方法
US4694430A (en) * 1985-03-21 1987-09-15 Sprague Electric Company Logic controlled switch to alternate voltage sources
JPH0770230B2 (ja) * 1985-04-18 1995-07-31 日本電気株式会社 半導体メモリ
US4742492A (en) * 1985-09-27 1988-05-03 Texas Instruments Incorporated EEPROM memory cell having improved breakdown characteristics and driving circuitry therefor

Also Published As

Publication number Publication date
EP0356650A2 (en) 1990-03-07
US4823318A (en) 1989-04-18
KR900005439A (ko) 1990-04-14
JP2725854B2 (ja) 1998-03-11
JPH02210695A (ja) 1990-08-22
EP0356650A3 (en) 1992-02-26

Similar Documents

Publication Publication Date Title
KR0139807B1 (ko) Eeprom 메모리 셀용 구동 회로
US5265052A (en) Wordline driver circuit for EEPROM memory cell
EP0570597B1 (en) Flash memory improved in erasing characteristic, and circuit therefor
US5388069A (en) Nonvolatile semiconductor memory device for preventing erroneous operation caused by over-erase phenomenon
US5511022A (en) Depletion mode NAND string electrically erasable programmable semiconductor memory device and method for erasing and programming thereof
US6717861B2 (en) Non-volatile semiconductor memory device capable of preventing program disturb due to noise voltage induced at a string select line and program method thereof
US6600679B2 (en) Level shifter for converting a voltage level and a semiconductor memory device having the level shifter
KR100458409B1 (ko) 전압 발생 회로
KR0159455B1 (ko) 반도체 집적회로장치
US7212439B2 (en) NAND flash memory device and method of programming the same
EP0255963B1 (en) Nonvolatile semiconductor memory including means for detecting completion of writing operation
US5287536A (en) Nonvolatile memory array wordline driver circuit with voltage translator circuit
CN107527654B (zh) 非易失性半导体存储装置及其字线的驱动方法
EP0374936B1 (en) Nonvolatile semiconductor memory system
US6229734B1 (en) Nonvolatile semiconductor storage device having controlled cell threshold voltage distribution
KR20160104563A (ko) 반도체 장치
KR100708914B1 (ko) 칩 전체를 통한 플래시 메모리 워드라인 트래킹
KR910007406B1 (ko) 불휘발성 다이나믹반도체기억장치
KR100699852B1 (ko) Ｈｐｍｏｓ를 이용한 불휘발성 메모리 장치의 워드라인디코더
EP0710959A2 (en) Semiconductor device equipped with simple stable switching circuit for selectively supplying different power voltages
US5499212A (en) Semiconductor memory device having a bias control circuit for erase voltage blocking transistor
US6603700B2 (en) Non-volatile semiconductor memory device having reduced power requirements
US5719490A (en) Dual sourced voltage supply circuit
JP3935592B2 (ja) 内部電位発生回路
US5305260A (en) Electrically erasable and programmable read only memory device verifiable with standard external power voltage level

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19890901

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19940901

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19890901

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19971230

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980305

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980305

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010118

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020128

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030123

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040113

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050114

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060113

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070112

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080117

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090121

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100122

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20110225

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20110225

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20130209