[go: up one dir, main page]

JPWO2013035843A1 - Ｇａ２Ｏ３系半導体素子 - Google Patents

Ｇａ２Ｏ３系半導体素子 Download PDF

Info

Publication number
JPWO2013035843A1
JPWO2013035843A1 JP2013532671A JP2013532671A JPWO2013035843A1 JP WO2013035843 A1 JPWO2013035843 A1 JP WO2013035843A1 JP 2013532671 A JP2013532671 A JP 2013532671A JP 2013532671 A JP2013532671 A JP 2013532671A JP WO2013035843 A1 JPWO2013035843 A1 JP WO2013035843A1
Authority
JP
Japan
Prior art keywords
single crystal
crystal film
type
region
contact region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013532671A
Other languages
English (en)
Other versions
JP6142358B2 (ja
Inventor
公平 佐々木
公平 佐々木
東脇　正高
正高 東脇
藤田　静雄
静雄 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Information and Communications Technology
Tamura Corp
Kyoto University NUC
Original Assignee
National Institute of Information and Communications Technology
Tamura Corp
Kyoto University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Information and Communications Technology, Tamura Corp, Kyoto University NUC filed Critical National Institute of Information and Communications Technology
Publication of JPWO2013035843A1 publication Critical patent/JPWO2013035843A1/ja
Application granted granted Critical
Publication of JP6142358B2 publication Critical patent/JP6142358B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/657—Lateral DMOS [LDMOS] FETs having substrates comprising insulating layers, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

高品質のＧａ2Ｏ3系半導体素子を提供する。一実施の形態として、α−Ａｌ2Ｏ3基板２上に直接、又は他の層を介して形成されたα−（ＡｌxＧａ1-x）2Ｏ3単結晶（０≰ｘ＜１）からなるｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３と、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３上に形成されたソース電極１２及びドレイン電極１３と、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３中に形成され、ソース電極１２及びドレイン電極１３にそれぞれ接続されたコンタクト領域１４、１５と、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３のコンタクト領域１４とコンタクト領域１５との間の領域上にゲート絶縁膜１６を介して形成されたゲート電極１１と、を含むＧａ2Ｏ3系ＭＩＳＦＥＴ１０を提供する。

Description

本発明は、Ｇａ2Ｏ3系半導体素子に関する。
従来のＧａ2Ｏ3系半導体素子として、α−Ａｌ2Ｏ3（サファイア）基板上に形成されたβ−Ｇａ2Ｏ3結晶膜を用いたβ−Ｇａ2Ｏ3系半導体素子が知られている（例えば、非特許文献１参照）。
K. Matsuzaki et al. Appl. Phys. Lett. 88, 092106, 2006.
しかしながら、単斜晶系のβ−Ｇａ2Ｏ3結晶膜をコランダム構造のα−Ａｌ2Ｏ3基板上に成長させることは困難であり、高品質なβ−Ｇａ2Ｏ3結晶膜を得ることはできない。このため、α−Ａｌ2Ｏ3基板上のβ−Ｇａ2Ｏ3結晶膜を用いて高品質のＧａ2Ｏ3系半導体素子を形成することは困難である。
したがって、本発明の目的は、高品質のＧａ2Ｏ3系半導体素子を提供することにある。
本発明の一態様は、上記目的を達成するために、［１］〜［４］のＧａ2Ｏ3系半導体素子を提供する。
［１］α−Ａｌ2Ｏ3基板上に直接、又は他の層を介して形成されたα−（ＡｌxＧａ1-x）2Ｏ3単結晶（０≦ｘ＜１）からなるα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜と、前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜上に形成されたソース電極及びドレイン電極と、前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜中に形成され、前記ソース電極及び前記ドレイン電極にそれぞれ接続された第１のコンタクト領域及び第２のコンタクト領域と、前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜の前記第１のコンタクト領域と前記第２のコンタクト領域との間の領域上にゲート絶縁膜を介して形成されたゲート電極と、を含むＧａ2Ｏ3系半導体素子。
［２］前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜、第１のコンタクト領域、及び第２のコンタクト領域はｎ型であり、前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜中の第１のコンタクト領域を囲むｐ型又は高抵抗のボディ領域を含む、前記［１］に記載のＧａ2Ｏ3系半導体素子。
［３］前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜は、ドーパントを含まない高抵抗の領域であり、第１のコンタクト領域、及び第２のコンタクト領域はｎ型である、前記［１］に記載のＧａ2Ｏ3系半導体素子。
［４］前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜はｐ型であり、第１のコンタクト領域、及び第２のコンタクト領域はｎ型である、前記［１］に記載のＧａ2Ｏ3系半導体素子。
本発明によれば、高品質のＧａ2Ｏ3系半導体素子を提供することができる。
図１は、第１の実施の形態に係るＧａ2Ｏ3系ＭＩＳＦＥＴの断面図である。 図２は、α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜の形成に用いられるＭＢＥ装置の一例の構成図である。 図３は、第２の実施の形態に係るＧａ2Ｏ3系ＭＩＳＦＥＴの断面図である。 図４は、第３の実施の形態に係るＧａ2Ｏ3系ＭＩＳＦＥＴの断面図である。
本発明の実施の形態によれば、ホモエピタキシャル成長法を用いて高品質なα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜をα−Ａｌ2Ｏ3基板上に形成し、その高品質のα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜を用いて、高品質のＧａ2Ｏ3系半導体素子を形成することができる。以下、その実施の形態の例について詳細に説明する。
〔第１の実施の形態〕
第１の実施の形態では、Ｇａ2Ｏ3系半導体素子としてのプレーナゲート構造を有するＧａ2Ｏ3系ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）について説明する。
（Ｇａ2Ｏ3系半導体素子の構成）
図１は、第１の実施の形態に係るＧａ2Ｏ3系ＭＩＳＦＥＴの断面図である。Ｇａ2Ｏ3系ＭＩＳＦＥＴ１０は、α−Ａｌ2Ｏ3基板２上に形成されたｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３と、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３上に形成されたソース電極１２及びドレイン電極１３と、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３中にソース電極１２及びドレイン電極１３の下にそれぞれ形成されたコンタクト領域１４、１５と、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３のコンタクト領域１４とコンタクト領域１５の間の領域上にゲート絶縁膜１６を介して形成されたゲート電極１１と、コンタクト領域１４を囲むボディ領域１７とを含む。
ゲート電極１１は、ボディ領域１７のソース電極１２とドレイン電極１３との間の領域の上方に位置する。
Ｇａ2Ｏ3系ＭＩＳＦＥＴ１０は、ノーマリーオフ型のトランジスタとして機能する。ゲート電極１１に閾値以上の電圧を印加すると、ボディ領域１７のゲート電極１１下の領域にチャネルが形成され、ソース電極１２からドレイン電極１３へ電流が流れるようになる。
ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３は、α−Ａｌ2Ｏ3基板２上に形成されたα−（ＡｌxＧａ1-x）2Ｏ3（０≦ｘ＜１）の単結晶膜である。ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３は、Ｓｎ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃ、Ｓｉ、Ｇｅ、Ｐｂ、Ｍｎ、Ａｓ、Ｓｂ、Ｂｉ、Ｆ、Ｃｌ、Ｂｒ、Ｉ等のｎ型ドーパントを含む。ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３は、例えば、１×１０15／ｃｍ3以上、１×１０19／ｃｍ3以下の濃度のｎ型ドーパントを含む。また、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３の厚さは、例えば、０．０１〜１０μｍである。
なお、α−Ａｌ2Ｏ3基板２とｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３との間に、アンドープβ−Ｇａ2Ｏ3単結晶膜等の他の膜が形成されてもよい。この場合、α−Ａｌ2Ｏ3基板２上にアンドープβ−Ｇａ2Ｏ3単結晶膜がエピタキシャル成長により形成され、アンドープβ−Ｇａ2Ｏ3単結晶膜上にｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３がエピタキシャル成長により形成される。
ゲート電極１１、ソース電極１２、及びドレイン電極１３は、例えば、Ａｕ、Ａｌ、Ｔｉ、Ｓｎ、Ｇｅ、Ｉｎ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｃｕ、Ｐｂ等の金属、これらの金属のうちの２つ以上を含む合金、又はＩＴＯ等の導電性化合物からなる。また、異なる２つの金属からなる２層構造、例えばＡｌ／Ｔｉ、Ａｕ／Ｎｉ、Ａｕ／Ｃｏ、を有してもよい。
ゲート絶縁膜１６は、ＳｉＯ2、ＡｌＮ、ＳｉＮ、α−（ＡｌyＧａ1-y）2Ｏ3（０＜ｙ≦１）等の材料からなる。中でも、α−（ＡｌyＧａ1-y）2Ｏ3はα−Ａｌ2Ｏ3結晶と結晶構造が一致しており、界面準位の少ない良好な半導体絶縁膜界面を形成することができ、他の絶縁膜を用いたときよりもゲート特性が良好になる。
コンタクト領域１４、１５は、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３中に形成されたｎ型ドーパントの濃度が高い領域であり、それぞれソース電極１２及びドレイン領域１３が接続される。コンタクト領域１４、１５に主に含まれるｎ型ドーパントとｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３に含まれるｎ型ドーパントは、同じであってもよいし、異なっていてもよい。コンタクト領域１４、１５は、例えば、１×１０18／ｃｍ3以上、５×１０19／ｃｍ3以下の濃度のｎ型ドーパントを含む。
また、コンタクト領域１５のｎ型ドーパントの濃度は、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３と同じであってもよい。すなわち、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３にｎ型ドーパントを追加で注入しない領域をコンタクト領域１５として用いることができる。
ボディ領域１７は、Ｍｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、Ｐ等のｐ型ドーパントを含む。ボディ領域１７は、ｐ型の領域、又は電荷補償によりｉ型のような性質を有する高抵抗領域である。
（Ｇａ2Ｏ3系ＭＩＳＦＥＴの製造方法）
α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜の製造方法の一例として、分子線エピタキシー（ＭＢＥ；Molecular Beam Epitaxy）法による方法を以下に説明する。ＭＢＥ法は、単体あるいは化合物の固体をセルと呼ばれる蒸発源で加熱し、加熱により生成された蒸気を分子線として基板表面に供給する結晶成長方法である。
図２は、α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜の形成に用いられるＭＢＥ装置の一例の構成図である。このＭＢＥ装置１００は、真空槽１０７と、この真空槽１０７内に支持され、α−Ａｌ2Ｏ3基板２を保持する基板ホルダ１０１と、基板ホルダ１０１に保持されたα−Ａｌ2Ｏ3基板２を加熱するための加熱装置１０２と、薄膜を構成する原子又は分子ごとに設けられた複数のセル１０３（１０３ａ、１０３ｂ、１０３ｃ）と、複数のセル１０３を加熱するためのヒータ１０４（１０４ａ、１０４ｂ、１０４ｃ）と、真空槽１０７内に酸素系ガスを供給するガス供給パイプ１０５と、真空槽１０７内の空気を排出するための真空ポンプ１０６とを備えている。基板ホルダ１０１は、シャフト１１０を介して図示しないモータにより回転可能に構成されている。
第１のセル１０３ａには、Ｇａ粉末等のα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜のＧａ原料が充填されている。この粉末のＧａの純度は、６Ｎ以上であることが望ましい。第２のセル１０３ｂには、ドナーとしてドーピングされるｎ型ドーパントの原料の粉末が充填されている。第３のセル１０３ｃには、Ａｌ粉末等のα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜のＡｌ原料が充填されている。第１のセル１０３ａ、第２のセル１０３ｂ、及び第３のセル１０３ｃの開口部にはシャッターが設けられている。
まず、α−Ａｌ2Ｏ3基板２をＭＢＥ装置１００の基板ホルダ１０１に取り付ける。次に、真空ポンプ１０６を作動させ、真空槽１０７内の気圧を１０-10Ｔｏｒｒ程度まで減圧する。そして、加熱装置１０２によってα−Ａｌ2Ｏ3基板２を加熱する。なお、α−Ａｌ2Ｏ3基板２の加熱は、加熱装置１０２の黒鉛ヒータ等の発熱源の輻射熱が基板ホルダ１０１を介してα−Ａｌ2Ｏ3基板２に熱伝導することにより行われる。
α−Ａｌ2Ｏ3基板２が所定の温度に加熱された後、ガス供給パイプ１０５から真空槽１０７内に、酸素系ガスを供給する。
真空槽１０７内に酸素系ガスを供給した後、真空槽１０７内のガス圧が安定するのに必要な時間（例えば５分間）経過後、基板ホルダ１０１を回転させながら第１のヒータ１０４ａ、第２のヒータ１０４ｂ、及び第３のヒータ１０４ｃにより第１のセル１０３ａ、第２のセル１０３ｂ、及び第２のセル１０３ｃを加熱し、Ｇａ、Ａｌ、ｎ型ドーパントを蒸発させて分子線としてα−Ａｌ2Ｏ3基板２の表面に照射する。
これにより、α−Ａｌ2Ｏ3基板２の主面上にα−（ＡｌxＧａ1-x）2Ｏ3単結晶がＳｎ等のｎ型ドーパントを添加されながらエピタキシャル成長し、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３が形成される。なお、Ｓｎ以外のｎ型ドーパントとして、Ｇａ又はＡｌサイトを置換する場合は、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃ、Ｓｉ、Ｇｅ、Ｐｂ、Ｍｎ、Ａｓ、Ｓｂ、Ｂｉ等を用いることができ、酸素サイトを置換する場合は、Ｆ、Ｃｌ、Ｂｒ、Ｉ等を用いることができる。ｎ型ドーパントの添加濃度は、第２のセル１０３ｂの温度により制御することができる。
なお、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３は、ＰＬＤ（Pulsed Laser Deposition）法、ＣＶＤ（Chemical Vapor Deposition）法等により形成されてもよい。
ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３を形成した後、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３にＭｇ等のｐ型ドーパントをイオン注入することにより、ボディ領域１７を形成する。なお、注入するイオンはＭｇに限られず、例えば、Ｇａ又はＡｌサイトを置換する場合は、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、又はＰｂを用いることができる。また、酸素サイトを置換する場合は、Ｎ又はＰを用いることができる。ｐ型ドーパントの注入後、アニール処理を行い、注入によるダメージを回復させる。
なお、ボディ領域１７の形成方法はイオン注入法に限られず、熱拡散法を用いてもよい。この場合ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３のボディ領域１７を形成したい領域上にＭｇ等の金属を接触させ、熱処理を施すことによりｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３中にＭｇ等のドーパントを拡散させる。
次に、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３のボディ領域１７内にＳｎ等のｎ型ドーパントをイオン注入することにより、コンタクト領域１４、１５を形成する。なお、注入するイオンはＳｎに限られず、例えば、Ｇａ又はＡｌサイトを置換する場合は、Ｔｉ、ＺＲ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃ、Ｓｉ、Ｇｅ、Ｐｂ、Ｍｎ、Ａｓ、Ｓｂ、又はＢｉを用いることができる。また、酸素サイトを置換する場合は、Ｆ、Ｃｌ、Ｂｒ、又はＩを用いることができる。
注入濃度は、例えば、１×１０18／ｃｍ3以上５×１０19／ｃｍ3以下である。注入深さは、３０ｎｍ以上であればよい。注入後、注入領域の表面をフッ酸にて１０ｎｍ程度エッチングする。硫酸や硝酸、塩酸などを用いてエッチングしてもよい。その後、窒素雰囲気下で８００℃以上３０ｍｉｎ以上のアニール処理を施し、注入ダメージを回復させる。アニール処理を酸素雰囲気で行う場合は、処理温度を８００℃以上９５０℃以下、処理時間を３０ｍｉｎ以上とすればよい。
なお、コンタクト領域１４、１５の形成方法はイオン注入に限られず、熱拡散法を用いてもよい。この場合、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３のコンタクト領域１４、１５を形成したい領域上にＳｎ等の金属を接触させ、熱処理を施すことによりｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３中にＳｎ等のドーパントを拡散させる。
その後、ゲート絶縁膜１６、ゲート電極１１、ソース電極１２、及びドレイン電極１３を形成する。
〔第２の実施の形態〕
図３は、第２の実施の形態に係るＧａ2Ｏ3系ＭＩＳＦＥＴの断面図である。Ｇａ2Ｏ3系ＭＩＳＦＥＴ２０は、α−Ａｌ2Ｏ3基板２上に形成されたアンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４と、アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４上に形成されたソース電極２２及びドレイン電極２３と、アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４中のソース電極２２及びドレイン電極２３の下にそれぞれ形成されたコンタクト領域２４、２５と、アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４のコンタクト領域２４とコンタクト領域２５の間の領域上にゲート絶縁膜２６を介して形成されたゲート電極２１とを含む。
Ｇａ2Ｏ3系ＭＩＳＦＥＴ２０は、ノーマリーオフ型のトランジスタとして機能する。ゲート電極２１に閾値以上の電圧を印加すると、アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４のゲート電極２１下の領域にチャネルが形成され、ソース電極２２からドレイン電極２３へ電流が流れるようになる。
ゲート電極２１、ソース電極２２、ドレイン電極２３、及びゲート絶縁膜２６は、第１の実施の形態のゲート電極１１、ソース電極１２、ドレイン電極１３、及びゲート絶縁膜１６と同様の材料からなる。
アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４は、ドーパントを含まない高抵抗のα−（ＡｌxＧａ1-x）2Ｏ3（０≦ｘ＜１）の単結晶膜である。結晶欠陥等により弱い導電性を有する場合もあるが、電気抵抗が十分高いため、ゲート電極２１に電圧を印加することなくソース電極２２からドレイン電極２３へ電流が流れることはない。アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４の厚さは、例えば、０．０１〜１０μｍである。
アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４の形成方法は、例えば、第１の実施の形態のｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３の形成方法からｎ型ドーパントを注入する工程を省いたものである。
コンタクト領域２４、２５は、アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４中に形成されたｎ型ドーパントの濃度が高い領域であり、それぞれソース電極２２及びドレイン領域２３が接続される。コンタクト領域２４、２５は、例えば、１×１０18／ｃｍ3以上、５×１０19／ｃｍ3以下の濃度のｎ型ドーパントを含む。
〔第３の実施の形態〕
第３の実施の形態は、アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４の代わりにｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜が形成される点において第２の実施の形態と異なる。第２の実施の形態と同様の点については、説明を省略又は簡略化する。
図４は、第３の実施の形態に係るＧａ2Ｏ3系ＭＩＳＦＥＴの断面図である。Ｇａ2Ｏ3系ＭＩＳＦＥＴ３０は、α−Ａｌ2Ｏ3基板２上に形成されたｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５と、ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５上に形成されたソース電極２２及びドレイン電極２３と、ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５中のソース電極２２及びドレイン電極２３の下にそれぞれ形成されたコンタクト領域３４、３５と、ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５のコンタクト領域３４とコンタクト領域３５の間の領域上にゲート絶縁膜２６を介して形成されたゲート電極２１とを含む。
Ｇａ2Ｏ3系ＭＩＳＦＥＴ３０は、ノーマリーオフ型のトランジスタとして機能する。ゲート電極２１に閾値以上の電圧を印加すると、ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５のゲート電極２１下の領域にチャネルが形成され、ソース電極２２からドレイン電極２３へ電流が流れるようになる。
ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５は、Ｍｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、Ｐ等のｐ型ドーパントを含むα−（ＡｌxＧａ1-x）2Ｏ3（０≦ｘ＜１）の単結晶膜である。ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５は、例えば、１×１０15／ｃｍ3以上、１×１０19／ｃｍ3以下の濃度のｐ型ドーパントを含む。また、ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５の厚さは、例えば、０．０１〜１０μｍである。
ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５の形成方法は、例えば、第１の実施の形態のｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３の形成方法におけるｎ型ドーパントを注入する工程をｐ型ドーパントを注入する工程に替えたものである。
コンタクト領域３４、３５は、ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５中に形成されたｎ型ドーパントの濃度が高い領域であり、それぞれソース電極２２及びドレイン領域２３が接続される。コンタクト領域３４、３５は、例えば、１×１０18／ｃｍ3以上、５×１０19／ｃｍ3以下の濃度のｎ型ドーパントを含む。
（実施の形態の効果）
本実施の形態によれば、ホモエピタキシャル成長法を用いて高品質なα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜を形成し、そのα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜を用いて、高品質のＧａ2Ｏ3系半導体素子を形成することができる。また、これらのＧａ2Ｏ3系半導体素子は、高品質なα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜をチャネル層として用いるため、優れた動作性能を有する。
なお、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、上記実施の形態において、Ｇａ2Ｏ3系半導体素子をｎ型半導体素子として説明したが、ｐ型半導体素子であってもよい。この場合、各部材の導電型（ｎ型又はｐ型）が全て逆になる。また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。
以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
高品質のＧａ2Ｏ3系半導体素子を提供する。
２…α−Ａｌ2Ｏ3基板、 ３…ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜、 ４…アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜、 ５…ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜、 １０、２０、３０…Ｇａ2Ｏ3系ＭＩＳＦＥＴ、 １１、２１…ゲート電極、 １２、２２…ソース電極、 １３、２３…ドレイン電極、 １４、１５、２４、２５、３４、３５…コンタクト領域、 １６、２６…ゲート絶縁膜、 １７…ボディ領域

Claims (4)

  1. α−Ａｌ2Ｏ3基板上に直接、又は他の層を介して形成されたα−（ＡｌxＧａ1-x）2Ｏ3単結晶（０≦ｘ＜１）からなるα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜と、
    前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜上に形成されたソース電極及びドレイン電極と、
    前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜中に形成され、前記ソース電極及び前記ドレイン電極にそれぞれ接続された第１のコンタクト領域及び第２のコンタクト領域と、
    前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜の前記第１のコンタクト領域と前記第２のコンタクト領域との間の領域上にゲート絶縁膜を介して形成されたゲート電極と、
    を含むＧａ2Ｏ3系半導体素子。
  2. 前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜、第１のコンタクト領域、及び第２のコンタクト領域はｎ型であり、
    前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜中の第１のコンタクト領域を囲むｐ型又は高抵抗のボディ領域を含む、
    請求項１に記載のＧａ2Ｏ3系半導体素子。
  3. 前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜は、ドーパントを含まない高抵抗の領域であり、
    第１のコンタクト領域、及び第２のコンタクト領域はｎ型である、
    請求項１に記載のＧａ2Ｏ3系半導体素子。
  4. 前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜はｐ型であり、
    第１のコンタクト領域、及び第２のコンタクト領域はｎ型である、
    請求項１に記載のＧａ2Ｏ3系半導体素子。
JP2013532671A 2011-09-08 2012-09-07 Ｇａ２Ｏ３系半導体素子 Active JP6142358B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011196437 2011-09-08
JP2011196437 2011-09-08
PCT/JP2012/072899 WO2013035843A1 (ja) 2011-09-08 2012-09-07 Ｇａ2Ｏ3系半導体素子

Publications (2)

Publication Number Publication Date
JPWO2013035843A1 true JPWO2013035843A1 (ja) 2015-03-23
JP6142358B2 JP6142358B2 (ja) 2017-06-07

Family

ID=47832282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013532671A Active JP6142358B2 (ja) 2011-09-08 2012-09-07 Ｇａ２Ｏ３系半導体素子

Country Status (3)

Country Link
US (1) US20140217470A1 (ja)
JP (1) JP6142358B2 (ja)
WO (1) WO2013035843A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10944015B2 (en) 2017-08-24 2021-03-09 Flosfia Inc. Semiconductor device
US11476116B2 (en) 2020-08-13 2022-10-18 Korea Institute Of Ceramic Engineering And Technology Manufacturing method of gallium oxide thin film for power semiconductor using dopant activation technology
US12107125B2 (en) 2019-07-12 2024-10-01 Flosfia Inc. Oxide semiconductor film and semiconductor device

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP6142357B2 (ja) 2013-03-01 2017-06-07 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法、及びオーミックコンタクト形成方法
JP6284140B2 (ja) * 2013-06-17 2018-02-28 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP5397795B1 (ja) * 2013-06-21 2014-01-22 Ｒｏｃａ株式会社 半導体装置及びその製造方法、結晶及びその製造方法
WO2015005202A1 (ja) * 2013-07-09 2015-01-15 株式会社Flosfia 半導体装置及びその製造方法、並びに結晶及びその製造方法
JP6152514B2 (ja) * 2013-10-17 2017-06-28 株式会社Flosfia 半導体装置及びその製造方法、並びに結晶及びその製造方法
JP6547273B2 (ja) * 2013-12-26 2019-07-24 株式会社リコー ｐ型酸化物半導体、ｐ型酸化物半導体製造用組成物、ｐ型酸化物半導体の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
US10090388B2 (en) 2014-03-31 2018-10-02 Flosfia Inc. Crystalline multilayer structure and semiconductor device
EP2927934B1 (en) 2014-03-31 2017-07-05 Flosfia Inc. Crystalline multilayer structure and semiconductor device
EP2942803B1 (en) * 2014-05-08 2019-08-21 Flosfia Inc. Crystalline multilayer structure and semiconductor device
JP6158757B2 (ja) * 2014-06-25 2017-07-05 日本電信電話株式会社 酸化ガリウム結晶膜形成方法
JP6651714B2 (ja) * 2014-07-11 2020-02-19 株式会社リコー ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
WO2016013554A1 (ja) * 2014-07-22 2016-01-28 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置
JP5828568B1 (ja) * 2014-08-29 2015-12-09 株式会社タムラ製作所 半導体素子及びその製造方法
JP5907465B2 (ja) 2014-08-29 2016-04-26 株式会社タムラ製作所 半導体素子及び結晶積層構造体
JP7344426B2 (ja) * 2014-11-26 2023-09-14 株式会社Flosfia 結晶性積層構造体
JP6980183B2 (ja) * 2015-02-25 2021-12-15 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
JP6876895B2 (ja) * 2015-02-25 2021-05-26 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
JP2016157879A (ja) * 2015-02-25 2016-09-01 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
JP6967213B2 (ja) * 2015-04-10 2021-11-17 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
JP6945121B2 (ja) * 2015-09-30 2021-10-06 株式会社Flosfia 結晶性半導体膜および半導体装置
US10804362B2 (en) * 2016-08-31 2020-10-13 Flosfia Inc. Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system
JP6951715B2 (ja) * 2016-09-15 2021-10-20 株式会社Flosfia 半導体膜の製造方法及び半導体膜並びにドーピング用錯化合物及びドーピング方法
CN115101587A (zh) * 2016-11-07 2022-09-23 株式会社Flosfia 结晶性多层结构、半导体装置及多层结构
JP7008293B2 (ja) * 2017-04-27 2022-01-25 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
CN107331607B (zh) * 2017-06-27 2020-06-26 中国科学院微电子研究所 一种氧化镓基底场效应晶体管及其制备方法
JP7166522B2 (ja) * 2017-08-21 2022-11-08 株式会社Flosfia 結晶膜の製造方法
US10943981B2 (en) 2017-08-24 2021-03-09 Flosfia Inc. Semiconductor device
EP3816330A4 (en) * 2018-06-26 2022-10-05 Flosfia Inc. CRYSTALLINE OXIDE FILM
TW202006945A (zh) * 2018-07-12 2020-02-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
JP7404594B2 (ja) * 2018-07-12 2023-12-26 株式会社Flosfia 半導体装置および半導体装置を含む半導体システム
TW202013716A (zh) * 2018-07-12 2020-04-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
TWI879736B (zh) * 2018-07-12 2025-04-11 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
US20200083332A1 (en) * 2018-09-05 2020-03-12 Industrial Technology Research Institute Semiconductor device and method for fabricating the same
JP7315136B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体
DE112020004152T5 (de) * 2019-09-02 2022-05-19 Denso Corporation Verfahren zum Bilden einer Schicht und zum Herstellen einer Halbleitervorrichtung
WO2021044489A1 (ja) 2019-09-02 2021-03-11 日本碍子株式会社 半導体膜
CN114747021A (zh) * 2019-11-29 2022-07-12 株式会社Flosfia 半导体装置及具有半导体装置的半导体系统
WO2021106811A1 (ja) 2019-11-29 2021-06-03 株式会社Flosfia 半導体装置および半導体システム
CN114762129A (zh) * 2019-11-29 2022-07-15 株式会社Flosfia 半导体装置及半导体系统
JP7016489B2 (ja) * 2019-12-16 2022-02-07 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
CN116583955A (zh) 2020-12-11 2023-08-11 株式会社Flosfia 半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818009A (ja) * 1994-07-04 1996-01-19 Nippondenso Co Ltd 半導体装置
JP2000216392A (ja) * 1999-01-26 2000-08-04 Matsushita Electric Works Ltd 半導体装置およびその製造方法
JP2005223274A (ja) * 2004-02-09 2005-08-18 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体素子
JP2009004817A (ja) * 2008-10-03 2009-01-08 Casio Comput Co Ltd Ｃｍｏｓトランジスタ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4199774A (en) * 1978-09-18 1980-04-22 The Board Of Trustees Of The Leland Stanford Junior University Monolithic semiconductor switching device
US4968637A (en) * 1989-05-31 1990-11-06 Raytheon Company Method of manufacture TiW alignment mark and implant mask
GB2331841A (en) * 1997-11-28 1999-06-02 Secr Defence Field effect transistor
US6949423B1 (en) * 2003-11-26 2005-09-27 Oakvale Technology MOSFET-fused nonvolatile read-only memory cell (MOFROM)
US8222107B2 (en) * 2009-07-28 2012-07-17 Panasonic Corporation Method for producing semiconductor element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818009A (ja) * 1994-07-04 1996-01-19 Nippondenso Co Ltd 半導体装置
JP2000216392A (ja) * 1999-01-26 2000-08-04 Matsushita Electric Works Ltd 半導体装置およびその製造方法
JP2005223274A (ja) * 2004-02-09 2005-08-18 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体素子
JP2009004817A (ja) * 2008-10-03 2009-01-08 Casio Comput Co Ltd Ｃｍｏｓトランジスタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10944015B2 (en) 2017-08-24 2021-03-09 Flosfia Inc. Semiconductor device
US12107125B2 (en) 2019-07-12 2024-10-01 Flosfia Inc. Oxide semiconductor film and semiconductor device
US11476116B2 (en) 2020-08-13 2022-10-18 Korea Institute Of Ceramic Engineering And Technology Manufacturing method of gallium oxide thin film for power semiconductor using dopant activation technology

Also Published As

Publication number Publication date
WO2013035843A1 (ja) 2013-03-14
US20140217470A1 (en) 2014-08-07
JP6142358B2 (ja) 2017-06-07

Similar Documents

Publication Publication Date Title
JP6142358B2 (ja) Ｇａ２Ｏ３系半導体素子
JP5948581B2 (ja) Ｇａ２Ｏ３系半導体素子
JP6108366B2 (ja) Ｇａ２Ｏ３系半導体素子
JP5807282B2 (ja) Ｇａ２Ｏ３系半導体素子
JP5975466B2 (ja) Ｇａ２Ｏ３系半導体素子
JP5952360B2 (ja) Ｇａ含有酸化物層成長用β−Ｇａ２Ｏ３系単結晶基板
CN110071170B (zh) 晶体层叠结构体
CN110199376A (zh) 太阳能电池制造
JPWO2013035841A1 (ja) Ｇａ２Ｏ３系ＨＥＭＴ
JP6216978B2 (ja) Ｇａ２Ｏ３系半導体素子
JP2013056804A (ja) β−Ｇａ２Ｏ３系単結晶膜の製造方法及び結晶積層構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170413

R150 Certificate of patent or registration of utility model

Ref document number: 6142358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250