JPS6356751A - メモリパトロ−ル制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、メモリ交替手段と誤り検出訂正手段とパトロ
ール手段とを備えたメモリ装置が、メモリ交替手段を動
作させた時、交替させたメモリ素子によるメモリデータ
の置換部分を、パトロール周期を短縮し、誤り検出訂正
手段によって迅速に復元する。

〔産業上の利用分野］ 本発明はメモリパトロールの周期を制御するメモリパト
ロール制御方式に関するものである。

〔従来の技術〕

データ処理システムの各処理装置は、自装置内で処理す
るデータの信頼度を保障するために、データ処理工程の
い（つかの段階で、データのチェックを行って誤りデー
タの拡散を防ぎ、且つ自装置内に誤り対応策をもってい
る。

メモリ装置では、メモリ素子のハードウェア的な機能障
害に対して、予め別置した交替メモリ素子を具備すると
ともに、障害発生時にこの交替メモリを故障メモリと置
き換えるメモリ交替手段をもつ。

また、データには誤り検出訂正符号（ＥＣＣ）方式によ
る冗長符号を付加して、誤り検出と訂正を行う。

この誤り検出訂正符号による誤り検出訂正手段は、広（
実施される手段であって、誤り検出訂正回路（ＥＣＣ回
路）が、冗長符号を付加されたデータをチェックして誤
りを検出し、データの誤りが１ビツトか、複数ビットか
を検出する。

そして、ＥＣＣ回路は誤りが１ビット誤りであれば、デ
ータを自動修正し、複数ピント誤りであれば、メモリ装
置の障害として障害信号を送出する。

この手段は、通常、メモリ装置から読み出されるデータ
について常に行われる。

更に、メモリ素子の機能は正常であっても、格納されて
いるデータが天然の放射線、あるいはノイズ等の混入に
よって、ビットの符号が反転して誤りデータとなること
がある。

この障害に対しては、メモリ装置のアクセスに並行して
周期的に、メモリ装置に格納されたデータを順に読み出
し、上記したＥＣＣ回路によって誤りを検出し、訂正す
るメモリパトロールを行っている。

第３図は従来のメモリ装置の構成を示すブロック図であ
る。

メモリ３は、通常、アドレスが付された複数の単位メモ
リで構成されたメモリ素子が、並列に配置され、メモリ
素子の同一アドレスの単位メモリをデータのビットとす
る配列でデータが格納される。

交替メモリ３１は、メモリ素子単位で予め用意され、図
示しないサービスプロセッサ（ＳＶＰ）からの指示によ
って、メモリ交替手段Ａである交替処理回路８が、メモ
リ３の故障メモリ３２と置換させる。

次にメモリパトロールを説明する。

パ１−ロール手段Ｂはパトロールタイマ１とパトロ−ル
アドレス発生回路２とからなり、パトロールタイマ１は
所定の周期で信号を発生し、その周期でパトロールアド
レス発生回路２がメモリ３のアドレスを発生する。

この発生したアドレスは、メモリ制御回路４を介してメ
モリアドレスレジスタ５に格納され、メモリ３のそのア
ドレスに言亥当するデータが、データレジスタ６に読み
出される。

データレジスタ６に３売み出されたデータは、誤り検出
訂正手段りであるＥＣＣ回路７でチェックされ、誤りが
あれば誤り検出と訂正が行われ、メモリ３に再格納され
る。

メモリ制御回路４は、メモリ３にアクセスするアドレス
が、メモリアドレスレジスタ５で競合しないように制御
する。

このように従来、上記したメモリ交替手段Ａとパトロー
ル手段Ｂと誤り検出訂正手段りとによって、メモリ装置
のダウン障害を防ぎ、データの信傾度を保障している。

〔発明が解決しようとする問題点〕

メモリ交替が実行された時、メモリ素子単位の交替メモ
リによって置換され、交替メモリに交替されたビットの
符号は、「１」か「０」か不定で、置き換えられたデー
タビットの符号と必ずしも一致しない。

しかし、メモリ交替でデータに誤りが生じたとしてもデ
ータ毎に１ビツトであるので、誤り検出訂正手段が動作
して、送出されるデータは正常データとなるが、訂正の
時間が余分にかかり、処理時間の損失となる。

さらに、交替メモリに置換した時点では、全てのデータ
が１ビット誤りを有しているのと同様な状態にあるので
、誤り検出訂正手段は本来、意図されたビットの反転誤
りに対処できなくなり、複数ビット障害によるダウン障
害の可能性が増加することになる。

従って、メモリに格納されたデータは速やかに正しいデ
ータにしておく必要があり、従来は、メモリの全データ
を改めて新しく書き込む操作を行っていた。

また、従来のメモリパトロールによる誤り訂正機能に期
待しても、メモリパトロールはメモリの通常の読み書き
をできるだけ妨げないように、下位の優先度、あるいは
メモリのアイドル時間で動作し、パトロール周期は長く
、例えば、１メガバイトの容量で全データを一巡するの
に数時間かかるような周期である。

本発明はこのような点に鑑みて創作されたものであって
、メモリ交替時に、メモリパトロールの周期を短縮して
メモリのデータの正常化を迅速に実施することを目的と
している。

〔問題点を解決するための手段〕

この目的のために、第１図に本発明のメモリパトロール
制御方式の原理ブロック図を示す。

故障メモリ３２と交替メモリ３１とを交替させるメモリ
交替手段Ａと、周期的にパトロールアドレスをメモリ３
に送出するメモリパトロール手段Ｂと、データの誤りを
検出し訂正する誤り検出訂正手段りとを備えたメモリ装
置に、メモリ交替手段Ａからの信号によって動作するパ
トロール手段Ｂの周期を変更する周期変更手段Ｃを設け
る。

〔作用〕

メモリ交替させた時、メモリ交替手段Ａは周期変更手段
Ｃに信号を送出する。

この信号によって周期変更手段Ｃは、パトロール手段Ｂ
のパトロール周期を変更し、パトロール手段Ｂは変更さ
れたパトロール周期で、メモリパトロールのアドレスを
生成スル。

従って、パトロール周期変更手段によってパトロール周
期を短縮すると、迅速に格納データを正常化するので、
復元期間内での格納データの複数ビット障害発生の可能
性も少なくなり、且つ、全データの再度の書き込みを行
う煩わしさもなくなる。

〔実施例〕

第２図は本発明のパトロール制’４１８方弐の一実施例
の構成を示すブロック図である。

なお、全図を通じて同一符号は同一対象物を示す。

周期変更手段Ｃは、第２パトロールタイマ１１と、タイ
マ切換回路９であって、タイマ切換回路９は従来のパト
ロールタイマ１と第２パトロールタイマ１１をメモリ交
替手段Ａが故障メモリ３２を交替メモリ３１と交替させ
た時送出する信号によって、第２パトロールタイマ１１
に切り換え、第２パトロールタイマ１１の周期信号で、
パトロールアドレス発生回路２がパトロールアドレスを
発生する。

第２パトロールタイマの周期を、例えばメモリ容量１メ
ガバイトのデータを数秒で一巡する周期とする。

第２パトロールタイマの周期でメモリ３に格納されたデ
ータのチェックが一巡すると、タイマ切換回路９は、パ
トロールタイマ１に切り換え、従来の周期でパトロール
を行う。

〔発明の効果〕

以上述べてきたように、本発明によれば、メモリ交替時
に操作者はデータの再読み込みを操作する煩わしさがな
く、誤り検出訂正手段も障害対応機能として迅速に動作
可能となり、実用的には極めて有用である。。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例の構成を示すブロック図、 第３図は従来例の構成を示すブロック図である。 図において、 Ａはメモリ交替手段、 Ｂはパトロール手段、 Ｃは周期変更手段、 Ｄは誤り検出訂正手段 ３はメモリ、 ３１は交替メモリ、 ３２は故障メモリである。 ３一定ヂＨ稍−大オ芝ｇＪの１り＼“７・口γ７ｂσ第
２図

Claims (1)

1. 【特許請求の範囲】 メモリ（３）を構成するメモリ素子が故障した時、該故
   障したメモリ素子（３２）を予め用意した交替メモリ素
   子（３１）と交替させるメモリ交替手段（Ａ）と、誤り
   検出訂正符号（ＥＣＣ）を用いたデータを、該データの
   冗長符号によって誤りを検出し、正常データに復元させ
   る誤り検出訂正手段（Ｄ）と、前記メモリ（３）に格納
   されたデータを所定の周期で、前記誤り検出訂正手段（
   Ｄ）によって、順次点検するパトロール手段（Ｂ）とを
   備えたメモリ装置において、 前記パトロール手段（Ｂ）の周期を変更する周期変更手
   段（Ｃ）を設け、前記メモリ交替手段（Ａ）が動作した
   時、前記周期変更手段（Ｃ）を動作させて前記パトロー
   ル手段（Ｂ）の周期を変更することを特徴とするメモリ
   パトロール制御方式。