JPS6252949U - - Google Patents

Description

【図面の簡単な説明】

第１図は、本考案実施例の薄膜トランジスタス
イツチング素子の配線構造を示す図、第２図およ
び第３図は、本考案の変形例を示す図、第４図は
、薄膜トランジスタの素子構造の１例を示す図、
第５図は、従来例の薄膜トランジスタスイツチン
グ素子の配線構造を示す図である。 １０１……ガラス基板、１０２……ゲート電極
、１０３……ゲート絶縁膜、１０４……アモルフ
アスシリコンｉ層、１０５……アモルフアスシリ
コンｎ^＋層、１０６……ソース電極、１０７……
ドレイン電極、Ｇ……ゲート電極、Ｓ……ソース
電極、Ｄ……ドレイン電極、Ａ……半導体活性層
、１，１１，２１……ゲート配線、２，１２，２
２……ソース配線、３，１３，２３……ドレイン
配線。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 複数個の薄膜トランジスタのゲート電極を
   共通接続してなるスイツチング素子において、 各ゲート電極を共通接続する共通ゲート配線が
   各ゲート電極を含む１本の分岐しない配線パター
   ンからなり、 各ソース電極配線は、該共通ゲート配線に対し
   て一方の側に配設されると共に、 各ドレイン電極配線は、該共通ゲート配線に対
   して他方の側に配設されるようにしたことを特徴
   とするスイツチング素子。 (2) 前記薄膜トランジスタは１列に配列され、 前記共通ゲート配線はミアンダパターンをなす
   ようにしたことを特徴とする実用新案登録請求の
   範囲第(1)項記載のスイツチング素子。