JPH01133124U - - Google Patents
Info
- Publication number
- JPH01133124U JPH01133124U JP2775588U JP2775588U JPH01133124U JP H01133124 U JPH01133124 U JP H01133124U JP 2775588 U JP2775588 U JP 2775588U JP 2775588 U JP2775588 U JP 2775588U JP H01133124 U JPH01133124 U JP H01133124U
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electrode
- semiconductor layer
- drain
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
第１図は本考案の薄膜トランジスタの一実施例
を示す模式的平面図、第２図は従来の薄膜トラン
ジスタの一例を示す模式的平面図、第３図はその
第２図の―断面図、第４図はその薄膜トラン
ジスタを用いた液晶表示装置の模式的等価回路を
示す回路図である。 ２……ゲート電極、４……絶縁層、５……半導
体層としてのａ‐Ｓｉ層、６……ソース電極、７
……ドレイン電極、９……薄膜トランジスタ（Ｔ
ＦＴ）。
を示す模式的平面図、第２図は従来の薄膜トラン
ジスタの一例を示す模式的平面図、第３図はその
第２図の―断面図、第４図はその薄膜トラン
ジスタを用いた液晶表示装置の模式的等価回路を
示す回路図である。 ２……ゲート電極、４……絶縁層、５……半導
体層としてのａ‐Ｓｉ層、６……ソース電極、７
……ドレイン電極、９……薄膜トランジスタ（Ｔ
ＦＴ）。
Claims (1)
- 【実用新案登録請求の範囲】 ゲート電極と、このゲート電極との間に絶縁層
および半導体層を介してかつ相互に離間して配設
されこの半導体層により電気的に接続されるソー
ス電極およびドレイン電極とを備えた薄膜トラン
ジスタにおいて、 上記ソース電極およびドレイン電極を上記ゲー
ト電極を横断してこのゲート電極と交わるように
配設するとともに、上記ソース電極およびドレイ
ン電極間で上記半導体層の少なくとも一部の幅を
上記ゲート電極の幅よりも小さくしたことを特徴
とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2775588U JPH01133124U (ja) | 1988-03-02 | 1988-03-02 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2775588U JPH01133124U (ja) | 1988-03-02 | 1988-03-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01133124U true JPH01133124U (ja) | 1989-09-11 |
Family
ID=31250524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2775588U Pending JPH01133124U (ja) | 1988-03-02 | 1988-03-02 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01133124U (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11326943A (ja) * | 1998-05-07 | 1999-11-26 | Fron Tec:Kk | アクティブマトリクス型液晶表示装置およびそれに用いる基板 |
| JP2007164172A (ja) * | 2005-12-14 | 2007-06-28 | Au Optronics Corp | 液晶ディスプレイ、及び液晶ディスプレイの製造方法 |
| JP2007266252A (ja) * | 2006-03-28 | 2007-10-11 | Toppan Printing Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JP2011205119A (ja) * | 2000-08-28 | 2011-10-13 | Sharp Corp | 薄膜トランジスタ |
| JP2012138549A (ja) * | 2010-12-28 | 2012-07-19 | Dainippon Printing Co Ltd | 薄膜トランジスタ |
| US8779430B2 (en) | 2010-05-10 | 2014-07-15 | Sharp Kabushiki Kaisha | Semiconductor device, active matrix substrate, and display device |
| JP2022121587A (ja) * | 2013-09-13 | 2022-08-19 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
1988
- 1988-03-02 JP JP2775588U patent/JPH01133124U/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11326943A (ja) * | 1998-05-07 | 1999-11-26 | Fron Tec:Kk | アクティブマトリクス型液晶表示装置およびそれに用いる基板 |
| JP2011205119A (ja) * | 2000-08-28 | 2011-10-13 | Sharp Corp | 薄膜トランジスタ |
| JP2007164172A (ja) * | 2005-12-14 | 2007-06-28 | Au Optronics Corp | 液晶ディスプレイ、及び液晶ディスプレイの製造方法 |
| JP2007266252A (ja) * | 2006-03-28 | 2007-10-11 | Toppan Printing Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US8779430B2 (en) | 2010-05-10 | 2014-07-15 | Sharp Kabushiki Kaisha | Semiconductor device, active matrix substrate, and display device |
| JP5628302B2 (ja) * | 2010-05-10 | 2014-11-19 | シャープ株式会社 | 半導体装置、アクティブマトリクス基板、及び表示装置 |
| JP2012138549A (ja) * | 2010-12-28 | 2012-07-19 | Dainippon Printing Co Ltd | 薄膜トランジスタ |
| JP2022121587A (ja) * | 2013-09-13 | 2022-08-19 | 株式会社半導体エネルギー研究所 | 表示装置 |