JPS62201951U - - Google Patents
Info
- Publication number
- JPS62201951U JPS62201951U JP8949586U JP8949586U JPS62201951U JP S62201951 U JPS62201951 U JP S62201951U JP 8949586 U JP8949586 U JP 8949586U JP 8949586 U JP8949586 U JP 8949586U JP S62201951 U JPS62201951 U JP S62201951U
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- transistors
- amorphous semiconductor
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims 9
- 239000010408 film Substances 0.000 claims 2
- 238000000137 annealing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Logic Circuits (AREA)
Description
第１図は本考案のＴＦＴ回路装置の一実施例と
してのインバータの平面図、第２図は本考案装置
及び従来装置に共通の断面図、第３図は従来装置
の平面図、第４図はインバータ回路図、第５図は
ＴＦＴの入出力電圧特性図である。 １…絶縁基板、２…ゲート電極、３…絶縁膜、
４，４′…半導体膜、５…ソースあるいはドレイ
ン電極。
してのインバータの平面図、第２図は本考案装置
及び従来装置に共通の断面図、第３図は従来装置
の平面図、第４図はインバータ回路図、第５図は
ＴＦＴの入出力電圧特性図である。 １…絶縁基板、２…ゲート電極、３…絶縁膜、
４，４′…半導体膜、５…ソースあるいはドレイ
ン電極。
Claims (1)
- 共通基板上に薄膜トランジスタを複数個並設し
て、これ等トランジスタを接続してなる薄膜トラ
ンジスタ回路装置に於いて、該各薄膜トランジス
タを同一規模とすると共に、非晶質半導体膜を有
する薄膜トランジスタの内の特定数を相互コンダ
クタンスの小さな薄膜トランジスタとし、その他
の薄膜トランジスタの非晶質半導体膜をアニール
処理によつて微結晶化あるいは結晶化して相互コ
ンダクタンスの大きな薄膜トランジスタとして回
路を構成した事を特徴とする薄膜トランジスタ回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8949586U JPS62201951U (ja) | 1986-06-12 | 1986-06-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8949586U JPS62201951U (ja) | 1986-06-12 | 1986-06-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62201951U true JPS62201951U (ja) | 1987-12-23 |
Family
ID=30948528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8949586U Pending JPS62201951U (ja) | 1986-06-12 | 1986-06-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62201951U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007005508A (ja) * | 2005-06-23 | 2007-01-11 | Sony Corp | 薄膜トランジスタの製造方法および表示装置の製造方法 |
-
1986
- 1986-06-12 JP JP8949586U patent/JPS62201951U/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007005508A (ja) * | 2005-06-23 | 2007-01-11 | Sony Corp | 薄膜トランジスタの製造方法および表示装置の製造方法 |
| JP4577114B2 (ja) * | 2005-06-23 | 2010-11-10 | ソニー株式会社 | 薄膜トランジスタの製造方法および表示装置の製造方法 |