JPS62184545A - Control system for execution of test program - Google Patents
Control system for execution of test programInfo
- Publication number
- JPS62184545A JPS62184545A JP61026314A JP2631486A JPS62184545A JP S62184545 A JPS62184545 A JP S62184545A JP 61026314 A JP61026314 A JP 61026314A JP 2631486 A JP2631486 A JP 2631486A JP S62184545 A JPS62184545 A JP S62184545A
- Authority
- JP
- Japan
- Prior art keywords
- test
- sub
- execution
- return code
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 6
- 230000002159 abnormal effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータシステムに関し、特に試験プログ
ラムの実行制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a computer system, and particularly to a test program execution control method.
試験プログラムは、コンピュータシステムを構成する各
装置の機能が正しく動作することを試験することを目的
とする。装置の機能は、より小さい複数個の機能に分割
されるため、この装置の試験プログラムは、これらのよ
り小さな機能を試験するサブテストから構成されるのが
普通である。The purpose of the test program is to test whether the functions of each device making up the computer system operate correctly. Because the functionality of a device is divided into multiple smaller functions, test programs for this device typically consist of subtests that test these smaller functions.
従来、リサイクルして試験が行われる場合、これらのサ
ブテストは、以前に実行された試験結果とは関係、なく
自動的に実行されるという方式により、その実行が制御
されていた。Conventionally, when testing is performed by recycling, the execution of these subtests has been controlled in such a way that they are automatically executed regardless of the results of previously executed tests.
上述した従来の、実行制御方式では1.あるサブテスト
は、以前の実行結果とは関係なく自動的に実行されるよ
うになっているため、同一エラーが出力されるという欠
点がある。In the conventional execution control method described above, 1. Since a certain subtest is automatically executed regardless of the previous execution result, it has the disadvantage that the same error is output.
本発明の試験プログラムの実行制御方式は、試験プログ
ラムを構成する各サブテストは、試験結果が正常である
のか、異常であるのかを示すリターンコードを生成し、
次に該サブテストが再度コールされたときにそのリター
ンコードの内容に応じて、スケジュールするか否かを判
断するものである。In the test program execution control method of the present invention, each subtest constituting the test program generates a return code indicating whether the test result is normal or abnormal;
Next, when the subtest is called again, it is determined whether to schedule it or not depending on the content of the return code.
したがって、同一エラーが出力されることがなくなる。Therefore, the same error will not be output.
次に、本発明の実施例について図面を参蝋して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の試験プログラムの実行制御方式の一実
施例の説明図である。FIG. 1 is an explanatory diagram of an embodiment of a test program execution control method according to the present invention.
試験プログラムTはサブテス)Ti(i=1〜n)で構
成されている。実行管理部MはこれらのサブテストTi
の実行を制御する。主記憶装置には各サブテストTiに
対応してリターンコード格納領域Ri(i=1〜n)が
設けられており、各サブテストTiは試験が終了すると
、その試験結果(正常であるのか、異常であるのか)を
示すリターンコードをリターンコード格納領域Riに格
納する。The test program T is composed of subtests) Ti (i=1 to n). The execution management unit M manages these subtests Ti.
control the execution of The main storage device is provided with a return code storage area Ri (i=1 to n) corresponding to each subtest Ti, and when each subtest Ti is finished, the test result (normal or not) is stored. A return code indicating whether there is an abnormality is stored in the return code storage area Ri.
第2図は本実施例の処理フローを示す図である。FIG. 2 is a diagram showing the processing flow of this embodiment.
まず、実行管理部MはサブテストTiは以前の実行でエ
ラーが検出されているかをリターンコード格納領域R4
のリターンコードの内容でチェックしくステップ10)
、エラーがなければサブテストTiを起動する(ステッ
プ20)。これにより、サブテストTiは試験を実行し
くステップ21)、試験が終了すると、サブテストTi
の実行結果を示すリターンコードを生成してリターンコ
ード格納領域Riに格納する(ステップ22)と共に制
御を実行管理部Mに返す。実行管理部Mはiをインクリ
メントして(ステップ30)次のサブテストを実行する
。ステップ10でリターンコードがサブテストTiが以
前の実行でエラーが検出されたことを示しておればステ
ップ30に移りサブテストTiは実行されない。First, the execution management unit M checks whether an error was detected in the previous execution of the subtest Ti in the return code storage area R4.
Check the contents of the return code in Step 10)
, if there is no error, start subtest Ti (step 20). This causes the subtest Ti to execute the test (step 21), and when the test is completed, the subtest Ti
A return code indicating the execution result is generated and stored in the return code storage area Ri (step 22), and control is returned to the execution management section M. The execution management unit M increments i (step 30) and executes the next subtest. If the return code in step 10 indicates that an error was detected in a previous execution of subtest Ti, then step 30 is entered and subtest Ti is not executed.
以上前用したように本発明は、試験プログラムを構成す
る各サブテストに試験結果を生成させる機能を持たせ、
その試験結果により、エラーがあれば同一サブテストを
実行しないように制御することにより、同一エラーを複
数出力することを回避できる効果がある。As mentioned above, the present invention provides each subtest that makes up the test program with the function of generating test results,
Based on the test results, if there is an error, the same subtest is not executed, which has the effect of avoiding multiple outputs of the same error.
第1図は本発明の試験プログラムの実行制御方式の一実
施例の説明図、第2図は本実施例の処理フローを示す図
である。
T・・・試験プログラム、
T’l+ T0n・・・4Tl・・・サブテスト、RI
+ R2+・・・+RTl・・・リターンコード格納領
域、X・・・実行管理部。
第1図FIG. 1 is an explanatory diagram of an embodiment of the test program execution control method of the present invention, and FIG. 2 is a diagram showing the processing flow of this embodiment. T...Test program, T'l+ T0n...4Tl...Subtest, RI
+R2+...+RTl...Return code storage area, X...Execution management section. Figure 1
Claims (1)
正常であるのか、異常であるのかを示すリターンコード
を生成し、次に該サブテストが再度コールされたときに
前記リターンコードの内容に応じてスケジュールするか
否かを判断する試験プログラムの実行制御方式。Each subtest that makes up the test program generates a return code that indicates whether the test result is normal or abnormal, and when the subtest is called again, A test program execution control method that determines whether to schedule or not.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61026314A JPS62184545A (en) | 1986-02-07 | 1986-02-07 | Control system for execution of test program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61026314A JPS62184545A (en) | 1986-02-07 | 1986-02-07 | Control system for execution of test program |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62184545A true JPS62184545A (en) | 1987-08-12 |
Family
ID=12189915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61026314A Pending JPS62184545A (en) | 1986-02-07 | 1986-02-07 | Control system for execution of test program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62184545A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5630612A (en) * | 1995-02-22 | 1997-05-20 | Toyoda Gosei Co., Ltd. | Air bag device |
-
1986
- 1986-02-07 JP JP61026314A patent/JPS62184545A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5630612A (en) * | 1995-02-22 | 1997-05-20 | Toyoda Gosei Co., Ltd. | Air bag device |
US5794968A (en) * | 1995-02-22 | 1998-08-18 | Toyoda Gosei Co., Ltd. | Air bag device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0225603B1 (en) | Distributed processing system and method | |
JPH0795290B2 (en) | Real-time software monitoring and write protection controller | |
US4870573A (en) | Microcomputer capable of testing execution of a program with no branch | |
JPS62184545A (en) | Control system for execution of test program | |
JP3389745B2 (en) | Apparatus and method for measuring program performance | |
Jarwala et al. | A framework for boundary-scan based system test and diagnosis | |
JPH05224995A (en) | Information processor test system | |
JPH05298204A (en) | Test circut for input/output processor | |
JPS62184546A (en) | Control system for execution of test program | |
SILVA et al. | A module-level testing environment for safety-critical software systems | |
JPS62133539A (en) | Execution controlling system for test program | |
Cosgrove et al. | Dynamic modeling and verification of safe-set architectures | |
JPS62229334A (en) | Test system using test program for information processing system | |
JPH0236435A (en) | Module test system | |
JPH01207837A (en) | System diagnostic system | |
JPH0340039A (en) | Firmware diagnostic device | |
JPH01163842A (en) | Input/output device fault testing system | |
JPH02139637A (en) | Diagnosing method for computer system | |
JPS58178452A (en) | Self-diagnosing system of microcomputer | |
JPH04307636A (en) | Program test system | |
JPS61110244A (en) | Testing system of information processor | |
JPH05173773A (en) | Device for preparing module for test | |
CAMPBELL | LASAR to ATLAS post processing(Logic Automated Stimulus and Response Abbreviated Test Language for all Systems) | |
JPS60263232A (en) | Microdiagnostic system | |
JPH01273141A (en) | Peripheral device automatic identification method |