JPS62184545A - 試験プログラムの実行制御方式 - Google Patents
試験プログラムの実行制御方式Info
- Publication number
- JPS62184545A JPS62184545A JP61026314A JP2631486A JPS62184545A JP S62184545 A JPS62184545 A JP S62184545A JP 61026314 A JP61026314 A JP 61026314A JP 2631486 A JP2631486 A JP 2631486A JP S62184545 A JPS62184545 A JP S62184545A
- Authority
- JP
- Japan
- Prior art keywords
- test
- sub
- execution
- return code
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータシステムに関し、特に試験プログ
ラムの実行制御方式に関する。
ラムの実行制御方式に関する。
試験プログラムは、コンピュータシステムを構成する各
装置の機能が正しく動作することを試験することを目的
とする。装置の機能は、より小さい複数個の機能に分割
されるため、この装置の試験プログラムは、これらのよ
り小さな機能を試験するサブテストから構成されるのが
普通である。
装置の機能が正しく動作することを試験することを目的
とする。装置の機能は、より小さい複数個の機能に分割
されるため、この装置の試験プログラムは、これらのよ
り小さな機能を試験するサブテストから構成されるのが
普通である。
従来、リサイクルして試験が行われる場合、これらのサ
ブテストは、以前に実行された試験結果とは関係、なく
自動的に実行されるという方式により、その実行が制御
されていた。
ブテストは、以前に実行された試験結果とは関係、なく
自動的に実行されるという方式により、その実行が制御
されていた。
上述した従来の、実行制御方式では1.あるサブテスト
は、以前の実行結果とは関係なく自動的に実行されるよ
うになっているため、同一エラーが出力されるという欠
点がある。
は、以前の実行結果とは関係なく自動的に実行されるよ
うになっているため、同一エラーが出力されるという欠
点がある。
本発明の試験プログラムの実行制御方式は、試験プログ
ラムを構成する各サブテストは、試験結果が正常である
のか、異常であるのかを示すリターンコードを生成し、
次に該サブテストが再度コールされたときにそのリター
ンコードの内容に応じて、スケジュールするか否かを判
断するものである。
ラムを構成する各サブテストは、試験結果が正常である
のか、異常であるのかを示すリターンコードを生成し、
次に該サブテストが再度コールされたときにそのリター
ンコードの内容に応じて、スケジュールするか否かを判
断するものである。
したがって、同一エラーが出力されることがなくなる。
次に、本発明の実施例について図面を参蝋して説明する
。
。
第1図は本発明の試験プログラムの実行制御方式の一実
施例の説明図である。
施例の説明図である。
試験プログラムTはサブテス)Ti(i=1〜n)で構
成されている。実行管理部MはこれらのサブテストTi
の実行を制御する。主記憶装置には各サブテストTiに
対応してリターンコード格納領域Ri(i=1〜n)が
設けられており、各サブテストTiは試験が終了すると
、その試験結果(正常であるのか、異常であるのか)を
示すリターンコードをリターンコード格納領域Riに格
納する。
成されている。実行管理部MはこれらのサブテストTi
の実行を制御する。主記憶装置には各サブテストTiに
対応してリターンコード格納領域Ri(i=1〜n)が
設けられており、各サブテストTiは試験が終了すると
、その試験結果(正常であるのか、異常であるのか)を
示すリターンコードをリターンコード格納領域Riに格
納する。
第2図は本実施例の処理フローを示す図である。
まず、実行管理部MはサブテストTiは以前の実行でエ
ラーが検出されているかをリターンコード格納領域R4
のリターンコードの内容でチェックしくステップ10)
、エラーがなければサブテストTiを起動する(ステッ
プ20)。これにより、サブテストTiは試験を実行し
くステップ21)、試験が終了すると、サブテストTi
の実行結果を示すリターンコードを生成してリターンコ
ード格納領域Riに格納する(ステップ22)と共に制
御を実行管理部Mに返す。実行管理部Mはiをインクリ
メントして(ステップ30)次のサブテストを実行する
。ステップ10でリターンコードがサブテストTiが以
前の実行でエラーが検出されたことを示しておればステ
ップ30に移りサブテストTiは実行されない。
ラーが検出されているかをリターンコード格納領域R4
のリターンコードの内容でチェックしくステップ10)
、エラーがなければサブテストTiを起動する(ステッ
プ20)。これにより、サブテストTiは試験を実行し
くステップ21)、試験が終了すると、サブテストTi
の実行結果を示すリターンコードを生成してリターンコ
ード格納領域Riに格納する(ステップ22)と共に制
御を実行管理部Mに返す。実行管理部Mはiをインクリ
メントして(ステップ30)次のサブテストを実行する
。ステップ10でリターンコードがサブテストTiが以
前の実行でエラーが検出されたことを示しておればステ
ップ30に移りサブテストTiは実行されない。
以上前用したように本発明は、試験プログラムを構成す
る各サブテストに試験結果を生成させる機能を持たせ、
その試験結果により、エラーがあれば同一サブテストを
実行しないように制御することにより、同一エラーを複
数出力することを回避できる効果がある。
る各サブテストに試験結果を生成させる機能を持たせ、
その試験結果により、エラーがあれば同一サブテストを
実行しないように制御することにより、同一エラーを複
数出力することを回避できる効果がある。
第1図は本発明の試験プログラムの実行制御方式の一実
施例の説明図、第2図は本実施例の処理フローを示す図
である。 T・・・試験プログラム、 T’l+ T0n・・・4Tl・・・サブテスト、RI
+ R2+・・・+RTl・・・リターンコード格納領
域、X・・・実行管理部。 第1図
施例の説明図、第2図は本実施例の処理フローを示す図
である。 T・・・試験プログラム、 T’l+ T0n・・・4Tl・・・サブテスト、RI
+ R2+・・・+RTl・・・リターンコード格納領
域、X・・・実行管理部。 第1図
Claims (1)
- 試験プログラムを構成する各サブテストは、試験結果が
正常であるのか、異常であるのかを示すリターンコード
を生成し、次に該サブテストが再度コールされたときに
前記リターンコードの内容に応じてスケジュールするか
否かを判断する試験プログラムの実行制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61026314A JPS62184545A (ja) | 1986-02-07 | 1986-02-07 | 試験プログラムの実行制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61026314A JPS62184545A (ja) | 1986-02-07 | 1986-02-07 | 試験プログラムの実行制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62184545A true JPS62184545A (ja) | 1987-08-12 |
Family
ID=12189915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61026314A Pending JPS62184545A (ja) | 1986-02-07 | 1986-02-07 | 試験プログラムの実行制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62184545A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5630612A (en) * | 1995-02-22 | 1997-05-20 | Toyoda Gosei Co., Ltd. | Air bag device |
-
1986
- 1986-02-07 JP JP61026314A patent/JPS62184545A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5630612A (en) * | 1995-02-22 | 1997-05-20 | Toyoda Gosei Co., Ltd. | Air bag device |
US5794968A (en) * | 1995-02-22 | 1998-08-18 | Toyoda Gosei Co., Ltd. | Air bag device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0225603B1 (en) | Distributed processing system and method | |
JPH0795290B2 (ja) | 実時間ソフトウエア監視兼書込み保護制御装置 | |
US4870573A (en) | Microcomputer capable of testing execution of a program with no branch | |
JPS62184545A (ja) | 試験プログラムの実行制御方式 | |
JP3389745B2 (ja) | プログラムの性能測定装置と方法 | |
Jarwala et al. | A framework for boundary-scan based system test and diagnosis | |
JPH05224995A (ja) | 情報処理装置の試験方式 | |
JPH05298204A (ja) | 入出力処理装置試験回路 | |
JPS62184546A (ja) | 試験プログラムの実行制御方式 | |
SILVA et al. | A module-level testing environment for safety-critical software systems | |
JPS62133539A (ja) | 試験プログラムの実行制御方式 | |
Cosgrove et al. | Dynamic modeling and verification of safe-set architectures | |
JPS6370346A (ja) | テストプログラム制御方式 | |
JPS62229334A (ja) | 情報処理システムの試験プログラムによる試験方式 | |
JPH0236435A (ja) | モジュールテスト方式 | |
JPS61233842A (ja) | デ−タ処理装置の試験方式 | |
JPH01207837A (ja) | システム診断方式 | |
JPH0340039A (ja) | ファームウェア診断装置 | |
JPH01163842A (ja) | 入出力装置障害試験方式 | |
JPH02139637A (ja) | 計算機システムの診断方式 | |
JPS58178452A (ja) | マイクロコンピユ−タ自己診断方式 | |
JPS61110244A (ja) | 情報処理装置の試験方式 | |
JPH05173773A (ja) | テスト用モジュール作成装置 | |
JPS60263232A (ja) | マイクロ診断方式 | |
JPH01279334A (ja) | 疑似モニタによるソフトウェアの単体試験方式 |