JPS62133539A - Execution controlling system for test program - Google Patents
Execution controlling system for test programInfo
- Publication number
- JPS62133539A JPS62133539A JP60274533A JP27453385A JPS62133539A JP S62133539 A JPS62133539 A JP S62133539A JP 60274533 A JP60274533 A JP 60274533A JP 27453385 A JP27453385 A JP 27453385A JP S62133539 A JPS62133539 A JP S62133539A
- Authority
- JP
- Japan
- Prior art keywords
- test
- subtest
- execution
- sub
- test program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業1−、の利用分野〕
本発明はコンピュータシステムに関し、特に試験プログ
ラムの実行制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application in Industry 1-] The present invention relates to a computer system, and particularly to a test program execution control method.
試験プログラムは、コンピュータシステムを構成する各
装置の機能が正しく動作することを試験することを目的
とする。装置の機能は、より小さい複数個の機能に分割
されるため、この装置の試験プログラムは、これらのよ
り小さな機能を試験するサブテストから構成されるのが
辞通である。The purpose of the test program is to test whether the functions of each device making up the computer system operate correctly. Since the functions of a device are divided into a plurality of smaller functions, a test program for this device typically consists of subtests that test these smaller functions.
従来、これらのサブテストは、あるサブテストが終ると
その試験結果とは関係なく自動的に次のサブテストに制
御を渡すという方式により、その実行が制御されていた
。Conventionally, the execution of these subtests has been controlled by a method in which when one subtest ends, control is automatically passed to the next subtest regardless of the test result.
上述した従来の実行制御方式は、あるサブテストが終る
とその試験結果とは関係なく自動的に次のサブテストに
制御を渡すため、実行しても意味のないサブテストが起
動されるという欠点がある。The conventional execution control method described above has the disadvantage that when one subtest ends, control is automatically passed to the next subtest regardless of the test result, so a subtest that is meaningless to execute is activated. There is.
例えば、機能Aと機能Bがあり、これらに対応してサブ
テスhAとサブテストBが用意されていると仮定する。For example, assume that there are function A and function B, and subtest hA and subtest B are prepared correspondingly.
もし、機能Aと機能Bとが機能的に相互に関係し合って
いるならば、サブテストAが検出したエラーはサブテス
l−Bでも検出される。試験プログラムの1−1的は、
被試験装置ηの機能が正常に動作するか否かを調べるこ
とであるということを考慮すれば、サブテストBが出力
するエラーメアセージは保守員にとって興味あるものと
は言えない。If function A and function B are functionally interrelated, an error detected by subtest A will also be detected by subtest I-B. The 1-1 objective of the test program is
Considering that the purpose of this test is to check whether the functions of the device under test η operate normally, the error messages output by subtest B cannot be said to be of interest to maintenance personnel.
本発明の試験プログラムの実行制御方式は、試験プログ
ラムを構成する各サブテスト自身に、試験結果は正常で
あるのか、異常であるのか、もし異常であるならばその
エラーは後続のサブテストに影響を及ぼすのかを示すリ
ターンコードを生成する機能を持たせ、各サブテストの
実行管理部はそのリターンコードの内容に応じて次のサ
ブテストをスケジュールするか否かを判断することを特
徴とする。The test program execution control method of the present invention determines whether the test result is normal or abnormal for each subtest that makes up the test program, and if it is abnormal, the error will affect subsequent subtests. The present invention is characterized in that it has a function of generating a return code indicating whether the subtest is affected, and the execution management unit of each subtest determines whether to schedule the next subtest depending on the content of the return code.
これにより、無意味なサブテストの実行が回避される。This avoids running meaningless subtests.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の試験プログラムの実行制御方式の一実
施例の説明図である。FIG. 1 is an explanatory diagram of an embodiment of a test program execution control method according to the present invention.
試験プログラムTはn個のサブテストTi (i=1.
2.・・・、 n)で構成され、各サブテストTI の
試験結果は正常であるのか、異常であるのか、もし異常
であるならばそのエラーは後続のサブテストに影響を及
ぼすのかを示すリターンコードが格納されるリターンコ
ード格納領域J (i= 1.2゜・・・、n)が主記
憶装置内に設けられている。実行管理部Mはこれらサブ
テストTI の実行を制御する。各サブテストT+ は
試験が終了するとその試験結果R1を制御とともに実行
管理部Mに渡す。The test program T has n subtests Ti (i=1.
2. ..., n), and a return code indicating whether the test result of each subtest TI is normal or abnormal, and if abnormal, whether the error affects subsequent subtests. A return code storage area J (i=1.2° . . . , n) in which the return code is stored is provided in the main memory. The execution management unit M controls the execution of these subtests TI. When each subtest T+ completes the test, it passes the test result R1 along with the control to the execution management section M.
実行管理部Mはその試験結果の内容にノ1(づいて以降
のサブテストのスケジュールを決定する。The execution management unit M determines the schedule for subsequent subtests based on the content of the test results.
ff5Z図はこの制御手順を示すフローチャートである
。Figure ff5Z is a flowchart showing this control procedure.
実行管理部Mはサブテス) T+ を起動する(ステ
ップ10)。これにより、サブテストTI は試験を遂
行する(ステップ5)。試験が終了すると、サブテスト
Ti は実行結果を生成して、それをリターンコード格
納領域R,に格納する(ステップ15)。次に実行管理
部Mは、リターンコード格納領域R1の内容を調へ(ス
テアブ20)、後続のサブテスl” T1+1が実行
可能かを判断しくステアブ30)、もし後続のサブテス
) T+++が実行可能ならば、iを1だけインクリ
メントしサブテストTIや、をスケジュールする(ステ
ップ40) 、 一方、リターンコード格納領域R,の
内容が後続のサブテスh TI++は実行不可である
ことを示していれば、以後のサブテストTI++、 T
I+z+・・・のスケジュールを【1目上する(ステッ
プ50)。The execution management unit M starts the subtest) T+ (step 10). This causes subtest TI to perform the test (step 5). When the test is completed, the subtest Ti generates an execution result and stores it in the return code storage area R (step 15). Next, the execution management unit M checks the contents of the return code storage area R1 (step 20) and determines whether the subsequent subtest 1" T1+1 is executable. If the subsequent subtest) T+++ is executable, then For example, increment i by 1 and schedule subtest TI (step 40). On the other hand, if the contents of the return code storage area R indicate that the subsequent subtest h TI++ cannot be executed, then subtests TI++, T
The schedule of I+z+... is moved up by one (step 50).
以−に説明したように未発明は、試験プログラムを構成
する各サブテストに試験結果を生成させる機能を持たせ
、その試験結果の内容により後続のザブテストをスケジ
ュールするか否かを判断することにより、無、Q、 I
llなサブテストの実行を回避できる効果かある。As explained above, the uninvented method is to provide each subtest that makes up the test program with a function to generate a test result, and to decide whether to schedule a subsequent subtest based on the content of the test result. , None, Q, I
This has the effect of avoiding the execution of unnecessary subtests.
第1図は本発明の試験プロゲラ1、の実行制御方式の一
実施例の説明図、第2図は第1図の実施例の処理フロー
を示す図である。
T・・・試験プログラム、
”I、”2+・・・、Tn・・・サブテスト、R,、R
2,・・・+Rn・・・リターンコード格納領域、ト・
・実行管理部。FIG. 1 is an explanatory diagram of an embodiment of the execution control system of the test programger 1 of the present invention, and FIG. 2 is a diagram showing the processing flow of the embodiment of FIG. 1. T...Test program, "I," 2+..., Tn...Subtest, R,,R
2,...+Rn...Return code storage area,
・Execution management department.
Claims (1)
する各サブテスト自身に、試験結果は正常であるのか、
異常であるのか、もし異常であるならばそのエラーは後
続のサブテストに影響を及ぼすのかを示すリターンコー
ドを生成する機能を持たせ、各サブテストの実行管理部
はそのリターンコードの内容に応じて次のサブテストを
スケジュールするか否かを判断することを特徴とする試
験プログラムの実行制御方式。In a computer system, each subtest that makes up the test program checks whether the test results are normal or not.
A function is provided to generate a return code indicating whether the error is abnormal and, if so, whether the error will affect subsequent subtests. A method for controlling execution of a test program, characterized in that it is determined whether or not to schedule the next subtest.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60274533A JPS62133539A (en) | 1985-12-05 | 1985-12-05 | Execution controlling system for test program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60274533A JPS62133539A (en) | 1985-12-05 | 1985-12-05 | Execution controlling system for test program |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62133539A true JPS62133539A (en) | 1987-06-16 |
Family
ID=17543028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60274533A Pending JPS62133539A (en) | 1985-12-05 | 1985-12-05 | Execution controlling system for test program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62133539A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009205204A (en) * | 2008-02-26 | 2009-09-10 | Hitachi Information Systems Ltd | Job schedule execution system and job schedule execution program |
-
1985
- 1985-12-05 JP JP60274533A patent/JPS62133539A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009205204A (en) * | 2008-02-26 | 2009-09-10 | Hitachi Information Systems Ltd | Job schedule execution system and job schedule execution program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111353752B (en) | Flow processing method and device, electronic equipment and storage medium | |
JPS62133539A (en) | Execution controlling system for test program | |
Heisel et al. | Methodological support for formally specifying safety-critical software | |
JPS62184545A (en) | Control system for execution of test program | |
JP2641919B2 (en) | Job schedule stop device | |
JPS62296248A (en) | Main storage dump control system | |
JPH06149615A (en) | Event recording system | |
JPH04314141A (en) | Method and mechanism for controlling multi-task | |
JP2511544B2 (en) | System definition change method | |
JPH01207837A (en) | System diagnostic system | |
JPS62139050A (en) | Instruction test system by control of maintenance and diagnosis processor | |
JP3031991B2 (en) | Automatic verification system | |
JPS62233855A (en) | Monitor system for waiting time of program processing | |
JPS6339041A (en) | Dispatching control system | |
JPH0488426A (en) | Program coverage measuring instrument | |
JPH01226033A (en) | Task priority control system | |
JPS59200356A (en) | Program tracing system | |
JPS61240342A (en) | Microprogram controller | |
JPS61235925A (en) | Operating system for electronic computer system | |
JPS6121532A (en) | Scheduling method | |
JPH0324637A (en) | How to manage resources when debugging a program | |
JPS59111547A (en) | Error information output control method | |
JPH01261741A (en) | Fa controller | |
JPH04195399A (en) | Traffic signal controller | |
JPS63223841A (en) | Measuring system for program including rate |