JPS62102671A - ２画面テレビ受像機 - Google Patents
２画面テレビ受像機Info
- Publication number
- JPS62102671A JPS62102671A JP60242058A JP24205885A JPS62102671A JP S62102671 A JPS62102671 A JP S62102671A JP 60242058 A JP60242058 A JP 60242058A JP 24205885 A JP24205885 A JP 24205885A JP S62102671 A JPS62102671 A JP S62102671A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- screen
- circuit
- sub
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 abstract description 15
- 238000005070 sampling Methods 0.000 abstract description 15
- 238000003708 edge detection Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/265—Mixing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は２つの画面を同時に共通の表示面に映し出すよ
うにした２画面テレビ受像機に関するものである。
うにした２画面テレビ受像機に関するものである。
本発明は副画面信号をＡ／Ｄ変換し、上記副画面信号の
同期信号に同期したクロック信号でラッチした後に主画
面信号に同期したクロック信号で再ラツチして画像メモ
リに入力し、この画像メモリを上記主画面信号の同期信
号に同期させて読出して上記主画面中に上記副画面を挿
入することにより、副画面信号の標本化周波数を主画面
信号の標本化周波数に安定に変換するようにしたもので
ある。
同期信号に同期したクロック信号でラッチした後に主画
面信号に同期したクロック信号で再ラツチして画像メモ
リに入力し、この画像メモリを上記主画面信号の同期信
号に同期させて読出して上記主画面中に上記副画面を挿
入することにより、副画面信号の標本化周波数を主画面
信号の標本化周波数に安定に変換するようにしたもので
ある。
従来より第５図に示すようにＡチャンネルの画面（以下
主画面と言う）Ａの所定領域に、Ｂチャンネルの画面（
以下副画面と言う）Ｂを例えば１／３の大きさに縮小し
て主画面と同時に映し出すようにした２画面テレビ受像
機が知られている。
主画面と言う）Ａの所定領域に、Ｂチャンネルの画面（
以下副画面と言う）Ｂを例えば１／３の大きさに縮小し
て主画面と同時に映し出すようにした２画面テレビ受像
機が知られている。
このような２画面受像機においては、上記副画面を１／
３に縮小する場合は、副画面信号をＡ／Ｄ変換した後、
走査線の３本に１本の割合で抜き出して画像メモリに書
込むようにしている。この場合、上記メモリの書込みは
副画面信号の同期信号に同期したクロック信号により行
われ、読出しは主画面信号の同期信号に同期したクロッ
ク信号により書込み時の３倍の速さで行われる。そして
この読出された信号を主画面信号の所定領域に挿入する
ようにしている。
３に縮小する場合は、副画面信号をＡ／Ｄ変換した後、
走査線の３本に１本の割合で抜き出して画像メモリに書
込むようにしている。この場合、上記メモリの書込みは
副画面信号の同期信号に同期したクロック信号により行
われ、読出しは主画面信号の同期信号に同期したクロッ
ク信号により書込み時の３倍の速さで行われる。そして
この読出された信号を主画面信号の所定領域に挿入する
ようにしている。
上述したように２画面テレビ受像機においては、副画面
側の標本化周波数と主画面側の標本化周波数とが異なっ
ているため、回路のどこかで標本化周波数の変換を必ず
行う必要がある。
側の標本化周波数と主画面側の標本化周波数とが異なっ
ているため、回路のどこかで標本化周波数の変換を必ず
行う必要がある。
本発明においては、副画面信号をＡ／Ｄ変換するＡ／Ｄ
変換器の出力信号を、上記副画面信号の同期信号に同期
したクロック信号でラッチする第１のラッチ回路と、上
記第１のラッチ回路の出力信号を主画面信号の同期信号
に同期したクロック信号でラッチする第２のラッチ回路
と、上記第２のラッチ回路の出力信号が書込まれる画像
メモリとを設けている。
変換器の出力信号を、上記副画面信号の同期信号に同期
したクロック信号でラッチする第１のラッチ回路と、上
記第１のラッチ回路の出力信号を主画面信号の同期信号
に同期したクロック信号でラッチする第２のラッチ回路
と、上記第２のラッチ回路の出力信号が書込まれる画像
メモリとを設けている。
２つのラッチ回路を用い、一方を副画面と同期させ、他
方を主画面と同期させているので、データの不安定期間
が主画面側でラッチされることがなく、標本化化周波数
の変換が安定に行われる。
方を主画面と同期させているので、データの不安定期間
が主画面側でラッチされることがなく、標本化化周波数
の変換が安定に行われる。
第１図において、１はアンテナ、２は同調回路、３は中
間周波増幅及び映像検波回路、４はコンポジ、ト映像信
号入力端子で、例えばＶＴＲの再生信号が供給される。
間周波増幅及び映像検波回路、４はコンポジ、ト映像信
号入力端子で、例えばＶＴＲの再生信号が供給される。
５は主画面と副画面とを切換えるための切換え回路であ
る。この切換え回路５から得られる主画面用の信号はＹ
／Ｃ処理及び同期処理回路６に加えられて、主画面用映
像信号ＳＮと主画面用垂直同期信号■イと主画面用水平
同期信号Ｈ，とが得られる。これと共に切換え回路５か
ら得られる副画面用の信号はＹ／Ｃ処理及び同期処理回
路７に加えられて、副画面用映像信号Ｓ。
る。この切換え回路５から得られる主画面用の信号はＹ
／Ｃ処理及び同期処理回路６に加えられて、主画面用映
像信号ＳＮと主画面用垂直同期信号■イと主画面用水平
同期信号Ｈ，とが得られる。これと共に切換え回路５か
ら得られる副画面用の信号はＹ／Ｃ処理及び同期処理回
路７に加えられて、副画面用映像信号Ｓ。
と副画面用垂直同期信号Ｖ、と副画面用水平同期信号Ｈ
５とが得られる。
５とが得られる。
上記信号ＳｓはＡ／Ｄ変換器８に加えられてディジタル
信号に変換され、このディジタル信号は書込み処理回路
９を通じてメモリ１０に書込まれる。この場合、副画面
を主画面の例えば１／３に縮小する場合は、上記書込み
処理回路９において、走査線の３木に１本の割合で抜き
出されてメモリ１０に書込まれる。これによってメモリ
１０には、１フイールドについて例えば６４本の走査線
から成る有効画面の情報が書込まれる。尚、書込み処理
回路９においては、上述した処理の他に第２図について
後述する本発明による標本化周波数の変換処理が行われ
る。
信号に変換され、このディジタル信号は書込み処理回路
９を通じてメモリ１０に書込まれる。この場合、副画面
を主画面の例えば１／３に縮小する場合は、上記書込み
処理回路９において、走査線の３木に１本の割合で抜き
出されてメモリ１０に書込まれる。これによってメモリ
１０には、１フイールドについて例えば６４本の走査線
から成る有効画面の情報が書込まれる。尚、書込み処理
回路９においては、上述した処理の他に第２図について
後述する本発明による標本化周波数の変換処理が行われ
る。
副画面用クロック発振器１１は上記信号■ｓ、Ｈ，で同
期されながら、周波数ｆ８のクロックパルスを発生し、
これに基づいて書込みアドレス発生器１２は「０」〜「
６３」の書込みアドレスＷＡを発生する。このアドレス
はＷＡはメモリ制御回路１３を通じてメモリ１０に供給
される。
期されながら、周波数ｆ８のクロックパルスを発生し、
これに基づいて書込みアドレス発生器１２は「０」〜「
６３」の書込みアドレスＷＡを発生する。このアドレス
はＷＡはメモリ制御回路１３を通じてメモリ１０に供給
される。
メモリ１０から読み出されたデータは読出し処理回路１
４を通じてＤ／Ａ変換器工５に加えられて元のアナログ
映像信号Ｓ、に戻される。
４を通じてＤ／Ａ変換器工５に加えられて元のアナログ
映像信号Ｓ、に戻される。
主画面用クロック発振器１６は上記信号Ｖ、４、ＨＭで
同期されながら、周波数ｒＲのクロックパルスを発生し
、これに基づいて読出しアドレス発生器１７は「０」〜
「６３」の読出しアドレスＲＡを発生する。このアドレ
スＲＡはメモリ制御回路１３を通じてメモリ１０に供給
される。副画面を１／３に縮小する場合、上記読出しは
書込み時の３倍の速さで行われる。即ち、１走査線の情
報は１／３Ｈの速さで読出される。尚、上記書込み周波
数ｆｗ及び読出し周波数ｆ７は、サブキャリア周波数を
Ｅｓｃとすると、例えばｆｗ＝４／３ｆｓｃ、ｆ＊＝２
Ｅｓｃに選ばれる。
同期されながら、周波数ｒＲのクロックパルスを発生し
、これに基づいて読出しアドレス発生器１７は「０」〜
「６３」の読出しアドレスＲＡを発生する。このアドレ
スＲＡはメモリ制御回路１３を通じてメモリ１０に供給
される。副画面を１／３に縮小する場合、上記読出しは
書込み時の３倍の速さで行われる。即ち、１走査線の情
報は１／３Ｈの速さで読出される。尚、上記書込み周波
数ｆｗ及び読出し周波数ｆ７は、サブキャリア周波数を
Ｅｓｃとすると、例えばｆｗ＝４／３ｆｓｃ、ｆ＊＝２
Ｅｓｃに選ばれる。
上記Ｄ／Ａ変換器１５から得られた上記信号Ｓ。
は合成回路１８に上記処理回路６から得られる信号ＳＨ
と共に加えられる。この合成回路１８は制御回路１９か
らの切換え信号Ｓｃにより制御されている。これにより
この合成回路１８より信号Ｓ、の所定の領域に信号Ｓ、
が挿入された合成信号Ｓ。＋Ｓ、が得られ、この信号は
受像管２０に供給される。以上により受像管２０に第５
図に示すように主画面Ａの所定領域に副画面Ｂが１／３
に縮小されて映し出される。
と共に加えられる。この合成回路１８は制御回路１９か
らの切換え信号Ｓｃにより制御されている。これにより
この合成回路１８より信号Ｓ、の所定の領域に信号Ｓ、
が挿入された合成信号Ｓ。＋Ｓ、が得られ、この信号は
受像管２０に供給される。以上により受像管２０に第５
図に示すように主画面Ａの所定領域に副画面Ｂが１／３
に縮小されて映し出される。
尚、上記制御回路１９には、スイッチ１９ａが設けられ
ていて、このスイッチ１９ａを手動でＯＮにしたとき、
副画面Ｂが消去されるようにしている。
ていて、このスイッチ１９ａを手動でＯＮにしたとき、
副画面Ｂが消去されるようにしている。
次に上記書込み処理回路９における本発明による標本化
周波数の変換処理について第２図及び第３図と共に説明
する。
周波数の変換処理について第２図及び第３図と共に説明
する。
第２図において、直列並列変換器２１には第１図のＡ／
Ｄ変換回路８より例えば５ビツトの直列データが入力さ
れる。この変換回路２１は５ビツトのラッチ回路が例え
ば６個直列に接続されたものが用いられている。この変
換回路２１と次段の５ビットラッチ回路２２とは周波数
ｆ１．ｌの副画面クロックにより動作され、さらに次段
のラッチ回路２３は周波数ｆＲの主画面クロックにより
動作されている。
Ｄ変換回路８より例えば５ビツトの直列データが入力さ
れる。この変換回路２１は５ビツトのラッチ回路が例え
ば６個直列に接続されたものが用いられている。この変
換回路２１と次段の５ビットラッチ回路２２とは周波数
ｆ１．ｌの副画面クロックにより動作され、さらに次段
のラッチ回路２３は周波数ｆＲの主画面クロックにより
動作されている。
従って、ラッチ回路２２には副画面クロックの６個に１
回の割合で５ビツトの並列データＹ、 Ｘが入力される
。この場合、５ビツトデータの各ビットにおいて、デー
タの変化が安定するまでの時間はまちまちであり、この
ため５ビット全体が安定するまでのデータネ定時間が生
じる。
回の割合で５ビツトの並列データＹ、 Ｘが入力される
。この場合、５ビツトデータの各ビットにおいて、デー
タの変化が安定するまでの時間はまちまちであり、この
ため５ビット全体が安定するまでのデータネ定時間が生
じる。
変換回路２１は、６個のクロックに１回の割合でデータ
の直列並列変換を行うと、変換終了信号ａ、を出力し、
この信号ａ、の立下りがエツジ検出回路２４で主画面ク
ロックと同期して検出される。
の直列並列変換を行うと、変換終了信号ａ、を出力し、
この信号ａ、の立下りがエツジ検出回路２４で主画面ク
ロックと同期して検出される。
このエツジ検出信号ａ２の立上りから主画面クロックの
１周期を過ぎた時点で次段のラッチ回路２３を動作させ
てラッチ回路２２のデータを取り込む。上述したデータ
ネ定時間は、主画面クロックの１周期よりも短いので、
ラッチ２３がラッチ２２のデータを上記不定時間内に取
り込むことはない。これによづてデータの副画面の標本
化周波数から主画面の標本化周波数への変換を誤りなく
安定に行うことができる。
１周期を過ぎた時点で次段のラッチ回路２３を動作させ
てラッチ回路２２のデータを取り込む。上述したデータ
ネ定時間は、主画面クロックの１周期よりも短いので、
ラッチ２３がラッチ２２のデータを上記不定時間内に取
り込むことはない。これによづてデータの副画面の標本
化周波数から主画面の標本化周波数への変換を誤りなく
安定に行うことができる。
尚、ラッチ回路２２からラッチ回路２３へのデータの取
り込みは、主画面クロックの６周期以内であればよい。
り込みは、主画面クロックの６周期以内であればよい。
また、ラッチ回路２３の出力は、前述したように走査線
の３本に１本を抜き出す等の必要な処理が加えられて前
記メモＵ １０に書込まれる。
の３本に１本を抜き出す等の必要な処理が加えられて前
記メモＵ １０に書込まれる。
次に第１図の回路におけるその他の問題とその解決方法
について述べる。
について述べる。
前述したように副画面を１／３に縮小する場合は、走査
線の３本に１本の信号しか使用しない。
線の３本に１本の信号しか使用しない。
即ち、副画面信号の１フイールドにおいて１〜ｎ番目の
走査線のうち、３番目、６番目、９番目−−−−−−・
−・・・・・−の走査線のみが用いられ、他の走査線は
使用されない。このため主画面に挿入された副画面の垂
直方向の粗さが目立つ。
走査線のうち、３番目、６番目、９番目−−−−−−・
−・・・・・−の走査線のみが用いられ、他の走査線は
使用されない。このため主画面に挿入された副画面の垂
直方向の粗さが目立つ。
第４図は上記の問題を解決するための画質改善回路の実
施例を示す。尚、この画質改善回路は、第１図において
Ａ／Ｄ変換器８と書込み処理回路９との間に設けられる
−０ 本実施例においては、従来から使用されていた走査線と
そのＩＨ前の走査線とを加算し、その加算出力を１／２
に平均化するようにしている。例えば副画面信号の１フ
イールドにおいて、１番目の走査線を捨てて、２番目と
３木目の走査線の信号を加算した後、この加算出力を１
７２に除算する。
施例を示す。尚、この画質改善回路は、第１図において
Ａ／Ｄ変換器８と書込み処理回路９との間に設けられる
−０ 本実施例においては、従来から使用されていた走査線と
そのＩＨ前の走査線とを加算し、その加算出力を１／２
に平均化するようにしている。例えば副画面信号の１フ
イールドにおいて、１番目の走査線を捨てて、２番目と
３木目の走査線の信号を加算した後、この加算出力を１
７２に除算する。
第４図において、前段のＡ／Ｄ変換器８からの入力デー
タのうち、例えば先ず２番目の走査線の信号が入力され
るときにラインメモリ２５を書込みモードにして書込み
を行う。次に３番目の走査線の信号が入力されるときに
、ラインメモリ２５を読出し、この読出された信号と上
記３番目の走査線の信号とを加算器２６で加算する。次
にこの加算器２６の加算出力を１／２除算器２７に加え
て平均化する。次に４番目の走査線を捨てて、５番目の
走査線から同じ動作が操り返される。
タのうち、例えば先ず２番目の走査線の信号が入力され
るときにラインメモリ２５を書込みモードにして書込み
を行う。次に３番目の走査線の信号が入力されるときに
、ラインメモリ２５を読出し、この読出された信号と上
記３番目の走査線の信号とを加算器２６で加算する。次
にこの加算器２６の加算出力を１／２除算器２７に加え
て平均化する。次に４番目の走査線を捨てて、５番目の
走査線から同じ動作が操り返される。
以上によれば、ラインメモリ２５は書込みのみあるいは
読出しのみを交互に行うだけであるので、ラインメモリ
２５の動作速度は副画面用クロック周波数ｆ８で充分で
ある。従って、ラインメモリ２５としては、低速動作を
行う安価なものを使用することができる。
読出しのみを交互に行うだけであるので、ラインメモリ
２５の動作速度は副画面用クロック周波数ｆ８で充分で
ある。従って、ラインメモリ２５としては、低速動作を
行う安価なものを使用することができる。
簡単な回路構成により、データの不定時間を吸収して、
副画面信号の標本化周波数を主画面の標本化周波数に安
定に変換することができる。
副画面信号の標本化周波数を主画面の標本化周波数に安
定に変換することができる。
第１図は本発明の実施例を示すブロック図、第２図は第
１図の書込み処理回路の実施例を示すブロック図、第３
図は第２図のタイミングチャート、第４図は画質改善回
路の実施例を示すブロック図、第５図は２画面テレビ受
像機の画面を示す図である。 なお図面に用いた符号において、 ＳＭ’−−・−−−−−・−・−・−主画面信号Ｓ ｓ
−−−−・−・・−・−−−−−一−−−副画面信号
８・−−−−−−−−−−−−−−−−−−−−−−Ａ
／ Ｄ変換器９−・−−−−−一・・−・−・−・・
・−書込み処理回路２１−−一−・・・−・−・・−−
−−一直列並列変換回路２２−−−−一・−・−・−・
−−−−−ラッチ回路２３−−−−−−一・・・−・−
・−一−−−ラッチ回路２４・−・・−−ｍ＝−−・−
・−・・−・−エツジ検出回路である。
１図の書込み処理回路の実施例を示すブロック図、第３
図は第２図のタイミングチャート、第４図は画質改善回
路の実施例を示すブロック図、第５図は２画面テレビ受
像機の画面を示す図である。 なお図面に用いた符号において、 ＳＭ’−−・−−−−−・−・−・−主画面信号Ｓ ｓ
−−−−・−・・−・−−−−−一−−−副画面信号
８・−−−−−−−−−−−−−−−−−−−−−−Ａ
／ Ｄ変換器９−・−−−−−一・・−・−・−・・
・−書込み処理回路２１−−一−・・・−・−・・−−
−−一直列並列変換回路２２−−−−一・−・−・−・
−−−−−ラッチ回路２３−−−−−−一・・・−・−
・−一−−−ラッチ回路２４・−・・−−ｍ＝−−・−
・−・・−・−エツジ検出回路である。
Claims (1)
- 【特許請求の範囲】 副画面信号が加えられるＡ／Ｄ変換器、 上記Ａ／Ｄ変換器の出力信号を上記副画面信号の同期信
号に同期したクロック信号でラッチする第１のラッチ回
路、 上記第１のラッチ回路の出力信号を主画面信号の同期信
号に同期したクロック信号でラッチする第２のラッチ回
路、 上記第２のラッチ回路の出力信号が書込まれる画像メモ
リ、 を夫々設け、上記画像メモリを上記主画面信号の同期信
号に同期して読出し、この読出された信号を上記主画面
信号の所定領域に挿入するようにして成る２画面テレビ
受像機。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60242058A JP2575108B2 (ja) | 1985-10-29 | 1985-10-29 | ２画面テレビ受像機 |
| KR1019860007636A KR940003046B1 (ko) | 1985-10-29 | 1986-09-11 | 2화면 텔레비젼 수상기 |
| US06/915,397 US4673983A (en) | 1985-10-29 | 1986-10-06 | Picture-in-picture television receivers |
| CA000520076A CA1256983A (en) | 1985-10-29 | 1986-10-08 | Picture-in-picture television receivers |
| AU63863/86A AU597595B2 (en) | 1985-10-29 | 1986-10-09 | Picture-in-picture television receivers |
| EP86308268A EP0223436B1 (en) | 1985-10-29 | 1986-10-23 | Picture-in-picture television receivers |
| DE8686308268T DE3679036D1 (de) | 1985-10-29 | 1986-10-23 | Bild-in-bild-fernsehempfaenger. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60242058A JP2575108B2 (ja) | 1985-10-29 | 1985-10-29 | ２画面テレビ受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62102671A true JPS62102671A (ja) | 1987-05-13 |
| JP2575108B2 JP2575108B2 (ja) | 1997-01-22 |
Family
ID=17083652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60242058A Expired - Lifetime JP2575108B2 (ja) | 1985-10-29 | 1985-10-29 | ２画面テレビ受像機 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4673983A (ja) |
| EP (1) | EP0223436B1 (ja) |
| JP (1) | JP2575108B2 (ja) |
| KR (1) | KR940003046B1 (ja) |
| AU (1) | AU597595B2 (ja) |
| CA (1) | CA1256983A (ja) |
| DE (1) | DE3679036D1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6471274A (en) * | 1987-08-19 | 1989-03-16 | Rca Licensing Corp | Television signal processing system |
| JPH01303879A (ja) * | 1988-05-31 | 1989-12-07 | Toshiba Corp | 映像表示制御回路 |
| JPH03203475A (ja) * | 1989-12-29 | 1991-09-05 | Nec Home Electron Ltd | 多画面ディスプレイ装置 |
| KR100793736B1 (ko) * | 2006-02-23 | 2008-01-10 | 삼성전자주식회사 | 다채널의 영상을 동시에 출력하는 디지털 방송 수신 장치 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2650186B2 (ja) * | 1985-06-26 | 1997-09-03 | 三菱電機株式会社 | 静止画映像信号処理装置 |
| JPS6221381A (ja) * | 1985-07-19 | 1987-01-29 | Matsushita Electric Ind Co Ltd | 二画面テレビ受信機 |
| US4638360A (en) * | 1985-09-03 | 1987-01-20 | Rca Corporation | Timing correction for a picture-in-picture television system |
| JPH0638652B2 (ja) * | 1985-12-28 | 1994-05-18 | ソニー株式会社 | テレビジヨン受像機 |
| JPS62159582A (ja) * | 1986-01-06 | 1987-07-15 | Sony Corp | テレビジヨン受像機 |
| JP2642925B2 (ja) * | 1986-01-07 | 1997-08-20 | ソニー株式会社 | テレビジョン受像機 |
| JP2794661B2 (ja) * | 1986-09-20 | 1998-09-10 | ソニー株式会社 | テレビジヨン受像機 |
| JPS63114472A (ja) * | 1986-10-31 | 1988-05-19 | Victor Co Of Japan Ltd | 画像処理装置 |
| JP2698105B2 (ja) * | 1987-07-28 | 1998-01-19 | 三洋電機株式会社 | ディジタルテレビジョン受像機 |
| US4821086A (en) * | 1987-10-28 | 1989-04-11 | Rca Licensing Corporation | TV receiver having in-memory switching signal |
| JP2661075B2 (ja) * | 1987-11-26 | 1997-10-08 | ソニー株式会社 | ビデオ編集装置 |
| JP2758180B2 (ja) * | 1988-12-27 | 1998-05-28 | 株式会社東芝 | 縁取り信号処理回路 |
| US4961114A (en) * | 1989-03-27 | 1990-10-02 | The Grass Valley Group, Inc. | Digital memory delay line for a video border generator |
| GB2230399B (en) * | 1989-04-07 | 1993-09-08 | Sony Corp | Controlling the combining of video signals |
| US5258750A (en) * | 1989-09-21 | 1993-11-02 | New Media Graphics Corporation | Color synchronizer and windowing system for use in a video/graphics system |
| JPH05324821A (ja) * | 1990-04-24 | 1993-12-10 | Sony Corp | 高解像度映像及び図形表示装置 |
| KR940002330B1 (ko) * | 1991-05-31 | 1994-03-23 | 삼성전자 주식회사 | 문자방송 화면 표시시간 자동 조정장치 |
| US5808691A (en) * | 1995-12-12 | 1998-09-15 | Cirrus Logic, Inc. | Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock |
| KR0176806B1 (ko) * | 1995-12-29 | 1999-05-01 | 구자홍 | 텔레비젼의 2화면 구성장치 |
| KR100186409B1 (ko) * | 1996-04-23 | 1999-05-01 | 구자홍 | 피씨와 티브이 적응형 피아이피 영상신호 처리회로 |
| BG62375B1 (bg) * | 1996-07-23 | 1999-09-30 | Институт за Маркетинг и Сондажи "MBMD" | Устройство за наблюдение на поведението на телевизионназрителска аудитория |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61199385A (ja) * | 1985-02-28 | 1986-09-03 | Sharp Corp | テレビジヨン受像機用小画面出力制御回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3936868A (en) * | 1974-03-08 | 1976-02-03 | Rca Corporation | Television studio control apparatus |
| DE2444069A1 (de) * | 1974-09-14 | 1976-03-25 | Deutsche Bundespost | Verfahren zur empfangsseitigen verbesserung der wiedergabequalitaet eines fernsehsignals geringer bandbreite |
| GB1576117A (en) * | 1976-05-21 | 1980-10-01 | Quantel Ltd | Video picture compression |
| DE2628737C3 (de) * | 1976-06-25 | 1980-06-26 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Fernsehempfänger mit einer Einrichtung zur gleichzeitigen Wiedergabe mehrerer Programme |
| US4249213A (en) * | 1978-09-14 | 1981-02-03 | Hitachi, Ltd. | Picture-in-picture television receiver |
| JPS5676691A (en) * | 1979-11-28 | 1981-06-24 | Hitachi Ltd | Television receiver with plurality of screen display |
| US4623915A (en) * | 1984-09-21 | 1986-11-18 | Rca Corporation | Apparatus for processing multiple time division multiplexed asynchronous composite video signals |
-
1985
- 1985-10-29 JP JP60242058A patent/JP2575108B2/ja not_active Expired - Lifetime
-
1986
- 1986-09-11 KR KR1019860007636A patent/KR940003046B1/ko not_active IP Right Cessation
- 1986-10-06 US US06/915,397 patent/US4673983A/en not_active Expired - Lifetime
- 1986-10-08 CA CA000520076A patent/CA1256983A/en not_active Expired
- 1986-10-09 AU AU63863/86A patent/AU597595B2/en not_active Expired
- 1986-10-23 DE DE8686308268T patent/DE3679036D1/de not_active Expired - Lifetime
- 1986-10-23 EP EP86308268A patent/EP0223436B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61199385A (ja) * | 1985-02-28 | 1986-09-03 | Sharp Corp | テレビジヨン受像機用小画面出力制御回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6471274A (en) * | 1987-08-19 | 1989-03-16 | Rca Licensing Corp | Television signal processing system |
| JPH01303879A (ja) * | 1988-05-31 | 1989-12-07 | Toshiba Corp | 映像表示制御回路 |
| JPH03203475A (ja) * | 1989-12-29 | 1991-09-05 | Nec Home Electron Ltd | 多画面ディスプレイ装置 |
| KR100793736B1 (ko) * | 2006-02-23 | 2008-01-10 | 삼성전자주식회사 | 다채널의 영상을 동시에 출력하는 디지털 방송 수신 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3679036D1 (de) | 1991-06-06 |
| EP0223436B1 (en) | 1991-05-02 |
| CA1256983A (en) | 1989-07-04 |
| AU597595B2 (en) | 1990-06-07 |
| JP2575108B2 (ja) | 1997-01-22 |
| KR870004624A (ko) | 1987-05-11 |
| KR940003046B1 (ko) | 1994-04-11 |
| AU6386386A (en) | 1987-04-30 |
| US4673983A (en) | 1987-06-16 |
| EP0223436A1 (en) | 1987-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62102671A (ja) | ２画面テレビ受像機 | |
| KR100246088B1 (ko) | 화소수변환장치 | |
| JPH0817008B2 (ja) | 映像信号時間軸補正装置 | |
| US5493589A (en) | Circuit arrangement for synchronizing a data stream | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JP3259627B2 (ja) | 走査線変換装置 | |
| JPH0546134A (ja) | 映像表示装置 | |
| JP3091293B2 (ja) | 映像再生速度変換装置 | |
| JP2990169B1 (ja) | スキャンコンバータ | |
| JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
| JPH0515349B2 (ja) | ||
| JP4239475B2 (ja) | 走査線変換装置 | |
| JPH029757B2 (ja) | ||
| JP2958929B2 (ja) | 時間軸補正方法および装置 | |
| JPS59135977A (ja) | テレビ画像拡大方法及び装置 | |
| JP2000341651A (ja) | フォーマット変換装置 | |
| JP2000134584A (ja) | インターフェース装置及び映像信号処理方法 | |
| JP2572420B2 (ja) | 映像信号処理回路 | |
| JPH07134575A (ja) | 映像信号変換装置 | |
| JPH0681327B2 (ja) | 画像メモリ装置 | |
| JPH029277A (ja) | 映像記憶装置 | |
| JP2006337732A (ja) | 会議用画像表示システム | |
| JPH05173530A (ja) | 多入力映像信号表示装置 | |
| JPH03256456A (ja) | 映像信号処理装置 | |
| JPH01226285A (ja) | 映像信号のデジタル記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |