[go: up one dir, main page]

JPS6124240A - 半導体基板 - Google Patents

半導体基板

Info

Publication number
JPS6124240A
JPS6124240A JP59145348A JP14534884A JPS6124240A JP S6124240 A JPS6124240 A JP S6124240A JP 59145348 A JP59145348 A JP 59145348A JP 14534884 A JP14534884 A JP 14534884A JP S6124240 A JPS6124240 A JP S6124240A
Authority
JP
Japan
Prior art keywords
substrate
heat treatment
oxygen concentration
layer
warping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59145348A
Other languages
English (en)
Other versions
JPH0475655B2 (ja
Inventor
Yoshiaki Matsushita
松下　嘉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59145348A priority Critical patent/JPS6124240A/ja
Priority to US06/754,298 priority patent/US4645546A/en
Publication of JPS6124240A publication Critical patent/JPS6124240A/ja
Publication of JPH0475655B2 publication Critical patent/JPH0475655B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ＬＳＩ素子、超ＬＳＩ素子の製造に適した半
導体基板に関する。
〔発明の技術的背景とその問題点〕
従来、ＬＳＩ用のシリコン基板（ウェハ）としては、チ
ョクラルスキー（ＣＺ）法で育成した単結晶シリコンイ
ンゴットから切出したウェハが使用されている。しかし
ながら、通常のＣ７法では石英ルツボを使用するため、
該石英がシリコン融体中に溶解し、酸素が単結晶シリコ
ンインゴット中に１．０×１０１７ｃｍ”程度取込まれ
る。その結果、該インゴットから切出された半導体基板
を、ＬＳＩ製造プロセスで行われる９００〜１０００℃
付近の温度にて熱処理を施すと、前記酸素が基板中で過
飽和に含まれているため、基板中に５ｉ０２の析出物を
生成し、転位や積層欠陥の発生源となる。こうした転位
や積層欠陥が基板の素子活性領域に導入されると、ｐｎ
接合リークやＭＯＳメモリの場合、保持時間（ポーズタ
イム）の不良等の原因となる。
このようなことから、酸素による悪影響を防止したイン
ドリシック・ゲッタリング（ＩＧ）ウェハが提案されて
いる。このウェハは、予め高温で熱処理して素子活性領
域中の酸素を外拡散し、かつ内部に有害な金属等をゲッ
タリングする析出物（微小欠陥）を形成したものである
。かかるＩＧウェハにあっては、表面付近の転位や積層
欠陥の発生を防止することが可能であるが、ＭＯ８ＬＳ
Ｉの製造に適用した場合、薄い酸化膜（ゲート酸化膜）
中の欠陥を完全に除去できない。即ち、単結晶シリコン
インゴット中には極微小欠陥が残存しているため、該微
小欠陥が酸化膜中に取込まれ、これにより酸化膜の耐圧
不良を招く。これは、酸素析出物の発生核となる極微小
欠陥がシリコンインゴット中の酸素だけによらず、結晶
育成過程中の固液界面の不安定性にも起因してインゴッ
ト中に取込まれるため、外拡散するだけでは不充分であ
るからである。
そこで、上記問題点を解決ザる方法として、磁場印加を
併用するチョクラルスキー法（ＭＣＺ法）が開発されて
いる。ＭＣＺ法では、磁場により溶融シリコンの対流を
抑制することが可能であるため、固液界面を安定化し、
単結晶シリコンインゴット中の酸素濃度を制御すること
が可能となる。
従って、７ｘｌＯ１７ｃｍ’以下の酸素濃度の単結晶シ
リコンインゴットを育成することが可能どなり、ＬＳＩ
製造プロセスでの熱処理においても５ｉ０２析出物の発
生を防止して、先位や積層欠陥の発生を抑制することが
可能となる。しかしながら、かかるウェハでは通常のＣ
Ｚ法で育成した単結晶シリコンインゴットから切出され
た半導体基板で可能なＩＧ効果を得ることができず、Ｌ
ＳＩ製造プロセス中での汚染に対して極めて弱いため、
高安定性の素子形成が困難となる。また、第１図に示す
ように前記Ｍ　ＣＺ法で育成したシリコンインボッｉ−
から切出したウェハに１０００℃の熱処理を施すと、低
酸素濃度 （６Ｘ　１０”　’　ｃｍ’以下）では酸素析出物や積
層欠陥の発生は起きないが、微小な点状欠陥が現われる
。こうした微小点状欠陥の発生原因は現在のところ明瞭
に解明されていないが、ＭＣＺ法による低酸素結晶特有
の現象である。
〔発明の目的〕
本発明は、製造プロセス中での熱処理による転移や積層
欠陥の発生、更には低酸素結晶特有の微。
小点状欠陥の発生を防止できると共に、製造プロセス中
での汚染に対しても強い作用を有する半導体基板を提供
しようとするものである。
〔発明の概要〕
本発明は固液界面の安定な育成法であるＭＣＺ法を用い
て作製され、３ｘ１０１Ｔａｎ’〜７Ｘ　１０”　’　
ｏｎ−”の酸素濃度を有し、かつ裏面に有害な金属のゲ
ッタリング源としての非単結晶シリコン層又は積層欠陥
を形成した構造にすることによって、既述した如く優れ
た効果を持つ半導体基板を得るに至ったものである。
即ち、本願用１の発明は含有酸素濃度が３ｘ　１０１Ｔ
ａｎ−３〜７ｘ　１０”　ｏｎ”で、裏面に非単結晶シ
リコン層が被覆されてなる半導体基板である。
また、本願用２の発明は含有酸素濃度が３×１０１７　
Ｔｃｍ’　〜７ｘ１０１７ａｎ’で、裏面に３×１０４
ＣＩ′Ｎ′２以上の積層欠陥を含むことを特徴とする半
導体基板である。
上記基板中の酸素濃度を限定した理由は、その濃度を３
ｘｌＯ”ｃｍ’未満にすると、半導体基板に反りが発生
し易くなり、かといってその濃度が７ｘ　１０”　ｃｍ
’を越えると、繰返しの熱処理により反りが誘起されて
、内部に積層欠陥が発生する。
上記本願用１の発明における非単結晶シリコン層は、熱
処理工程で基板裏面にゲッタリング作用を有する積層欠
陥を発生させる役目をなす。かがる非単結晶シリコン層
とは、多結晶シリコン層、非晶質シリコン層である。
上記本願用２の発明における基板裏面の積層欠陥（ソフ
トダメージ）は熱処理に際し、ゲッタリング作用を々す
。かかる積層欠陥の密度を上記範囲に限定した理由は、
その密度を３Ｘ１Ｑ’ｂ未満にすると、積層欠陥による
ゲッタリング作用を充分に発揮できなくなる。
〔発明の実施例〕
以下、本発明の実施例を詳細に説明する。
実施例１ まず、ＭＣＺ法により育成した単結晶シリコンインゴッ
ト中ツト素濃度が２．３ｘ１０１７ｃｍ”、３．２Ｘ１
０１Ｔｃｍ”、５．６ＸＬＯ”　ｃｍ”、６．８Ｘ１０
１ＴａＲ“３、及び ８．８×１０１７　ｃｍ’で、面方位（１００）の５種
のシリコンウェハを切出した。次いで、各ウェハの裏面
に減圧ＣＶＤ法により厚さ５０００人の多結晶シリコン
層を形成して５種のシリコン基板（Ａ−Ｅ”）を作製し
た。
しかして、上記各基板Ａ−Ｈについて、１０００℃、ド
ライ酸素雰囲気中で２時間の熱処理を８回繰返し行なっ
た際の反り発生状態を調べたところ、第２図に示す特性
図が得られた。なお、第２図中のａ〜ｅは、夫々前記シ
リコン基板Ａ〜Ｅの特性線である。第２図より明らかな
ように酸素濃度が３Ｘ１０１７ω°３未満、 ７ｘ１０工フｃｍ’を越える基板Ａ、Ｅ（図中の特性線
ａ、ｅ）では、熱処理回数の増加と共に反りが増大して
いる。これに対し、酸素濃度が３×１０１７　’　ｃｍ
’　〜７ｘ１０１７ｃｍ’の基板Ｂ〜Ｄ（図中の特性線
ｂ−ｄ）は、反りを低く押さえることができる。
また、上記酸素濃度が３．２×１０１７　’　ｃｍ”、
５．６×１０１７　’　ｃｍ”、６．８Ｘ１０１Ｔｃｍ
”で、裏面に多結晶シリコン層が形成されたシリコン基
板Ｂ−Ｅ（実施例１）と、多結晶シリコン層が裏面に形
成されていない以外、実施例１と同様な酸素濃度のシリ
コン基板Ｆ−Ｈ（比較例）について、ｉ　ｏｏｏ℃、ド
ライ酸素雰囲気中で２時間の熱処理を８回繰返し行なっ
た後の基板への微小点状欠陥の発生状態を調べた。その
結果、第３図に示す特性図を得た。なお、図中の・は、
本実施例１の特性を、Ｏは比較例の°特性を、夫々示す
。この第３図より明かなように、裏面に多結晶シリコン
層を被覆することにより微小点状欠陥の発生を抑制でき
、優れたゲッタリング効果を有することがわかる。
更に、酸素濃度が５．６Ｘ　１０”　’　ａｎ”で、裏
面に多結晶シリコン層が被覆されたシリコン基板Ｃ１並
びに酸素濃度が同様で、裏面に多結晶シリコン層が被覆
されていないシリコン基板Ｇを、１０００℃、ドライ酸
素雰囲気中で２５分間熱酸化処理を施して各シリコン基
板表面に厚さ３“４０人のシリコン酸化膜を形成し、各
酸化膜の耐圧を測定した。その結果、第４図及び第５図
に示す特性図を得た。なお、第４図はシリコン基板Ｇの
耐圧特性を、第５図はシリコン基板Ｃの耐圧特性を、夫
々示す図である。これら第４図及び第５図から明かな如
く、裏面に多結晶シリコン層を被覆することにより、酸
化膜耐圧分布が著しく改、善されることがわかる。
実施例２ まず、ＭＣＺ法により育成した単結晶シリコンインゴッ
トから酸素濃度が５．６ｘ１０１’　ｃｍ’で、面方位
（１００）のシリコンウェハを切出した。次いで、この
リエへの裏面に加工歪みを形成し、熱処理を施すことに
より密度が １×１０２ｃｍ４〜１×１０６ｃＩｎ４の積層欠陥が導
゛入されたシリコン基板を作製した。
しかして、前記積層欠陥密度の異なるシリコン基板につ
いて、１０００℃、ドライ酸素雰囲気中で２時間の熱処
理を８回繰返し行なった後の基板への微小点状欠陥の発
生状態を調べた。その結果、第６図に示す特性図を得た
。この第６図から裏面に密度が３Ｘ１０４α４以上、特
に １　Ｘ　１０５ａｎ”以上の積層欠陥が導入されたシリ
コン基板は、微小点状欠陥の発生を抑制でき、優れたゲ
ッタリング効果を有することがわかる。
また、裏面にＩ　Ｘ　１０５ｃｍ”の積層欠陥な導入し
たシリコン基板を１０００℃、ドライ酸素雰囲気中で２
５分間熱酸化処理を施して、シリコン基板表面に厚さ３
４０人のシリコン酸化膜を形成し、該酸化膜の耐圧を測
定した。その結果、前述した第５図図示の実施例１の基
板と同様、良好な耐圧を有することが確認された。− −〔発明の効果〕 以上詳述した如く、本発明によれば製造プロセス中での
熱処理による転位や積層欠陥の発生、更には低酸素結晶
特有の微小点状欠陥の発生を防止できると共に、製造プ
ロセス中での汚染に対しても強い作用を有する半導体基
板を提供できる。
【図面の簡単な説明】
第１図はシリコンウェハ中の酸素濃度と熱処理後のウェ
ハ表面に見られる微小点状欠陥及び積層欠陥との関係を
示す特性図、第２図はシリコン基板Ａ〜Ｅへの繰返しの
熱処理回数と反り発生状態との関係を示す特性図、第３
図はシリコン基板の酸素濃度と繰返しの熱処理による基
板中に発生する微小点状欠陥との関係を示す特性図、第
４図は酸素濃度−が５．６×１０１７　ｃｍ’のシリコ
ン基板表面に形成した酸化膜の耐圧分布を示す特性図、
第５図は酸素濃度５．６Ｘ　１０”　’　ｃｒｓ”で、
裏面に多結晶シリコン層を被覆したシリコン基板表面に
形成した酸化膜の耐圧分布を示す特性図、第６図はシリ
コン基板裏面に導入した一積層欠陥密度と繰返しの熱処
理による基板中に発生する微小点状欠陥との関係を示す
特性図である。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 イ１ヒ　リ　Ｌ　しＰ：８７１　ｔａ　ＩＸ、第３図 鮫ｔ：　、、Ｌ　／Ｌ　　（ａｔｏｍｓ／ａｍ３）第４
図

Claims (2)

    【特許請求の範囲】
  1. （１）含有酸素濃度が３×１０＾１＾７ｃｍ＾−＾３〜
    ７×１０＾１＾７ｃｍ＾−＾３で、裏面に非単結晶シリ
    コン層が被覆されてなる半導体基板。
  2. （２）含有酸素濃度が３×１０＾１＾７ｃｍ＾−＾３〜
    ７×１０＾１＾７ｃｍ＾−＾３で、裏面に３×１０＾４
    ｃｍ＾−＾２以上の積層欠陥を含むことを特徴とする半
    導体基板。
JP59145348A 1984-07-13 1984-07-13 半導体基板 Granted JPS6124240A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59145348A JPS6124240A (ja) 1984-07-13 1984-07-13 半導体基板
US06/754,298 US4645546A (en) 1984-07-13 1985-07-12 Semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59145348A JPS6124240A (ja) 1984-07-13 1984-07-13 半導体基板

Publications (2)

Publication Number Publication Date
JPS6124240A true JPS6124240A (ja) 1986-02-01
JPH0475655B2 JPH0475655B2 (ja) 1992-12-01

Family

ID=15383105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59145348A Granted JPS6124240A (ja) 1984-07-13 1984-07-13 半導体基板

Country Status (2)

Country Link
US (1) US4645546A (ja)
JP (1) JPS6124240A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02267195A (ja) * 1989-04-05 1990-10-31 Nippon Steel Corp 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法
JP2006344823A (ja) * 2005-06-09 2006-12-21 Sumco Corp Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
US8617311B2 (en) 2006-02-21 2013-12-31 Sumco Corporation Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472735A (ja) * 1990-07-13 1992-03-06 Mitsubishi Materials Corp 半導体ウエーハのゲッタリング方法
JP2763204B2 (ja) * 1991-02-21 1998-06-11 株式会社東芝 半導体基板及びその製造方法
US5332441A (en) * 1991-10-31 1994-07-26 International Business Machines Corporation Apparatus for gettering of particles during plasma processing
JPH05206146A (ja) * 1992-01-24 1993-08-13 Toshiba Corp 半導体装置の製造方法
JP2874618B2 (ja) * 1995-11-22 1999-03-24 日本電気株式会社 シリコン半導体基板及びその製造方法
JPH09266212A (ja) * 1996-03-28 1997-10-07 Shin Etsu Handotai Co Ltd シリコンウエーハおよびその製造方法
JP3823160B2 (ja) * 1997-04-03 2006-09-20 野村マイクロ・サイエンス株式会社 半導体基板内部の洗浄方法
US5994207A (en) 1997-05-12 1999-11-30 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US20070122997A1 (en) * 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
EP1212787B1 (en) * 1999-08-10 2014-10-08 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
US6428619B1 (en) * 2000-10-23 2002-08-06 Mitsubishi Materials Silicon Corporation Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer
US7354815B2 (en) * 2003-11-18 2008-04-08 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
KR101119019B1 (ko) * 2004-12-14 2012-03-12 주식회사 엘지실트론 질화갈륨 반도체 및 이의 제조 방법
US7737004B2 (en) * 2006-07-03 2010-06-15 Semiconductor Components Industries Llc Multilayer gettering structure for semiconductor device and method
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US7811900B2 (en) * 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US8330126B2 (en) * 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8329557B2 (en) * 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
US9437561B2 (en) 2010-09-09 2016-09-06 Advanced Micro Devices, Inc. Semiconductor chip with redundant thru-silicon-vias
US8193039B2 (en) 2010-09-24 2012-06-05 Advanced Micro Devices, Inc. Semiconductor chip with reinforcing through-silicon-vias
CN102487072A (zh) * 2010-12-02 2012-06-06 合晶科技股份有限公司 硅晶片背面的封装结构
US10825692B2 (en) 2018-12-20 2020-11-03 Advanced Micro Devices, Inc. Semiconductor chip gettering

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52120777A (en) * 1976-04-02 1977-10-11 Ibm Ic
JPS5627940A (en) * 1979-08-14 1981-03-18 Fujitsu Ltd Manufacture of semiconductor elements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7100275A (ja) * 1971-01-08 1972-07-11
US3997368A (en) * 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
GB2071411B (en) * 1980-03-07 1983-12-21 Philips Electronic Associated Passivating p-n junction devices
JPS57197827A (en) * 1981-05-29 1982-12-04 Hitachi Ltd Semiconductor substrate
JPS57211737A (en) * 1981-06-23 1982-12-25 Nec Corp Manufacture of semiconductor substrate
US4472210A (en) * 1983-01-07 1984-09-18 Rca Corporation Method of making a semiconductor device to improve conductivity of amorphous silicon films

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52120777A (en) * 1976-04-02 1977-10-11 Ibm Ic
JPS5627940A (en) * 1979-08-14 1981-03-18 Fujitsu Ltd Manufacture of semiconductor elements

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02267195A (ja) * 1989-04-05 1990-10-31 Nippon Steel Corp 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法
JP2006344823A (ja) * 2005-06-09 2006-12-21 Sumco Corp Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
US8617311B2 (en) 2006-02-21 2013-12-31 Sumco Corporation Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT

Also Published As

Publication number Publication date
JPH0475655B2 (ja) 1992-12-01
US4645546A (en) 1987-02-24

Similar Documents

Publication Publication Date Title
JPS6124240A (ja) 半導体基板
JP2000044389A (ja) エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ
JPS6031231A (ja) 半導体基体の製造方法
JP3381816B2 (ja) 半導体基板の製造方法
JP2017154962A (ja) 単結晶シリコンを成長させる方法
KR20000057350A (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
US6365461B1 (en) Method of manufacturing epitaxial wafer
JP3022044B2 (ja) シリコンウエハの製造方法およびシリコンウエハ
JPH04163920A (ja) Ｓｉ基板の製造方法
JPS6031232A (ja) 半導体基体の製造方法
JP2002184779A (ja) アニールウェーハの製造方法及びアニールウェーハ
JPH0582525A (ja) Ｓｉｍｏｘ基板及びその製造方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
US5574307A (en) Semiconductor device and method of producing the same
JP3080501B2 (ja) シリコンウェーハの製造方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP3022045B2 (ja) シリコンウエハの製造方法及びシリコンウエハ
JPH10144698A (ja) シリコンウエーハ及びその製造方法
JP3294723B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JPS63198334A (ja) 半導体シリコンウエ−ハの製造方法
JP3294722B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JPS58102528A (ja) 半導体ウエ−ハの処理方法
JP3220961B2 (ja) エピタキシャル半導体ウエーハの製造方法
JP7519784B2 (ja) シリコンウェーハの製造方法
JPS60176241A (ja) 半導体基板の製造方法