JPS5940215A - 重量測定装置 - Google Patents
重量測定装置Info
- Publication number
- JPS5940215A JPS5940215A JP15129582A JP15129582A JPS5940215A JP S5940215 A JPS5940215 A JP S5940215A JP 15129582 A JP15129582 A JP 15129582A JP 15129582 A JP15129582 A JP 15129582A JP S5940215 A JPS5940215 A JP S5940215A
- Authority
- JP
- Japan
- Prior art keywords
- period
- integration
- integration period
- time
- integrating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01G—WEIGHING
- G01G23/00—Auxiliary devices for weighing apparatus
- G01G23/18—Indicating devices, e.g. for remote indication; Recording devices; Scales, e.g. graduated
- G01G23/36—Indicating the weight by electrical means, e.g. using photoelectric cells
- G01G23/37—Indicating the weight by electrical means, e.g. using photoelectric cells involving digital counting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はアナログ重量信号をデジタル信号に変換して
重量を測定する重量測定装置に関する。
重量を測定する重量測定装置に関する。
現在、重量測定装置は種々のものが開発され、広く利用
されている。ところで、多くの重量測定装置はアナログ
重量信号をデジタル信号に変換するアナログ−デジタル
変換器（以下Ａ−Ｄ変換器と称す）を内蔵しており、ま
た、このＡ−Ｄ変換器としては２重積分型のものが多い
。しかし、２重積分型Ａ−Ｄ変換器にはカウント誤差が
あるため、これを解決する手段とし０重積分型Ａ−Ｄ変
換器が従来開発された。第１図はこの３重積分型Ａ−Ｄ
変換器における積分器の出力波形を示す波形図である。
されている。ところで、多くの重量測定装置はアナログ
重量信号をデジタル信号に変換するアナログ−デジタル
変換器（以下Ａ−Ｄ変換器と称す）を内蔵しており、ま
た、このＡ−Ｄ変換器としては２重積分型のものが多い
。しかし、２重積分型Ａ−Ｄ変換器にはカウント誤差が
あるため、これを解決する手段とし０重積分型Ａ−Ｄ変
換器が従来開発された。第１図はこの３重積分型Ａ−Ｄ
変換器における積分器の出力波形を示す波形図である。
この図に示すように３重積分１Ａ−Ｄ変換は、まず、時
刻Ｏからｔｌの間（所定時間）アナログ重量信号を積分
し、時刻ｔ１からｔ８まで基準電圧を積分する。また、
時刻ｔＸから図に○内の数値で示すように積分時間のカ
ウントがりｐツク信号に基づいて開始される。ところで
、時刻ちにおいて積分出力波形が０をり四スするが、こ
のｅ四スを検出するのは次のり四ツクの立上りであり、
期間（１に−１，）のカウント結果は「４」となる。
刻Ｏからｔｌの間（所定時間）アナログ重量信号を積分
し、時刻ｔ１からｔ８まで基準電圧を積分する。また、
時刻ｔＸから図に○内の数値で示すように積分時間のカ
ウントがりｐツク信号に基づいて開始される。ところで
、時刻ちにおいて積分出力波形が０をり四スするが、こ
のｅ四スを検出するのは次のり四ツクの立上りであり、
期間（１に−１，）のカウント結果は「４」となる。
しかしながら、期間（１，−１，）のカウント結果は図
に示すように「３０．５」でなければならず、この誤差
が前述した２重積分（期間（０−１，）の積分）におい
ては発生していたわけである。さて、３重積分において
は時刻を遮で基準電圧を積分した後、積分波形の傾きを
手前の期間である期間（１，−１，）の１７１０の傾き
（但し、正負は反転する）にして、次のＯり四ス点まで
積分を行う。
に示すように「３０．５」でなければならず、この誤差
が前述した２重積分（期間（０−１，）の積分）におい
ては発生していたわけである。さて、３重積分において
は時刻を遮で基準電圧を積分した後、積分波形の傾きを
手前の期間である期間（１，−１，）の１７１０の傾き
（但し、正負は反転する）にして、次のＯり四ス点まで
積分を行う。
そして、時刻ｔ 、ｌ））ら０クロス点である時刻ｔ４
までを計時する。この間のカウント結果は図に示すよう
に「５」であり、この結果と期間（１，−１，）のカウ
ント結果「４」とから、例えば４−０．５ ＝３．５な
る演算を行って期間（１，−１２）の正しいカウント値
（計時結果）３．５を得る。
までを計時する。この間のカウント結果は図に示すよう
に「５」であり、この結果と期間（１，−１，）のカウ
ント結果「４」とから、例えば４−０．５ ＝３．５な
る演算を行って期間（１，−１２）の正しいカウント値
（計時結果）３．５を得る。
ところで、上述した３重積分型Ａ−Ｄ変換器を用いる重
量測定装置においては第３積分の開始点の電圧（時刻ｔ
３の電圧）が小さく、シかも、第３積分の傾きが小さい
から積分器の出力波形が小さな初期値から極めてなだら
かに０レベルに近づいてゆき、このため、積分器出力の
Ｏクロスを検出する比較器が高価な高精度の比較器でな
いと、Ｏクロス時刻が正確に検出できないという問題が
あった。また、積分時間すなわちＡ−Ｄ変換時間が長く
かかるという欠点があった。
量測定装置においては第３積分の開始点の電圧（時刻ｔ
３の電圧）が小さく、シかも、第３積分の傾きが小さい
から積分器の出力波形が小さな初期値から極めてなだら
かに０レベルに近づいてゆき、このため、積分器出力の
Ｏクロスを検出する比較器が高価な高精度の比較器でな
いと、Ｏクロス時刻が正確に検出できないという問題が
あった。また、積分時間すなわちＡ−Ｄ変換時間が長く
かかるという欠点があった。
この発明は上述した事情に鑑み、高価な高精度の比較器
を必要とせず、また、積分時間が短い重量測定装置を提
供するもので、アナログ重量信号を積分する入力積分期
間と、積分方向を反転するとともに積分出力がＯレベル
をり四スするまで所定の傾きで基準電源を積分しこの積
分期間を計時する計時積分期間と、前記計時積分期間終
了後の所定の期間前記傾きのｍ］″倍（！Ｉｔ、ｎは整
数）の傾きで基準電源を積分する高速積分期間と、前記
高速積分期間の積分値に基づいて前記計時積分期間と同
一の傾きで積分しこの期間を計時する補正計時積分期間
とを有する切換積分手段と、前記計時積分期間および前
記補正計時積分期間における計時結果に基ずき前記アナ
ログ重量信号をデジタル信号に変換する変換手段とを具
備し、前記切換積分手段を前記入力積分期間に続く前記
計時積分期間の動作終了後、前記高速積分期間と前記補
正計時積分期間の動作とを１回以上行うように構成した
ものである。
を必要とせず、また、積分時間が短い重量測定装置を提
供するもので、アナログ重量信号を積分する入力積分期
間と、積分方向を反転するとともに積分出力がＯレベル
をり四スするまで所定の傾きで基準電源を積分しこの積
分期間を計時する計時積分期間と、前記計時積分期間終
了後の所定の期間前記傾きのｍ］″倍（！Ｉｔ、ｎは整
数）の傾きで基準電源を積分する高速積分期間と、前記
高速積分期間の積分値に基づいて前記計時積分期間と同
一の傾きで積分しこの期間を計時する補正計時積分期間
とを有する切換積分手段と、前記計時積分期間および前
記補正計時積分期間における計時結果に基ずき前記アナ
ログ重量信号をデジタル信号に変換する変換手段とを具
備し、前記切換積分手段を前記入力積分期間に続く前記
計時積分期間の動作終了後、前記高速積分期間と前記補
正計時積分期間の動作とを１回以上行うように構成した
ものである。
以下図面を参照してこの発明の実施例について説明する
。
。
第２図はこの発明の一実施例の構成を示すブロック図で
ある。
ある。
この図においてＳ％〜ＳＷ３は各々アナログスイッチで
あり、これらはコント四−ル回路３によって０Ｎ−ＯＦ
’ＩＰ制御される。Ｉ＋Ｄはロードセルでありその出力
信号はアンプＡＭＰで増幅され、このアンプＡＭＰの出
力電圧Ｖｘ（アナログ重量信号）がアナログスイッチＳ
Ｗ、／７）端子ａに供給される。１は演算増幅器であり
、コンデンサＯＸｓ抵抗Ｒ，（値ｒｔ）および抵抗Ｒ，
（値ｒ〆９）とで積分回路Ａを構成している。この場合
、アナログスイッチ８％がＯＮになると抵抗Ｒ１とＲφ
（並列接続されて積分回路Ａの時定数がｒｌｏ、からＬ
旦りに、すな ０ わち、十になる。ＲＢ〜ＲＪま直列接続された抵抗であ
り、抵抗Ｒ７７）一端に定電圧ｖＲが供給され、抵抗Ｒ
６の一端が接地されている。この抵抗Ｒ３〜Ｒ６は定電
圧ＶＲを分圧して３種の基準電工を作成するもので、抵
抗Ｒ３とＲ４の接続点からは基準電圧Ｖａが、抵抗Ｒ４
と−の接続点からは基準電圧ｖＯが、抵抗へとＲ６の接
続点からは基準電圧Ｖ ａ ／ ｌ Ｏが各々出力され
る。この場合、基準電圧ＶａとアンプＡＭＰの出力電圧
ＶｘとはＶｘ（’Ｖｏなる関係がある。基準電圧Ｖ’ａ
はアナｐグスイッチＳＷ鳶介してアナログスイッチＳｖ
ｖ、の端子すに供給さ札よび比較器２の一方の入力端子
に供給され、基準電圧Ｖａ／１０はアナログスイッチＳ
Ｗ、を介してＳ Ｗｏの端子すに供給される。比較器２
は積分回路Ａの出力電圧ｅと基準電圧Ｔｏとを比較し、
Ｑ＞Ｖａのときに”Ｈ’レベルの信号を、ｅ（Ｖｏのと
きに” Ｌ ’レベルの信号をコントルール回路・３に
供給する。４はクロック発生回路であり、りｐツク信号
０’ＬＫを発生してコントロール回路３へ供給する。５
は積分期間のカウント、補正演算等を行うカウント演算
回路であり、このカウント演算回路５と前述したフン）
ｏ−ル回路の詳細は後述する〇 次に、上述した構成によるこの実施例の動作を第２図、
第３図を参照して説明する０なお、第３図は第２図に示
す積分回路Ａの出力信号波形を示す波形図であり、第１
図に対応する図である。
あり、これらはコント四−ル回路３によって０Ｎ−ＯＦ
’ＩＰ制御される。Ｉ＋Ｄはロードセルでありその出力
信号はアンプＡＭＰで増幅され、このアンプＡＭＰの出
力電圧Ｖｘ（アナログ重量信号）がアナログスイッチＳ
Ｗ、／７）端子ａに供給される。１は演算増幅器であり
、コンデンサＯＸｓ抵抗Ｒ，（値ｒｔ）および抵抗Ｒ，
（値ｒ〆９）とで積分回路Ａを構成している。この場合
、アナログスイッチ８％がＯＮになると抵抗Ｒ１とＲφ
（並列接続されて積分回路Ａの時定数がｒｌｏ、からＬ
旦りに、すな ０ わち、十になる。ＲＢ〜ＲＪま直列接続された抵抗であ
り、抵抗Ｒ７７）一端に定電圧ｖＲが供給され、抵抗Ｒ
６の一端が接地されている。この抵抗Ｒ３〜Ｒ６は定電
圧ＶＲを分圧して３種の基準電工を作成するもので、抵
抗Ｒ３とＲ４の接続点からは基準電圧Ｖａが、抵抗Ｒ４
と−の接続点からは基準電圧ｖＯが、抵抗へとＲ６の接
続点からは基準電圧Ｖ ａ ／ ｌ Ｏが各々出力され
る。この場合、基準電圧ＶａとアンプＡＭＰの出力電圧
ＶｘとはＶｘ（’Ｖｏなる関係がある。基準電圧Ｖ’ａ
はアナｐグスイッチＳＷ鳶介してアナログスイッチＳｖ
ｖ、の端子すに供給さ札よび比較器２の一方の入力端子
に供給され、基準電圧Ｖａ／１０はアナログスイッチＳ
Ｗ、を介してＳ Ｗｏの端子すに供給される。比較器２
は積分回路Ａの出力電圧ｅと基準電圧Ｔｏとを比較し、
Ｑ＞Ｖａのときに”Ｈ’レベルの信号を、ｅ（Ｖｏのと
きに” Ｌ ’レベルの信号をコントルール回路・３に
供給する。４はクロック発生回路であり、りｐツク信号
０’ＬＫを発生してコントロール回路３へ供給する。５
は積分期間のカウント、補正演算等を行うカウント演算
回路であり、このカウント演算回路５と前述したフン）
ｏ−ル回路の詳細は後述する〇 次に、上述した構成によるこの実施例の動作を第２図、
第３図を参照して説明する０なお、第３図は第２図に示
す積分回路Ａの出力信号波形を示す波形図であり、第１
図に対応する図である。
まず、コントロール回路３がアナログスイッチＳＷ０を
端子ａ側にし、他のアナログスイッチＳＷ１〜Ｓ Ｗ３
をＯ’ＬＩ”ＩＦにする。この結果、積分回路Ａが電圧
Ｖｘを第３図の期間′ｆ′、（入力積分期間）に示すよ
うに積分してゆくｏこの場合、期間Ｔ、の時間幅は予め
設定されており、コン（ロール回路３がクロックＯＬＫ
を所定数カウントする時間幅になっている。また、この
期間Ｔ□における積分回路Ａの出力電圧ｅは、基準電圧
Ｔｏを０レベルにとると次式で示される。
端子ａ側にし、他のアナログスイッチＳＷ１〜Ｓ Ｗ３
をＯ’ＬＩ”ＩＦにする。この結果、積分回路Ａが電圧
Ｖｘを第３図の期間′ｆ′、（入力積分期間）に示すよ
うに積分してゆくｏこの場合、期間Ｔ、の時間幅は予め
設定されており、コン（ロール回路３がクロックＯＬＫ
を所定数カウントする時間幅になっている。また、この
期間Ｔ□における積分回路Ａの出力電圧ｅは、基準電圧
Ｔｏを０レベルにとると次式で示される。
ｅｚ−蒔−７１，’ ｖ ｘ ａ ｔ −・−・−
（１）そして、時刻ちにおいて期間Ｔ１が終了すると、
コントロール回路３はアナログスイッチＳ Ｗｏを端子
す側にし、ＳＷ２をＯＮにする（ｓｗｌ、ｓ ｗ、は０
ＦＦ）。
（１）そして、時刻ちにおいて期間Ｔ１が終了すると、
コントロール回路３はアナログスイッチＳ Ｗｏを端子
す側にし、ＳＷ２をＯＮにする（ｓｗｌ、ｓ ｗ、は０
ＦＦ）。
この結果、積分回路Ａが第３図期間Ｔ、（計時積分期間
）に示すように、積分方向を反転して基準電圧Ｖ’ａを
積分し、また、カウント演算回路５がクロックＯ’ＬＫ
に基づいてこの期間Ｔ２をカウントしてゆく （第３図
○内の数値参照）。この期間Ｔ！における積分回路Ａの
出力電圧ｅは次式で示される。
）に示すように、積分方向を反転して基準電圧Ｖ’ａを
積分し、また、カウント演算回路５がクロックＯ’ＬＫ
に基づいてこの期間Ｔ２をカウントしてゆく （第３図
○内の数値参照）。この期間Ｔ！における積分回路Ａの
出力電圧ｅは次式で示される。
ｅ＝＝ ０１ｒｘ −Ｊ、、ｔ ’Ｖａ（ｌ ｔ−
）−ｅｚ ＊＋曲３′）そして、時刻１ｓにおいて出
力電圧ｅが０レベルをりｐスすると、比較器２の出力信
号が反転する。
）−ｅｚ ＊＋曲３′）そして、時刻１ｓにおいて出
力電圧ｅが０レベルをりｐスすると、比較器２の出力信
号が反転する。
この比較器２の出力信号が反転すると、コン）ａ−ル回
路３がアナログスイッチ５Ｖ１１をＯＮにするにの時Ｓ
Ｗ、のみがＯＦＦ）。この結果、積分回路Ａはその時
定数が１／１０になり、第３図期間Ｔ、（高速積分期間
）に示すように基準電圧Ｖ’ａを高速で積分する。この
期間１における出力電圧ｅは次式で示される。
路３がアナログスイッチ５Ｖ１１をＯＮにするにの時Ｓ
Ｗ、のみがＯＦＦ）。この結果、積分回路Ａはその時
定数が１／１０になり、第３図期間Ｔ、（高速積分期間
）に示すように基準電圧Ｖ’ａを高速で積分する。この
期間１における出力電圧ｅは次式で示される。
６＝ ］見、／′″Ｗａｉｔ 曲・・（８）Ｏｒ
ｒ １ Ｂ この期間Ｔ、は、この実施例においては比較器２の出力
信号が反転してから次のクロックＯＬＫの立上りまでの
期間であり、フントロール回路３は時刻ｔ３において次
のりｐツクＯＬＫが供給されると、アナログスイッチ８
ＷｌｌをＯＦＦ、８Ｗ、をＯＨにしくＳＷｌはＯＮの
まま）、高速積分を停止する。上方、カウント演算回路
５は時刻ｔ３において、比較器２の出力信号の反転を知
り、前述した従来の場合同様この時点で期間Ｔ２のカウ
ントを終了する。
ｒ １ Ｂ この期間Ｔ、は、この実施例においては比較器２の出力
信号が反転してから次のクロックＯＬＫの立上りまでの
期間であり、フントロール回路３は時刻ｔ３において次
のりｐツクＯＬＫが供給されると、アナログスイッチ８
ＷｌｌをＯＦＦ、８Ｗ、をＯＨにしくＳＷｌはＯＮの
まま）、高速積分を停止する。上方、カウント演算回路
５は時刻ｔ３において、比較器２の出力信号の反転を知
り、前述した従来の場合同様この時点で期間Ｔ２のカウ
ントを終了する。
したがって、期間Ｔ２のカウント結果は「４」となる（
正しくは図に示すようにｒ：９．！ｊＪである）。
正しくは図に示すようにｒ：９．！ｊＪである）。
そして、カウント演算回路５はこのカウント結果「４」
を記憶する。そして、時刻ｔ３において１アナログスイ
ッチｓｗいｓｗｐＯＮ％ｓｗφ（０ア１になると、積分
回路Ａは基準電圧Ｖ ａ ／ １０の積分を開始する。
を記憶する。そして、時刻ｔ３において１アナログスイ
ッチｓｗいｓｗｐＯＮ％ｓｗφ（０ア１になると、積分
回路Ａは基準電圧Ｖ ａ ／ １０の積分を開始する。
この基準電圧Ｖａ／１０は第２図に示すように基準電圧
Ｔｏに対して負であるから、積分回路Ａは積分方向を反
転して基準電圧Ｖａ／１０を積分する（第３図期間Ｔ４
（補正計時積分期間））また、時刻ｔφ）らカウント演
算回路５が再びカウント動作を開始する。この期間Ｔ４
における出力電圧ｅは次式で示される。
Ｔｏに対して負であるから、積分回路Ａは積分方向を反
転して基準電圧Ｖａ／１０を積分する（第３図期間Ｔ４
（補正計時積分期間））また、時刻ｔφ）らカウント演
算回路５が再びカウント動作を開始する。この期間Ｔ４
における出力電圧ｅは次式で示される。
＝ −ｆ、 ’Ｖａ ａｔ −−−−−−（ｓ
）１ｒｌｄ この（４）式右辺は前述した（１）式右辺の符号を反転
したものであるから、期間Ｔ４における積分の傾きは期
間Ｔ、の傾きを反転させたものである。すなわち、期間
Ｔ２とＴ４における積分の傾きの絶対値は等ししｂこの
ように、この実施例においては補正計時積分期間Ｔ４の
傾き（但し絶対値）は予め定められる所定の傾きになっ
ている。したがって、補正計時積分期間１の傾きは前述
した従来のものに較べて大きくなっている。そして、時
刻ｔ４において積分回路Ａの出力電圧ｅが再び０レベル
をクロスすると、比較器２の出力信号が反転する。比較
器２の出力信号が反転すると、カウント・演算回路５が
カウント動作を終了し、このカウント結果（この場合は
図に示すように「う」）を記憶する。次に、カウント演
算回路５は以下に示す演算を行う。
）１ｒｌｄ この（４）式右辺は前述した（１）式右辺の符号を反転
したものであるから、期間Ｔ４における積分の傾きは期
間Ｔ、の傾きを反転させたものである。すなわち、期間
Ｔ２とＴ４における積分の傾きの絶対値は等ししｂこの
ように、この実施例においては補正計時積分期間Ｔ４の
傾き（但し絶対値）は予め定められる所定の傾きになっ
ている。したがって、補正計時積分期間１の傾きは前述
した従来のものに較べて大きくなっている。そして、時
刻ｔ４において積分回路Ａの出力電圧ｅが再び０レベル
をクロスすると、比較器２の出力信号が反転する。比較
器２の出力信号が反転すると、カウント・演算回路５が
カウント動作を終了し、このカウント結果（この場合は
図に示すように「う」）を記憶する。次に、カウント演
算回路５は以下に示す演算を行う。
１０・０Ｔ２−ＯＴ４ ・・団・（５
）この場合はＯＴ２＝４ 、（Ｊ Ｔ、＝ ５であるか
ら（５）式による演算結果は「３う」となり、小数点位
置の位置合わせを行うと期間Ｔ２の正しい期間幅ｒ ３
．５ Ｊカウントに対応しているのが解る。そして、カ
ウント演算回路５は演算結果「３５」をデジタル信号に
変換して外部回路に出力する。
）この場合はＯＴ２＝４ 、（Ｊ Ｔ、＝ ５であるか
ら（５）式による演算結果は「３う」となり、小数点位
置の位置合わせを行うと期間Ｔ２の正しい期間幅ｒ ３
．５ Ｊカウントに対応しているのが解る。そして、カ
ウント演算回路５は演算結果「３５」をデジタル信号に
変換して外部回路に出力する。
なお、この実施例においては高速積分期間を比較器２の
出力信号が反転してから次のり四ツクＯＩ＋Ｋが供給さ
れるまでとしたが、この高速積分期間を少し長くとって
、例えば比較器２の出力信（１１） 号が反転してから次の次のクロックＯＬＫが供給される
までとしてもよい。ただし、この場合のカウント演算回
路５の演算動作は前記（５）式ではなく次式による。
出力信号が反転してから次のり四ツクＯＩ＋Ｋが供給さ
れるまでとしたが、この高速積分期間を少し長くとって
、例えば比較器２の出力信（１１） 号が反転してから次の次のクロックＯＬＫが供給される
までとしてもよい。ただし、この場合のカウント演算回
路５の演算動作は前記（５）式ではなく次式による。
１０・ＯＴ２−（ＯＴ、＋１０ ）・旧・・ （
６）また、この実７ｍ例においては、第３図に示す期間
Ｔ４において積分出力波形が大きな初期値から比較的大
きな傾きで０レベルに近づいてゆくので、比較器２に特
に高精変のものを用いなくとも、０クロス時刻を正確に
検出することができる。一方、入力積分期間Ｔ１を１／
１０程度にすると、時刻ｔ３積分出力電圧は小さくなる
が１．Ａ−Ｄ変換精度が前述した従来のもの程度で十分
な場合はこのようにしてもよい。この場合は変換時間が
短くなる利点が得られる。
６）また、この実７ｍ例においては、第３図に示す期間
Ｔ４において積分出力波形が大きな初期値から比較的大
きな傾きで０レベルに近づいてゆくので、比較器２に特
に高精変のものを用いなくとも、０クロス時刻を正確に
検出することができる。一方、入力積分期間Ｔ１を１／
１０程度にすると、時刻ｔ３積分出力電圧は小さくなる
が１．Ａ−Ｄ変換精度が前述した従来のもの程度で十分
な場合はこのようにしてもよい。この場合は変換時間が
短くなる利点が得られる。
また、この実施例においては４重積分の場合を例にとっ
たが、高速積分期間、補正計時積分期間の動作をさらに
交互にくり返して６重積分、８重積分・・・・・・とい
うように多重の積分を行ってもよい。
たが、高速積分期間、補正計時積分期間の動作をさらに
交互にくり返して６重積分、８重積分・・・・・・とい
うように多重の積分を行ってもよい。
６重積分および８重積分の際のカウント演算回路（１２
） ５における演算を各々次式に示す。
） ５における演算を各々次式に示す。
１０ ” ・Ｏ′ｒ２−（１０−ＯＴ４− ＯＴ、）
−−−−・−（７）１０３°０Ｔ２−春０２・０Ｔ４
−（１０・ｏ’ｒ、、−ｏ１訃・（８）この（７）、（
８）式から解るように６重積分においては２重積分の１
００倍、８重積分においては２重積分の１０００倍の精
度となる。さらに、補正計時積分期間においてイイナリ
ーの変換を行う場合は、高速積分期間の傾きがその手前
の区間の傾きの２倍となるようにすればよい。この場合
のカウント演算回路５における演算は４重積分回路では
２’ＯＴａ−ＯＴ４−・・−（ｏ） となり、６重積分回路では ２２°ＯＴ、（２・Ｑ Ｔ４− ＯＴ、 ）
−・・・・・（１０）となる。
−−−−・−（７）１０３°０Ｔ２−春０２・０Ｔ４
−（１０・ｏ’ｒ、、−ｏ１訃・（８）この（７）、（
８）式から解るように６重積分においては２重積分の１
００倍、８重積分においては２重積分の１０００倍の精
度となる。さらに、補正計時積分期間においてイイナリ
ーの変換を行う場合は、高速積分期間の傾きがその手前
の区間の傾きの２倍となるようにすればよい。この場合
のカウント演算回路５における演算は４重積分回路では
２’ＯＴａ−ＯＴ４−・・−（ｏ） となり、６重積分回路では ２２°ＯＴ、（２・Ｑ Ｔ４− ＯＴ、 ）
−・・・・・（１０）となる。
また之らに、１回目もしくはそれ以降の高速積分期間の
傾きをその手前の区間の傾きの１０”倍、１０３倍（あ
るいは２２倍、２８倍）としてもよい。例えば１回目の
高速積分期間の傾きを１０２（１３） 倍にすると、４重積分において２重積分の１００倍の精
度を得ることができる。
傾きをその手前の区間の傾きの１０”倍、１０３倍（あ
るいは２２倍、２８倍）としてもよい。例えば１回目の
高速積分期間の傾きを１０２（１３） 倍にすると、４重積分において２重積分の１００倍の精
度を得ることができる。
以上説明したようにこの発明によれば、アナ四グ重量信
号を積分する入力積分期間と、積分方向を反転するとと
もに積分出力が０レベルをクロスするまで所定の傾きで
基準電源を積分しこの積分期間を計時する計時積分期間
と、前記計時積分期間終了後の所定の期間前記傾きのｍ
倍（ｍ’、ｎは整数）の傾きで基準電源を積分する高
速積分期間と、前記高速積分期間の積分値に基づいて前
記計時積分期間と同一の傾きで積分しこの期間を計時す
る補正計時積分期間とを有する切換積分手段と、前記計
時積分期間および前記補正計時積分期間における計時結
果に基すき前記アナリグ重量信号をデジタル信号に変換
する変換手段とを具備し、前記切換積分手段を前記入力
積分期間に続く前記計時積分期間の動作終了後、前記高
速積分期間と前記補正計時積分期間の動作とを１回以上
行うように構成したので、精度の高い高価な比較器を用
いることすく、高い変換精度を得ることができ、（１４
） また、変換時間を短縮し得る利点が得られる。
号を積分する入力積分期間と、積分方向を反転するとと
もに積分出力が０レベルをクロスするまで所定の傾きで
基準電源を積分しこの積分期間を計時する計時積分期間
と、前記計時積分期間終了後の所定の期間前記傾きのｍ
倍（ｍ’、ｎは整数）の傾きで基準電源を積分する高
速積分期間と、前記高速積分期間の積分値に基づいて前
記計時積分期間と同一の傾きで積分しこの期間を計時す
る補正計時積分期間とを有する切換積分手段と、前記計
時積分期間および前記補正計時積分期間における計時結
果に基すき前記アナリグ重量信号をデジタル信号に変換
する変換手段とを具備し、前記切換積分手段を前記入力
積分期間に続く前記計時積分期間の動作終了後、前記高
速積分期間と前記補正計時積分期間の動作とを１回以上
行うように構成したので、精度の高い高価な比較器を用
いることすく、高い変換精度を得ることができ、（１４
） また、変換時間を短縮し得る利点が得られる。
第１図は従来の３重積分型Ａ−Ｄ変換器における積分器
の出力波形を示す波形図、第２図はこの発明の一実施例
の構成を示すブロック図、第３図は第２図に示す積分回
路人の出力波形を示す波形図である。 ２・・・・・比較器（切換積分手段）、３・・・・・コ
ン）。 −ル回路（切換積分手段）、４・・・・・クロック発生
切換積分手段）、ＥＩＷｏ＝％ ＳＷ１〜Ｓ）・・・・
・アナ四グスイッチ、（切換積分手段）、陀・・・・期
間（入力積（１５） ６７−
の出力波形を示す波形図、第２図はこの発明の一実施例
の構成を示すブロック図、第３図は第２図に示す積分回
路人の出力波形を示す波形図である。 ２・・・・・比較器（切換積分手段）、３・・・・・コ
ン）。 −ル回路（切換積分手段）、４・・・・・クロック発生
切換積分手段）、ＥＩＷｏ＝％ ＳＷ１〜Ｓ）・・・・
・アナ四グスイッチ、（切換積分手段）、陀・・・・期
間（入力積（１５） ６７−
Claims (1)
- アナログ重量信号を積分する入力積分期間と、積分方向
を反転するとともに積分出力が０レベルをクロスするま
で所定の傾きで基準電源を積分しこの積分期間を計時す
る計時積分期間と、前記計時積分期間終了後の所定の期
間前記傾きのｍ ” ＆（ｍ、ｎは整数）の傾きで基準
電源を積分する高速積分期間と、前記高速積分期間の積
分値に基づいて前記計時積分期間と同一の傾きで積分し
この期間を計時する補正計時積分期間とを有する切換積
分手段と、前記計時積分期間および前記補正計時積分期
間における計時結果に基すき前記アナログ重量信号をデ
ジタル信号に変換する変換手段とを具備し、前記切換積
分手段は前記入力積分期間に続く前記計時積分期間の動
作終了後、前記高速積分期間と前記補正計時積分期間の
動作とを１回以上行うことを特徴とする重量測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15129582A JPS5940215A (ja) | 1982-08-31 | 1982-08-31 | 重量測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15129582A JPS5940215A (ja) | 1982-08-31 | 1982-08-31 | 重量測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5940215A true JPS5940215A (ja) | 1984-03-05 |
| JPH0331205B2 JPH0331205B2 (ja) | 1991-05-02 |
Family
ID=15515555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15129582A Granted JPS5940215A (ja) | 1982-08-31 | 1982-08-31 | 重量測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940215A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005348325A (ja) * | 2004-06-07 | 2005-12-15 | Canon Inc | 撮像装置及び撮像システム |
| JP2008154291A (ja) * | 2008-03-17 | 2008-07-03 | Canon Inc | 撮像装置及び撮像システム |
-
1982
- 1982-08-31 JP JP15129582A patent/JPS5940215A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005348325A (ja) * | 2004-06-07 | 2005-12-15 | Canon Inc | 撮像装置及び撮像システム |
| JP2008154291A (ja) * | 2008-03-17 | 2008-07-03 | Canon Inc | 撮像装置及び撮像システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0331205B2 (ja) | 1991-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4243975A (en) | Analog-to-digital converter | |
| JPS6116625A (ja) | アナログ‐デジタル変換器 | |
| US4195283A (en) | Method for converting an analog voltage to a digital value free from conversion errors, and an integrating type analog-to-digital converter capable of eliminating conversion errors | |
| GB1598781A (en) | Analogue-digital converter and conversion method | |
| JPH06347569A (ja) | 周波数逓倍回路及びパルス時間間隔測定装置 | |
| US4559521A (en) | Calibration of a multi-slope A-D converter | |
| JPS5940215A (ja) | 重量測定装置 | |
| US4847620A (en) | Clock-controlled voltage-to-frequency converter | |
| JPS581568B2 (ja) | アナログ・デジタル変換装置 | |
| JPS5895423A (ja) | アナログ−ディジタル変換回路 | |
| JPH0754911B2 (ja) | Ａ／ｄ変換器 | |
| JPH0583135A (ja) | ２重積分型ａ／ｄコンバータ | |
| JPH0426251B2 (ja) | ||
| JPS58162127A (ja) | タイマ装置 | |
| EP0142703A2 (en) | A method for determining an unknown voltage and dual slope analog-to-digital converter | |
| RU2210783C2 (ru) | Преобразователь масштаба времени | |
| JPH02246622A (ja) | 多重積分型ａ／ｄ変換装置 | |
| JPS5843430Y2 (ja) | 設定電圧出力装置 | |
| JPS5895422A (ja) | アナログ−デイジタル変換回路 | |
| RU2060586C1 (ru) | Преобразователь напряжения в интервал времени | |
| JPH09205367A (ja) | 積分型ａ／ｄ変換方法 | |
| JPS5815980B2 (ja) | アナログ・ディジタル変換器 | |
| JPS5948572B2 (ja) | アナログデジタル変換装置 | |
| JPH065226U (ja) | アナログ／ディジタル変換器 | |
| SU1627998A1 (ru) | Преобразователь произведени двух посто нных напр жений в посто нное напр жение |