JPH0583135A - ２重積分型ａ／ｄコンバータ - Google Patents

Abstract

(57)【要約】 【目的】高精度で高速な２重積分型Ａ／Ｄコンバータを
提供する。 【構成】比較電圧生成手段７は基本基準電圧Ｖｒｅｆを
等分圧し各境界の電圧を出力する。レベル判定手段８は
前記各境界の電圧とアナログ信号Ｖａｎとを比較し、ア
ナログ信号Ｖａｎのレベルの領域を判定する。比較制御
手段９はアナログ信号Ｖａｎのレベル領域に対応する電
圧を、比較基準電圧として比較電圧生成手段７から出力
させる。積分制御手段１０はアナログ信号Ｖａｎのレベ
ル領域に対応する電圧を、被積分基準電圧として比較電
圧生成手段７から出力させる。そして、積分器３は、比
較電圧生成手段７が区分したレベル領域の数で積分器３
の時定数ＣＲを除した値である第１積分時間だけアナロ
グ信号Ｖａｎと比較基準電圧の差分を積分する。その次
に、被積分基準電圧と比較基準電圧の差分を積分し、そ
の時の積分出力Ｖｏが比較基準電圧に到達するまでの時
間である第２積分時間を求める。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は２重積分型Ａ／Ｄコンバ
ータに関するものである。２重積分型Ａ／Ｄコンバータ
は高精度・低消費電力であるが、Ａ／Ｄ変換に時間を要
するため低速である。その結果、使用分野が限定され従
来は主として計測機器に採用されている。近年、高精度
・低消費電力でかつ高速なＡ／Ｄコンバータが望まれて
おり、２重積分型Ａ／Ｄコンバータにおいても、その使
用分野を広げるうえにおいて高速化が要求されている。

【０００２】

【従来の技術】従来、未知のアナログ信号Ｖａｎを標本
化・量子化してＡ／Ｄ変換するためのＡ／Ｄコンバータ
は種々提案されているが、その１つとして、図６に示す
２重積分型Ａ／Ｄコンバータがある。

【０００３】すなわち、スイッチ４１は、電位が負であ
る未知のアナログ信号Ｖａｎと予め定められた正の基準
電圧Ｖｒｅｆとを切り換えて、積分器４２に出力してい
る。その積分器４２はオペアンプ４３とコンデンサＣお
よび抵抗Ｒとで構成され、その積分出力Ｖｏを比較器４
４の反転入力端子に出力している。比較器４４は積分器
４２の積分出力Ｖｏと非反転入力端子のグランド電位
（０Ｖ）とを比較して、両者が等しくなった時に検知信
号をカウンタ回路４５に出力している。演算回路４６は
カウンタ回路４５の出力を入力して、アナログ信号Ｖａ
ｎのＡ／Ｄ変換出力を出力している。また、制御回路４
７はカウンタ回路４５の出力を入力し、それに基づいて
スイッチ４１を制御している。

【０００４】この２重積分型Ａ／ＤコンバータでＡ／Ｄ
変換を行うためには、まず、制御回路４７によってスイ
ッチ４１を動作させて、積分器４２にアナログ信号Ｖａ
ｎを入力する。すると、積分器４２は図７および式
（１）に示すように、積分時間ｔに正比例して積分出力
Ｖｏが増加するという積分出力／時間特性によって積分
を行う（コンデンサＣの容量をＣ、抵抗Ｒの抵抗値を
Ｒ、アナログ信号Ｖａｎの電位の絶対値をＶａｎ、基準
電圧Ｖｒｅｆの電位の絶対値をＶｒｅｆ、積分出力Ｖｏ
の電位をＶｏとする）。

【０００５】Ｖｏ＝（Ｖａｎ／ＣＲ）ｔ……（１） そして、積分時間ｔが時定数ＣＲに等しくなった時、積
分器４２の積分出力Ｖｏはアナログ信号Ｖａｎと等しく
なる。その時の積分時間ｔを式（２）に示すように時間
Ｔ１とする。

【０００６】ｔ＝Ｔ１＝ＣＲ……（２） 続いて、時間Ｔ１が経過したその時点で、制御回路４７
によってスイッチ４１を切り換え、予め定められた基準
電圧Ｖｒｅｆを積分器４２に入力する。

【０００７】すると、積分器４２は基準電圧Ｖｒｅｆを
積分し、積分器４２は式（３）に示すように、積分時間
ｔに正比例して積分出力Ｖｏが減少するという積分出力
／時間特性によって積分を行う。その積分出力Ｖｏの傾
きはアナログ信号Ｖａｎとは関係無く、基準電圧Ｖｒｅ
ｆと時定数ＣＲによって定まる。

【０００８】 Ｖｏ＝−（Ｖｒｅｆ／ＣＲ）ｔ＋（Ｖｒｅｆ／ＣＲ）Ｔ１−Ｖａｎ……（３） そして、積分器４２の積分出力Ｖｏが０Ｖになった時、
比較器４４から検知信号がカウンタ回路４５へ出力され
る。カウンタ回路４５は、比較器４４の検知信号に基づ
いて、スイッチ４１が切り換わった時から積分器４２の
積分出力Ｖｏが０Ｖになるまでの時間Ｔ２を計時し、次
段の演算回路４６に出力する。

【０００９】この時間Ｔ２と時間Ｔ１、および、基準電
圧Ｖｒｅｆの間には式（４）の関係があることから、演
算回路４６は式（５）によってアナログ信号Ｖａｎの値
を求めてＡ／Ｄ変換出力として出力する。

【００１０】 Ｔ１：Ｖｒｅｆ＝Ｔ２：Ｖａｎ……（４） Ｖａｎ＝Ｖｒｅｆ（Ｔ２／Ｔ１）……（５） すなわち、この２重積分型Ａ／Ｄコンバータは、まず、
時間Ｔ１でアナログ信号Ｖａｎをサンプリングして標本
化する。それと同時に、標本化したアナログ信号Ｖａｎ
を時間Ｔ１だけ積分する（第１回目の積分）。次に、予
め定められた基準電圧Ｖｒｅｆを時間Ｔ２だけ積分する
（第２回目の積分）。以上の２回の積分によって量子化
することによりアナログ信号Ｖａｎの電位をＡ／Ｄ変換
出力として出力している。

【００１１】尚、電位が正である未知のアナログ信号Ｖ
ａｎの場合は、負の基準電圧Ｖｒｅｆを用いればよい。
ところで、この２重積分型Ａ／Ｄコンバータはサンプリ
ングデータが多くなる程、その精度も増すことになる。
サンプリングデータを多くする手段としては、時定数Ｃ
Ｒを大きくしてサンプリング時間Ｔ１を長くする方法
と、カウンタ回路４５を高速にする方法とがある。

【００１２】

【発明が解決しようとする課題】しかしながら、サンプ
リング時間Ｔ１を長くすると、式（３）に示すように２
回目の積分（基準電圧Ｖｒｅｆの積分）に要する時間Ｔ
２も長くなる。従って、Ａ／Ｄ変換に要する時間（＝Ｔ
１＋Ｔ２）は大幅に長くなってしまう。すなわち、Ａ／
Ｄ変換の高精度化を進めるのに相反して低速化するとい
う問題があった。

【００１３】また、カウンタ回路４５は既に高速化され
ており、これ以上、高速化するとなると非常に複雑な回
路になる。すると、構成部品の増加に伴ってコストが上
昇し装置が大型化すると共に、消費電力が増大して２重
積分型Ａ／Ｄコンバータの低消費電力というメリットが
薄れてしまう、等の問題が生じる。

【００１４】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、簡単な回路を付加する
だけで精度を下げることなく、低消費電力で高速変換を
行うことが可能な２重積分型Ａ／Ｄコンバータを提供す
ることにある。

【００１５】

【課題を解決するための手段】第１図は本発明の原理説
明図である。切り換え手段１は，入力信号としてのアナ
ログ信号Ｖａｎと被積分基準電圧とを切り換えて出力す
る。

【００１６】切り換え制御手段２は、切り換え手段１か
ら第１積分時間だけアナログ信号Ｖａｎを出力させ、そ
の後に、被積分基準電圧を出力させる。積分器３は、切
り換え手段１の出力と比較基準電圧とを入力して予め定
められた時定数ＣＲに従って積分し、その積分値を積分
出力Ｖｏとして出力する．比較器４は、積分器３から出
力される被積分基準電圧の積分出力Ｖｏと比較基準電圧
とを比較して、被積分基準電圧の積分出力Ｖｏが比較基
準電圧に到達したことを検出する。

【００１７】計時手段５は、比較器４に基づいて、被積
分基準電圧の積分出力Ｖｏが比較基準電圧に到達するま
での時間である第２積分時間を計時する。演算回路６
は、第１および第２積分時間に基づいて、アナログ信号
Ｖａｎのアナログ値を演算してＡ／Ｄ変換出力として出
力する。

【００１８】比較電圧生成手段７は、基本基準電圧Ｖｒ
ｅｆを等分圧し、その区分された各レベル領域の境界の
電圧を出力する。レベル判定手段８は、比較電圧生成手
段７から出力された各境界の電圧とアナログ信号Ｖａｎ
とを比較し、アナログ信号Ｖａｎのレベルの領域を判定
する。

【００１９】比較制御手段９は、レベル判定手段８が判
定したアナログ信号Ｖａｎのレベル領域に対応する電圧
を、前記比較基準電圧として比較電圧生成手段７を介し
て積分器３および比較器５へ出力する。

【００２０】積分制御手段１０は、レベル判定手段８が
判定したアナログ信号Ｖａｎのレベル領域に対応する電
圧を、前記被積分基準電圧として比較電圧生成手段７を
介して切り換え手段１へ出力する。

【００２１】尚、第１積分時間は、比較電圧生成手段７
が区分したレベル領域の数で積分器３の時定数ＣＲを除
した値とする。

【００２２】

【作用】第１積分時間は比較電圧生成手段７が区分した
レベル領域の数で積分器３の時定数ＣＲを除した値であ
るため、第１積分時間は時定数ＣＲより短くなる。従っ
て、第２積分時間も第１積分時間に相応して短くなる。
尚、レベル判定手段８と比較制御手段９および積分制御
手段１０の動作に要する時間は、第１，２積分時間に比
べて極めて短いので無視できる。すなわち、Ａ／Ｄ変換
に要する時間は短くなり高速変換を行うことができる。

【００２３】しかも、被積分基準電圧と比較基準電圧と
の差分を第２積分時間において積分することにより、第
１積分時間を時定数ＣＲより短くした分を相殺して高速
化している。従って、時定数ＣＲを小さくして高速化し
たわけではないため、第１積分時間を時定数ＣＲと等し
くした場合に比べて精度が低下することはない。

【００２４】

【実施例】（第１実施例）以下、本発明の２重積分型Ａ
／Ｄコンバータを具体化した第１実施例を図２，３に従
って説明する。

【００２５】サンプリング・ホールド（Ｓ／Ｈ）回路１
１は、スイッチＳＷ１がオンの時に、電位が正である未
知のアナログ信号Ｖａｎをサンプリングし、スイッチＳ
Ｗ１がオフの時にはサンプリングしたアナログ信号Ｖａ
ｎをホールドしている。。

【００２６】切り換え手段としてのスイッチＳＷ２は、
後記する切り換え制御手段としての入力制御回路１２に
て切り換え制御され、グランド（接点ａ）、Ｓ／Ｈ回路
１１の出力（接点ｂ）、スイッチＳＷ３の出力（接点
ｃ）を切り換えて、積分器１３に出力している。

【００２７】比較電圧生成手段および比較制御手段とし
ての分圧回路１４は、直列に接続された同じ抵抗値の抵
抗Ｒ２１，２２で構成され、予め定められた基本基準電
圧Ｖｒｅｆを均等に２分圧している。

【００２８】尚、アナログ信号Ｖａｎの電位は、基本基
準電圧Ｖｒｅｆの電位以下とする。また、以下の説明で
は、アナログ信号Ｖａｎの電位を「Ｖａｎ」、基本基準
電圧Ｖｒｅｆの電位を「Ｖｒｅｆ」と表記する（すなわ
ち、Ｖｒｅｆ≧Ｖａｎ≧０）。

【００２９】スイッチＳＷ３は、後記する積分制御回路
１６によって切り換え制御され、分圧回路１４から出力
される基本基準電圧Ｖｒｅｆ（接点ｄ）と、グランド
（接点ｅ）とを切り換えて、被積分基準電圧をスイッチ
ＳＷ２の接点ｃに出力している。

【００３０】レベル判定手段９としての比較器１５は、
Ｓ／Ｈ回路１１から出力されるアナログ信号Ｖａｎと、
分圧回路１４から出力されるＶｒｅｆ／２とを比較す
る。そして、アナログ信号ＶａｎがＶｒｅｆ／２より大
きい時は論理値Ｈレベルの信号を積分制御回路１６に出
力している。また、アナログ信号ＶａｎがＶｒｅｆ／２
と等しいかまたは小さい時は論理値Ｌレベルの信号を積
分制御回路１６に出力している。すなわち、比較器１５
はアナログ信号Ｖａｎのレベル領域の判定を行ってい
る。レベル領域の判定とは、アナログ信号ＶａｎがＶｒ
ｅｆ／２を境界として、それより高い領域にあるか、ま
たは、それ以下の領域にあるかを判定することである。

【００３１】積分制御回路１６は、比較器１５の出力に
基づいてスイッチＳＷ３を制御している。すなわち、比
較器１５から論理値Ｈレベルの信号を入力した時は、ス
イッチＳＷ３を接点ｅに接続させる。また、比較器１５
から論理値Ｌレベルの信号を入力した時は、スイッチＳ
Ｗ３を接点ｄに接続させる。

【００３２】また、積分制御回路１６は、比較器１５が
判定したアナログ信号Ｖａｎのレベル領域を演算回路１
７へ出力している。そして、積分制御回路１６とスイッ
チＳＷ３とで積分制御手段を構成している。

【００３３】積分器１３は、オペアンプ１３ａとコンデ
ンサＣおよび抵抗Ｒとで構成されている。そして、スイ
ッチＳＷ２の出力をオペアンプ１３ａの反転入力端子に
入力している。また、オペアンプ１３ａの非反転入力端
子には、分圧回路１４から出力される比較基準電圧とし
てのＶｒｅｆ／２を入力している。

【００３４】そして、積分器１３は、オペアンプ１３ａ
の非反転入力端子の入力電圧（＝Ｖｒｅｆ／２）分だけ
反転入力端子の電位をシフトアップし、コンデンサＣの
容量と抵抗Ｒの抵抗値の積である時定数ＣＲに従ってス
イッチＳＷ２の出力を積分し、積分出力Ｖｏを出力して
いる。尚、本第１実施例における時定数ＣＲは、従来技
術で示した時定数ＣＲと等しい。

【００３５】比較器１８は、積分器１３の積分出力Ｖｏ
をその反転入力端子に入力している。また、その非反転
入力端子には、分圧回路１４から出力される比較基準電
圧としてのＶｒｅｆ／２を入力している。そして、積分
器１３の積分出力ＶｏとＶｒｅｆ／２とを比較して、両
者が等しくなった時に出力信号のレベルが反転し、その
反転に伴って反転信号を計時手段としてのカウンタ回路
１９に出力している。

【００３６】入力制御回路１２はカウンタ回路１９の出
力信号を入力し、その信号に基づいてスイッチＳＷ２を
制御している。すなわち、入力制御回路１２は、Ｓ／Ｈ
回路１１がアナログ信号Ｖａｎをサンプリングしている
時、および、比較器１５がアナログ信号ＶａｎとＶｒｅ
ｆ／２を比較している時には、スイッチＳＷ２を接点ａ
に接続させる。次に、アナログ信号ＶａｎのＡ／Ｄ変換
処理が開始されると同時に、スイッチＳＷ２を接点ｂに
接続させる。その後、カウンタ回路１９が時定数ＣＲの
１／２に等しい時間である時間Ｔ３（＝第１積分時間）
を計時した時点で、スイッチＳＷ２を接点ｂから接点ｃ
に切り換える。

【００３７】カウンタ回路１９は、スイッチＳＷ２が接
点ｂに接続されると同時に計時動作を開始し、時間Ｔ３
を計時した時点で、一旦計時動作を中止してカウント値
を零に戻す。そして、スイッチＳＷ２が接点ｃに切り換
えられると同時に新たな計時動作を開始し、比較器１８
から反転信号が入力されるまでの時間Ｔ４（＝第２積分
時間）を計時する。

【００３８】演算回路１７は、カウンタ回路１９から時
間Ｔ４を入力すると共に、積分制御回路１６からアナロ
グ信号Ｖａｎのレベル領域を入力している。そして、時
間Ｔ４、予め記憶している時間Ｔ３、アナログ信号Ｖａ
ｎのレベル領域、被積分基準電圧と比較基準電圧との差
電圧であるＶｒｅｆ／２、よりアナログ信号Ｖａｎを演
算して求め、Ａ／Ｄ変換出力として出力している。

【００３９】次に、上記のように構成した２重積分型Ａ
／Ｄコンバータの作用を図３に従って説明する。尚、以
下の説明では、コンデンサＣの容量を「Ｃ」，抵抗Ｒの
抵抗値を「Ｒ」、積分出力Ｖｏの電位を「Ｖｏ」と表記
する。

【００４０】まず、Ｓ／Ｈ回路１１のスイッチＳＷ１を
オンにし、スイッチＳＷ２を接点ａ、スイッチＳＷ３を
接点ｅにそれぞれ接続する。そして、Ｓ／Ｈ回路１１に
よってアナログ信号Ｖａｎをサンプリングする。次に、
スイッチＳＷ１をオフにしてアナログ信号Ｖａｎをホー
ルドする。この後、スイッチＳＷ１はアナログ信号Ｖａ
ｎのＡ／Ｄ変換処理が終了するまでオフの状態を続け
る。

【００４１】続いて、Ｓ／Ｈ回路１１によってホールド
されたアナログ信号Ｖａｎと、分圧回路１４から出力さ
れるＶｒｅｆ／２とを比較器１５で比較する。積分制御
回路１６は比較器１５の出力信号に基づいて、Ｖａｎ＞
Ｖｒｅｆ／２の場合はスイッチＳＷ３を接点ｅに接続さ
せる。また、Ｖａｎ≦Ｖｒｅｆ／２の場合はスイッチＳ
Ｗ３を接点ｄに接続させる。

【００４２】そして、アナログ信号ＶａｎのＡ／Ｄ変換
処理を開始する。まず、入力制御回路１２によってスイ
ッチＳＷ２を接点ｂに接続させて、積分器１３にＳ／Ｈ
回路１１によってホールドされたアナログ信号Ｖａｎを
入力する。

【００４３】すると、積分器１３は、オペアンプ１３ａ
の非反転入力端子の入力電圧である比較基準電圧（＝Ｖ
ｒｅｆ／２）分だけ反転入力端子の電位をシフトアップ
し、時定数ＣＲに従ってアナログ信号Ｖａｎを積分して
積分出力Ｖｏを出力する。

【００４４】すなわち、図３に示すように、積分時間ｔ
＝０においては積分出力Ｖｏ＝Ｖｒｅｆ／２となる。そ
して、積分時間ｔに正比例して積分出力Ｖｏが増加また
は減少するという、積分出力／時間特性を示す。

【００４５】つまり、Ｖａｎ≦Ｖｒｅｆ／２の場合、オ
ペアンプ１３ａの反転入力端子の電位はＶｒｅｆ／２で
あるため、抵抗Ｒには図２に示す矢印αの方向へ電流が
流れる。従って、積分出力Ｖｏは積分時間ｔに正比例し
て増加し、その積分出力／時間特性の傾きＡは式（６）
に示すようになる。

【００４６】Ａ＝Ｖａｎ／２ＣＲ……（６） また、Ｖａｎ＞Ｖｒｅｆ／２の場合、抵抗Ｒには図２に
示す矢印βの方向へ電流が流れる。従って、積分出力Ｖ
ｏは積分時間ｔに正比例して減少し、その積分出力／時
間特性の傾きＡは式（７）に示すようになる。

【００４７】Ａ＝−Ｖａｎ／２ＣＲ……（７） 次に、カウンタ回路１９が時間Ｔ３を計時した時点で、
入力制御回路１２はスイッチＳＷ２を接点ｂから接点ｃ
に切り換える。そして、カウンタ回路１９は計時動作を
一旦中止して、カウント値を零に戻す。

【００４８】尚、時間Ｔ３は、式（８）に示すように、
時定数ＣＲの１／２に等しい時間に予め定められてい
る。つまり、時間Ｔ３は、従来技術における時間Ｔ１の
１／２である。

【００４９】Ｔ３＝ＣＲ／２＝Ｔ１／２……（８） 続いて、スイッチＳＷ３の出力を積分器１３に入力す
る。それと同時に、カウンタ回路１９は新たな計時動作
を開始する。

【００５０】すると、積分器１３は、オペアンプ１３ａ
の非反転入力端子の入力電圧である比較基準電圧（＝Ｖ
ｒｅｆ／２）分だけ反転入力端子の電位をシフトアップ
し、スイッチＳＷ３の出力（＝被積分基準電圧）を積分
して積分出力Ｖｏを出力する。

【００５１】つまり、Ｖａｎ＜Ｖｒｅｆ／２の場合、ス
イッチＳＷ３からはＶｒｅｆが出力される。すると、オ
ペアンプ１３ａの反転入力端子の電位はＶｒｅｆ／２で
あるため、抵抗Ｒの両端電圧はＶｒｅｆ／２になり、図
２に示す矢印βの方向へ電流が流れる。従って、積分出
力Ｖｏは積分時間ｔに正比例して減少し、その積分出力
／時間特性の傾きＢはアナログ信号Ｖａｎとは関係無く
一定で、式（９）に示すようになる。

【００５２】Ｂ＝−Ｖｒｅｆ／２ＣＲ……（９） また、Ｖａｎ＞Ｖｒｅｆ／２の場合、スイッチＳＷ３は
接点ｅすなわちグランドに接続される。すると、オペア
ンプ１３ａの反転入力端子の電位はＶｒｅｆ／２である
ため、抵抗Ｒの両端電圧はＶｒｅｆ／２になり、図２に
示す矢印αの方向へ電流が流れる。従って、積分出力Ｖ
ｏは積分時間ｔに正比例して増加し、その積分出力／時
間特性の傾きＢはアナログ信号Ｖａｎとは関係無く一定
で、式（１０）に示すようになる。

【００５３】Ｂ＝Ｖｒｅｆ／２ＣＲ……（１０） そして、積分器１３の積分出力ＶｏがＶｒｅｆ／２と等
しくなった時、比較器１８は反転信号をカウンタ回路１
９に出力する。

【００５４】カウンタ回路１９は、スイッチＳＷ２が接
点ｃに切り換えられてから、積分器１３の積分出力Ｖｏ
がＶｒｅｆ／２と等しくなるまでの時間Ｔ４を計時し、
次段の演算回路１７に出力する。

【００５５】すると、演算回路１７は、時間Ｔ４、時間
Ｔ３、アナログ信号Ｖａｎのレベル領域、被積分基準電
圧と比較基準電圧との差電圧であるＶｒｅｆ／２、より
アナログ信号Ｖａｎを求めてＡ／Ｄ変換出力として出力
する。

【００５６】すなわち、オペアンプ１３ａの反転入力端
子の電位は、非反転入力端子に入力されているＶｒｅｆ
／２の分だけシフトアップされている。従って、積分出
力ＶｏもＶｒｅｆ／２だけシフトアップされている。そ
こで、アナログ信号Ｖａｎのレベル領域に応じて積分出
力Ｖｏのシフトアップ分を補正することにより、アナロ
グ信号Ｖａｎを求めている。

【００５７】つまり、Ｖａｎ≦Ｖｒｅｆ／２の場合、時
間Ｔ４、時間Ｔ３、Ｖｒｅｆ／２の間には式（１１）の
関係があることから、演算回路１７は式（１２）によっ
てアナログ信号Ｖａｎの値を求めてＡ／Ｄ変換出力とし
て出力する。

【００５８】 Ｔ３：Ｖｒｅｆ／２＝Ｔ４：Ｖｒｅｆ／２−Ｖａｎ……（１１） Ｖａｎ＝Ｖｒｅｆ／２（１−Ｔ４／Ｔ３）……（１２） また、Ｖａｎ＞Ｖｒｅｆ／２の場合、時間Ｔ４、時間Ｔ
３、Ｖｒｅｆ／２の間には式（１３）の関係がある。従
って、演算回路１７は式（１４）によってアナログ信号
Ｖａｎの値を求めてＡ／Ｄ変換出力として出力する。

【００５９】 Ｔ３：Ｖｒｅｆ／２＝Ｔ４：Ｖａｎ−Ｖｒｅｆ／２……（１３） Ｖａｎ＝Ｖｒｅｆ／２（１＋Ｔ４／Ｔ３）……（１４） 上記のように、この２重積分型Ａ／Ｄコンバータは、ま
ず、アナログ信号ＶａｎとＶｒｅｆ／２とを比較し、ア
ナログ信号ＶａｎがＶｒｅｆ／２より大きい場合と、等
しいかまたは小さい場合とに分けるという、アナログ信
号Ｖａｎのレベル領域の判定を行う。そして、アナログ
信号Ｖａｎと比較基準電圧Ｖｒｅｆ／２との差電圧であ
るＶｒｅｆ／２を第１積分時間だけ積分器１３で積分す
る。

【００６０】次に、アナログ信号Ｖａｎのレベル領域に
応じた被積分基準電圧と比較基準電圧Ｖｒｅｆ／２との
差電圧であるＶｒｅｆ／２を第２積分時間だけ積分器１
３で積分する。

【００６１】以上の２回の積分を行った後、演算回路１
７においてアナログ信号Ｖａｎのレベル領域に応じて補
正した演算を行う。そして、アナログ信号Ｖａｎの電位
をＡ／Ｄ変換出力として出力している。

【００６２】従って、式（８）に示すように、第１回目
の積分の積分時間は、従来例（Ｔ１）に比べて、本実施
例（Ｔ３）では半分に短縮される。従って、式（６）〜
（１０）より、本実施例における第２回目の積分の積分
時間Ｔ４も、従来例における第２回目の積分の積分時間
Ｔ２に比べて半分に短縮される。すなわち、本実施例は
従来例より高速変換を行うことができる（アナログ信号
Ｖａｎのレベル領域の判定、および、スイッチＳＷ３の
切り換えに要する時間は、時間Ｔ３，Ｔ４に比べて極め
て短いため無視できる）。

【００６３】しかも、式（６），（７）より、本実施例
の第１回目の積分における積分出力Ｖｏの傾きＡは、式
（１）に示す従来例の傾きの１／２である。従って、従
来例の１／２の時間（Ｔ３）で第１回目の積分を行うに
も関わらず、その積分出力Ｖｏの傾きＡも１／２である
ため、本実施例の精度は従来例と変わらない。

【００６４】このように、本実施例においては、従来例
に比べて精度を下げることなく、低消費電力で高速変換
を行うことが可能な２重積分型Ａ／Ｄコンバータを提供
することができる。

【００６５】尚、上記では正の電位であるアナログ信号
Ｖａｎについて説明したが、負の電位であるアナログ信
号Ｖａｎの場合は、負の基本基準電圧Ｖｒｅｆを用いて
上記と同様の方法によって、アナログ信号ＶａｎをＡ／
Ｄ変換することができる。

【００６６】また、第１回目の積分を行う時間Ｔ３は、
時定数ＣＲの１／２以下の時間にして実施してもよい。 （第２実施例）以下、本発明を具体化した第２実施例を
図４，５に従って説明する。

【００６７】尚、第１実施例と構成が同じ部分について
は符号を同じにしてその詳細な説明を省略し、異なる構
成についてのみ説明する。比較電圧生成手段としての分
圧回路３０は、直列に接続された同じ抵抗値の抵抗Ｒ３
１〜３３で構成され、予め定められた基本基準電圧Ｖｒ
ｅｆを均等に３分圧している。尚、アナログ信号Ｖａｎ
は正であって、基本基準電圧Ｖｒｅｆの電位以下とする
（すなわち、Ｖｒｅｆ≧Ｖａｎ≧０）。

【００６８】スイッチＳＷ３は、後記する積分制御回路
３３によって切り換え制御され、分圧回路３０から出力
されるＶｒｅｆ・２／３（接点ｆ）、Ｖｒｅｆ／３（接
点ｇ）、グランド（接点ｈ）を切り換えて、被積分基準
電圧をスイッチＳＷ２の接点ｃに出力している。

【００６９】スイッチＳＷ４は、後記する積分制御回路
３３によって切り換え制御され、分圧回路３０から出力
されるＶｒｅｆ・２／３（接点ｉ）、Ｖｒｅｆ／３（接
点ｊ）、グランド（接点ｋ）を切り換えて、比較基準電
圧を積分器１３のオペアンプ１３ａと比較器１８のそれ
ぞれの非反転入力端子に出力している。

【００７０】比較器３１は、Ｓ／Ｈ回路１１から出力さ
れるアナログ信号Ｖａｎと、分圧回路３０から出力され
るＶｒｅｆ・２／３とを比較する。そして、アナログ信
号ＶａｎがＶｒｅｆ・２／３より大きい時は論理値Ｈレ
ベルの信号を積分制御回路３３に出力している。また、
アナログ信号ＶａｎがＶｒｅｆ・２／３と等しいかまた
は小さい時は論理値Ｌレベルの信号を積分制御回路３３
に出力している。

【００７１】比較器３２は、Ｓ／Ｈ回路１１から出力さ
れるアナログ信号Ｖａｎと、分圧回路３０から出力され
るＶｒｅｆ／３とを比較する。そして、アナログ信号Ｖ
ａｎがＶｒｅｆ／３より大きい時は論理値Ｈレベルの信
号を積分制御回路３３に出力している。また、アナログ
信号ＶａｎがＶｒｅｆ／３と等しいかまたは小さい時は
論理値Ｌレベルの信号を積分制御回路３３に出力してい
る。

【００７２】積分制御回路３３は比較器３１，３２の出
力を入力し、それに基づいてスイッチＳＷ３，４を制御
している。すなわち、比較器３１から論理値Ｈレベルの
信号を入力した時は、スイッチＳＷ３を接点ｇに接続
し、スイッチＳＷ４を接点ｉに接続している。また、比
較器３１から論理値Ｌレベルの信号を入力し、比較器３
２から論理値Ｈレベルの信号を入力した時は、スイッチ
ＳＷ３を接点ｈに接続し、スイッチＳＷ４を接点ｊに接
続している。また、比較器３２から論理値Ｌレベルの信
号を入力した時はスイッチＳＷ３を接点ｆに接続し、ス
イッチＳＷ４を接点ｊに接続している。

【００７３】また、積分制御回路３３は、アナログ信号
Ｖａｎのレベル領域の判定を行い、アナログ信号Ｖａｎ
のレベル領域を演算回路１７へ出力している。レベル領
域の判定とは、Ｖｒｅｆ・２／３とＶｒｅｆ／３を境界
として、アナログ信号Ｖａｎがどの領域にあるかを判定
することである。すなわち、Ｖａｎ＞Ｖｒｅｆ・２／
３、Ｖｒｅｆ・２／３≧Ｖａｎ＞Ｖｒｅｆ／３、Ｖｒｅ
ｆ／３≧Ｖａｎ、のいずれの領域にあるかを判定するこ
とである。

【００７４】そして、積分制御回路３３と比較器３１，
３２とでレベル判定手段を構成し、積分制御回路３３と
スイッチＳＷ４とで比較制御手段を構成し、積分制御回
路３３とスイッチＳＷ３とで積分制御手段を構成してい
る。

【００７５】積分器１３は、オペアンプ１３ａとコンデ
ンサＣおよび抵抗Ｒとで構成されている。そして、オペ
アンプ１３ａの非反転入力端子の入力電圧であるスイッ
チＳＷ４の出力（＝比較基準電圧）分だけ反転入力端子
の電位をシフトアップし、コンデンサＣの容量と抵抗Ｒ
の抵抗値の積である時定数ＣＲに従って、スイッチＳＷ
２の出力を積分して積分出力Ｖｏを出力している。尚、
本第２実施例における時定数ＣＲは、従来技術で示した
時定数ＣＲと等しい。

【００７６】比較器１８は、積分器１３の積分出力Ｖｏ
とスイッチＳＷ４の出力とを比較して、比較器１８の差
動入力が反転した時に出力信号のレベルが反転し、その
反転に伴って反転信号をカウンタ回路１９に出力してい
る。

【００７７】入力制御回路１２はカウンタ回路１９の出
力を入力し、それに基づいてスイッチＳＷ２を制御して
いる。すなわち、入力制御回路１２は、Ｓ／Ｈ回路１１
がアナログ信号Ｖａｎをサンプリングしている時、およ
び、比較器３１，３２がアナログ信号ＶａｎとＶｒｅｆ
・２／３，Ｖｒｅｆ／３とをそれぞれ比較している時に
は、スイッチＳＷ２を接点ａに接続させる。次に、アナ
ログ信号ＶａｎのＡ／Ｄ変換処理が開始されると同時
に、スイッチＳＷ２を接点ｂに接続させる。その後、カ
ウンタ回路１９が時定数ＣＲの１／３に等しい時間であ
る時間Ｔ５（＝第１積分時間）を計時した時点で、スイ
ッチＳＷ２を接点ｂから接点ｃに切り換える。

【００７８】カウンタ回路１９は、スイッチＳＷ２が接
点ｂに接続されると同時に計時を開始し、時間Ｔ５を計
時した時点で、一旦計時動作を中止しカウント値を零に
戻す。そして、スイッチＳＷ２が接点ｃに切り換えられ
ると同時に新たな計時動作を開始し、比較器１８から反
転信号が入力されるまでの時間Ｔ６（＝第２積分時間）
を計時する。

【００７９】演算回路１７は、カウンタ回路１９から時
間Ｔ５を入力すると共に、積分制御回路３３からアナロ
グ信号Ｖａｎのレベル領域を入力している。そして、時
間Ｔ５，Ｔ６、アナログ信号Ｖａｎのレベル領域、被積
分基準電圧と比較基準電圧との差電圧であるＶｒｅｆ／
３、よりアナログ信号Ｖａｎを演算して求め、Ａ／Ｄ変
換出力として出力している。

【００８０】次に、上記のように構成した２重積分型Ａ
／Ｄコンバータの作用を図５に従って説明する。尚、以
下の説明では、コンデンサＣの容量を「Ｃ」、抵抗Ｒの
抵抗値を「Ｒ」と表記する。

【００８１】まず、Ｓ／Ｈ回路１１のスイッチＳＷ１を
オンにし、ＳＷ２を接点ａ、ＳＷ３を接点ｈ、ＳＷ４を
接点ｋにそれぞれ接続する。そして、Ｓ／Ｈ回路１１に
よってアナログ信号Ｖａｎをサンプリングする。次に、
スイッチＳＷ１をオフにしてアナログ信号Ｖａｎをホー
ルドする。この後、スイッチＳＷ１はアナログ信号Ｖａ
ｎのＡ／Ｄ変換処理が終了するまでオフの状態を続け
る。

【００８２】続いて、Ｓ／Ｈ回路１１によってホールド
されたアナログ信号Ｖａｎと、分圧回路３０から出力さ
れたＶｒｅｆ・２／３とを比較器３１で比較する。ま
た、Ｓ／Ｈ回路１１によってホールドされたアナログ信
号Ｖａｎと、分圧回路３０から出力されたＶｒｅｆ／３
とを比較器３２で比較する。

【００８３】積分制御回路３３は比較器３１，３２の出
力信号に基づいて、Ｖａｎ＞Ｖｒｅｆ・２／３の場合
は、スイッチＳＷ３を接点ｇに接続させると共に、スイ
ッチＳＷ４を接点ｉに接続させる。

【００８４】また、Ｖｒｅｆ・２／３≧Ｖａｎ＞Ｖｒｅ
ｆ／３の場合は、スイッチＳＷ３を接点ｈに接続させる
と共に、スイッチＳＷ４を接点ｊに接続させる。また、
Ｖｒｅｆ／３≧Ｖａｎの場合は、スイッチＳＷ３を接点
ｆに接続させると共に、スイッチＳＷ４を接点ｊに接続
させる。

【００８５】そして、アナログ信号ＶａｎのＡ／Ｄ変換
処理を開始する。まず、入力制御回路１２によってスイ
ッチＳＷ２を接点ｂに接続させて、積分器１３にＳ／Ｈ
回路１１によってホールドされたアナログ信号Ｖａｎを
入力する。

【００８６】すると、積分器１３は、オペアンプ１３ａ
の非反転入力端子の入力電圧であるスイッチＳＷ４の出
力（＝比較基準電圧）分だけ反転入力端子の電位をシフ
トアップし、アナログ信号Ｖａｎを積分して積分出力Ｖ
ｏを出力する。

【００８７】すなわち、図５に示すように、積分時間ｔ
＝０において、Ｖａｎ＞Ｖｒｅｆ・２／３の場合は積分
出力Ｖｏ＝Ｖｒｅｆ・２／３となる。また、Ｖｒｅｆ・
２／３≧Ｖａｎ＞Ｖｒｅｆ／３の場合とＶｒｅｆ／３≧
Ｖａｎの場合は積分出力Ｖｏ＝Ｖｒｅｆ／２となる。

【００８８】そして、積分時間ｔに正比例して積分出力
Ｖｏが増加または減少するという、積分出力／時間特性
を示す。つまり、Ｖａｎ＞Ｖｒｅｆ・２／３の場合、オ
ペアンプ１３ａの反転入力端子の電位はＶｒｅｆ・２／
３であるため、抵抗Ｒには図２に示す矢印βの方向へ電
流が流れる。従って、積分出力Ｖｏは積分時間ｔに正比
例して減少し、その積分出力／時間特性の傾きＡは式
（１５）に示すようになる。

【００８９】Ａ＝−Ｖａｎ／３ＣＲ……（１５） また、Ｖｒｅｆ・２／３≧Ｖａｎ＞Ｖｒｅｆ／３の場
合、オペアンプ１３ａの反転入力端子の電位はＶｒｅｆ
／３であるため、抵抗Ｒには図２に示す矢印βの方向へ
電流が流れる。従って、積分出力Ｖｏは積分時間ｔに正
比例して減少し、その積分出力／時間特性の傾きＡは式
（１５）に示すようになる。

【００９０】また、Ｖｒｅｆ／３≧Ｖａｎの場合、オペ
アンプ１３ａの反転入力端子の電位はＶｒｅｆ／３であ
るため、抵抗Ｒには図２に示す矢印αの方向へ電流が流
れる。従って、積分出力Ｖｏは積分時間ｔに正比例して
増加し、その積分出力／時間特性の傾きＡは式（１６）
に示すようになる。

【００９１】Ａ＝Ｖａｎ／３ＣＲ……（１６） 次に、カウンタ回路１９が時間Ｔ５を計時した時点で、
入力制御回路１２はスイッチＳＷ２を接点ｂから接点ｃ
に切り換える。そして、カウンタ回路１９は計時動作を
一旦中止して、カウント値を零に戻す。

【００９２】尚、時間Ｔ５は、式（１７）に示すよう
に、時定数ＣＲの１／３に等しい時間に予め定められて
いる。つまり、時間Ｔ５は、従来技術における時間Ｔ１
の１／３である。

【００９３】Ｔ５＝ＣＲ／３＝Ｔ１／３……（１７） 続いて、スイッチＳＷ３の出力を積分器１３に入力す
る。それと同時に、カウンタ回路１９は新たな計時動作
を開始する。

【００９４】すると、積分器１３は、オペアンプ１３ａ
の非反転入力端子の入力電圧であるスイッチＳＷ４の出
力（＝比較基準電圧）分だけ反転入力端子の電位をシフ
トアップし、スイッチＳＷ３の出力（＝被積分基準電
圧）を積分して積分出力Ｖｏを出力する。

【００９５】つまり、Ｖａｎ＞Ｖｒｅｆ・２／３の場
合、スイッチＳＷ３からはＶｒｅｆ／３が出力される。
すると、オペアンプ１３ａの反転入力端子の電位はＶｒ
ｅｆ・２／３であるため、抵抗Ｒの両端電圧はＶｒｅｆ
／３になり、図２に示す矢印αの方向へ電流が流れる。
従って、積分出力Ｖｏは積分時間ｔに正比例して増加
し、その積分出力／時間特性の傾きＢはアナログ信号Ｖ
ａｎとは関係無く一定で、式（１８）に示すようにな
る。

【００９６】Ｂ＝Ｖｒｅｆ／３ＣＲ……（１８） また、Ｖｒｅｆ・２／３≧Ｖａｎ＞Ｖｒｅｆ／３の場
合、スイッチＳＷ３は接点ｈすなわちグランドに接続さ
れる。すると、オペアンプ１３ａの反転入力端子の電位
はＶｒｅｆ／３であるため、抵抗Ｒの両端電圧はＶｒｅ
ｆ／３になり、図２に示す矢印αの方向へ電流が流れ
る。従って、積分出力Ｖｏは積分時間ｔに正比例して増
加し、その積分出力／時間特性の傾きＢはアナログ信号
Ｖａｎとは関係無く一定で、式（１８）に示すようにな
る。

【００９７】また、Ｖｒｅｆ／３≧Ｖａｎの場合、スイ
ッチＳＷ３からはＶｒｅｆ・２／３が出力される。する
と、オペアンプ１３ａの反転入力端子の電位はＶｒｅｆ
／３であるため、抵抗Ｒの両端電圧はＶｒｅｆ／３にな
り、図２に示す矢印βの方向へ電流が流れる。従って、
積分出力Ｖｏは積分時間ｔに正比例して減少し、その積
分出力／時間特性の傾きＢはアナログ信号Ｖａｎとは関
係無く一定で、式（１９）に示すようになる。

【００９８】Ｂ＝−Ｖｒｅｆ／３ＣＲ……（１９） そして、積分器１３の積分出力ＶｏがスイッチＳＷ４の
出力と等しくなった時、比較器１８は反転信号をカウン
タ回路１９に出力する。

【００９９】カウンタ回路１９は、スイッチＳＷ２が接
点ｃに切り換えられてから、積分器１３の積分出力Ｖｏ
がスイッチＳＷ４の出力と等しくなるまでの時間Ｔ６を
計時し、次段の演算回路１７に出力する。

【０１００】すると、演算回路１７は、時間Ｔ５、時間
Ｔ６、アナログ信号Ｖａｎのレベル領域、被積分基準電
圧と比較基準電圧との差電圧であるＶｒｅｆ／３、より
アナログ信号Ｖａｎを求めてＡ／Ｄ変換出力として出力
する。

【０１０１】すなわち、オペアンプ１３ａの反転入力端
子の電位は、非反転入力端子に入力されているスイッチ
ＳＷ４の出力分だけシフトアップされている。従って、
積分出力ＶｏもスイッチＳＷ４の出力分だけシフトアッ
プされている。そこで、アナログ信号Ｖａｎのレベル領
域に応じて積分出力Ｖｏのシフトアップ分を補正してい
る。

【０１０２】つまり、Ｖａｎ＞Ｖｒｅｆ・２／３の場
合、時間Ｔ６、時間Ｔ５、スイッチＳＷ４の出力である
Ｖｒｅｆ・２／３の間には式（２０）の関係があること
から、演算回路１７は式（２１）によってアナログ信号
Ｖａｎの値を求めてＡ／Ｄ変換出力として出力する。

【０１０３】 Ｔ５：Ｖｒｅｆ／３＝Ｔ６：Ｖａｎ−Ｖｒｅｆ・２／３……（２０） Ｖａｎ＝Ｖｒｅｆ／３（２＋Ｔ６／Ｔ５）……（２１） また、Ｖｒｅｆ・２／３≧Ｖａｎ＞Ｖｒｅｆ／３の場
合、時間Ｔ６、時間Ｔ５、スイッチＳＷ４の出力である
Ｖｒｅｆ／３の間には式（２２）の関係があることか
ら、演算回路１７は式（２３）によってアナログ信号Ｖ
ａｎの値を求めてＡ／Ｄ変換出力として出力する。

【０１０４】 Ｔ５：Ｖｒｅｆ／３＝Ｔ６：Ｖｒｅｆ／３−Ｖａｎ……（２２） Ｖａｎ＝Ｖｒｅｆ／３（１−Ｔ６／Ｔ５）……（２３） また、Ｖｒｅｆ／３≧Ｖａｎの場合、時間Ｔ６、時間Ｔ
５、スイッチＳＷ４の出力であるＶｒｅｆ／３の間には
式（２４）の関係があることから、演算回路１７は式
（２５）によってアナログ信号Ｖａｎの値を求めてＡ／
Ｄ変換出力として出力する。

【０１０５】 Ｔ５：Ｖｒｅｆ／３＝Ｔ６：Ｖａｎ−Ｖｒｅｆ／３……（２４） Ｖａｎ＝Ｖｒｅｆ／３（１＋Ｔ６／Ｔ５）……（２５） 上記のように、この２重積分型Ａ／Ｄコンバータは、ま
ず、アナログ信号ＶａｎとＶｒｅｆ／３およびＶｒｅｆ
・２／３とを比較し、アナログ信号Ｖａｎのレベル領域
の判定を行う。そして、そして、アナログ信号Ｖａｎと
比較基準電圧との差電圧であるＶｒｅｆ／３を第１積分
時間だけ積分器１３で積分する。

【０１０６】次に、アナログ信号Ｖａｎのレベル領域に
応じた被積分基準電圧と比較基準電圧との差電圧である
Ｖｒｅｆ／３を第２積分時間だけ積分器１３で積分す
る。以上の２回の積分を行った後、演算回路１７におい
てアナログ信号Ｖａｎのレベル領域に応じて補正した演
算を行う。そして、アナログ信号Ｖａｎの電位をＡ／Ｄ
変換出力として出力している。

【０１０７】従って、式（１７）に示すように、第１回
目の積分の積分時間は、従来例（Ｔ１）に比べて、本実
施例（Ｔ５）では１／３に短縮される。従って、式（１
５）〜（１９）より、本実施例における第２回目の積分
の積分時間Ｔ６も、従来例における第２回目の積分の積
分時間Ｔ２に比べて１／３に短縮される。すなわち、本
実施例は従来例より高速変換を行うことができる（アナ
ログ信号Ｖａｎのレベル領域の判定、および、スイッチ
ＳＷ３，ＳＷ４の切り換えに要する時間は、時間Ｔ５，
Ｔ６に比べて極めて短いため無視できる）。

【０１０８】しかも、式（１５），（１６）より、本実
施例の第１回目の積分における積分出力Ｖｏの傾きＡ
は、式（１）に示す従来例の傾きの１／３である。従っ
て、従来例の１／３の時間（Ｔ５）で第１回目の積分を
行うにも関わらず、その積分出力Ｖｏの傾きＡも１／３
であるため、本実施例の精度は従来例と変わらない。

【０１０９】このように、本実施例においては、従来例
に比べて精度を下げることなく、低消費電力で高速変換
を行うことが可能な２重積分型Ａ／Ｄコンバータを提供
することができる。尚、上記では正の電位であるアナロ
グ信号Ｖａｎについて説明したが、負の電位であるアナ
ログ信号Ｖａｎの場合は、負の基本基準電圧Ｖｒｅｆを
用いて上記と同様の方法によって、アナログ信号Ｖａｎ
をＡ／Ｄ変換することができる。

【０１１０】また、第１回目の積分を行う時間Ｔ５は、
時定数ＣＲの１／３以下の時間にして実施してもよい。
尚、本発明は上記実施例に限定されるものではなく、例
えば、アナログ信号Ｖａｎのレベル領域をさらに細分化
して実施してもよい。但し、レベル領域を細分化しすぎ
ると精度が低下してしまうため、アナログ信号Ｖａｎの
レベルに応じて適宜に決定する必要がある。

【０１１１】

【発明の効果】以上詳述したように本発明によれば、簡
単な回路を付加するだけで精度を下げることなく、低消
費電力で高速変換を行うことが可能な２重積分型Ａ／Ｄ
コンバータを提供できるという優れた効果がある。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】第１実施例を示す回路図である。

【図３】第１実施例の積分器の積分出力の時間変位を示
す特性図である。

【図４】第２実施例を示す回路図である。

【図５】第２実施例の積分器の積分出力の時間変位を示
す特性図である。

【図６】従来例を示す回路図である。

【図７】従来例の積分器の積分出力の時間変位を示す特
性図である。

【符号の説明】

１ 切り換え手段 Ｖａｎ アナログ信号 ＣＲ 時定数 Ｃ 時定数を決定するコンデンサ Ｒ 時定数を決定する抵抗 ２ 切り換え制御手段 ３ 積分器 Ｖｏ 積分出力 ４ 比較器 ５ 計時手段 ６ 演算回路 Ｖｒｅｆ 基本基準電圧 ７ 比較電圧生成手段 ８ レベル判定手段 ９ 比較制御手段 １０ 積分制御手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力信号としてのアナログ信号（Ｖａ
   ｎ）と被積分基準電圧とを切り換えて出力する切り換え
   手段（１）と、 切り換え手段（１）から第１積分時間だけアナログ信号
   （Ｖａｎ）を出力させ、その後に、被積分基準電圧を出
   力させる切り換え制御手段（２）と、 切り換え手段（１）の出力と比較基準電圧とを入力して
   予め定められた時定数（ＣＲ）に従って積分し、その積
   分値を積分出力（Ｖｏ）として出力する積分器（３）
   と、 積分器（３）から出力される被積分基準電圧の積分出力
   （Ｖｏ）と比較基準電圧とを比較して、被積分基準電圧
   の積分出力（Ｖｏ）が比較基準電圧に到達したことを検
   出する比較器（４）と、 比較器（４）に基づいて、被積分基準電圧の積分出力
   （Ｖｏ）が比較基準電圧に到達するまでの時間である第
   ２積分時間を計時する計時手段（５）と、 第１および第２積分時間に基づいて、アナログ信号（Ｖ
   ａｎ）のアナログ値を演算してＡ／Ｄ変換出力として出
   力する演算回路（６）とからなる２重積分型Ａ／Ｄコン
   バータにおいて、 基本基準電圧を等分圧し、その区分された各レベル領域
   の境界の電圧を出力する比較電圧生成手段（７）と、 比較電圧生成手段（７）から出力された各電圧とアナロ
   グ信号（Ｖａｎ）とを比較し、アナログ信号（Ｖａｎ）
   のレベルの領域を判定するレベル判定手段（８）と、 レベル判定手段（８）が判定したアナログ信号（Ｖａ
   ｎ）のレベル領域に対応する電圧を、前記比較基準電圧
   として比較電圧生成手段（７）を介して積分器（３）お
   よび比較器（４）へ出力させる比較制御手段（９）と、 レベル判定手段（８）が判定したアナログ信号（Ｖａ
   ｎ）のレベル領域に対応する電圧を、前記被積分基準電
   圧として比較電圧生成手段（７）を介して切り換え手段
   （１）へ出力させる積分制御手段（１０）とを備えると
   共に、 前記第１積分時間を、比較電圧生成手段（７）が区分し
   たレベル領域の数で積分器（３）の時定数（ＣＲ）を除
   した値としたことを特徴とする２重積分型Ａ／Ｄコンバ
   ータ。